FR2508255A1 - Dispositif a circuit integre, realise a partir d'une matrice " standard, realisant une multiplicite de fonctions logiques par modification du reseau de calibrage " - Google Patents
Dispositif a circuit integre, realise a partir d'une matrice " standard, realisant une multiplicite de fonctions logiques par modification du reseau de calibrage " Download PDFInfo
- Publication number
- FR2508255A1 FR2508255A1 FR8210662A FR8210662A FR2508255A1 FR 2508255 A1 FR2508255 A1 FR 2508255A1 FR 8210662 A FR8210662 A FR 8210662A FR 8210662 A FR8210662 A FR 8210662A FR 2508255 A1 FR2508255 A1 FR 2508255A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- unit cells
- input
- junction
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title abstract description 20
- 238000012986 modification Methods 0.000 title description 6
- 230000004048 modification Effects 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 19
- 239000010408 film Substances 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000012071 phase Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF A CIRCUITS INTEGRES A SEMICONDUCTEURS. DANS CE DISPOSITIF REALISE SUR UN SUBSTRAT SEMI-CONDUCTEUR 1 IL EST PREVU PLUSIEURS CELLULES UNITES 2 RELIEES A DES CELLULES 5 CONSTITUANT LES CIRCUITS D'ENTREE, DE SORTIE ET D'ENTREESORTIE, DES PLOTS DE JONCTION 6A, 6B CORRESPONDANT AUXDITES CELLULES UNITES 2 ET DES RESEAUX DE CABLAGE RELIANT LESDITES CELLULES 2 AUX PLOTS DE CABLAGE ET AUX AUTRES CELLULES. APPLICATION NOTAMMENT AUX CIRCUITS INTEGRES LOGIQUES A STRUCTURE FIXE ET A FONCTIONS LOGIQUES MULTIPLES, REALISES A PARTIR D'UNE MATRICE STANDARD.
Description
-'2508255
La présente invention concerne à la fois un dispositif à circuits intégrés à semiconducteurs (qui sera dénommé ci-après de façon abrégée sous le terme de ("circuit intégré IC"), qui comporte une cellule unité ou cellule de base destinée à former une partie de circuit d'entrée/sortie qui soit apte à réaliser la sélection de l'urequelconque parmi plusieurs fonctions différentes d'entrée et de sortie en modifiant un réseau de câblage, et un procédé de fabrication de ce dispositif à circuits
intégrés Plus particulièrement la présente invention con-
cerne un circuit intégré logique du type réalisé à partir
d'une matrice standard.
Par exemple on adopte pour un circuit intégré
logique destiné à un ordinateur, une conception dite "ob-
tenue à partir d'une matrice standard", étant donné qu'il
est nécessaire de réaliser un petit nombre-de-circuits in-
tégrés, mais de types multiples, en un bref intervalle de
temps Le circuit intégré réalisé conformément à la solu-
tion dite "à matrice standard" présente l'avantage consis-
tant en ce qu'il réalise une multiplicité de fonctions lo-
giques par modification non pas de l'agencement ou de la
conception de base (c'est-à-dire la matrice), mais seule-
ment du réseau de câblage Afin de tirer parti de cet avantage, il est nécessaire que les fonctions de broches
(ou conducteurs) respectives puissent être choisies ou mo-
difiées de façon arbitraire de manière à satisfaire aux
différentesexigences requises De façon spécifique on de-
mande aux fonctions des broches ou des fils respectifs qu'elles soient établies ou réglées conformément à une structure réaliséeà partir d'une nratr Ace standard, et ce
conformément à une fonction quelconque qui est choisie ar-
bitrairement parmi les fonctions respectives d'une entrée, d'une sortie et, de façon bidirectionnelle, de l'entrée et
de la sortie.
Afin de satisfaire à cette exigence, conformé-
ment à l'art antérieur, des moyens avaient été adoptés de
2508255-
manière à prévoir une cellule I/O pour chacun des plots de
jonction ou de liaisons,qui sont prévus pour chaque broche.
Ici la cellule I/O est une cellule (c'est-à-dire une partie de circuit unité ou de base) qui est conçue (ou modélisée) fondamentalement de manière à pouvoir constituer simultané- ment des circuits requérant le nombre maximum des éléments pour les circuits respectifs d'entrée et de sortie Dans le cas o les exigences requises mentionnées précédemment doivent être satisfaites en aménageant une telle cellule I/O, cette cellule I/O est formée de telle manière qu'elle peut établir la fonction d'un plot (ou d'une broche) soit
pour l'entrée, soit pour la sortie, soit de façon bidirec-
tionnelle pour l'entrée et la sortie de manière à consti-
tuer le circuit intégré faisant appel à la solution réa-
lisée à partir d'une matrice standard Il en résulte que
l'élément servant à réaliser la fonction autre que la fonc-
tion sélectionnée n'est pas utilisé, mais qu'une cellule
I/O n'effectue rien d'autre qu'une fonction sélectionnée.
En outre, dans la relation d'agencement entre le plot de jonction classique et la cellule I/O conformément à l'art antérieur, bien que le circuit d'entrée et le circuit de
sortie puissent naturellement être constitués simultané-
ment par une cellule I/O indépendamment de chaque autre cellule, on ne peut pas extraire le signal d'entrée et le signal de sortie séparément et de façon indépendante l'un de l'autre, mais seulement l'un de ces signaux à partir de la cellule I/O unique Compte tenu de la connaissance
de ce fait, les inventeurs à l'origine de la présente de-
mande de brevet ont effectué des recherches et se sont
aperçus que la solution décrite jusqu'à présent, à sa-
voir la solution classique de réalisation d'un circuit intégré à partir d'une matrice standardselon laquelle 1 ' exigence requise de réglage des fonctions des broches doit être satisfaite en prévoyant une cellule I/O pour un
plot de jonction, ne permettrait pas d'accroître les fonc-
tions multiples et les types multiples sans une modifica-
t 5 08255
tion de la conception de base du système.
C'est pourquoi un premier but de la présente invention est de fournir à la fois un circuit intégré, qui est destiné à résoudre le problème de l'accroissement des types multiples grâce à un accroissement du degré de li- berté de la conception d'un circuit intégré du typeréalisé à partir d'une matrice standard, de sorte qu'une entrée, une sortie ou, de façon bidirectionnelle, l'entrée et la
sortie, et une entrée et une sortie indépendantes puis-
sent être sélectionnées d'une façon arbitraire en tant que
fonction d'une cellule I/a, ainsi qu'un procédé de fabrica-
tion d'un tel circuit intégré.
Un second but de la présente invention est d'uti-
liser effectivement la cellule I/O sans aucune modification de la conception de base, qui est identique à celle de 1 '
art antérieur, en particulier dans le circuit intégré lo-
gique fabriqué conformément à la solution du circuit in-
E * tégré obtenu à partir d'une matrice standard.
Conformément à une caractéristique de la présen-
te invention la région, qui est adjacente à une cellule I/O (c'est-à-dire une partie de circuit unité ou de base d'entrée/sortie> et qui doit être équipée avec un plot
de jonction, est subdivisée de façon imaginaire en plu-
sieurs régions partielles qui sont respectivement équipées de plusieurs plots de jonction séparés et indépendants de
sorte que ces régions peuvent être utilisées pour extrai-
re différentes fonctions à partir de cette cellule I/O, ou bien qui sont réalisées sur cette dernière avec un
plot de jonction de manière à permettre l'extraction uni-
quement d'une fonction à partir de bette cellule I/O ou bien de manière à fournir une fonction bidirectionnelle
d'entrée et de sortie.
Ci-après on va décrire la présente invention de façon détaillée en se référant aux dessins annexés, pris en référence à des formes de réalisation dans lesquelles la présente invention est appliquée à un circuit logique t SO 8255 à haute densité d'intégration du type réalisé à partir d'
une matrice standard, par exemple un circuit intégré logi-
que du type CMOS (c'est-à-dire un circuit désigné sous 1 ' appellation anglaiseclassique Complementary Metal Oxyde Semiconductor, c'est-à-dire un circuit métal-oxyde-semi- conducteur complémentaire), possédant plusieurs milliers
de portes logiques.
A titre d'exemple on a décrit ci-dessous et il-
lustré schématiquement aux dessins annexés plusieurs for-
mes de réalisation de l'objet de l'invention.
La figure 1 est une vue en plan en plan repré-
sentant schématiquement l'agencement d'un circuit intégré
logique de type CMOS selon une première forme de réalisa-
tion: la figure 2 A est une vue en plan montrant la cellule unité ou cellule de base du circuit logique; la figure 2 B est un schéma montrant un circuit équivalent de la cellule unité ou cellule de base; la figure 3 A est une vue en plan montrant une cellule I/O; la figure 3 B est une vue en plan montrant le cas o un câblage d'aluminium déposé de manière à former
une première couche est appliqué à l'ensemble de la cellu-
le I/O représentée sur la figure 3 A; la figure 3 C est une vue en plan montrant le cas o un câblage d'aluminium déposé de manière à former
une seconde couche est appliqué à l'ensemble de la cellu-
le I/O représentée sur la figure 3 B; la figure 4 est une vue en coupe montrant une partie essentielle de la figure 3 C;' I la figure 5 A est un schéma montrant un circuit équivalent de la cellule I/O de la figure 3 C; la figure 5 B est un schéma montrant le circuit équivalent sous la forme d'éléments de bloc symbolisant les circuits; lès figures 6 A, 6 B, 6 C sont des schémas montrant
respectivement une seconde, une troisième et une quatriè-
me forme de réalisation d'une cellule I/O; la figure 7 est une vue en coupe montrant une partie essentielle de la figure 6 A. Les figures 1 à 5 B concernent une forme de réa- lisation dans laquelle la présente invention est appliquée
à un circuit de type CMOS à haute densité d'intégration.
La figure 1 représente schématiquement l'agence-
ment d'une microplaquette à semiconducteurs 1, qui cons-
titue un circuit intégré logique Dans cette microplaquet-
te 1 se trouve disposées transversalement, suivant une
centaine et plusieurs dizaines de rangées, un certain nom-
bre de cellules unités ou cellules de base 2, qui sont utilisées pour constituer le circuit logique de manière à former des rangées 3 de cellules, qui, en un nombre de plusieurs dizaines, sont disposées longitudinalement à un intervalle prédéterminé Bien que plusieurs cellules unités soient représentées de façon spécifique sur les dessins, les parties présentes dans les autres rangées 3 de cellules unités sont absolument similaires et on n' a pas représenté lesdites cellules Par ailleurs, bien
que seulement quatre rangées de cellules unités soient -
représentées, les autres rangées de cellules unités sont également similaires et, de façon analogue, on ne les a
pas représentées Les espaces entre deux rangées quelcon-
ques voisines de cellules unités sont utilisés en tant que voies de câblage 4, dont chacune possède une largeur telle qu'elle peut être formée sur les surfaces d'une pellicule de champ en Si O 2, avec plusieurs dizaines de
câbles d'aluminium s'étendant suivantfla direction longi-
tudinale Dans la partie périphérique de la microplaquet-
te 1 se trouvent disposées un certain nombre de cellules
I/O 5 servant à réaliser des circuits d'entrée et de sor-
tie Chacune de ces cellules I/O est réalisée de manière à posséder une variété de fonctions telles que celles d' un circuit d'entrée, d'un circuit de sortie, d'un circuit
d'entrée de signaux d'horloge, d'un circuit tampon bidi-
rectionnel, etc, au moyen d'un câblage d'aluminium du type décrit claprès En outre dans une position voisine
de chaque cellule I/O se trouvent formés pour chaque cel-
lule, deux plots de jonction 6 a et 6 b qui sont disposés à un écartement régulier prédéterminé Le fait de prévoir deux plots de jonction pour chaque cellule joue un rôle
important pour l'extraction (ou la sélection) des diffé-
rentes fonctions de circuit, mentionnées précédemment.
1-0 On va maintenant décrire ci-après la procédu-
re permettant de réaliser ce circuit intégré logique
conformément à la solution de formation d'un circuit in-
tégré à partir d'une matrice standard Tout d'abord, on forme les éléments de circuit des cellules unités 2 et des cellules I/O 5, c'est-à-dire des transistors à effet de champ du type MIS (abréviation venant de l'appelation
anglaise "Metal Insulator Semiconductor" signifiant métal-
isolant-semiconducteur), des résistances, des conducteurs
de grille en polysilicium, etc, conformément à la concep-
tion d'agencement de base (c'est-à-dire le modèle ou la matrice) Cet agencement de base n'est pas modifié, mais subsiste sous la forme d'un réseau identique pour tous les types de circuits intégrés Ensuite, après que 1 '
ensemble de la surface ait été recouverte par une pelli-
cule de verre auxphosphosilicates (que l'on désignera ci-après sous le terme abrégé de "pellicule PSG") servant de pellicule isolante entrecouches, on aménage des trous de contact respectifs dans cette pellicule isolante Après
cette phase opératoire des trous de contact, on met en oeu-
vre différentes modifications en fonction des fonctions lo-
giques désirées, de manière à réaliser lesdites fonctions.
Ensuite on applique sur la surface supérieure de l'ensemble
une première couche de câblage d'aluminium (désignée ci-
après sous le terme de "câblage AZ-I") Ce câble AZ-I inclut les câbles servant à réaliser les circuits logiques dans
les cellules unités 2, les câblages des sources d'alimen-
ZSO Bt 55 tation en énergie (VDD et VSS) (qui sont de touttype et
réaliséespar un réseau identique) pour les cellules uni-
tés 2, les câbles pour la réalisation des circuitsd'entrée/ sortie dans les cellules I/O 5 et les câblages s'étendant suivant la direction longitudinale sur les voies de câbla- ge 4 de manière à relier les cellules unités 2 En outre la surface située au-dessus des deux plots de jonction 6 a et 6 b prévus pour chaque cellule I/O 5 est constituée par le câblage AZ-I Ensuite, une fois que l'ensemble a été équipé d'une seconde couche formant pellicule isolante entre-couches (c'est-à-dire une pellicule de PSG), on forme dans cette pellicule des trous traversants, et on appose une seconde couche de câblage en aluminium (qui sera désignée ci-après sous le terme abrégé de "câblage AZ-II") Ce câblage AZ- II inclut les câblages des sources
d'alimentation en énergie (qui sont de tout type et réali-
séesavec un réseau identique) pour les cellules I/O 5, les câblages s'étendant sur les cellules unités 2 suivant une direction telle qu'ils intersectent les voies de câblage 4 de manière à raccorder les différents cellules unités 2, de manière à constituer ainsi les circuits logiques, et
les couches des plots de jonction recouvrant selon un ré-
seau identique le câblage AZ-I mentionné précédemment, de manière à former une couche supérieure recouvrant les plots
de jonction 6 a et 6 b.
Les cellules unités 2 sont fondamentalement con-
çues de manière que chacune d'elles puisse constituer au maximum des portes NON/ET du type CMOS à trois entrées,
et chacune d'elle est équipée à cet effet de trois transis-
tors à effet de champ MISFET à canal 6 et de trois tran-
sistorsà effet de champ MISFET à canal N. A titre d'exemple de constitution d'un circuit logique obtenu moyennant l'utilisation de ces cellules
unités, on a représenté sur la figure 2 A l 'agencement ob-
tenu dans le cas de la réalisation de portes NON/ET à trois entrées, et, sur la figure 2 B, le schéma du circuit 5082 s S
obtenu Afin de réaliser l'agencement du circuit conformé-
ment à la réalisation d'un circuit intégré à partir d'une matrice standard, on forme six transistors à effet de champ MISFET pour réaliser la structure de base (c'est-à-dire la matrice) De façon spécifique on aménage un puits 7 de type P'à l'intérieur d'un substrat semiconducteur 1 ' en silicium de type N, une pellicule de champ en Si O 2 8, des
couches de polysilicium 71 à 78, et des régions semicon-
ductrices de type N+ 81 à 84 et des régions semiconductri-
ces de type P+ 91 à 94, qui sont formées en étant auto-
alignées au moyen d'une technique d'implantation d'ions ou de diffusion d'ions utilisant la pellicule de champ en Sio 2 8 et les couches de polysilicium 71 à 76, servant à former des électrodes de grille, en tant que masques de
manière à former ainsi des régions de source ou de drain.
On forme en outre une région de type N 95 et une région de type P 85 servant à polariser le substrat de type N 1 ' et le puits de type P 7 Ensuite, on forme le câblage AX-I sur la première pellicule isolante entre-couches (non représentée) qui est forméesur toute la surface de manière à recouvrir la structure de l'agencement de base mentionnée précédemment (c'est-à-dire la matrice) Ainsi se trouvent formés des câblages d'entrée A, B et C et un
câblage de sortie X pour la réalisation du circuit logi-
que dans la cellule unité 2, par exemple des portes NON/
ET à trois entrées En outre à la fois le câblage de sour-
ce d'alimentation VDD servant à relier la source d'alimen-
tation (VDD) à la cellule unité 2 et un câblage de liai-
son à la masse GND sont formés sur letcâblage AL-I Bien que ceci ne soit pas représenté, les câblages A, B, C et X sont raccordés par l'intermédiaire du câblage AM-II aux portes logiques, qui sont constituées respectivement
par d'autres cellules unités Eventuellement ces inter-
connexions peuvent être réalisées au moyen du câblage
AM-I, dans le cas o elles peuvent être réalisées unique-
ment sur les voies de câblage 4.
t SO 8255 Les cellules I/O 5 sont conçues fondamentalement de telle manière qu'un circuit MOS requérant le nombre d' éléments pour chacun des circuits d'entrée et de sortie peut être constitué par une cellule I/O Dans le présent exemple, afin de permettre une interchangeabilité avec un
élément LSTTL (c'est-à-dire un élément TTL Schottky à bas-
se puissance), les éléments constituant un convertisseur permettant la conversion réciproque du niveau logique du
circuit CMOS et du niveau de l'organe LSTTL sont incorpo-
rés dans cette cellule I/O Cependant, sur les dessins, que l'on va décrire ci-après, une partie de la cellule I/O est représentée, mais la partie du circuit mentionné
ci-dessus de conversion de niveaux n'a pas été représen-
tée. On va décrire en référence aux figures 3 A à 5 B
un exemple, dans lequel des-circuits d'entrée et de sor-
tie sont constitués, indépendamment l'un de l'autre, par
la seule cellule I/O Dans l'art antérieur, il était im-
possible que des circuits indépendants d'entrée et de sortie soient construits et utilisés de cette manière,
à l'aide de la seule cellule I/5.
Le procédé de fabrication de la cellule I/O
est illustré conformément aux phases opératoires repré-
sentées sur la figure 3 A à 3 C, parmi lesquelles la fi-
gure 3 A représente l'aménagement au niveau de la phase
opératoire de l'agencement de base (la matrice) De fa-
çon spécifique on forme un puits de forme P 10, une pel-
licule de champ de Si O 2 8, une couche de polysilicium 11 agissant en tant qu'électrode de grille, une couche de polysilici um 12 agissant en tant qu) résistance de protection d'entrée et une région semiconductrice de type P'17 ainsi qu'une région semiconductrice de type P+ 18, qui sont formées avec auto-alignement au moyen d' une technique d'implantation ou de diffusion d'ions moyennant l'utilisation-de la couche de polysilicium 11
et de la pellicule de champ en Si O 2 8 en tant que mas-
ques de manière à obtenir une région de source ou une ré-
gion de drain Le fait important concernant la construction de la forme de réalisation décrite réside dans le fait que les plots de jonction formés au voisinage de la cellule I/O 5 sont pourvus d'un nombre de fonctions correspondant ou supérieur au nombre desfonctions devant être effectuées
par cette cellule I/O, par exemple deux fonctions.
On va décrire ci-après la partie principale de
la structure incluant ces plots de jonction en se réfé-
rant aux figures 3 B, 3 C et 4.
Après que la cellule conforme à l'agencement de base ait été construite, comme représenté sur la figure
3 A, on-appose ensuite des câblages respectifs en alumi-
nium 19 au-moyen du câblage AZ-I, comme représenté sur la figure 3 B, de telle manière qu'un circuit de protection d'entrée constitué par la résistance en polysilicium 12 et une diode 14, un circuit d'entrée constitué par une circuit inverseur CMOS 15 et un circuit de sortie à trois états 16 peuvent avoir des fonctions indépendantes Les régions hachurées sur le dessin indiquant les câblages d'
aluminium 19, et l'interconnexion avec la région de dif-
fusion sous-jacente ou la couche de polysilicium est réa-
lisée soit dans la partie de câblage la plus large, soit en un emplacement de la partie repérée par "X", telle que
la région réalisée avec une forme d'os pour chien.
En même temps que cette phase opératoire de mise en place du câblage Aú-I, on forme respectivement des plots de jonction 6 a-1 et 6 b-1 du câblage AZ-I pour l'extraction du signal d'entrée et du signal de-sortie pour la cellu le I/O 5, indépendants l'un de l'autre Ces plots 6 a-1 et 6 b-1 ont leurs câblages conçus de telle manière qu'
ils sont raccordés à-la résistance de protection d'en-
trée 12 et au circuit de sortie 16 respectivement au moyen
des câblages en aluminium 19.
Après le dépôt de la seconde pellicule isolante entre-couches,on forme le câblage Aú-II, comme représenté sur la figure 3 C Ce câblage AL-II constitue le câblage d'aluminium reliant la cellule unité 2 et la cellule I/O décrite ci-dessus, le câblage VDD de la source d'ali- mentation en énergie servant à relier la source d'alimen-
tation en énergie (VDD) à la cellule I/O 5, et le câbla-
ge liaison à la masse GND, et d'autres plots en aluminium 6 a-2 et 6 b-2 situés juste au-dessuset possédant la mime
forme que les plots mentionnés précédemment 6 a-1 et 6 b-1.
Lesparties repérées par "X" sur le dessin désignent les parties dans lesquelles le câblage AZ-II est racccordé au
câblage AZ-I par l'intermédiaire de trous traversantsmé-
nagés dans le câblage AZ-I contactant la région de diffu-
sion sur la figure 3 B Dans ce cas, les parties de contact entre le câblage AZ-I et la région de diffusion ou la
couche polysilicium ne sont pas représentées.
Par conséquent au voisinage de la cellule I/O se trouvent formés, avec une isolation réciproque de l'un par rapport à l'autre, le plot de jonction d'entrée 6 a, qui est constitué par le plot d'aluminium 6 a-1 du câblage AX-I et le plot en aluminium 6 a-2 du câblage AZ-II, et le plot de jonction de sortie 6 b qui est constitué du
plot d'aluminium 6 b-1 du câblage AX-I et du plot d'alumi-
nium 6 b-2 du câblage Aú-II.
Cet état est représenté clairement sur la figu-
re 4 Cette figure 4 est une vue en coupe montrant une partie incluant le plot de sortie 6 b, le plot d'entrée 6 a, le câblage 19, la résistance de protection d'entrée 12,
le câblage 19 et le circuit de protection de grille 14.
Sur le dessin, le chiffre de référence 20 désigne un sub-
strat en silicium de type N, la référence 21 une pellicu-
le champ en Si O 2, la référence 22 la pellicule de Si O 2 si-
tuée à la surface de la couche de polysilicium, la réfé-
rence 23 une première pellicule de PSG, la référence 24
une seconde pellicule de PSG et la référence 25 une troi-
sième pellicule de PSG Eventuellement la construction 25082 t 5 en soi du dispositif de la figure 4 peut être réalisée en
utilisant la technique bien connue telle que l'oscilla-
tion thermique usuelle, l'implantation ionique, la photo-
gravure, la croissance chimique en phase vapeur et 1 '
évaporation sous vide, la description précédente ne com-
portant aucune indication détaillée des conditions de fa-
brication. Le circuit de la figure 3 C est représentée, sous une forme équivalente, sur les figures SA et 5 B, parmi lesquelles la figure 5 A représente un circuit équivalent, tandis que la figure 5 B est un schéma réalisé au moyen de
représentations symboliques des circuits.
Comme cela est représenté sur la figure SA, le
circuit d'entrée est constitué par le circuit de protec-
tion d'entrée 14, se composant de la résistance de protec-
tion d'entrée 12 et de la diode 14, et de l'inverseur CMOS à deux étages 15 En outre le signal envoyé par le plot 6 a est introduit dans le circuit sur la borne ENTREE et est transmis par l'intermédiaire du convertisseur de
niveaux LSTTL-CMOS mentionné précédemment au circuit logi-
que constitué par la cellule unité 2 D'autre part le circuit de sortie est constitué par l'inverseur CMOS, la porte NON/ET, la porte NON/OU et le tampon de sortie à trois états constitués de six circuits MOS En outre deux signaux EN et OUT, qui sont envoyés par le circuit logique
constitué de la cellule unité 2, sont introduitspar l'in-
termédiaire du convertisseur de niveaux CMOS-LSTTL respec-
tivement jusqu'à l'inverseur CMOS et à la porte NON/OU,
mentionnés précédemment, le signal, qu 1 i est obtenu à par-
tir de ces deux signaux EN et OUT, pilote le tampon de
sortie à trois états, dont le signal de sortie est envo-
yé à partir du plot 6 b La figure 5 B est un schéma-bloc montrant le circuit mentionné précédemment moyennant 1 '
utilisation de symboles des circuits.
Les figures 6 A, 6 B et 6 C, dont on va donner ci-
après la description, montrent la cellule I/O réalisée d'
une-manière similaire à celle illustrée sur la figure 5 B. Dans le cas de la réalisation représentée sur les figures 3 C et 4, le circuit d'entrée et le circuit
de sortie de la cellule I/O 5 peuvent être raccordés sé-
parément à des conducteurs extérieurs par des câbles de
liaison à compression 26 et 27 entre des conducteurs ex-
térieurs et les plots de jonction respectifs 6 a et 6 b.
En d'autres termes-à la fois les fonctions d'entrée et
de sortie associées à la cellule I/O peuvent être sélec-
tionnées simultanément- Ceci est dû au fait que les plots de jonction 6 a et 6 b sontprévus pour la cellule
I/ô unique et sont utilisés séparément l'un de l'autre.
* Cette conception n'existait pas dans les systèmes de l'art antérieur qui ne comportaient queune cellule I/O et un
plot.
Les figures 6 A, 6 B et 6 C montrent une seconde, une troisième et une quatrième forme de réalisation de la présente invention Ces seconde, troisième et quatrième formes de réalisation sont celles, dans lesquelles au moins l'un des couples 5 b des cellules I/O 5 repérées
par des lignes formées de tirets sur le schéma d'agence-
ment général de la microplaquette représentée sur la fi-
gure 1 et lesdeux plots correspondants 6 a et 6 b sont remplacés par les couples des cellules I/O et les plots représentés sur les figures respectives, 6 A, 6 B et 6 C.
L'agencement de base (c'est-à-dire la matrice) des cellu-
les I/O et des cellules unités de ces formes de réalisa-
tion est semblableà celui de la première forme de réalisa-
tion et on ne va pas à nouveau l'expliquer ici En outre il va sans dire que les seconde, troisième et quatrième formes de réalisation sont obtenues grâce à la mise en oeuvre de phases opératoires analogues à celles qui ont
été décrites en liaison avec la première forme de réalisa-
tion. Ces formes de réalisation sont respectivement la forme de réalisation (représentée sur la figure 6 A),
dans laquelle seule la partie du circuit d'entrée est ex-
traite de la cellule I/O 5, la forme de réalisation,(tel-
le que représentée sur la figure 6 B) dans laquelle seule la partie du circuit de sortie est sélectionnée,et la forme de réalisation (telle que représentée sur la figure 5 C), dans laquelle à la fois les parties de circuit d'entrée et de sortie sont sélectionnées tant qu'entrée et sortiébidirectionnelles Les parties de circuit, qui ne sont pas sélectionéessont repérées par des lignes formées de
traits interrompus Le câblage At-I constituant les câ-
blages correspondant aux parties repérées par des lignes formées de traits interrompus, n'est naturellement pas formé.
La différence existant entre ces formes de réa-
lisation et la première forme de réalisation réside dans le fait que le plot de jonction pour la seule cellule I/U est réalisée comme si les deux plots de jonction décr Lts dans la première forme de réalisation précédente étaient court-circuités. De façon spécifique, conformément aux lignes formées de traits interrompus apparaissant dans les plots de jonction des figures 6 A et 6 C, ces plots de
jonction 6 sont conformés de telle manière que les ré-
gions 6 a' et 6 b' correspondent à des subdivisions ima-
ginaires par deux des plots de jonction Les positions
et les tailles de ces deux régions 6 a' et 6 b' ainsi ob-
tenues par subdivision sont respectivement identiques
à celles des plots 6 a et 6 b de la première forme de réa-
lisation antérieure.
La constitution de ces plots 6 est représentée sur la figure 7 Cette figure représente une coupe de la forme de réalisation 6 A et est une vue en coupe montrant la partie correspondant à la figure 4 Le plot 6 possède une structure stratifiée composée du câblage AM-I et du
câblage M-Il En outre le câblage AM-I est conçu de tel-
le manière qu'il est raccordé, pendant la phase opératoi-
re de sa formation,à l'entrée de la cellule I/O 5 Il en
résulte que le plot 6 ainsi obtenu est raccordé au cir-
cuit d'entrée de la cellule I/O 5 Comme cela ressort à l'évidence d'une comparaison avec la figure 4, le plot 6 est formé sur toutes les régions 6 a' et 6 b', qui à
leur tour doivent être équipées des plots 6 a et 6 b.
De plus le fil de jonction 26 est relié par compression au plot 6 de manière à raccorder le circuit d'entrée de la cellule I/O et les conducteurs extérieurs On ne donne pas d'explicationsconcernant les vues en coupe des formes de réalisation des figures 6 B et 6 C, étant donné que 1 ' on peut aisément se les représenter à partir de la figure 7 Si on réalisait le plot 6 plus large-que dans ces formes de réalisation, ceci permettrait d'améliorer plus
facilement la fiabilité du processus de jonction.
Dans les formes de réalisation des figures 6 A et 6 B, il est naturellement éventuellement possible de former seulement un plot 6 a ou 6 b dans les positions des
deux régions 6 a' et 6 b' correspondant aux plots mention-
nés précédemment et de relier ce plot 6 a ou 6 b et le cir-
cuit d'entrée et de sortie.
Les formes de réalisation, que l'on vient de
décrire, peuvent être obtenues en tant que variantes li-
bres de la première forme de réalisation, dans le cas o l'on se trouve dans des conditions dans lesquelles il n'est pas nécessaire que les deux plots soient disposés
pour chaque cellule I/O conformément aux nombres desbro-
ches et des fils de jonction et conformément au circuit recherché En outre le nombre de typesdu circuit intégré que l'on peut obtenir en utilisant le Iême agencement de base (c'est-à-dire la matrice) est accru par rapport à 1 '
art antérieur.
Dans le cas de cette forme de réalisation, le rapport entre la partie formée par les deux plots pour une cellule I/O et la partie formée avec un plot peut
être modifié de façon variable conformément aux différen-
250855.
tes conditions incluant le nombre mentionné précédemment des broches Dans ce cas, éventuellement si deux plots sont prévus pour la cellule I/O dans la partie centrale de la microplaquette, tandis qu'un plot est prévu pour la cellule I/O dans la partie d'extrémité, en prenant
en compte les conditions de la jonction, c'est-à-
dire le fait que le fil de jonction est disposé perpen-
diculairement à la face de la microplaquette dans la par-
tie centrale mentionnée précédemment, tout en étant dis-
posé plus obliquement par rapport à la face de la micro-
plaquette lorsqu'il se rapproche de la partie d'extrémi-
té de cette face de telle manière que le processus de
jonction devient plus difficile, il est possible d'amé-
liorer l'aptitude de mise en oeuvre et la fiabilité du
processus de jonction.
Bien que la présente invention ait été décri-
te ici même sur des exemples, les formes de réalisation respectives indiquées précédemment peuvent être en outre
modifiées conformément au concept technique de la présen-
te invention.
A titre de modification des seconde, troisième et quatrième formesde réalisation indiquées précédemment, par exemple même si la couche de câblage AL-I est pr 4 vue en étantséparée par rapport aux plots 6 a et 6 b de la première forme de réalisation indiquée précédemment de telle sorte que ces plots 6 a et 6 b sont court-circuités de manière à fournir le plot 6 grâce à l'utilisation de la seconde couche de câblage Aú-II, il est possible de
sélectionner seulement l'entrée, la sortie ou bien l'en-
trée et la sortie bidirectionnelles Dans cette variante de réalisation, le réseau du câblage sous-jacent AZ-I n'
a aucunement besoin d'être modifié, de sorte que le mas-
que servant à former le plot sous-jacent peut être réa-
lisé d'une manière plus aisée La structure de court-c r-
cuit ainsi obtenue peut être prévue dans la cellule d'
une partie de l'ensemble de la cellule I/O, mais le nom-
bre de telles structures peut être modifié de façon appro-
priée conformément aux diverses conditions telles que le
nombre mentionné précédemment de broches.
En outre tous les plots respectifs de jonction n'ont pas besoin d'être réalisés avec une forme rectan-
gulaire identique, mais peuvent être agencés d'une maniè-
re plus générale sous la forme d'un parallélogramme con-
formément à la direction de jonction par compression du fil de jonction par exemple lorsque ces plots sont situés dans des positions plus proches des deux extrémités des
rangées de plots.
En outre, dans la première forme de réalisation, le nombre des plots de jonction devant être prévus pour chaque cellule I/O peut être égal ou inférieur au nombre des fonctions de sortie effectuées par cette cellule I/O par exemple être égal à deux;-ou plus Selon une variante,
il est possible de prévoir un nombre de plots plus impor-
tant que le nombre des fonctions d'entrée et de sortie, par exemple trois plots Dans ce cas on peut s'attendre à ce que le degré de liberté dans la sélection des plots
soit accru de façon supplémentaire conformément au nom-
bre mentionné précédemment des fonctions d'entrée et de scrtie.
Eventuellement on pourrait imaginer que la pré-
sente invention puisse être appliquée à d'autres circuits
que le circuit intégré logique de type CMOS.
Comme cela ressortira à l'évidence de la des-
cription précédente, le dispositif à circuits intégrés à semiconducteurs conforme à la présente invention peut tirer parti des avantages remarquables suivants, tels que répertoriés ci-après: ( 1) En particulier dans l'agencement du circuit intégré conformément à une matrice standard, les plots de
jonction peuvent être sélectionnés arbitrairement et con-
formés au nombre (c'est-à-dire le nombre des fonctions ef-
fectuées par les cellules I/O) des signaux d'entrée et de sortie devant être choisis, sans aucune modification de l' agencement de base (c'est-àdire la matrice), de sorte que le degré de liberté de la structure du circuit intégré peut être augmenté Etant donné que les plots de jonction peuvent être réalisés de manière à satisfaire à toutes les fonctions respectives de la cellules I/s, les plots de jonction peuvent être choisis arbitrairement conformément
à la réalisation du circuit intégré à partir d'une matri-
ce standard.
( 2) Il en résulte que la limitation imposée au nombre de signaux devant être extraitspeut être réduite
de façon remarquable sans aucune modification de l'agen-
cement de base, de sorte que le nombre des broches peut être accru (par exemple nombre de broches doublé) bien
au-delà de ce qui existait dans l'art antérieur.
( 3) Etant donné que deux fonctions indépendan-
tes sous la forme de circuits d'entrée et de sortie peu-
vent être imparties à la cellule I/5, le rendement d'uti-
lisation de la cellule I/O peut être amené à un niveau
excellent.
Claims (6)
1 Dispositif à circuits intégrés à semiconduc-
teurs, caractérisé en ce qu'il comporte un substrat se-
miconducteur ( 1; 1 '; 20), plusieurs cellules unités ( 2) formées sur ledit substrat semiconducteur et comprenant chacune des éléments de circuit prédéterminés aptes à être interconnectés pour fournir au moins les fonctions d'un circuit d'entrée, d'un circuit de sortie et d'un circuit d'entrée/sortie, plusieurs plots de jonction ( 6 a, 6 b) formés sur ledit substrat semiconducteur ( 1; 1 '; 20) et correspondant auxdites cellules unités respectives ( 2),
et un réseau de câblage (Aú-I,At-II) pour fournit à cha-
cune desdites cellules unités ( 2) au moins deux fonctions sélectionnées desdits circuits d'entrée, de sortie et d' entrée/sortie (A,B,C,X), ledit réseau de câblage incluant
une interconnexion servant à relier électriquement chacu-
ne desdites cellules unités ( 2) à au moins deux desdits
plots de jonction correspondant ( 6 a,6 b) de manière à ex-
traire lesdites deux fonctions sélectionnées de circuit
dans chaque cellule unité ( 2).
2 Dispositif à circuitsintégrés à semiconduc-
teurs selon la revendication 1, caractérisé en ce que l'un des deux plots de jonction ( 6 a,6 b), qui sont prévus pour chacune desdites cellules unités ( 2), est apte à
envoyer un signal au circuit d'entrée de la cellule uni-
té ( 2), tandis que l'autre desdits plots de jonction est apte à tirer un signal à partir du circuit de sortie de
la cellule unité ( 2).
3 Dispositif à circuits intégrés à semiconduc-
teurs selon l'une quelconque des reve 4 dications 1 et 2, caractérisé en ce que chacun desdits plots de jonction
( 6 a,6 b) est constitué par une pellicule conductriceinfé-
rieure ( 6 a-1,6 b-1) et une pellicule conductrice supérieu-
re ( 6 a-2,6 b-2) disposée au-dessus de et en contact avec
la précédente.
4 Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs constitué par plusieurs cellules unités ( 2) incluant chacune un nombre prédéterminé d'éléments de circuit ( 7,8,71 à 78, 81 à 84, 91 à 94),aptes à être interconnectés de manière à fournir au moins une fonction prédéterminée d'un circuit d'entrée, d'un circuit de sortie et d'un circuit d'entrée/sortie, caractérisé en
ce qu'il comprend les phases opératoires suivantes, à sa-
voir la phase opératoire de formation des éléments de cir-
cuit ( 7,8,71 à 78, 81 à 84, 91 à 94) et chacune desdites cellules unités ( 2) selon un agencement prédéterminé des éléments sur un substrat semiconducteur ( 1 '; 20), et la phase opératoire d'interconnexion d'au moins certains des éléments de circuit de chacune desdites cellules unités ( 2) sous la forme d'un réseau de manière à obtenir ladite fonction prédéterminée de circuit à former un plot de jonction ( 6 a, 6 b) pour chacune desdites cellules unités ( 2) suivant un réseau sélectionné parmi plusieurs réseaux
prédéterminés de plots de jonction ( 6 à, 6 b), cette plu-
ralité de réseaux prédéterminés de plots de jonction in-
cluant un premier réseau apte à définir au moins deux plots de jonction séparés de manière à conférer à chacune
desdites cellules unités ( 2) au moins deux desdites fonc-
tion de circuit.
Procédé de fabrication selon la revendication 4, caractérisé en ce que chacune des cellules unités ( 2) est raccordée à deux plots de jonction séparés ( 6 a,6 b) faisantpartie du réseau sélectionné de plots de jonction
et est pourvuedes deux fonctions desdits circuits d'en-
trée et de sortie ( 5).
6 Procédé de fabrication se Lon la revendication 4, caractérisé en ce que lesdits réseaux prédéterminés de
plots de jonction ( 6 a, 6 b) incluent en outre un second ré-
seau servant à réaliser un plot de jonction devant être formé de manière à s'étendre entre deux régions situées sur un substrat semiconducteur ( 1; 1 '; 20) et qui doivent
être équipées de deux plots de jonction définis par le-
dit premier réseau.
7 Procédé de fabrication selon la revendication 4, caractérisé en ce que chacun des éléments de circuits de chacune desdites cellules unités ( 2) est un dispositif MOS qui possède une électrode de grille constituée par une pellicule de silicium polycristallin ( 71-76) et que
les éléments de circuits sélectionnés de chacune des-
dites cellules unités ( 2) sont interconnectés par des conducteurs en aluminium (Aú-I), et que chacun desdits
plots de jonction ( 6 a,6 b) est réalisé en aluminium.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9535781A JPS57211248A (en) | 1981-06-22 | 1981-06-22 | Semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2508255A1 true FR2508255A1 (fr) | 1982-12-24 |
FR2508255B1 FR2508255B1 (fr) | 1987-12-24 |
Family
ID=14135390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8210662A Expired FR2508255B1 (fr) | 1981-06-22 | 1982-06-18 | Dispositif a circuit integre, realise a partir d'une matrice " standard, realisant une multiplicite de fonctions logiques par modification du reseau de calibrage " |
Country Status (10)
Country | Link |
---|---|
US (1) | US4893168A (fr) |
JP (1) | JPS57211248A (fr) |
KR (1) | KR910000155B1 (fr) |
DE (1) | DE3223276A1 (fr) |
FR (1) | FR2508255B1 (fr) |
GB (1) | GB2104284B (fr) |
HK (1) | HK54686A (fr) |
IT (1) | IT1152980B (fr) |
MY (1) | MY8600554A (fr) |
SG (1) | SG20786G (fr) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2540311A1 (fr) * | 1983-01-31 | 1984-08-03 | Hitachi Ltd | Circuit integre a semi-conducteurs, notamment pour circuits integres de conversion de niveaux ttl-cmos |
US4591894A (en) * | 1982-01-20 | 1986-05-27 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device having a plurality of CMOS I/O cells located at the periphery of the chip arranged in a direction perpendicular to the sides of the chip |
EP0280236A2 (fr) * | 1987-02-23 | 1988-08-31 | Kabushiki Kaisha Toshiba | Méthode de fabrication d'un circuit intégré prédiffusé à grille isolée |
EP0338817A2 (fr) * | 1988-04-22 | 1989-10-25 | Fujitsu Limited | Dispositif de circuit semi-conducteur intégré du type "masterslice" et son procédé de fabrication |
EP0344055A2 (fr) * | 1988-05-23 | 1989-11-29 | Fujitsu Limited | Dispositif de circuit intégré semi-conducteur |
EP0360164A2 (fr) * | 1988-09-20 | 1990-03-28 | National Semiconductor Corporation | Système de connexion pour les circuits d'attaque de sortie de cellules standard |
EP0363086A2 (fr) * | 1988-10-07 | 1990-04-11 | Advanced Micro Devices, Inc. | Réseau de portes programmable au moyen d'un masque pour commande de bus |
EP0431490A1 (fr) * | 1989-12-02 | 1991-06-12 | Kabushiki Kaisha Toshiba | Dispositif de circuit intégré semi-conducteur comprenant des plats de jonction à la périphÀ©rie de la puce semi-conductrice |
US5162893A (en) * | 1988-05-23 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device with an enlarged internal logic circuit area |
EP0533476A2 (fr) * | 1991-09-18 | 1993-03-24 | Fujitsu Limited | Circuit intégré à semi-conducteur avec voie d'exploration |
US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5864047A (ja) * | 1981-10-13 | 1983-04-16 | Nec Corp | マスタ−スライス半導体集積回路装置 |
JPS5897847A (ja) * | 1981-12-08 | 1983-06-10 | Nec Corp | 集積回路装置 |
JPS58213448A (ja) * | 1982-06-07 | 1983-12-12 | Hitachi Ltd | 負荷駆動方式 |
US4409499A (en) * | 1982-06-14 | 1983-10-11 | Standard Microsystems Corporation | High-speed merged plane logic function array |
JPS5941852A (ja) * | 1982-06-24 | 1984-03-08 | ストレイジ・テクノロジ−・パ−トナ−ズ | 集積回路チツプ |
US4870471A (en) * | 1982-09-30 | 1989-09-26 | Mitsubishi Denki Kabushiki Kaisha | Complementary metal-oxide semiconductor integrated circuit device with isolation |
US5281545A (en) * | 1982-12-10 | 1994-01-25 | Ricoh Company, Ltd. | Processes for manufacturing a semiconductor device |
JPS59139646A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Micro Comput Eng Ltd | 半導体集積回路装置 |
JPS59167122A (ja) * | 1983-03-11 | 1984-09-20 | Nec Corp | 入出力バツフア− |
US4568961A (en) * | 1983-03-11 | 1986-02-04 | Rca Corporation | Variable geometry automated universal array |
JPS607147A (ja) * | 1983-06-24 | 1985-01-14 | Mitsubishi Electric Corp | 半導体装置 |
EP0148927A4 (fr) * | 1983-07-14 | 1985-11-25 | Advanced Micro Devices Inc | De a semi-conducteur possedant des cellules d'entree/sortie non specialisees. |
JPS6027145A (ja) * | 1983-07-25 | 1985-02-12 | Hitachi Ltd | 半導体集積回路装置 |
US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
JPS61111576A (ja) * | 1984-10-13 | 1986-05-29 | Fujitsu Ltd | 半導体装置 |
JPS61218143A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | 半導体集積回路装置 |
JPS6289341A (ja) * | 1985-10-15 | 1987-04-23 | Mitsubishi Electric Corp | マスタスライス方式大規模半導体集積回路装置の製造方法 |
JPH0638453B2 (ja) * | 1986-05-12 | 1994-05-18 | 日本電気株式会社 | 半導体装置 |
US4862197A (en) * | 1986-08-28 | 1989-08-29 | Hewlett-Packard Co. | Process for manufacturing thermal ink jet printhead and integrated circuit (IC) structures produced thereby |
JPS63108733A (ja) * | 1986-10-24 | 1988-05-13 | Nec Corp | 半導体集積回路 |
US5243208A (en) * | 1987-05-27 | 1993-09-07 | Hitachi, Ltd. | Semiconductor integrated circuit device having a gate array with a ram and by-pass signal lines which interconnect a logic section and I/O unit circuit of the gate array |
JPH01289138A (ja) * | 1988-05-16 | 1989-11-21 | Toshiba Corp | マスタースライス型半導体集積回路 |
US5300796A (en) * | 1988-06-29 | 1994-04-05 | Hitachi, Ltd. | Semiconductor device having an internal cell array region and a peripheral region surrounding the internal cell array for providing input/output basic cells |
US5019889A (en) * | 1988-06-29 | 1991-05-28 | Hitachi, Ltd. | Semiconductor integrated circuit device |
JPH07111971B2 (ja) * | 1989-10-11 | 1995-11-29 | 三菱電機株式会社 | 集積回路装置の製造方法 |
US4988636A (en) * | 1990-01-29 | 1991-01-29 | International Business Machines Corporation | Method of making bit stack compatible input/output circuits |
JPH02223220A (ja) * | 1990-01-29 | 1990-09-05 | Hitachi Ltd | 半導体集積回路装置 |
US5153507A (en) * | 1990-11-16 | 1992-10-06 | Vlsi Technology, Inc. | Multi-purpose bond pad test die |
JP2707871B2 (ja) * | 1991-05-31 | 1998-02-04 | 富士ゼロックス株式会社 | 電子デバイス及びその製造方法 |
US5134094A (en) * | 1991-07-22 | 1992-07-28 | Silicon Power Corporation | Single inline packaged solid state relay with high current density capability |
US5220197A (en) * | 1991-07-22 | 1993-06-15 | Silicon Power Corporation | Single inline packaged solid state relay with high current density capability |
US5341018A (en) * | 1991-09-18 | 1994-08-23 | Nec Corporation | Semiconductor integrated circuit device having a plurality of input circuits each including differently sized transistors |
JPH06140607A (ja) * | 1992-10-28 | 1994-05-20 | Mitsubishi Electric Corp | 半導体集積回路 |
US5404041A (en) * | 1993-03-31 | 1995-04-04 | Texas Instruments Incorporated | Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit |
US5691218A (en) * | 1993-07-01 | 1997-11-25 | Lsi Logic Corporation | Method of fabricating a programmable polysilicon gate array base cell structure |
US5436578A (en) * | 1993-07-14 | 1995-07-25 | Hewlett-Packard Corporation | CMOS output pad driver with variable drive currents ESD protection and improved leakage current behavior |
US5796129A (en) * | 1993-08-03 | 1998-08-18 | Seiko Epson Corp. | Master slice type integrated circuit system having block areas optimized based on function |
US5552333A (en) * | 1994-09-16 | 1996-09-03 | Lsi Logic Corporation | Method for designing low profile variable width input/output cells |
US5760428A (en) * | 1996-01-25 | 1998-06-02 | Lsi Logic Corporation | Variable width low profile gate array input/output architecture |
US5698873A (en) * | 1996-03-08 | 1997-12-16 | Lsi Logic Corporation | High density gate array base cell architecture |
US5796638A (en) * | 1996-06-24 | 1998-08-18 | The Board Of Trustees Of The University Of Illinois | Methods, apparatus and computer program products for synthesizing integrated circuits with electrostatic discharge capability and connecting ground rules faults therein |
US5767565A (en) * | 1996-07-22 | 1998-06-16 | Alliance Semiconductor Corporation | Semiconductor devices having cooperative mode option at assembly stage and method thereof |
US5969390A (en) * | 1997-07-22 | 1999-10-19 | Zilog, Inc. | Layout solution for electromagnetic interference reduction |
US6114731A (en) * | 1998-03-27 | 2000-09-05 | Adaptec, Inc. | Low capacitance ESD structure having a source inside a well and the bottom portion of the drain inside a substrate |
US6078068A (en) * | 1998-07-15 | 2000-06-20 | Adaptec, Inc. | Electrostatic discharge protection bus/die edge seal |
JP3914649B2 (ja) * | 1999-02-10 | 2007-05-16 | 株式会社東芝 | 半導体装置 |
JP3530450B2 (ja) * | 2000-02-18 | 2004-05-24 | Necエレクトロニクス株式会社 | マクロ回路の配線方法、マクロ回路配線装置、及びマクロ回路 |
JP4146290B2 (ja) * | 2003-06-06 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161662A (en) * | 1976-01-22 | 1979-07-17 | Motorola, Inc. | Standardized digital logic chip |
EP0023118A1 (fr) * | 1979-07-19 | 1981-01-28 | Fujitsu Limited | Circuits intégrés à semi-conducteurs |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3771217A (en) * | 1971-04-16 | 1973-11-13 | Texas Instruments Inc | Integrated circuit arrays utilizing discretionary wiring and method of fabricating same |
US3936812A (en) * | 1974-12-30 | 1976-02-03 | Ibm Corporation | Segmented parallel rail paths for input/output signals |
JPS5851425B2 (ja) * | 1975-08-22 | 1983-11-16 | 株式会社日立製作所 | ハンドウタイソウチ |
US4207556A (en) * | 1976-12-14 | 1980-06-10 | Nippon Telegraph And Telephone Public Corporation | Programmable logic array arrangement |
JPS5925381B2 (ja) * | 1977-12-30 | 1984-06-16 | 富士通株式会社 | 半導体集積回路装置 |
JPS60953B2 (ja) * | 1977-12-30 | 1985-01-11 | 富士通株式会社 | 半導体集積回路装置 |
US4249193A (en) * | 1978-05-25 | 1981-02-03 | International Business Machines Corporation | LSI Semiconductor device and fabrication thereof |
JPS55163859A (en) * | 1979-06-07 | 1980-12-20 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS561545A (en) * | 1979-06-15 | 1981-01-09 | Mitsubishi Electric Corp | Input/output buffer cell for semiconductor integrated circuit |
JPS5619639A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Semiconductor device |
JPS5690548A (en) * | 1979-11-20 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device by master slice system |
JPS57181152A (en) * | 1981-04-30 | 1982-11-08 | Toshiba Corp | Semiconductor integrated circuit device |
-
1981
- 1981-06-22 JP JP9535781A patent/JPS57211248A/ja active Granted
-
1982
- 1982-06-02 US US06/384,680 patent/US4893168A/en not_active Expired - Lifetime
- 1982-06-14 GB GB8217205A patent/GB2104284B/en not_active Expired
- 1982-06-15 KR KR8202670A patent/KR910000155B1/ko active
- 1982-06-18 FR FR8210662A patent/FR2508255B1/fr not_active Expired
- 1982-06-21 IT IT2197182A patent/IT1152980B/it active
- 1982-06-22 DE DE19823223276 patent/DE3223276A1/de not_active Ceased
-
1986
- 1986-03-03 SG SG20786A patent/SG20786G/en unknown
- 1986-07-24 HK HK54686A patent/HK54686A/xx not_active IP Right Cessation
- 1986-12-30 MY MY8600554A patent/MY8600554A/xx unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161662A (en) * | 1976-01-22 | 1979-07-17 | Motorola, Inc. | Standardized digital logic chip |
EP0023118A1 (fr) * | 1979-07-19 | 1981-01-28 | Fujitsu Limited | Circuits intégrés à semi-conducteurs |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4591894A (en) * | 1982-01-20 | 1986-05-27 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device having a plurality of CMOS I/O cells located at the periphery of the chip arranged in a direction perpendicular to the sides of the chip |
FR2540311A1 (fr) * | 1983-01-31 | 1984-08-03 | Hitachi Ltd | Circuit integre a semi-conducteurs, notamment pour circuits integres de conversion de niveaux ttl-cmos |
US4689503A (en) * | 1983-01-31 | 1987-08-25 | Hitachi, Ltd. | Level conversion circuitry for a semiconductor integrated circuit utilizing bis CMOS circuit elements |
EP0280236A2 (fr) * | 1987-02-23 | 1988-08-31 | Kabushiki Kaisha Toshiba | Méthode de fabrication d'un circuit intégré prédiffusé à grille isolée |
EP0280236A3 (en) * | 1987-02-23 | 1990-07-25 | Kabushiki Kaisha Toshiba | Insulated-gate semicustom integrated circuit |
EP0338817A2 (fr) * | 1988-04-22 | 1989-10-25 | Fujitsu Limited | Dispositif de circuit semi-conducteur intégré du type "masterslice" et son procédé de fabrication |
US5506162A (en) * | 1988-04-22 | 1996-04-09 | Fujitsu Limited | Method of producing a semiconductor integrated circuit device using a master slice approach |
EP0650196A3 (fr) * | 1988-04-22 | 1995-05-10 | Fujitsu Ltd | |
EP0650196A2 (fr) * | 1988-04-22 | 1995-04-26 | Fujitsu Limited | Dispositif de circuit intégré du type masterslice et son procédé de fabrication |
EP0338817A3 (fr) * | 1988-04-22 | 1992-05-06 | Fujitsu Limited | Dispositif de circuit semi-conducteur intégré du type "masterslice" et son procédé de fabrication |
EP0344055A3 (fr) * | 1988-05-23 | 1991-01-09 | Fujitsu Limited | Dispositif de circuit intégré semi-conducteur |
US5162893A (en) * | 1988-05-23 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device with an enlarged internal logic circuit area |
EP0344055A2 (fr) * | 1988-05-23 | 1989-11-29 | Fujitsu Limited | Dispositif de circuit intégré semi-conducteur |
EP0360164A3 (fr) * | 1988-09-20 | 1990-07-04 | National Semiconductor Corporation | Système de connexion pour les circuits d'attaque de sortie de cellules standard |
EP0360164A2 (fr) * | 1988-09-20 | 1990-03-28 | National Semiconductor Corporation | Système de connexion pour les circuits d'attaque de sortie de cellules standard |
EP0363086A3 (fr) * | 1988-10-07 | 1991-07-31 | Advanced Micro Devices, Inc. | Réseau de portes programmable au moyen d'un masque pour commande de bus |
EP0363086A2 (fr) * | 1988-10-07 | 1990-04-11 | Advanced Micro Devices, Inc. | Réseau de portes programmable au moyen d'un masque pour commande de bus |
EP0431490A1 (fr) * | 1989-12-02 | 1991-06-12 | Kabushiki Kaisha Toshiba | Dispositif de circuit intégré semi-conducteur comprenant des plats de jonction à la périphÀ©rie de la puce semi-conductrice |
US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
EP0533476A2 (fr) * | 1991-09-18 | 1993-03-24 | Fujitsu Limited | Circuit intégré à semi-conducteur avec voie d'exploration |
EP0533476A3 (fr) * | 1991-09-18 | 1994-03-23 | Fujitsu Ltd | |
US6487682B2 (en) | 1991-09-18 | 2002-11-26 | Fujitsu Limited | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
KR910000155B1 (ko) | 1991-01-21 |
KR840000985A (ko) | 1984-03-26 |
IT8221971A0 (it) | 1982-06-21 |
GB2104284A (en) | 1983-03-02 |
JPH0440866B2 (fr) | 1992-07-06 |
DE3223276A1 (de) | 1983-01-05 |
US4893168A (en) | 1990-01-09 |
IT1152980B (it) | 1987-01-14 |
FR2508255B1 (fr) | 1987-12-24 |
JPS57211248A (en) | 1982-12-25 |
HK54686A (en) | 1986-08-01 |
SG20786G (en) | 1987-03-27 |
GB2104284B (en) | 1985-06-19 |
MY8600554A (en) | 1986-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2508255A1 (fr) | Dispositif a circuit integre, realise a partir d'une matrice " standard, realisant une multiplicite de fonctions logiques par modification du reseau de calibrage " | |
EP0296997B1 (fr) | Structure de transistors MOS de puissance | |
FR2550012A1 (fr) | Dispositif a circuits integres a semi-conducteurs | |
US7196365B2 (en) | Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same | |
FR2542528A1 (fr) | Reseau universel automatise de composants electroniques dont la geometrie peut etre modifiee | |
US7400003B2 (en) | Structure of a CMOS image sensor and method for fabricating the same | |
KR100448959B1 (ko) | 금속플러그에의해형성된국소배선을갖는반도체장치및그제조방법 | |
KR20170123806A (ko) | Tsv 구조체를 갖는 적층형 이미지 센서 | |
EP0810665A1 (fr) | Matrice de mémoire ROM compacte | |
FR2549997A1 (fr) | Dispositif a circuits integres a semiconducteurs, en particulier " memoires ram ou rom " | |
KR102699799B1 (ko) | 제어가능한 격리 구조물을 갖는 csi 및 이의 제조 및 사용 방법 | |
FR3077925A1 (fr) | Circuit integre tridimensionnel face a face de structure simplifiee | |
FR2519189A1 (fr) | Dispositif semi-conducteur integre dote d'elements resistants formes par un systeme en reseau de portes, et son procede de fabrication | |
EP0090704B1 (fr) | Circuit intégré prédiffusé, et procédé d'interconnexion des cellules de ce circuit | |
US20050006688A1 (en) | Arrangement comprising a capacitor | |
FR2492166A1 (fr) | Transistor a effet de champ et son procede de fabrication | |
EP2842164B1 (fr) | Dispositif à semi-conducteurs et son procédé de fabrication | |
FR2635412A1 (fr) | Dispositif semi-conducteur a pince maitresse sans bordure | |
EP0130529B1 (fr) | Rétine de photodétecteurs adressables | |
FR2607966A1 (fr) | Arrangement de circuits a semi-conducteur avec interconnexion d'ilots semiconducteurs sur substrat isolant, et son procede de fabrication | |
EP0019560B1 (fr) | Perfectionnements aux portes logiques à transistors MOS multidrains | |
FR2513810A1 (fr) | Dispositif a circuits integres a semiconducteurs et procede de fabrication de ce dispositif | |
EP0186720B1 (fr) | Réseau prédiffusé multifonction en technologie C. Mos | |
US20050006773A1 (en) | Semiconductor device and method for fabricating the same | |
KR20100073786A (ko) | 이미지센서 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |