FR2550012A1 - Dispositif a circuits integres a semi-conducteurs - Google Patents

Dispositif a circuits integres a semi-conducteurs Download PDF

Info

Publication number
FR2550012A1
FR2550012A1 FR8407734A FR8407734A FR2550012A1 FR 2550012 A1 FR2550012 A1 FR 2550012A1 FR 8407734 A FR8407734 A FR 8407734A FR 8407734 A FR8407734 A FR 8407734A FR 2550012 A1 FR2550012 A1 FR 2550012A1
Authority
FR
France
Prior art keywords
misfet
transistors
misfet transistors
transistor
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8407734A
Other languages
English (en)
Other versions
FR2550012B1 (fr
Inventor
Masatoshi Kawashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of FR2550012A1 publication Critical patent/FR2550012A1/fr
Application granted granted Critical
Publication of FR2550012B1 publication Critical patent/FR2550012B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

L'INVENTION CONCERNE UN DISPOSITIF A CIRCUITS INTEGRES A SEMI-CONDUCTEURS. CE DISPOSITIF COMPORTE, SUR UN SUBSTRAT SEMI-CONDUCTEUR, DES CELLULES 11 AYANT UNE FONCTION D'ENTREE OU DE SORTIE ET COMPORTANT DES TRANSISTORS MISFET 20, 27, DES PLOTS DE CONNEXION 13 SITUES EN CORRESPONDANCE AVEC LES CELLULES, ET DES CONDUCTEURS DE CABLAGE 38, 39 CONFERANT A LA CELLULE SA FONCTION D'ENTREE OU DE SORTIE ET INCLUANT UNE INTERCONNEXION R AVEC LE PLOT DE CONNEXION, LE TRANSISTOR ETANT TEL QU'IL DETERMINE UN DISPOSITIF DE PROTECTION D EMPECHANT LA DESTRUCTION DE TRANSISTORS MISFET DONT L'ELECTRODE EST ALIMENTEE PAR UN SIGNAL PROVENANT DU PLOT 13. APPLICATION NOTAMMENT AUX MICROPLAQUETTES A CIRCUITS INTEGRES A SEMI-CONDUCTEURS COMPORTANT DES TAMPONS CMOS.

Description

La présente invention concerne un dispositif à circuits intégrés à
semiconducteurs et plus particulièrement une technique permettant d'accroître la densité d'intégration de tampons d'entrée et de sortie dans un disposi5 tif à circuits intégrés à semiconducteurs du type réalisé à partir d'une matrice standard et qui par conséquent permet d'accroître efficacement le nombre des broches ou des bornes et de réduire la taille d'une microplaquette et en outre
d'améliorer les fonctions de cette microplaquette.
Un dispositif à circuits intégrés à semiconducteurs (IC) requiert des tampons d'entrée et de sortie pour réaliser la liaison par interface avec l'extérieur.
Comme représenté sur la figure 1, annexée à la présente demande, des tampons d'entrée ou de sortie 4 sont disposés et 15 formés entre une pluralité de plots de connexion 2 qui sont disposés sur le bord périphérique d'une microplaquette (pastille ou puce) 1 et un circuit interne 3 qui est disposé au
centre de la microplaquette 1.
Dans un dispositif à circuits intégrés à semi20 conducteurs du type à réseau de portes ou du type réalisé à partir d'une matrice standard et dans lequel un circuit logique désiré peut être fabriqué librement de manière à servir de circuit interne, au cours d'une phase de câblage, les fonctions d'entrée et de sortie des plots de connexion ont besoin d'être sélectionnées à volonté conformément à l'agencement du circuit interne A cette fin, on prévoit différents
agencements pour les tampons.
La figure 2, annexée à la présente demande, montre un exemple d'un tel agencement Les tampons 4 sont prévus ou disposés en correspondance avec les plots de connexion 2 Les éléments de circuit 5 servant à réaliser le
tampon d'entrée et les éléments de circuit 6 servant à réaliser le tampon de sortie sont formés dans chacun des tampons 4 Conformément à l'agencement du circuit interne 3, les élé35 ments de circuit d'entrée ou les éléments de circuit de sor-
tie à l'intérieur du tampon 4 sont sélectionnés et raccordés au plot de connexion ainsi qu'au circuit interne 3.
Par conséquent le tampon 4 peut être réalisé sous la forme d'un tampon d'entrée ou de sortie, et le plot de connexion peut être réalisé sous la forme d'une borne d'entrée ou d'une
borne de sortie.
Mais, avec l'agencement indiqué ci-dessus, les deux éléments de circuits 5, 6 d'entrée et de sortie ont besoin d'être formés pour chaque tampon 4 C'est pourquoi la 10 surface d'occupation dans chaque tampon devient importante.
Etant donné que les tampons de taille importante sont disposés selon un réseau dans le bord périphérique de la microplaquette, l'accroissement du nombre des plots de connexion 2 (le nombre des broches) est limité D'autre part, lorsque 15 l'on augmente le nombre des plots de connexion, la taille de
la microplaquette augmente de façon correspondante.
Afin de résoudre ce problème, un exemple, dans lequel le nombre des plots de connexion 2 est égal approximativement au double de celui prévu dans l'exemple men20 tionné précédemment tel que représenté sur la figure 3, a été proposé dans la demande de brevet publiée au Japon sous le n 57211248 A la fois le tampon d'entrée et le tampon de sortie peuvent être constitués par un tampon 4 et il est
prévu deux plots de connexion 2 A, 2 B pour chaque tampon Par 25 conséquent le tampon d'entrée et le tampon de sortie peuvent être raccordés aux broches et fonctionnent d'une manière indépendante l'un de l'autre.
Cependant des études effectuées par l'auteur à la base de la présente invention ont révélé ce qui suit. 30 Bien que l'agencement perfectionné permette de réaliser les deux fonctions d'entrée et de sortie indépendamment l'une de l'autre grâce à l'utilisation du tampon unique, les fonctions des plots respectifs de connexion 2 A, 2 B sont fixéespour l'opération d'entrée (par exemple 2 A) ou pour l'opération de sortie (par exemple 2 B) Ceci conduit à des problèmes, comme indiqué ci-après L'affectation des fonctions d'entrée et de sortie des plots de connexion respectifs 2 en tant que broches de transmission de signaux devient d'une pratique moins souple et la souplesse de manoeuvre dans le choix des fonctions diminue En outre, bien que le nombre total des plots de connexion 2 A et 2 B augmente, le nombre des plots d'entrée ou de sortie est limité à environ la moitié du nombre total mentionné ci-dessus C'est pour cette raison que, dans le cas de l'application au type de circuit dans 10 lequel les nombres des signaux d'entrée et des signaux de sortie ne s'équilibrent pas et o l'un de ces nombres est supérieur à l'autre, comme cela est usuel dans un circuit logique utilisé dans un système à haute densité d'intégration à réseau de portes, le nombre important de plots de connexion ne diffère pas de façon importante du nombre des plots de connexion de l'agencement précédent de la figure 2, et il est difficile d'atteindre les objectifs visant à accroitre le nombre des plots de connexion, à réduire la taille de la microplaquette, etc. Un but de la présente invention est de fournir un dispositif à circuits intégrés à semiconducteurs, qui permet d'accroître les nombres des broches ou bornes d'entrée et de sortie, tout en réduisant les dimensions de la
microplaquette et tout en permettant d'améliorer les fonc25 tions des broches et d'autres fonctions de la microplaquette.
Un autre but de la présente invention constitue à fournir un dispositif à circuits intégrés à semiconducteurs, qui permette de disposer les tampons d'entrée et les tampons de sortie dans n'importe quel emplacement désiré 30 et en un nombre approximativement double de celui prévu dans
l'art antérieur.
Les objectifs mentionnés précédemment ainsi que d'autres objectifs et de nouvelles caractéristiques de
la présente invention ressortiront de la description donnée 35 ci-après prise en référence aux dessins annexes.
On va résumer brièvement ci-après des aspects typiques de performance de l'invention décrite ultérieurement.
Chaque tampon prévu en correspondance avec un plot de connexion est rendu apte à être utilisé soit pour un 5 tampon d'entrée, soit pour un tampon de sortie conformément à un réseau de câblage devant être formé Il est possible d'utiliser les mêmes éléments de circuit à la fois pour le tampon d'entrée et le tampon de sortie Par conséquent, les éléments de circuit devant être utilisés exclusivement res10 pectivement pour la fonction d'entrée et la fonction de sortie n'ont pas besoin d'être formés séparément, et la surface d'occupation des tampons est réduite d'autant, ce qui permet d'obtenir un accroissement du nombre des broches ou une réduction des dimensions d'une microplaquette En outre étant 15 donné qu'un tampon peut être réglé soit pour la fonction d'entrée, soit pour la fonction de sortie, on obtient une amélioration du fonctionnement du plot de connexion ou de la
souplesse de conception de la-microplaquette.
De manière plus précise, selon une première 20 idée de l'invention, le dispositif à circuits intégrés à semiconducteurs est caractérisé en ce qu'il comporte un substrat semiconducteur, une pluralité de cellules unités qui sont formées sur ledit substrat semiconducteur et dont chacune possède un fonctionnement d'entrée ou de sortie et 25 contient des transistors MISFET pouvant être interconnectés de manière à réaliser la fonction du circuit, des plots de connexion qui sont formés sur ledit substrat semiconducteur en correspondance avec les cellules unités respectives, et %des conducteurs de câblage qui servent à conférer à chaque 30 cellule unité la fonction d'entrée ou de sortie et qui incluent une interconnexion avec le plot de connexion correspondant, lesdits transistors MISFET étant tels qu'un transistor MISFET protecteur de chacune des premières cellules unités, aui est munifdela fonction de circuit d'entrée à l'aide 35 desdits conducteurs de cablage, est constitué par le même 2 i 55 012 transistor MISFET que n'importe lequel des transistors MISFET qui fournissent la fonction de circuit de sortie dans chacune des secondes cellules unités auxquelles est conférée la fonction de circuit de sortie par lesdits conducteurs de câblage, ledit transistor MISFET protecteur empêchant la
destruction de tout transistor MISFET dont l'électrode de grille est alimentée par un signal provenant du plot de connexion.
Le problème peut être également résolu selon 10 une seconde idée de la présente invention concernant un dispositif à circuits intégrés à semiconducteurs caractérisé en ce qu'il comporte un substrat semiconducteur, une pluralité de cellules unités qui sont formées sur ledit substrat semiconducteur et dont chacune est affectée d'une fonction de circuit d'entrée ou de sortie et qui contiennent chacune des transistors MISFET qui peuvent être interconnectés de manière à conférer au circuit sa fonction, des plots de connexion qui sont formés sur ledit substrat semiconducteur en correspondance avec les cellules unités respectives, et-des conduc20 teurs de câblage qui servent à conférer à chaque cellule unité la fonction de circuit d'entrée ou la fonction de circuit de sortie et qui comprennent une interconnexion avec le plot de connexion correspondant, lesdits transistors MISFET étant tels que dans chacune desdites cellules unités, auxquelles 25 les fonctions de circuits sont attribuées par lesdits conducteurs de câblage, au moins une partie de la fonction du circuit est fournie par le raccordement d'au moins deux desdits transistors MISFET en parallèle avec lesdits conducteurs de câblage, lesdits transistors MISFET branchés en parallèle 30 possédant des électrodes de grille parallèles les unes aux autres et utilisant en commun des régions semiconductrices fonctionnant en tant que régions de source ou de drain, avec
les transistors MISFET voisins.
Selon une troisième idée de la présente inven35 tion, ce problème est résolu à l'aide d'un dispositif à cir-
2550 12
cuits intégrés à semiconducteurs, caractérisé en ce qu'il comporte un substrat semiconducteur, une pluralité de cellules unités qui sont formées sur ledit substrat semiconducteur et dont chacune est munie d'une fonction de circuit d'entrée ou de circuit de sortie et contient des transistors MISFET à canal N et des transistors MISFET à canal p qui peuvent être interconnectés de manière à fournir la fonction du circuit, lesdits transistors MISFET à canal N et les transistors MISFET à canal p incluant des groupes constitués chacun par une pluralité de transistors MISFET à canal N et des groupes constitués chacun par une pluralité de transistors MISFET à canal p, lesdits transistors MISFET desdits groupes étant formés de manière à posséder des électrodes de grille parallèles les unes aux autres et se partageant des régions semiconductrices servant de régions de source ou de drain avec les transistors MISFET réciproquement voisins, des plots de connexion qui sont formés sur ledit substrat semiconducteur en correspondance avec les cellules unités respectives, et des conducteurs de câblage qui servent à conférer à chaque cellule unité une fonction de circuit d'entrée ou une fonction de circuit de sortie et qui comprennent une interconnexion avec le plot-de connexion correspondant, lesdits transistors MISFET étant tels qu'un transistor MISFET protecteur situé dans chacune des cellules unités, auxquelles 25 les conducteurs de câblage confèrent la fonction de circuit d'entrée, est constitué par le premier groupe formé de la pluralité de transistor MISFET à canal N qui sont raccordés en parallèle les uns aux autres, lesdits transistors MISFET protecteurs empêchant une destruction de tout transistor MISFET dont l'électrode de grille est alimentée par un signal provenant du plot de connexion, tandis qu'un inverseur d'un étage final situé dans chacune des secondes cellules unités, auxquelles lesdits conducteurs de câblage confèrent la fonction de circuit de sortie, est formé par ledit pre35 mier groupe constitué par la pluralité de transistors MISFET à canal N et par le second groupe constitué par la pluralité de transistors MISFET à canal p, lesdites pluralités de transistor MISFET à canal N et de transistois MISFET à canal p étant raccordés, respectivement, en parallèle les uns aux autres, ladite pluralité de transistos MISFET à canal n étant formée par des transistors identiques à ceux constituant ledit transistor MISFET protecteur Eifin selon une autre idée de la présente invention, les problèmes mentionnés plus haut sont résolus à l'aide d'un dispositif à cir10 cuits intégrés à semiconducteurs caractérisé en ce qu'il comporte un substrat semiconducteur, une pluralité de cellules unités qui sont formées sur ledit substrat semiconducteur et à chacune desquelles est conférée la fonction de circuit d'entrée ou la fonction de circuit de sortie, et dont chacu15 ne comporte des transistors MISFET qui peuvent être interconnectés de manière à réaliser la fonction de circuit, lesdits transistors MISFET incluant des groupes constitués chacun par une pluralité de transistors MISFET qui sont formés de manière à posséder des électrodes de grille parallèles les unes aux autres et qui se partagent des régions semiconductrices servant de régions de source ou de drain, avec les transistors MISFET réciproquement voisins, et des plots de connexion qui sont formés sur ledit substrat semiconducteur en correspondance avec lesdites cellules unités respectives. 25 D'autres caractéristiques et avantages de la
présente invention ressortiront de la description donnée ciaprès prise en référence aux dessins annexes, sur lesquels: la figure 1, dont il a déjà été fait mention, est une vue en plan schématique d'un dispositif à cir30 cuits intégrés à semiconducteurs du type général à réseau de
portes (microplaquettes); la figure 2, dont il a déjà été fait mention, est une vue partielle à plus grande échelle d'un exemple d'un dispositif de l'art antérieur;
la figure 3, dont il a déjà été fait men-
255 C 012
tion, est une vue partielle à plus grande échelle d'un autre exemple d'un dispositif de l'art antérieur; les figures 4 A et 4 B sont respectivement une vue en plan et une vue partielle à plus grande échelle d'une forme de réalisation d'un dispositif conforme à la présente invention; la figure 5 est une vue en plan à plus grande échelle d'un élément formant tampon; la figure 6 est une vue en coupe à plus 10 grande échelle prise suivant la ligne VI-VI sur la figure 5; la figure 7 A est une vue en plan de l'état de réalisation d'un tampon d'entrée, tandis que la figure 7 B représente un schéma équivalent de ce circuit; et la figure 8 A est une vue en plan de l'état 15 de réalisation d'un tampon de sortie, tandis que la figure
8 B est un schéma équivalent de ce circuit.
Ci-après, on va décrire les formes de réalisation préférées de l'invention Les figures 4 A à 8 B montrent une forme de réa20 lisation dans laquelle la présente invention est appliquée à
un dispositif à haute densité d'intégration du type réalisé à partir d'une matrice standard et constitué par des transistors MISFET complémentaires.
Le dispositif à circuits intégrés à semicon25 ducteurs 10 est réalisé sur une microplaquette sensiblement carrée (pastille ou puce) telle qu'elle est représentée d'une manière générale sur la figure 4 A Dans la partie centrale de la microplaquette, un nombre important de transistors MISFET (c'est-à-dire des transistors à effet de champ MIS) du type 30 à canal p et à canal n, sont formés en tant qu'éléments de circuit d'une partie de circuit logique 11 Dans le bord périphérique de la microplaquette se trouve disposée, en réseau, une pluralité de tampons 12 et des plots de connexion 13 leur correspondant Le tampon 12 est une partie de circuit 35 pour laquelle on peut sélectionner l'une quelconque d'une
pluralité de différentes fonctions de circuit d'entrée ou de sortie, en modifiant le réseau de câblage de ce tampon.
En-dehors de cela il est prévu une cellule unité servant à former un circuit d'entrée ou de sortie De telles cellules 5 unités possèdent les mêmes configurations hormis en ce qui concerne les réseaux ou configurations de câblage, et sont disposées selon un mode répétitif Dans l'état représenté, aucun câblage n'est prévu pour les éléments de circuit de la partie de circuit logique 11 ou les tampons 12 ou entre 10 les plots de connexion 13 et les tampons 12 Les circuits logiques et les circuits d'entrée et de sortie, comme on le désire, peuvent être fabriqués en réalisant le câblage tel
qu'on le désire, c'est-à-dire à volonté lors de la phase opératoire de câblage.
Comme cela est visible d'une vue partielle à plus grande échelle de la partie formant bord périphérique de la figure 4 B, les éléments de circuit 7 à l'intérieur des tampons 12 sont formés de manière indistincte afin de pouvoir
être utilisés lorsque l'on doit réaliser soit des tampons 20 d'entrée, soit des tampons de sortie.
Etant donné que les éléments d'entrée et les éléments de sortie n'ont pas besoin d'être prévus individuellement en des nombres respectivement requis, la surface d'occupation du tampon 12 peut être réduite à environ la moitié 25 de celle du tampon 4 Comme cela est représenté sur la figure 4 A, les plots de connexion 13, qui sont prévus en un nombre presque double de ceux indiqués dans l'exemple de la figure 2 et sont prévus en un nombre sensiblement égal à ceux prévus dans la figure 3, sont disposés en réseau et sont formés dans le bord périphérique de la microplaquette Dans une position intérieure par rapport au plot de connexion 13, les tampons 12 sont formés séparément de telle manière qu'un tampon 12 corresponde à un plot de connexion 13. En considérant l'exemple de la figure 2,
255 C 012
étant donné que la surface d'occupation du tampon 12 est presque réduite de moitié par rapport à celle du tampon 4, on peut prévoir les tampons 12 et les plots de connexion 13 en un nombre approximativement double sur une microplaquette 5 de surface identique La fonction du tampon 12 peut être réglée à volonté pour qu'il agisse en tant que tampon d'entrée ou tampon de sortie En ce qui concerne l'agencement des parties d'entrée et des parties de sortie, il apparaît donc que la présente invention possède une souplesse de conception 10 ou d'agencement égale approximativement au double de celle
de l'exemple de la figure 2.
Si l'on considère l'exemple de la figure 3, on voit que les nombres des plots de connexion sont identiques, mais que 11 fonction de chaque plot de connexion peut 15 être réglée à volonté pour l'opération d'entrée ou de sortie.
Ceci est lié au fait que, par suite de la réduction de moitié de la surface de chaque tampon, les tampons, dont les fonctions peuvent être réglées à volonté pour l'entrée ou la sortie, sont disposés en correspondance avec les plots de 20 connexion individuels Dans l'exemple de la figure 3, les fonctions sont fixées par moitié et par exemple lesplotsde
connexion 2 A sont utilisés pour l'opération d'entrée et les plots de connexion 2 B sont fixes pour l'opération de sortie.
Par conséquent, en ce qui concerne l'agencement des parties 25 d'entrée et de sortie, la présente forme de réalisation présente une souplesse de conception qui est approximativement égale au double de celle prévue dans l'exemple de la figure 3. Le tampon 12 est représenté à plus grande 30 échelle sur la figure 5 et sa vue en coupe prise suivant la
ligne VI-VI sur la figure 5 est représentée sur la figure 6.
Le tampon 12 se compose d'une région 14 de transistors MISFET à canal p (désignés ci-après sous le terme abrégé "p MOSFET") sur le côté droit de la figure 5 et d'une région 15 35 de transistors MOSFET à canal N (désignés ci-après sous le
255 C 012
terme abrégé "n MOSFET'") 15 sur le côté gauche de la figure Des éléments de circuit constitués par les transistors MISFET respectifs sont formés dans chaque région La pluralité des transistors p MOSFET sont formés dans un substrat semiconducteur en silicium de type N 16 dans la région 14 du tampon 12, tandis que la pluralité des transistors n MOSFET sont formés dans une région depuis le type p 17 formé dans
la région 15.
Les transistors p MOSFET de la région 14 des 10 transistors p MOSFET sont constitués de la manière suivante.
Un premier groupe de transistors p MOSFET 20 se compose de six transistors p MOSFET branchés en série qui sont constitués par six électrodes de grille 18 en silicium polycristallin disposées en parallèle et par des régions de source + ou de drain de type p 19 réalisées d'une manière autoalignée avec ces grilles 18, et dont chacune d'elles possède une porte dont la largeur est réglée à 78 microns Un second groupe de transistors p MOSFET 23 se compose de cinq transistors p MOSFET qui sont constitués par cinq électrodes de grille 21 en silicium polycristallin et par des régions 22 de source + ou de drain de type N, réalisées d'une manière autoalignée avec les électrodes, et dont chacun possède une grille dont la largeur est de 20 microns Un troisième transistor p MOSFET 26 comporte des régions de source ou de drain de type n+ 25 qui sont autoalignées par rapport à une seule électrode de grille 24 en silicium polycristallin, la largeur de
la grille étant réglée à 7 microns.
D'autre part, la région des n MOSFET 15 se compose d'un premier groupe de transistors n MOSFET 27, d'un 30 second groupe de transistors n MOSFET 28 et d'un troisième transistor n MOSFET 29, qui sont disposés d'une manière essentiellement symétrique par rapport à la région des transistors p MOSFET 14 D'une manière plus spécifique, comme représenté sur la figure 6, le premier groupe de transistors n MOSFET 27 35 comporte six transistors n MOSFET branchés en série et se compose de six électrodes de grille 30 en silicium polycristallin formées en parallèle et de régions 31 de source ou de + drain de type N formées en étant autoalignée avec ces électrodes, et la largeur de grille de chacun des transistors n MOSFET est réglée à 78 microns Le second groupe de n MOSFET 28 se compose de cinq transistors n MOSFET qui se composent de cinq électrodes de grille 32 en silicium polycristallin et de régions 33 de source ou de drain de type n+ formées avec autoalignement par rapport auxdites électrodes, et que 10 la largeur des grilles de chaque transistor est réglée à microns Le troisième transistor n MOSFET 29 se compose d'une électrode de grilles 34 en silicium polycristallin et + de couches 35 formant source et drain de type N et formées
en alignement avec ladite électrode, tandis que la largeur 15 de la grille est réglée à 35 microns.
Le second groupe de transistorsp MOSFET 23 et le second groupe de transistors n MOSFET 28 sont formés de telle manière-que des ensembles de deux éléments sont isolés et que des parties de ces éléments et le troisième transis20 tor p MOSFET 26 et le troisième transistor n MOSFET 29 sont construits respectivement d'un seul tenant Laraison en est que n'importe quelle logique estaisément organisée en fonction de l'agencement prévu C'est également la raison pour laquelle un inverseur, qui est très souvent utilisé dans le 25 tampon d'entrée ou dans le tampon de sortie, est aisément réalisé sous la forme d'un inverseur possédant n'importe quelle largeur de grille désirée Sur la figure 6, la référence 36 désigne une pellicule de Si O 2, la référence 37 une,pellicule de verre au phosphosilicate (PSG) et la référence 30 38 une pellicule Si O 2 épaisse formée par oxydation locale
de la surface du substrat.
Conformément à la réalisation indiquée cidessus, lorsque l'on forme des conducteurs de câblage en aluminium (A 1) sur le tampon 12 lors de la phase opératoire 35 de câblage, ce tampon peut être réalisé sous la forme d'un tampon d'entrée ou d'un tampon de sortie, en fonction du
réseau ou de la configuration de câblage.
Les figures 7 A et 7 B montrent l'état dans lequel le tampon 12 est réalisé en tant que tampon d'entrée. 5 Des repères x sur le dessin désignent les connexions entre les régions respectives (ceci est également valable ci-après).
Un conducteur de câblage 38 raccordé au plot de connexion 13 est relié auxcouches semiconductrices de + type N 31 a qui servent d'électrodes "situées d'un côté" ser10 vant à faire circuler les courants du premier groupe du transistor n MOSFET 27 Les grilles 30 et les couches semiconductrices 31 b, qui sont utilisées en tant qu'électrodes "situées de l'autre côté" servant à provoquer la circulation des courants dans les transistors MOSFET, sont raccordées au poten15 tiel de masse G servant de potentiel de référence Lesdits transistors MOSFET ont toutes leurs grilles, leurs sources et leurs drains raccordés en parallèle respectivement, ce qui entraîne qu'ils forment en réalité un transitor MOSFET possédant une largeur de grille de 468 microns (égal 78 x 6) 20 et qui est réalisé sous la forme d'une diode de verrouillage D La diode D sert à empêcher la destruction du transistor MOSFET dont les électrodes de grille sont alimentée par un signal provenant du plot de connexion 13 C'est-à-dire que ce transistor MOSFET est un transistor MOSFET protecteur 25 servant à empêcher la destruction des autres transistors MOSFET Une résistance de protection d'entrée R, qui est constituée par une pellicule de silicium polycristallin semblable à l'électrode de grille, est disposée entre le plot de connexion 13 et la diode de verrouillage D. Un conducteur de câblage 39 raccorde le troisième transistor n MOSFET 29 et le troisième transistor p MOSFET 26 de manière à former un inverseur CMOS de premier étage Ili Un transistor MOSFET est sélectionné à la fois dans
le second groupe de transistors n MOSFET 28 et le second grou35 pe de transistors n MOSFET 23 de manière à réaliser un inver-
seur CMOS de second étage I 2 i, dans lequel les transistors MOSFET respectifs possèdent des grilles d'une largeur de 20 microns Un inverseur CMOS formant troisième étage I 3 i est constitué de la même manière Ces transistors MOSFET sont sélectionnés à partir du second groupe de transistors n MOSFET 28 et sont raccordés en parallèle Trois transistors MOSFET sont choisis parmi le groupe de transistors p MOSFET 23 et sont raccordés en parallèle Chacune des connexions en parallèle des transistors MOSFET est considérée comme un 10 transistor MOSFET possédant une largeur de grille de 60 microns (= 20 x 3 microns) et un inverseur CMOS formant l'étage final I Fiest réalisé moyennant l'utilisation de ces connexions en parallèle La sortie de l'inverseur formant l'étage final I Fi est raccordée à la partie de circuit interne 15 11 au moyen d'un conducteur de câblage 40 Sur la figure 7 A, la référence 41 désigne un conducteur de câblage pour le raccordement au potentiel de masse et la référence 42 désigne un conducteur de câblage servant au raccordement d'un potentiel (Vcc) d'une source-d'alimentation en énergie. 20 Le tampon d'entrée ainsi réalisé forme un agencement de circuit tel que représenté sur la figure 7 B. L'excès de courant est bloqué par la diode de verrouillage D de grandes dimensions et dont la largeur de grille est de 468 microns Un niveau de signal est réglé, c'est-à-dire qu'une tension de seuil logique est réglée par les largeurs respectives de 35 microns et de 7 microns des transistorsn MOSFET 29 et p MOSFET 26 de l'inverseur du premier'étage Jli' Par conséquent le signal d'entrée est délivré par un circuit TTL et est adapté au dispositif CMOS L'onde du signal d'en30 trée est mise en forme par les second et troisième étages des inverseurs CMOS I 2 i et I 3 i et est ensuite amplifié par l'étage final de l'inverseur CMOS I Fi La sortie du tampon est raccordée à la partie de circuit interne 11 au moyen du
conducteur de câblage 40 Le tampon d'entrée n'utilise pas 35 le premier groupe de transistors p MOSFET 20.
255 C 012
Les figures 8 A et 8 B représentent l'état dans lequel le tampon 12 est réalisé sous la forme d'un tampon de sortie. Un conducteur de câblage 43 raccordé au cir5 cuit interne 11 relie un transistor MOSFET sélectionné parmi à la fois le second groupe de transistors n MOSFET 28 et le second groupe de transistors p MOSFET 23, de manière à former un inverseur CMOS formant premier étage Il et dans lequel les largeurs des grilles des transistors MOSFET respectifs 10 sont égales à 20 microns Deux transistors MOSFET sont sélectionnés parmi le groupe de transistors MOSFET 28 et sont branchés en parallèle Deux transistors MOSFET sont choisis dans le groupe de transistors MOSFET 23 et sont branches en parallèle Chacune des connexions en parallèle des transis15 tors MOSFET est en réalité censée former un transistor MOSFET possédant une largeur de grille de 40 microns, et un
inverseur CMOS formant second étage I 20 est réalisé grâce à l'utilisation des connexions parallèles Tous les transistors MOSFET des premiers groupes de transistors n MOSFET 27 20 et p MOSFET 20 sont raccordés respectivement en parallèle.
Chacune des connexions parallèle est censée former un transistor MOSFET possédant une largeur de grille de 468 microns et un inverseur CMOS formant étage final IF O servant à piloter un circuit extérieur est réalisé grâce à l'utili25 sation de ces connexions parallèles Le troisième transistor n MOSFET 29 et le troisième p MOSFET 26 ne sont pas utilisés Sur les figures 8 A et 8 B, la référence 44 désigne un conducteur de cablage servant à raccorder le potentiel de masse, la référence 45 désigne un conducteur de câblage pour 30 le raccordement du potentiel (Vcc) de la source d'alimentation en énergie, et un conducteur de câblage 46 est raccordé
au plot de connexion 13 en tant que ligne de sortie.
Le tampon de sortie ainsi constitué forme un agencement de circuit tel que représenté sur la figure 8 B. 35 Une onde d'un signal de sortie provenant de la partie de
255 C 012
circuit interne 11 est mise en forme et ce signal est amplifié par le premier étage et le second étage des inverseurs CMOS I 10, I 20 et est fortement amplifié par l'étage final de l'inverseur CMOS IF 0, le signal amplifié étant envoyé au plot de connexion 13 et étant délivré à l'extérieur de manière à piloter le circuit extérieur. L'ensemble des tampons 12 représentéssur les figures 4 A et 4 B possède l'agencement représenté sur la figure 5 Par conséquent, n'importe lequel des tampons 12 peut 10 être réglé à volonté en tant que tampon de sortie ou tampon d'entrée, et le plot de connexion 13 peut être réglé en
tant que broche ou borne d'entrée ou borne de sortie.
Avec le dispositif à semiconducteurs (microplaquette) possédant la construction indiquée ci-dessus, 15 les éléments respectifs des premier, second et troisième transistors n MOSFET 27, 28, 29 et transistors p MOSFET 20, 23, 26 situés dans le tampon 12 peuvent donc être utilisés en tant qu'élémerts d'entrée ou de sortie, simplement au moyen d'une modification de leurs connexions avec différents ré20 seaux ou configurations de câblage, et l'ensemble du tampon 12 peut être réglé à volonté soit pour le fonctionnement d'entrée, soit le fonctionnement de sortie Par consequent la surface d'occupation du tampon 12 peut être réduite par suppression des éléments dans la mesure o ils peuvent être utilisés à la fois pour l'entrée et la sortie C'est pourquoi la densité de disposition des tampons sur la microplaquette 10 est accrue et l'on peut obtenir un accroissement du nombre des tampons et du nombre des plots de connexion (nombre,des broches ou bornes), qui leur correspondent Inversement 30 lorsque l'on conserve un même nombre de tampons, il est
possible de réduire les dimensions de la microplaquette.
Par exemple, étant donné que le tampon 12 peut être réglé à volonté soit pour le fonctionnement d'entrée, soit pour le fonctionnement de sortie, le plot de connexion 35 13 peut être réglé librement soit en tant que borne d'entrée,
255 C 01 Z
soit en tant que borne de sortie Par conséquent, même dans le cas d'un dispositif de circuit dans lequel seuls les signaux d'entrée ou les signaux de sortie sont présents en un nombre important, on peut leur affecter un nombre corres5 pondant de plots de connexion et en outre l'agencement des bornes d'entrée et de sortie est celui que l'on veut C'est pourquoi la souplesse de conception des fonctions des bornes ou des fonctions de l'ensemble de la microplaquette peut être améliorée A ce sujet, la souplesse du réglage des fonc10 tions des broches peut être accrue au double ou même plus
encore par rapport à celle existant dans le dispositif de l'art antérieur représenté sur la figure 2 ou la figure 3.
Conformément à la construction indiquée précédemment, un tampon recevant un signal d'horloge peut être 15 construit en utilisant deux tampons 12 entre lesquels on
dispose le câblage utilisant les éléments On peut parfaitement bien construire-un tampon bidirectionnel.
La présente invention fournit les avantages et effets qui sont indiqués ci-après.
Etant donné que les éléments présents dans un tampon peuvent être utilisés soit pour une fonction d'entrée, soit pour une fonction de sortie au moyen d'une modification des câblages, on peut régler à volonté le tampon pour qu'il agisse soit en tant que tampon d'entrée, soit en tant que 25 tampon de sortie C'est pourquoi on peut améliorer la souplesse d'utilisation de broches ou de bornes pour l'entrée
et la sortie en ce qui concerne un tampon de connexion prévu en correspondance avec le tampon, et que l'on peut accroitre la souplesse de conception en ce qui concerne l'ensemble 30 de la microplaquette.
Etant donné que les mêmes éléments d'un tampon peuvent être utilisés à la fois pour la fonction d'entrée et la fonction de sortie, on peut réduire de façon correspondante le nombre des éléments requis Par conséquent la 35 surface d'occupation d'un tampon est réduite si bien qu'il est possible d'accroître le nombre des tampons ou le nombre des plots de connexion que l'on peut former sur une même microplaquette. Etant donné que la surface d'occupation d'un tampon peut être réduite, il est possible de réduire les dimensions de la microplaquette dans le cas d'un nombre identique de broches ou de bornes A ce sujet, dans un dispositif réalisé à partir d'une matrice standard ces masses, d'une taille de 1000 à 2000 portes, le cas qui se présente corres10 pond au fait que la taille de la microplaquette est déterminée par le nombre des tampons d'entrée et de sortie. On peut régler le tampon soit pour une fonction d'entrée, soit pour une fonction de sortie, tout en réalisant simultanément un accroissement du nombre des bornes 15 ou des broches (du nombre des plots de connexion) compte tenu de la surface d'occupation réduite du tampon En particulier dans un dispositif à circuits intégrés à semiconducteurs, dans lequel le nombre des signaux d'entrée et le nombre des signaux de sortie ne sont pas identiques et o l'un de ces 20 deux nombre est plus élevé, la souplesse de conception est importante. Etant donné que le tampon est constitué par une structure CMOS, la consommation en énergie du tampon
peut être réduite.
Etant donné que le tampon est constitué par une pluralité de transistors MISFET possédant une largeur de grilles unitaire, on peut réaliser un transistor MISFET possédant la largeur de grilles désirée ou différents circuits utilisant de tels transistors MISFET en fonction du nombre 30 de connexions des éléments, et il est possible d'accroître la souplesse d'utilisation du circuit du tampon d'entrée ou
de sortie.
Etant donné qu'un transistor MOSFET de verrouillage requiert une surface importante dans le tampon
d'entrée ou un transistor MOSFET pilotant un circuit exté-
rieur et nécessitant une surface importante dans le tampon de sortie est constitué par le même transistor MOSFET, il
et possible de réduire grandement la surface du tampon.
Bien que, comme indiqué ci-dessus, la présen5 te invention ait été décrite concrètement en liaison avec la forme de réalisation indiquée, il va sans dire que la présent invention n'est pas limitée à la forme de réalisation
précédente et que l'on peut y apporter de nombreuses modifications sans pour autant sortir du cadre de l'invention.
Par exemple le tampon n'a pas besoin d'être réalisé avec des transistors CMOS et peut être tout à fait constitué uniquement de transistors p MOSFET ou de préference de transistors n MOSFET En outre, la configuration de disposition des éléments concrets (transistors MISFET) à l'inté15 rieur du tampon ou le nombre des grilles et des largeurs de ces dernières et en outre des circuits des tampons d'entrée et de sortie formés par le câblage peuvent être agencés librement d'une autre manière que cela a été représenté En outre on peut réaliser un circuit interne soit en utilisant 20 le procédé ou la réalisation à partir d'une matrice standard,
soit autrement Par ailleurs les élements peuvent être constitués par des transistors bipolaires.
Bien que dans ce qui précède, la présente invention ait été expliquée de façon détaillée en rapport avec 25 son application à un circuit logique CMOS à haute densité d'intégration réalisé à partir d'une matrice standard, l'invention ne s'y trouve pas limitée et est également applicable à des dispositifs à semiconducteurs d'un type général
comportant des tampons d'entrée et de sortie.

Claims (18)

REVENDICATIONS
1 Dispositif à circuits intégrés à semiconducteurs, caractérisé en ce qu'il comporte: un substrat semiconducteur ( 1), : une pluralité de cellules unités ( 12) qui sont formées sur ledit substrat semiconducteur et dont chacune reçoit une fonction de circuit d'entrée ou de circuit de sortie et dont chacune comporte (en 14, 15) des transistors MISFET ( 20, 27) qui peuvent être interconnectés de ma10 nière à fournir la fonction du circuit, des plots de connexion ( 13) qui sont formés sur ledit substrat semiconducteur ( 1) en correspondance avec les cellules unités( 12) respectives, et des conducteurs de câblage ( 38, 39; 43,46)15 qui servent à conférer à chaque cellule unité ( 12) soit la fonction de circuit d'entrée, soit la fonction de circuit de sortie et qui incluent une interconnexion (R) avec le plot de connexion ( 13)correspondant, lesdits transistors MISFET ( 20, 27) étant tels qu'un transis20 tor MISFET de protection (D) dans chacune des premières cellules unités, auxquelles la fonction de circuit d'entrée est conféree par les conducteurs de câblage ( 38, 39), est constitué par le même transistor MISFET constitué comme l'un quelconque des transistors MISFET qui fournissent la fonc25 tion de circuit de sortie dans chacune des secondes cellules
unités auxquelles la fonction de circuit de sortie est conféree par lesdits conducteurs de câblage ( 43, 46), ledit transistor MISFET protecteur empêchant la destruction de n'impor,te quel transistor MISFET dont l'électrode de grille est 30 alimentée par un signal provenant du plot de connexion ( 13).
2 Dispositif à circuits intégrés à semiconducteurs suivant la revendication 1, caractérisé en ce que le transistor MISFET protecteur est un transistor MOSFET à
canal n.
3 Dispositif à circuits intégrés selon la revendication 1, caractérisé en ce que lesdits transistors MISFET incluent des transistors MOSFET à canal N ( 27) et
des transistors MOSFET à canal p ( 20) et que ledit transistor MISFET protecteur est un transistor MOSFET à canal n.
4 Dispositif à circuits intégrés à semiconducteurs selon la revendication 3, caractérisé en ce que ledit transistor MISFET situé dans chaque seconde cellule unité, qui est constitué par le même transistor MOSFET que le transistor MOSFET protecteur, est le transistor MOSFET à 10 canal N qui constitue avec le transistor MOSFET à canal p,
un inverseur (I Fo) d'un étage final de ladite seconde cellule unité.
Dispositif à circuits intégrés à semiconducteurs caractérisé en ce qu'il comporte: un substrat semiconducteur ( 1), une pluralité de cellules unités ( 12) qui sont formées sur ledit substrat semiconducteur et à chacune desquelles est conférée la fonction de circuit d'entrée ou de circuit de sortie et qui comportent chacune des transis20 tors MISFET ( 20, 27) qui peuvent être interconnectés de manière à fournir la fonction de circuits, des plots de connexion ( 13) qui sont formés sur ledit substrat semiconducteur ( 1) en correspondance avec les cellules unités respectives ( 12), et des conducteurs de câblage ( 38, 39; 43, 46) qui servent à conférer à chaque cellule unité ( 12) soit la fonction de circuit d'entrée, soit la fonction de circuit de sortie et qui comprennent une interconnextion (R) avec le plot de connexion ( 13) correspondant,
lesdits transistors MISFET ( 20, 27) étant tels que dans chacune desdites cellules unités, auxquelles les fonctions de circuit sont conférées par les conducteurs de câblage, au moins une partie de la fonction du circuit est obtenue par raccordement d'au moins deux desdits transistors MISFET en 35 parallèle par lesdits conducteurs de câblage, lesdits tran-
sistors MISFET étant raccordés en parallèle et possédant des électrodes de grille parallèles les unes aux autres, et se partageant des régions semiconductrices fonctionnant en tant que régions de source ou de drain, avec les transistors MISFET réciproquement voisins. 6 Dispositif à circuits intégrés à semiconducteurs selon la revendication 5, caractérisé en ce qu'une partie de la fonction du circuit d'entrée dans chacune desdites premières cellules unités ( 12), qui possèdent 10 la fonction de circuit d'entrée, est fournie par lesdits transistors MISFET branchés en parallèle, tandis qu'une partie de la fonction du circuit de sortie dans chacune des secondes cellules unités ( 12), qui possèdent la fonction de circuit de sortie, est obtenue par branchement en parallèle
des mêmes transistors MISFET que les transistors MISFET branchés en parallèle dans ladite première cellule unité.
7 Dispositif à circuits intégrés à semiconducteurs selon la revendication 6, caractérisé en ce que lesdits transistors MISFET ( 20, 22) branchés en parallèle 20 possèdent essentiellement des électrodes de grilles ayant les mêmes formes et des canaux de longueurs sensiblement
identiques et des canaux de largeurs sensiblement identiques.
8 Dispositif à circuits intégrés à semiconducteurs selon la revendication 7, caractérisé en ce que 25 les transistors MISFET branchés en parallèle dans chaque première cellule unité ( 12) constituent un transistor MISFET protecteur qui empêche la destruction de tout transistor
MISFET dont l'électrode de grille est alimentée par un signal venant du plot de connexion ( 13).
9 Dispositif à circuits intégrés à semiconducteurs selon la revendication 8, caractérisé en ce que lesdits transistors MISFET ( 20, 27) comportent des transistors MOSFET à canal N ( 27) et des transistors MOSFET à canal p ( 20), et que ledit transistor MISFET protecteur est cons35 titué par les transistors MOSFET à canal N et que chacun des transistors MOSFET branchés en parallèle dans ladite seconde cellule unité ( 12) est le transistor MOSFET à canal N qui constitue, avec les transistors MOSFET à canal p, un inverseur d'un étage final (I Fi, IFO) de ladite seconde cellule unité ( 12). Dispositif à circuits intégrés à semiconducteurs selon la revendication 6, caractérisé en ce que les transistors MISFET ( 20, 27) branchés en parallèle comprennent un premier groupe de transistors MISFET qui possedent essentiel10 lement des électrodes de grille de même forme et des canaux ayant des longueurs essentiellement identiques et des largeurs essentiellement identiques, et des seconds groupes de transistors MISFET possédant des électrodes de grille ayant des formes essentiellement identiques et des canaux ayant des
longueurs essentiellement identiques et des largeurs essentiellement identiques, ces largeurs étant inférieures à celles dudit premier groupe de transistors MISFET.
11 Dispositif à circuits intégrés à semiconducteurs selon la revendication 10, caractérisé en ce que dans chacune desdites premières cellules unités ( 12), ledit premier groupe de transistors MISFET constitue un transistor MISFET protecteur (D) et ledit second groupe de transistors MISFET assume une autre partie de la fonction du circuit d'entrée, ledit transistor MISFET protecteur empêchant la 25 destruction dudit second groupe de transistors MISFET dont les électrodes de grille sont alimentées par un signal provenant d'un plot de connexion ( 13), tandis que dans chacune desdites secondes cellules unités, ledit premier groupe de transistors MISFET constitue une partie d'un inverseur d'un 30 étage final (I Fi, IFO), et un second groupe de transistors MISFET assume une autre partie de la fonction du circuit de sortie.
12 Dispositif à circuits intégrés à semiconducteurs selon la revendication 11, caractérisé en ce que 35 chaque second groupe est constitué par deux transistors
MISFET.
13 Dispositif à circuits intégrés à semiconducteurs,caractérisé en ce qu'il comporte: un substrat semiconducteur ( 1), une pluralité de cellules unités ( 12) qui sont formées sur ledit substrat semiconducteur et à chacune desquelles est conférée une fonction de circuit d'entrée ou une fonction de circuit de sortie, et qui chacune contient des transistors MISFET à canal N ( 27) et des transistors 10 MISFET à canal p ( 20), qui peuvent être interconnectés de manière à réaliser la fonction du circuit, lesdits transistors MISFET à canal N et lesdits transistors MISFET à canal p incluant des groupes comportant chacun une pluralité de transistors MISFET à canal N et des groupes constitués cha15 cun par une pluralité de transistors MISFET à canal p, lesdits transistors MISFET desdits groupes étant formés de manière à comporter des électrodes de grille parallèles les unes aux autres et à se partager des régions semiconductrices servant de régions de source ou de drain avec les transistors 20 MISFET adjacents les uns aux autres, des plots de connexion ( 13) qui sont formés sur ledit substrat semiconducteur ( 1) en correspondance avec les cellules unités ( 12), et des conducteurs de câbiage ( 38, 39; 43, 46) 25 qui servent à conférer à chaque cellule unité ( 12) soit la fonction de circuit d'entrée, soit la fonction de circuit de sortie et qui comprennent une interconnexion (R) avec le plot de connexion correspondant, lesdits transistors MISFET ( 20, 27) étant tels qu'un tran30 sistor MISFET protecteur situé dans chacune desdites premières cellules unités, à laquelle est conférée la fonction de circuit d'entrée par lesdits conducteurs de câblage, constitués par le premier groupe comprenant la pluralité de transistors MISFET à canal N qui sont raccordés en parallèle 35 les uns avec les autres, le transistor MISFET protecteur empêchant la destruction de tout transistor MISFET dont l'électrode de grille est alimentée par un signal provenant du plot de connexion ( 13), et qu'un inverseur d'un étage final (IFO, I Fi) situé dans chacune desdites secondes cellules unités, auxquelles la fonction de circuit de sortie est conférée par lesdits conducteurs de câblage, est constitué par le premier groupe comprenant la pluralité des transistors MISFET à canal N et par le second groupe comprenant la pluralité des transistors MISFET à canal p, lesdites pluralités 10 des transistors MISFET à canal N et des transistors MISFET à canal p étant raccordés respectivement en parallèle les uns avec les autres, ladite pluralité-de transistors MISFET à canal N étant la même que celle constituant ledit transistor
MISFET protecteur.
14 Dispositif à circuits intégrés à semiconducteurs selon la revendication 13, caractérisé en ce que la fonction de circuit d'entrée, en-dehors dudit transistor MISFET protecteur, et la fonction du circuit de sortie, hormis l'inverseur de l'étage final, sont fournies par les grou20 pes de transistors constitués par la pluralité de transistors MISFET à canal N ( 27) et par les groupes de transistors constitués par la pluralité de transistors MISFET à canal p ( 20), autres que les premiers et seconds groupes mentionnés précédemments, et que chacun des autres groupes se compose de deux 25 transistors MISFET qui comportent des électrodes de grille branchées en parallèle l'une avec l'autre et qui se partagent une région semiconductrice agissant en tant que région de
source ou de drain.
Dispositif à circuits intégrés à semicon30 ducteurs selon la revendication 14, caractérisé en ce que les largeurs des canals de transistors MISFET ( 20, 27) desdits premier et second groupes sont supérieures à celles
des canauxdes transistors MISFET des autres groupes.
16 Dispositif à circuits intégrés à semicon35 ducteurs selon la revendication 15, caractérisé en ce que lesdits premiers et seconds transistors MISFET comportent
des électrodes de grilles possédant la même forme.
17 Dispositif à circuits intégrés à semiconducteurs,caractérisé en ce qu'il comporte: un substrat semiconducteur ( 1), une pluralité de cellules unités ( 12) qui sont formées sur ledit substrat semiconducteur et à chacune desquelles est conférée soit la fonction de circuit d'entrée, soit la fonction de circuit de sortie et dont chacune compor10 te des transistors MISFET ( 20, 27) qui peuvent être interconnectés de manière à fournir la fonction du circuit, lesdits transistors MISFET incluant des groupes constitués chacun par une pluralité de transistors MISFET qui sont formés de manière à posséder des électrodes de grille parallèles les unes aux autres et à se partager des régions semiconductrices servant de régions de source ou de drain avec les transistors MISFET réciproquement voisins, et
des plots de connexion ( 13) qui sont formés sur ledit substrat semiconducteur en correspondance avec les 20 cellules unités ( 12) respectives.
18 Dispositif à circuits intégrés à semiconducteurs selon la revendication 17, caractérisé en ce que desdits groupes dont chacun est constitué par la pluralité de transistors MISFET comprennent un premier groupe constitué 25 de transistors MISFET qui possedent des canaux ayant des largeurs égales, et d'autres groupes constitués chacun de transistors MISFET qui possèdent des largeurs de canaux identiques inférieures à celles desdits transistors MISFET dudit
premier groupe.
19 Dispositif à circuits intégrés à semiconducteurs selon la revendication 18, caractérisé en ce que ledit premier groupe est constitué par au moins trois transistors MISFET et que chacun des autres groupes comporte
deux transistors MISFET.
20 Dispositif à circuits intégrés à semicon-
ducteurs selon la revendication 17, caractérisé en ce que lesdits transistors MISFET comprennent des transistors MISFET à canal N ( 27) et des transistors MISFET à canal p ( 20) et que lesdits groupes constitués chacun par la pluralité de transistors MISFET comprennent un premier groupe constitué de transistors MISFET à canal N qui possèdent des canaux de même largeur, un second groupe constitué de transistors MISFET à canal p qui possèdent des canaux de largeur identique, des troisièmes groupes constitués chacun de transis10 tors MISFET qui possèdent des canaux de largeur identique inférieure à celle des canaux desdits transistors MISFET dudit premier groupe, et des quatrièmes groupes constitués
chacun de transistors MISFET qui possèdent des canaux d'une largeur identique inférieure à celle des canaux dudit tran15 sistor MISFET de chaque troisième groupe.
21 Dispositif à circuits intégrés à semiconducteurs selon la revendication 20, caractérisé en ce que chacun desdits premiers et seconds groupes est constitué par au moins trois transistors MISFET et que chacun desdits
troisième et quatrième groupes est constitué par deux transistors MISFET.
22 Dispositif à circuits intégrés à semiconducteurs selon la revendication 21, caractérisé en ce que lesdits transistors MISFET ( 20, 27) desdits premier et se25 cond groupes comportent des électrodes de grilles parallèles les unes aux autres et possèdent des canaux de même largeur, et que lesdits transistors MISFET des troisièmes et quatrièmes groupes sont disposés entre lesdits premier et second groupes, ledit troisième groupe étant adjacent audit premier 30 groupe et ledit quatrième groupe étant adjacent audit second groupe. 23 Dispositif à circuits intégrés à semiconducteurs selon la revendication 22, caractérisé en ce que lesdits transistors MISFET desdits troisième et quatrième 35 groupes comportent des électrodes de grille qui s'étendent
perpendiculairement à une direction suivant laquelle s'étendent les électrodes de grille desdits transistors MISFET desdits premier et second groupes.
FR8407734A 1983-07-25 1984-05-18 Dispositif a circuits integres a semi-conducteurs Expired FR2550012B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58134316A JPS6027145A (ja) 1983-07-25 1983-07-25 半導体集積回路装置

Publications (2)

Publication Number Publication Date
FR2550012A1 true FR2550012A1 (fr) 1985-02-01
FR2550012B1 FR2550012B1 (fr) 1988-03-18

Family

ID=15125447

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8407734A Expired FR2550012B1 (fr) 1983-07-25 1984-05-18 Dispositif a circuits integres a semi-conducteurs

Country Status (9)

Country Link
US (1) US4766475A (fr)
JP (1) JPS6027145A (fr)
KR (1) KR920008396B1 (fr)
DE (1) DE3427285A1 (fr)
FR (1) FR2550012B1 (fr)
GB (1) GB2143990B (fr)
HK (1) HK22289A (fr)
IT (1) IT1176392B (fr)
SG (1) SG77188G (fr)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564787B2 (ja) * 1983-12-23 1996-12-18 富士通株式会社 ゲートアレー大規模集積回路装置及びその製造方法
JPS61218143A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体集積回路装置
JPH0650761B2 (ja) * 1986-08-12 1994-06-29 富士通株式会社 半導体装置
JPS63108733A (ja) * 1986-10-24 1988-05-13 Nec Corp 半導体集積回路
JPH06105757B2 (ja) * 1987-02-13 1994-12-21 富士通株式会社 マスタ・スライス型半導体集積回路
JPH0758734B2 (ja) * 1987-02-23 1995-06-21 株式会社東芝 絶縁ゲ−ト型セミカスタム集積回路
JPH01256149A (ja) * 1988-04-06 1989-10-12 Hitachi Ltd ゲートアレイ集積回路
JPH01289138A (ja) * 1988-05-16 1989-11-21 Toshiba Corp マスタースライス型半導体集積回路
US5162893A (en) * 1988-05-23 1992-11-10 Fujitsu Limited Semiconductor integrated circuit device with an enlarged internal logic circuit area
US5300796A (en) * 1988-06-29 1994-04-05 Hitachi, Ltd. Semiconductor device having an internal cell array region and a peripheral region surrounding the internal cell array for providing input/output basic cells
JP2710953B2 (ja) * 1988-06-29 1998-02-10 株式会社日立製作所 半導体装置
JPH0210869A (ja) * 1988-06-29 1990-01-16 Hitachi Ltd 半導体装置
US5019889A (en) * 1988-06-29 1991-05-28 Hitachi, Ltd. Semiconductor integrated circuit device
NL194182C (nl) * 1988-07-23 2001-08-03 Samsung Electronics Co Ltd Randloze moederschijf-halfgeleiderinrichting.
JPH02152254A (ja) * 1988-12-02 1990-06-12 Mitsubishi Electric Corp 半導体集積回路装置
JPH0369141A (ja) * 1989-08-08 1991-03-25 Nec Corp セミカスタム半導体集積回路
US5250823A (en) * 1989-10-24 1993-10-05 U.S. Philips Corp. Integrated CMOS gate-array circuit
US5045913A (en) * 1990-01-29 1991-09-03 International Business Machines Corp. Bit stack compatible input/output circuits
US5367187A (en) * 1992-12-22 1994-11-22 Quality Semiconductor, Inc. Master slice gate array integrated circuits with basic cells adaptable for both input/output and logic functions
US5691218A (en) * 1993-07-01 1997-11-25 Lsi Logic Corporation Method of fabricating a programmable polysilicon gate array base cell structure
US5552333A (en) * 1994-09-16 1996-09-03 Lsi Logic Corporation Method for designing low profile variable width input/output cells
US5760428A (en) * 1996-01-25 1998-06-02 Lsi Logic Corporation Variable width low profile gate array input/output architecture
US5698873A (en) * 1996-03-08 1997-12-16 Lsi Logic Corporation High density gate array base cell architecture
KR100486191B1 (ko) 1997-05-15 2005-05-03 지멘스 악티엔게젤샤프트 집적 ｃｍｏｓ-회로 및 상기 회로의 제조 방법
JP3169883B2 (ja) * 1998-02-26 2001-05-28 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置及びその機能セルの配置方法
JP3971025B2 (ja) * 1998-05-29 2007-09-05 富士通株式会社 半導体装置及び半導体装置のレイアウト方法
JP2000068488A (ja) * 1998-08-20 2000-03-03 Oki Electric Ind Co Ltd 半導体集積回路のレイアウト方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089611A (en) * 1980-08-20 1982-06-23 Hitachi Ltd Semiconductor integrated circuit device
EP0093003A2 (fr) * 1982-04-23 1983-11-02 Fujitsu Limited Matrice de portes pour dispositifs de circuits intégrés à grande échelle

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3712995A (en) * 1972-03-27 1973-01-23 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3777216A (en) * 1972-10-02 1973-12-04 Motorola Inc Avalanche injection input protection circuit
US3746946A (en) * 1972-10-02 1973-07-17 Motorola Inc Insulated gate field-effect transistor input protection circuit
JPS60953B2 (ja) * 1977-12-30 1985-01-11 富士通株式会社 半導体集積回路装置
JPS5843905B2 (ja) * 1979-07-31 1983-09-29 富士通株式会社 半導体集積回路の製造方法
JPS57181152A (en) * 1981-04-30 1982-11-08 Toshiba Corp Semiconductor integrated circuit device
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
JPS5830235A (ja) * 1981-08-18 1983-02-22 Fujitsu Ltd ゲ−トアレイ
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
US4513307A (en) * 1982-05-05 1985-04-23 Rockwell International Corporation CMOS/SOS transistor gate array apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089611A (en) * 1980-08-20 1982-06-23 Hitachi Ltd Semiconductor integrated circuit device
EP0093003A2 (fr) * 1982-04-23 1983-11-02 Fujitsu Limited Matrice de portes pour dispositifs de circuits intégrés à grande échelle

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 22, no. 7,décembre 1979, New York, USA; M.A. BATTISTA et al. "Multiple function (I/O) celllayout", pages 2272-2774 *

Also Published As

Publication number Publication date
GB2143990B (en) 1987-04-15
DE3427285A1 (de) 1985-02-14
IT8421908A0 (it) 1984-07-16
GB8414839D0 (en) 1984-07-18
GB2143990A (en) 1985-02-20
DE3427285C2 (fr) 1993-07-29
JPS6027145A (ja) 1985-02-12
SG77188G (en) 1989-03-23
FR2550012B1 (fr) 1988-03-18
KR920008396B1 (ko) 1992-09-28
US4766475A (en) 1988-08-23
KR850000794A (ko) 1985-03-09
IT1176392B (it) 1987-08-18
IT8421908A1 (it) 1986-01-16
JPH0479136B2 (fr) 1992-12-15
HK22289A (en) 1989-03-24

Similar Documents

Publication Publication Date Title
FR2550012A1 (fr) Dispositif a circuits integres a semi-conducteurs
FR2508255A1 (fr) Dispositif a circuit integre, realise a partir d'une matrice " standard, realisant une multiplicite de fonctions logiques par modification du reseau de calibrage "
EP0296997B1 (fr) Structure de transistors MOS de puissance
CA2137340C (fr) Arbre de portes logique ou - exclusif et multiplieur de frequence l'incorporant
EP0041415B1 (fr) Opérateur logique rapide, à grande entrance, à fonction logique complexe, utilisant au moins deux transistors à effet de champ à faible tension de seuil
FR2540311A1 (fr) Circuit integre a semi-conducteurs, notamment pour circuits integres de conversion de niveaux ttl-cmos
FR2636778A1 (fr) Transistor mos composite et application a une diode roue libre
FR2542528A1 (fr) Reseau universel automatise de composants electroniques dont la geometrie peut etre modifiee
EP2246885A1 (fr) Structure de protection d'un circuit intégré contre des décharges électrostatiques
FR2877783A1 (fr) Dispositif a semiconducteur de puissance.
FR2844919A1 (fr) Equipement a semi-conducteur
EP3344024B1 (fr) Module de commutation triphasé
FR2594610A1 (fr) Dispositif semiconducteur du type reseau de portes prediffuse pour circuits a la demande
FR2495834A1 (fr) Dispositif a circuits integres de haute densite
FR3077925A1 (fr) Circuit integre tridimensionnel face a face de structure simplifiee
FR2697109A1 (fr) Circuit à semiconducteurs ayant une configuration d'implantation perfectionnée.
FR2635412A1 (fr) Dispositif semi-conducteur a pince maitresse sans bordure
FR2638284A1 (fr) Dispositif de memoire a semi-conducteur
EP0704903A1 (fr) Composant semiconducteur d'alimentation, de recirculation et de démagnétisation d'une charge selfique
EP0130529B1 (fr) Rétine de photodétecteurs adressables
EP0011737B1 (fr) Structure de circuits intégrés semi-conducteurs et procédé pour l'obtention de cette structure
EP0019560B1 (fr) Perfectionnements aux portes logiques à transistors MOS multidrains
FR2513810A1 (fr) Dispositif a circuits integres a semiconducteurs et procede de fabrication de ce dispositif
EP3840200B1 (fr) Verrouillage de commande d'un interrupteur
FR2652679A1 (fr) Circuit electronique intermediaire prediffuse.