JP3169883B2 - 半導体集積回路装置及びその機能セルの配置方法 - Google Patents
半導体集積回路装置及びその機能セルの配置方法Info
- Publication number
- JP3169883B2 JP3169883B2 JP04565298A JP4565298A JP3169883B2 JP 3169883 B2 JP3169883 B2 JP 3169883B2 JP 04565298 A JP04565298 A JP 04565298A JP 4565298 A JP4565298 A JP 4565298A JP 3169883 B2 JP3169883 B2 JP 3169883B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- functional
- function
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 27
- 230000000295 complement effect Effects 0.000 claims description 7
- 230000008054 signal transmission Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
及びその機能セルの配置方法に関し、特にＣＭＬ（カレ
ントモードロジック：Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏ
ｇｉｃ）から成る超高速動作の論理回路を搭載したゲー
トアレイ等の半導体集積回路装置及びその機能セルの配
置方法に関する。
及びその機能セルの配置方法に関し、特にＣＭＬ（カレ
ントモードロジック：Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏ
ｇｉｃ）から成る超高速動作の論理回路を搭載したゲー
トアレイ等の半導体集積回路装置及びその機能セルの配
置方法に関する。
【０００２】
【従来の技術】半導体集積回路装置においては、６００
ＭＨｚを超えるような超高周波ディジタル信号処理、特
にタイミング設計において金属配線のインピーダンスを
無視することはできない。
ＭＨｚを超えるような超高周波ディジタル信号処理、特
にタイミング設計において金属配線のインピーダンスを
無視することはできない。
【０００３】この種の超高周波ディジタル信号処理用の
論理回路として代表的なものに公知のＣＭＬがあり、こ
のＣＭＬは差動増幅器で構成され、入力及び出力は差動
増幅器の入力及び出力に対応する正相，逆相の相補信号
でインタフェースする。
論理回路として代表的なものに公知のＣＭＬがあり、こ
のＣＭＬは差動増幅器で構成され、入力及び出力は差動
増幅器の入力及び出力に対応する正相，逆相の相補信号
でインタフェースする。
【０００４】論理回路としてＣＭＬを搭載したゲートア
レイでは機能セル間の相補信号である正相及び逆相の各
信号間の配線長差からくるインピーダンスの違いによ
り、両者の出力がアンバランスとなり最適なタイミング
設計が困難になる。
レイでは機能セル間の相補信号である正相及び逆相の各
信号間の配線長差からくるインピーダンスの違いによ
り、両者の出力がアンバランスとなり最適なタイミング
設計が困難になる。
【０００５】ここで、ＣＭＬ機能セルの論理接続図の一
部を回路図で示す図８（Ａ）及びこの論理回路の具体的
回路を回路図で示す図８（Ｂ）を参照して、ＣＭＬ機能
セル間のタイミングの問題について説明すると、前段の
機能セル４０１の正相出力は配線Ｗ３１により次段の機
能セル４０２の正相入力へ、同様に逆相出力は配線Ｗ４
１により次段の機能セル４０２の逆相入力へそれぞれ供
給される。
部を回路図で示す図８（Ａ）及びこの論理回路の具体的
回路を回路図で示す図８（Ｂ）を参照して、ＣＭＬ機能
セル間のタイミングの問題について説明すると、前段の
機能セル４０１の正相出力は配線Ｗ３１により次段の機
能セル４０２の正相入力へ、同様に逆相出力は配線Ｗ４
１により次段の機能セル４０２の逆相入力へそれぞれ供
給される。
【０００６】図８（Ｂ）を参照すると、機能セル４０１
は、差動対トランジスタＱ１１，Ｑ１２及び電流源トラ
ンジスタＱ１３と、トランジスタＱ１１，Ｑ１２の各々
の負荷抵抗Ｒ１１，Ｒ１２と、トランジスタＱ１３のエ
ミッタ抵抗Ｒ１４とを有する。同様に、機能セル４０２
は、差動対トランジスタＱ２１，Ｑ２２及び電流源トラ
ンジスタＱ２３と、トランジスタＱ２１，Ｑ２２の各々
の負荷抵抗Ｒ２２，Ｒ２２と、トランジスタＱ２３のエ
ミッタ抵抗Ｒ２４とを有する。
は、差動対トランジスタＱ１１，Ｑ１２及び電流源トラ
ンジスタＱ１３と、トランジスタＱ１１，Ｑ１２の各々
の負荷抵抗Ｒ１１，Ｒ１２と、トランジスタＱ１３のエ
ミッタ抵抗Ｒ１４とを有する。同様に、機能セル４０２
は、差動対トランジスタＱ２１，Ｑ２２及び電流源トラ
ンジスタＱ２３と、トランジスタＱ２１，Ｑ２２の各々
の負荷抵抗Ｒ２２，Ｒ２２と、トランジスタＱ２３のエ
ミッタ抵抗Ｒ２４とを有する。
【０００７】トランジスタＱ１１のコレクタとトランジ
スタＱ２１のベース間の抵抗Ｒ３１は配線Ｗ３１の寄生
抵抗であり、トランジスタＱ１２のコレクタとトランジ
スタＱ２２のベース間の抵抗Ｒ４１は配線Ｗ４１の寄生
抵抗である。また、トランジスタＱ２１，Ｑ２２の各々
のベースと接地間に挿入された容量Ｃ３１，Ｃ４１はそ
れぞれ配線Ｗ３１，Ｗ４１の寄生容量を示す。
スタＱ２１のベース間の抵抗Ｒ３１は配線Ｗ３１の寄生
抵抗であり、トランジスタＱ１２のコレクタとトランジ
スタＱ２２のベース間の抵抗Ｒ４１は配線Ｗ４１の寄生
抵抗である。また、トランジスタＱ２１，Ｑ２２の各々
のベースと接地間に挿入された容量Ｃ３１，Ｃ４１はそ
れぞれ配線Ｗ３１，Ｗ４１の寄生容量を示す。
【０００８】機能セル４０２の正逆各相の入力端の信号
波形を模式的に示す説明図である図８（Ｃ）を参照する
と、この図に示す正相の波形Ｓと逆相の波形ＳＢは寄生
抵抗Ｒ３１，Ｒ４１及び寄生容量Ｃ３１，Ｃ４１がそれ
ぞれ等しい場合は中央のＰ１点でクロスする。しかし、
仮に正相側の寄生抵抗Ｒ３１と寄生容量Ｃ３１の方が、
逆相側の寄生抵抗Ｒ４１と寄生容量Ｃ４１より大きい場
合波形がアンバランスとなり、Ｐ１点より上のＰ２点で
クロスし遅延Ｔｐｄが生ずる。
波形を模式的に示す説明図である図８（Ｃ）を参照する
と、この図に示す正相の波形Ｓと逆相の波形ＳＢは寄生
抵抗Ｒ３１，Ｒ４１及び寄生容量Ｃ３１，Ｃ４１がそれ
ぞれ等しい場合は中央のＰ１点でクロスする。しかし、
仮に正相側の寄生抵抗Ｒ３１と寄生容量Ｃ３１の方が、
逆相側の寄生抵抗Ｒ４１と寄生容量Ｃ４１より大きい場
合波形がアンバランスとなり、Ｐ１点より上のＰ２点で
クロスし遅延Ｔｐｄが生ずる。
【０００９】この種の従来の半導体集積回路装置では、
正相と逆相の配線長を揃えるため、特に、クリティカル
な信号経路に関しては、予め優先的に機能セルを強制配
置したり、自動配置配線後に接続された配線経路の変更
や、機能セルの配置位置変更を行いバランス調整を実現
していた。
正相と逆相の配線長を揃えるため、特に、クリティカル
な信号経路に関しては、予め優先的に機能セルを強制配
置したり、自動配置配線後に接続された配線経路の変更
や、機能セルの配置位置変更を行いバランス調整を実現
していた。
【００１０】ゲートアレイ型の従来の半導体集積回路装
置におけるＣＭＬ用内部論理回路領域のセル構造の一例
をレイアウト図で示す図９（Ａ）を参照すると、この図
に示す従来のＣＭＬ用のセル５０１の形状は矩形であ
り、ＣＭＬ回路を構成するＮＰＮ型のトランジスタ１１
及び抵抗１２は同一方向に配列される。
置におけるＣＭＬ用内部論理回路領域のセル構造の一例
をレイアウト図で示す図９（Ａ）を参照すると、この図
に示す従来のＣＭＬ用のセル５０１の形状は矩形であ
り、ＣＭＬ回路を構成するＮＰＮ型のトランジスタ１１
及び抵抗１２は同一方向に配列される。
【００１１】また、従来の半導体集積回路装置の内部論
理領域におけるセルのアレイ構造の一例をレイアウト図
で示す図９（Ｂ）を参照すると、この図に示す従来のセ
ルアレイ５１０は、このセルアレイ５１０を構成する機
能セル５１１〜５１４が全て同一方向のアレイ構造と成
るよう配列されていた。この図には、縦方向に１列に配
列された機能セル５１１から機能セル５１２への正，逆
各相信号配線Ｗ５１，Ｗ５１Ｂと、横方向に１列に配列
した機能セル５１３から機能セル５１４への正，逆各相
信号配線Ｗ５２，Ｗ５２Ｂを併せて示す。図から明らか
なように、横方向配列の機能セル５１３の下辺の出力端
子と機能セル５１４の上辺の入力端子は対面しておら
ず、したがって、配線Ｗ５２，Ｗ５２Ｂは直線状での配
設は不可能であり、配線長差の要因となる迂回配線を余
儀なくされる。一方、縦方向配列の機能セル５１１の出
力端子と機能セル５１２の入力端子は対面しており、配
線Ｗ５１，Ｗ５１Ｂは直線状に配設できる。
理領域におけるセルのアレイ構造の一例をレイアウト図
で示す図９（Ｂ）を参照すると、この図に示す従来のセ
ルアレイ５１０は、このセルアレイ５１０を構成する機
能セル５１１〜５１４が全て同一方向のアレイ構造と成
るよう配列されていた。この図には、縦方向に１列に配
列された機能セル５１１から機能セル５１２への正，逆
各相信号配線Ｗ５１，Ｗ５１Ｂと、横方向に１列に配列
した機能セル５１３から機能セル５１４への正，逆各相
信号配線Ｗ５２，Ｗ５２Ｂを併せて示す。図から明らか
なように、横方向配列の機能セル５１３の下辺の出力端
子と機能セル５１４の上辺の入力端子は対面しておら
ず、したがって、配線Ｗ５２，Ｗ５２Ｂは直線状での配
設は不可能であり、配線長差の要因となる迂回配線を余
儀なくされる。一方、縦方向配列の機能セル５１１の出
力端子と機能セル５１２の入力端子は対面しており、配
線Ｗ５１，Ｗ５１Ｂは直線状に配設できる。
【００１２】従来の自動配置配線の手順をフローチャー
トで示す図１０を参照して、従来の自動配置配線方法に
ついて説明すると、まず、回路接続情報３０２及び自動
配線データベース３０３を基にステップＰ１で、同一方
向にアレイ配列されたセル上に機能セルを配置し、次に
ステップＰ２で、配置された機能セル間の出力及び入力
端子間を接続する。
トで示す図１０を参照して、従来の自動配置配線方法に
ついて説明すると、まず、回路接続情報３０２及び自動
配線データベース３０３を基にステップＰ１で、同一方
向にアレイ配列されたセル上に機能セルを配置し、次に
ステップＰ２で、配置された機能セル間の出力及び入力
端子間を接続する。
【００１３】次にステップＰ３で、各ＣＭＬの正相，逆
相信号配線長を抽出し、ステップＰ４で両者の配線長を
比較し、一致していれば自動配置配線を終了し、次のス
テップへ進む。
相信号配線長を抽出し、ステップＰ４で両者の配線長を
比較し、一致していれば自動配置配線を終了し、次のス
テップへ進む。
【００１４】許容範囲を超える差が生じ、一致していな
い場合は、ステップＰ５で人手により配線経路を変更
し、ステップＰ６で、再度正相，逆相信号配線長を比較
する。各信号経路に付き比較し、一致していれば、自動
配置配線を終了し次のステップへ進む。
い場合は、ステップＰ５で人手により配線経路を変更
し、ステップＰ６で、再度正相，逆相信号配線長を比較
する。各信号経路に付き比較し、一致していれば、自動
配置配線を終了し次のステップへ進む。
【００１５】配線経路の変更で一致しない場合、ステッ
プＰ７で、配置された機能セル位置を変更する。再度ス
テップＰ４に戻り、全ての信号配線を確認していた。
プＰ７で、配置された機能セル位置を変更する。再度ス
テップＰ４に戻り、全ての信号配線を確認していた。
【００１６】
【発明が解決しようとする課題】上述した従来の半導体
集積回路装置及びその機能セルの配置方法は、前段の機
能セルの出力端子と次段の機能セルの入力端子が必ずし
も最短距離の位置になく、ＣＭＬの正相，逆相の各信号
配線の長さが異なりインピーダンス差を生じこれら両信
号のバランスをとるために両信号配線長を揃えようとす
る場合、短い方に冗長な配線を付加し、長い方の配線長
に合わせる必要があるため、この冗長な配線長により遅
延を大きくし、タイミングマージンやパワーを増加させ
るという欠点があった。
集積回路装置及びその機能セルの配置方法は、前段の機
能セルの出力端子と次段の機能セルの入力端子が必ずし
も最短距離の位置になく、ＣＭＬの正相，逆相の各信号
配線の長さが異なりインピーダンス差を生じこれら両信
号のバランスをとるために両信号配線長を揃えようとす
る場合、短い方に冗長な配線を付加し、長い方の配線長
に合わせる必要があるため、この冗長な配線長により遅
延を大きくし、タイミングマージンやパワーを増加させ
るという欠点があった。
【００１７】また、自動配線のみでは正相、逆相の信号
配線長を揃えることができず、両者の差がタイミング設
計上の許容範囲を超えた場合、自動配線後に人手による
配線経路修正や機能セルの配置位置を変更することによ
り、タイミング検証の収束に時間がかかるため、自動配
線や機能セル配置位置修正により、設計ＴＡＴが増大す
るという欠点があった。
配線長を揃えることができず、両者の差がタイミング設
計上の許容範囲を超えた場合、自動配線後に人手による
配線経路修正や機能セルの配置位置を変更することによ
り、タイミング検証の収束に時間がかかるため、自動配
線や機能セル配置位置修正により、設計ＴＡＴが増大す
るという欠点があった。
【００１８】本発明の目的は、ＣＭＬの正相と逆相の信
号配線間のばらつき補正のための冗長な付加配線をなく
しタイミングマージンやパワーを増加させることなく、
また、設計ＴＡＴの増大を抑制した半導体集積回路装置
及びその機能セルの配置方法を提供することにある。
号配線間のばらつき補正のための冗長な付加配線をなく
しタイミングマージンやパワーを増加させることなく、
また、設計ＴＡＴの増大を抑制した半導体集積回路装置
及びその機能セルの配置方法を提供することにある。
【００１９】
【課題を解決するための手段】第１の発明の半導体集積
回路装置は、入力信号及び出力信号が相補の信号である
カレントモードロジック（ＣＭＬ）型論理回路を構成す
る素子を配置した機能セルを搭載する半導体集積回路装
置において、前記機能セルが、このセルの中心点に対し
て９０°毎に回転対称となるように前記素子を配置した
十文字型の構造を有することを特徴とするものである。
回路装置は、入力信号及び出力信号が相補の信号である
カレントモードロジック（ＣＭＬ）型論理回路を構成す
る素子を配置した機能セルを搭載する半導体集積回路装
置において、前記機能セルが、このセルの中心点に対し
て９０°毎に回転対称となるように前記素子を配置した
十文字型の構造を有することを特徴とするものである。
【００２０】第２の発明の半導体集積回路装置は、第１
の発明の機能セルを第１の座標に配置し、前記第１の座
標から前記セルの第１の方向の第１のサイズのピッチで
この第１の方向に複数個の前記機能セルを配列し、前記
セルの第２の方向の第２のサイズの１．５倍のピッチで
この第２の方向に複数個の前記機能セルを配列した第１
のセルアレイと、前記第１の座標から前記第１の方向に
前記第１のサイズの１／２倍の距離分シフトし、前記第
２の方向に前記第２のサイズの３／４倍の距離分シフト
した第２の座標から前記セルの第１の方向の第１のサイ
ズのピッチでこの第１の方向に複数個の前記機能セルを
配列し、前記セルの第２の方向の第２のサイズの１．５
倍のピッチでこの第２の方向に複数個の前記機能セルを
配列した第２のセルアレイとから成るセルアレイ構造を
有することを特徴とするものである。
の発明の機能セルを第１の座標に配置し、前記第１の座
標から前記セルの第１の方向の第１のサイズのピッチで
この第１の方向に複数個の前記機能セルを配列し、前記
セルの第２の方向の第２のサイズの１．５倍のピッチで
この第２の方向に複数個の前記機能セルを配列した第１
のセルアレイと、前記第１の座標から前記第１の方向に
前記第１のサイズの１／２倍の距離分シフトし、前記第
２の方向に前記第２のサイズの３／４倍の距離分シフト
した第２の座標から前記セルの第１の方向の第１のサイ
ズのピッチでこの第１の方向に複数個の前記機能セルを
配列し、前記セルの第２の方向の第２のサイズの１．５
倍のピッチでこの第２の方向に複数個の前記機能セルを
配列した第２のセルアレイとから成るセルアレイ構造を
有することを特徴とするものである。
【００２１】本発明の半導体集積回路装置の機能セルの
配置方法は、入力信号及び出力信号が相補の信号である
カレントモードロジック（ＣＭＬ）型論理回路を構成す
る素子をセルの中心点に対して９０°毎に回転対称とな
るように配置した十文字型の構造を有する機能セルを搭
載した半導体集積回路装置の機能セルの配置方法におい
て、回路接続データ及び自動配線データベースを基に前
記回路接続データの各信号配線の前段及び次段の機能セ
ルの座標を読み取る座標読み取りステップと、前記前段
及び次段の機能セルが、Ｘ軸またはＹ軸に対し同一座標
軸上にあるか否かを判断し、同一座標軸上にある場合前
記前段及び次段の両機能セルの配置方向を適正化する配
置方向適正化ステップと、同一座標軸上にない場合、前
記機能セルの配置位置及び配置方向を適正化する移動適
正化ステップとを有することを特徴とするものである。
配置方法は、入力信号及び出力信号が相補の信号である
カレントモードロジック（ＣＭＬ）型論理回路を構成す
る素子をセルの中心点に対して９０°毎に回転対称とな
るように配置した十文字型の構造を有する機能セルを搭
載した半導体集積回路装置の機能セルの配置方法におい
て、回路接続データ及び自動配線データベースを基に前
記回路接続データの各信号配線の前段及び次段の機能セ
ルの座標を読み取る座標読み取りステップと、前記前段
及び次段の機能セルが、Ｘ軸またはＹ軸に対し同一座標
軸上にあるか否かを判断し、同一座標軸上にある場合前
記前段及び次段の両機能セルの配置方向を適正化する配
置方向適正化ステップと、同一座標軸上にない場合、前
記機能セルの配置位置及び配置方向を適正化する移動適
正化ステップとを有することを特徴とするものである。
【００２２】
【発明の実施の形態】次に、本発明の第１の実施の形態
の半導体集積回路装置のセル１のセル構造をレイアウト
図で示す図１を参照すると、この図に示す本実施の形態
の半導体集積回路装置の機能セル１のセル構造は、十文
字型で構成され、セル１の中心点に対して９０°毎に回
転対称となるようにＣＭＬ構成素子であるＮＰＮ型のト
ランジスタ１１及び抵抗１２を配置する。
の半導体集積回路装置のセル１のセル構造をレイアウト
図で示す図１を参照すると、この図に示す本実施の形態
の半導体集積回路装置の機能セル１のセル構造は、十文
字型で構成され、セル１の中心点に対して９０°毎に回
転対称となるようにＣＭＬ構成素子であるＮＰＮ型のト
ランジスタ１１及び抵抗１２を配置する。
【００２３】図１を参照すると、トランジスタ１１は、
機能セル１の中心を軸として９０°毎に各１個ずつ計４
個配置され、抵抗１２は、同様に９０°毎にトランジス
タ１１の外側にセルの一辺に付き４個ずつ計１６個配置
されている。したがって、機能セル１は、トランジスタ
１１をセルの内側に、その上下、左右に抵抗１２を配置
した十文字型となる。
機能セル１の中心を軸として９０°毎に各１個ずつ計４
個配置され、抵抗１２は、同様に９０°毎にトランジス
タ１１の外側にセルの一辺に付き４個ずつ計１６個配置
されている。したがって、機能セル１は、トランジスタ
１１をセルの内側に、その上下、左右に抵抗１２を配置
した十文字型となる。
【００２４】機能セルの長さ（セル長）Ｌ１は縦横共同
一とし、十文字の突出部の幅Ｄ１は突出部の長さＤ２の
２倍で決定される。
一とし、十文字の突出部の幅Ｄ１は突出部の長さＤ２の
２倍で決定される。
【００２５】次に、本発明の第２の実施の形態の半導体
集積回路装置の機能セル２のセル構造を同様にレイアウ
ト図で示す図２を参照すると、この図に示す本実施の形
態の半導体集積回路装置の機能セル２のセル構造は、同
様に十文字型で構成され、このセル２の中心を通るＸ軸
及びＹ軸に対して線対称になるようにＣＭＬ構成素子で
あるＮＰＮ型のトランジスタ１１及び抵抗１２を配置す
る。
集積回路装置の機能セル２のセル構造を同様にレイアウ
ト図で示す図２を参照すると、この図に示す本実施の形
態の半導体集積回路装置の機能セル２のセル構造は、同
様に十文字型で構成され、このセル２の中心を通るＸ軸
及びＹ軸に対して線対称になるようにＣＭＬ構成素子で
あるＮＰＮ型のトランジスタ１１及び抵抗１２を配置す
る。
【００２６】図２を参照すると、トランジスタ１１は、
それぞれセル中心に対しＸ軸の左右及びＹ軸の上下の各
々に１個ずつ、計４個配置され、これら４個のトランジ
スタ１１の各々の両脇に抵抗１２を１個ずつ計８個配置
する。
それぞれセル中心に対しＸ軸の左右及びＹ軸の上下の各
々に１個ずつ、計４個配置され、これら４個のトランジ
スタ１１の各々の両脇に抵抗１２を１個ずつ計８個配置
する。
【００２７】セル長Ｌ１は縦横共同一とし、十文字の突
出部の幅Ｄ１は突出部の長さＤ２の２倍で決定される。
出部の幅Ｄ１は突出部の長さＤ２の２倍で決定される。
【００２８】自動配線対象の２つの機能セル間の接続用
の入力端子及び出力端子の各位置の例をレイアウト図で
示す図３を参照すると、自動配線を行うための配線位置
の基準となる配線格子Ｇ上において、機能セル３の正
相，逆相の各入力端子ＴＩ，ＴＩＢはそれぞれ出力端子
ＴＯ，ＴＯＢと同一Ｙ軸上に配置する。
の入力端子及び出力端子の各位置の例をレイアウト図で
示す図３を参照すると、自動配線を行うための配線位置
の基準となる配線格子Ｇ上において、機能セル３の正
相，逆相の各入力端子ＴＩ，ＴＩＢはそれぞれ出力端子
ＴＯ，ＴＯＢと同一Ｙ軸上に配置する。
【００２９】次に、本発明の第３の実施の形態の半導体
集積回路装置のセルアレイの構造の一例をレイアウト図
で示す図４を参照すると、この図に示す本実施の形態の
半導体集積回路装置のセルアレイの構造は、第１の実施
の形態のセル又は第２の実施の形態のセルをチップ上に
配置したセルアレイの構造であり、任意位置に配置した
セルを基準機能セル１１１とし、この基準機能セル１１
１と同一セルをセル長Ｌ１と同一ピッチでＸ方向に、セ
ル長Ｌ１の１．５倍のピッチでＹ方向にそれぞれ配列す
るようアレイ配列する。さらに、機能セル１１１を含む
アレイを第１行とすると、第２行のアレイの機能セル１
１１に隣接しこの機能セル１１１に対しＸ方向にセル長
の１／２、Ｙ方向にセル長の３／４シフトした位置の機
能セルを２番目の基準機能セル１２１とする。この基準
機能セル１２１と同一セルをセル長Ｌ１と同一ピッチで
Ｘ方向に、セル長Ｌ１の１．５倍のピッチでＹ方向にそ
れぞれ配列するようアレイ配列する。ここで、説明の便
宜上、第１行の機能セルを第１列から順に機能セル１１
１，１１２，・・・、第２行のセルを機能セル１２１，
１２２，・・・、第３行の機能セルを機能セル１３１，
１３２，・・・とする。
集積回路装置のセルアレイの構造の一例をレイアウト図
で示す図４を参照すると、この図に示す本実施の形態の
半導体集積回路装置のセルアレイの構造は、第１の実施
の形態のセル又は第２の実施の形態のセルをチップ上に
配置したセルアレイの構造であり、任意位置に配置した
セルを基準機能セル１１１とし、この基準機能セル１１
１と同一セルをセル長Ｌ１と同一ピッチでＸ方向に、セ
ル長Ｌ１の１．５倍のピッチでＹ方向にそれぞれ配列す
るようアレイ配列する。さらに、機能セル１１１を含む
アレイを第１行とすると、第２行のアレイの機能セル１
１１に隣接しこの機能セル１１１に対しＸ方向にセル長
の１／２、Ｙ方向にセル長の３／４シフトした位置の機
能セルを２番目の基準機能セル１２１とする。この基準
機能セル１２１と同一セルをセル長Ｌ１と同一ピッチで
Ｘ方向に、セル長Ｌ１の１．５倍のピッチでＹ方向にそ
れぞれ配列するようアレイ配列する。ここで、説明の便
宜上、第１行の機能セルを第１列から順に機能セル１１
１，１１２，・・・、第２行のセルを機能セル１２１，
１２２，・・・、第３行の機能セルを機能セル１３１，
１３２，・・・とする。
【００３０】後述するように、本実施の形態では、第１
行の機能セル１１１，１１２，・・・及び第５行の機能
セル１５１，１５２，・・・はセル上辺に入力端子Ｔ
Ｉ，ＴＩＢをセル下辺に出力端子ＴＯ，ＴＯＢをそれぞ
れ備える。また、第２行の機能セル１２１，１２２，・
・・は、セル左辺に入力端子ＴＩ，ＴＩＢをセル右辺に
出力端子ＴＯ，ＴＯＢをそれぞれ備える。
行の機能セル１１１，１１２，・・・及び第５行の機能
セル１５１，１５２，・・・はセル上辺に入力端子Ｔ
Ｉ，ＴＩＢをセル下辺に出力端子ＴＯ，ＴＯＢをそれぞ
れ備える。また、第２行の機能セル１２１，１２２，・
・・は、セル左辺に入力端子ＴＩ，ＴＩＢをセル右辺に
出力端子ＴＯ，ＴＯＢをそれぞれ備える。
【００３１】この図の例では、第１行の機能セル１１３
の出力と第５行の機能セル１５３の入力とを配線Ｗ１，
Ｗ１Ｂで接続し、第２行の機能セル１２１の出力と機能
セル１２４の入力とを配線Ｗ２，Ｗ２Ｂで接続し、第２
行の機能セル１２４の出力と第５行の機能セル１５５の
入力とを配線Ｗ３，Ｗ３Ｂで接続している。
の出力と第５行の機能セル１５３の入力とを配線Ｗ１，
Ｗ１Ｂで接続し、第２行の機能セル１２１の出力と機能
セル１２４の入力とを配線Ｗ２，Ｗ２Ｂで接続し、第２
行の機能セル１２４の出力と第５行の機能セル１５５の
入力とを配線Ｗ３，Ｗ３Ｂで接続している。
【００３２】次に、本発明の第４の実施の形態をフロー
チャートで示す図５，図６及び図７を参照して、本実施
の形態の半導体集積回路装置の機能セルの配置方法につ
いて説明すると、この図に示す本実施の形態の機能セル
の配置方法は、従来のフローに対し、初期配置後のステ
ップＳ４の配置方向適正化及びステップＳ６の機能セル
の移動を追加している。
チャートで示す図５，図６及び図７を参照して、本実施
の形態の半導体集積回路装置の機能セルの配置方法につ
いて説明すると、この図に示す本実施の形態の機能セル
の配置方法は、従来のフローに対し、初期配置後のステ
ップＳ４の配置方向適正化及びステップＳ６の機能セル
の移動を追加している。
【００３３】最初にステップＳ１で、回路接続情報３０
２及び自動配線データベース３０３を基に、従来通りの
機能セル配置を行う。
２及び自動配線データベース３０３を基に、従来通りの
機能セル配置を行う。
【００３４】次に、ステップＳ２で、配置された機能セ
ルのうちの前段機能セルと次段機能セルの座標を読み取
り、ステップＳ３で、これら前段及び次段の機能セルが
Ｘ軸又はＹ軸いずれかの同一座標軸上にあるかを判定す
る。
ルのうちの前段機能セルと次段機能セルの座標を読み取
り、ステップＳ３で、これら前段及び次段の機能セルが
Ｘ軸又はＹ軸いずれかの同一座標軸上にあるかを判定す
る。
【００３５】同一座標軸上にある場合はステップＳ４
へ、また同一座標軸上にない場合はステップＳ６へ進
み、機能セルの配置方向及び配置位置を適正化する。
へ、また同一座標軸上にない場合はステップＳ６へ進
み、機能セルの配置方向及び配置位置を適正化する。
【００３６】ステップＳ５で、全ての信号配線を適正化
したかを確認し、適正化された時点で機能セルの配置フ
ローを終了する（ステップＳ７）。
したかを確認し、適正化された時点で機能セルの配置フ
ローを終了する（ステップＳ７）。
【００３７】配置方向適正化ステップＳ４の詳細フロー
をフローチャートで示す図６を参照すると、まず、ステ
ップＳ４１で、機能セルの配置座標を読み取り、ステッ
プＳ４２で、同一座標軸がＸ軸とＹ軸のいずれであるか
を判定する。
をフローチャートで示す図６を参照すると、まず、ステ
ップＳ４１で、機能セルの配置座標を読み取り、ステッ
プＳ４２で、同一座標軸がＸ軸とＹ軸のいずれであるか
を判定する。
【００３８】Ｘ軸が同一座標軸である場合、両座標の差
から正負を判断し適正な方向を決定する（ステップＳ４
３〜Ｓ４６）。
から正負を判断し適正な方向を決定する（ステップＳ４
３〜Ｓ４６）。
【００３９】同様にＹ軸上にある場合も適正な方向を決
定する（ステップＳ４７〜Ｓ５０）。
定する（ステップＳ４７〜Ｓ５０）。
【００４０】機能セルの移動ステップＳ６の詳細フロー
をフローチャートで示す図７を参照すると、まず、ステ
ップＳ６１で、前段機能セルと次段機能セルのＸ座標，
Ｙ座標の各々の差を抽出し、さらにステップＳ６２で、
その差を抽出する。その差から機能セルの移動座標軸を
決定する（ステップＳ６３）。機能セルの移動先は、ス
テップＳ６２の計算結果の値の正負から判断する（ステ
ップＳ６４，Ｓ６５）。
をフローチャートで示す図７を参照すると、まず、ステ
ップＳ６１で、前段機能セルと次段機能セルのＸ座標，
Ｙ座標の各々の差を抽出し、さらにステップＳ６２で、
その差を抽出する。その差から機能セルの移動座標軸を
決定する（ステップＳ６３）。機能セルの移動先は、ス
テップＳ６２の計算結果の値の正負から判断する（ステ
ップＳ６４，Ｓ６５）。
【００４１】ステップＳ６３の判定結果、次段機能セル
をＹ座標方向に移動する場合は、ステップＳ６４で、次
段機能セルをＹ座標で座標Ｄだけ移動の後、ステップＳ
６６で、機能セルの移動先に既に他の機能セルが置かれ
ていないかを判定し、置かれていた場合は両者のタイミ
ング設計上の優先度を比較し（ステップＳ６７）、優先
度の低い方の機能セルを移動させる（ステップＳ６８，
Ｓ６９）。
をＹ座標方向に移動する場合は、ステップＳ６４で、次
段機能セルをＹ座標で座標Ｄだけ移動の後、ステップＳ
６６で、機能セルの移動先に既に他の機能セルが置かれ
ていないかを判定し、置かれていた場合は両者のタイミ
ング設計上の優先度を比較し（ステップＳ６７）、優先
度の低い方の機能セルを移動させる（ステップＳ６８，
Ｓ６９）。
【００４２】ステップＳ６３の判定結果、機能セルをＸ
座標に移動する場合は、ステップＳ６５で、次段機能セ
ルをＸ座標で座標Ｃだけ移動の後、ステップＳ７０で、
Ｘ軸の処理ステップＳ６６〜Ｓ６９と同様の処理を行
う。
座標に移動する場合は、ステップＳ６５で、次段機能セ
ルをＸ座標で座標Ｃだけ移動の後、ステップＳ７０で、
Ｘ軸の処理ステップＳ６６〜Ｓ６９と同様の処理を行
う。
【００４３】次に、図５、図６及び図７を再度参照し
て、本実施の形態の機能セル配置方法のフロー動作につ
いて説明すると、まず、ステップＳ１で機能セルを配置
し、ステップＳ２で、前段及び次段の各機能セルの配置
位置の座標を読み取る。次に、ステップＳ３で前段及び
次段の各機能セルの配置位置が同一座標軸上にあるかを
判断し、Ｘ軸又はＹ軸のいずれかの同一座標軸上にある
場合は、ステップＳ４に、またＸ軸又はＹ軸のいずれの
同一座標軸上にもない場合はステップＳ６にそれぞれ進
む。
て、本実施の形態の機能セル配置方法のフロー動作につ
いて説明すると、まず、ステップＳ１で機能セルを配置
し、ステップＳ２で、前段及び次段の各機能セルの配置
位置の座標を読み取る。次に、ステップＳ３で前段及び
次段の各機能セルの配置位置が同一座標軸上にあるかを
判断し、Ｘ軸又はＹ軸のいずれかの同一座標軸上にある
場合は、ステップＳ４に、またＸ軸又はＹ軸のいずれの
同一座標軸上にもない場合はステップＳ６にそれぞれ進
む。
【００４４】前段及び次段の各機能セルの配置位置が同
一座標軸上にあり、ステップＳ４に進んだ場合は、ま
ず、ステップＳ４１で各機能セルの配置座標を読み取っ
た後、次段の機能セルのＹ座標と、前段の機能セルのＹ
座標との差を取り、ステップＳ４２で差の値が０である
か又は、０以外かの判断を行う。０の場合、同一Ｘ軸上
に配置されていると判断する。
一座標軸上にあり、ステップＳ４に進んだ場合は、ま
ず、ステップＳ４１で各機能セルの配置座標を読み取っ
た後、次段の機能セルのＹ座標と、前段の機能セルのＹ
座標との差を取り、ステップＳ４２で差の値が０である
か又は、０以外かの判断を行う。０の場合、同一Ｘ軸上
に配置されていると判断する。
【００４５】次にステップＳ４３で次段のＸ座標と前段
のＸ座標との差をとり、ステップＳ４４でこの差値の正
負を判断する。
のＸ座標との差をとり、ステップＳ４４でこの差値の正
負を判断する。
【００４６】正の場合、前段の機能セルが左、次段の機
能セルが右にあると判断し、これら両機能セル間の信号
の流れは左から右に向かっていることが分かる。
能セルが右にあると判断し、これら両機能セル間の信号
の流れは左から右に向かっていることが分かる。
【００４７】したがって、図３に示したような入力・出
力各端子配列を有する機能セル３を配置する場合、前段
の機能セルの出力端子と次段の機能セルの各入力端子を
対面させるため両者共配置方向を９０°と決定する。
力各端子配列を有する機能セル３を配置する場合、前段
の機能セルの出力端子と次段の機能セルの各入力端子を
対面させるため両者共配置方向を９０°と決定する。
【００４８】また、ステップＳ４４にて、上記とは逆
に、前段の機能セルが右、次段の機能セルが左にあると
判断した場合、同様に配置方向を２７０°と決定する。
に、前段の機能セルが右、次段の機能セルが左にあると
判断した場合、同様に配置方向を２７０°と決定する。
【００４９】また、ステップＳ４２で、前段及び次段の
各機能セルがＹ軸上に配置されていると判断した場合
も、同様の手法のステップＳ４７〜Ｓ５０で、これら前
段及び次段の各機能セルの方向を決定する。
各機能セルがＹ軸上に配置されていると判断した場合
も、同様の手法のステップＳ４７〜Ｓ５０で、これら前
段及び次段の各機能セルの方向を決定する。
【００５０】これで、前段の機能セルの出力端子と次段
の入力端子が同一座標軸上で対向するように配置され、
自動配線ツールの直線配線を優先する特性である配線直
線性より正相，逆相の各配線が同一長さでしかも最短距
離で接続される。
の入力端子が同一座標軸上で対向するように配置され、
自動配線ツールの直線配線を優先する特性である配線直
線性より正相，逆相の各配線が同一長さでしかも最短距
離で接続される。
【００５１】前段及び次段の各機能セルの配置位置が同
一座標軸上になく、ステップＳ６に進んだ場合は、ま
ず、ステップＳ６１で次段と前段の機能ブロックのＸ座
標、Ｙ座標それぞれの差を計算し、ステップＳ６２でさ
らにその計算結果同士の差をとる。
一座標軸上になく、ステップＳ６に進んだ場合は、ま
ず、ステップＳ６１で次段と前段の機能ブロックのＸ座
標、Ｙ座標それぞれの差を計算し、ステップＳ６２でさ
らにその計算結果同士の差をとる。
【００５２】本実施の形態では、ＸまたはＹ座標の距離
の短い方に移動させるため、ステップＳ６３で、この値
の正負を判断する。この値が正の場合は次段の機能セル
のＹ座標を移動させ、また負の場合はＸ座標を移動させ
る。
の短い方に移動させるため、ステップＳ６３で、この値
の正負を判断する。この値が正の場合は次段の機能セル
のＹ座標を移動させ、また負の場合はＸ座標を移動させ
る。
【００５３】Ｙ座標を移動させる場合は、移動前の次段
の機能セルのＹ座標と前段の機能セルのＹ座標の差の距
離を、またＸ座標を移動させる場合は、同様に、Ｘ座標
の差の距離だけ移動させる。
の機能セルのＹ座標と前段の機能セルのＹ座標の差の距
離を、またＸ座標を移動させる場合は、同様に、Ｘ座標
の差の距離だけ移動させる。
【００５４】ここで、図４を再度参照すると、機能セル
１２１，１２４，１５５のように、信号の流れる向き
が、機能セル１２５を介して９０゜変わる場合は、配線
Ｗ３Ｂに着目し、機能セル１２４の出力端子座標と機能
セル１５５の入力端子座標とを揃える様、機能セル１５
５の配置座標を決定する。
１２１，１２４，１５５のように、信号の流れる向き
が、機能セル１２５を介して９０゜変わる場合は、配線
Ｗ３Ｂに着目し、機能セル１２４の出力端子座標と機能
セル１５５の入力端子座標とを揃える様、機能セル１５
５の配置座標を決定する。
【００５５】さらにステップＳ６４でＹ座標を移動させ
た場合、ステップＳ６６で移動先に他の機能セルが配置
されていないかを判断させる。配置された全ての機能セ
ルに対し、移動先の配置座標と比較して同一の座標がな
いかを判断し、あった場合はステップＳ６７で両者の優
先度を比較する。
た場合、ステップＳ６６で移動先に他の機能セルが配置
されていないかを判断させる。配置された全ての機能セ
ルに対し、移動先の配置座標と比較して同一の座標がな
いかを判断し、あった場合はステップＳ６７で両者の優
先度を比較する。
【００５６】クリティカルパス情報３０１より移動先の
機能セルの方が優先度が高い場合はステップＳ６８で移
動した機能セルのＹ座標を１セルずつ移動し、他の機能
セルとの重複がなくなるまでこれを繰り返す。
機能セルの方が優先度が高い場合はステップＳ６８で移
動した機能セルのＹ座標を１セルずつ移動し、他の機能
セルとの重複がなくなるまでこれを繰り返す。
【００５７】さらに、ステップＳ２に戻り、ステップＳ
４の各処理にて方向を適正化する。
４の各処理にて方向を適正化する。
【００５８】これを順次、次段の機能セルへと繰り返し
全ての機能セルを同一のＸ軸又はＹ軸上に配置する。
全ての機能セルを同一のＸ軸又はＹ軸上に配置する。
【００５９】また、ステップＳ６３で、次段の機能セル
のＸ座標を移動させると判断した場合も、Ｙ軸の移動処
理ステップＳ６６〜Ｓ６９と同様の処理ステップＳ７０
で機能セルを移動し配置位置及び方向を適正化する。
のＸ座標を移動させると判断した場合も、Ｙ軸の移動処
理ステップＳ６６〜Ｓ６９と同様の処理ステップＳ７０
で機能セルを移動し配置位置及び方向を適正化する。
【００６０】次に、図４に示した第３の実施の形態の半
導体集積回路装置のセルアレイを用いて本実施の形態の
処理フローについて説明すると、この図には第１の実施
の形態の機能セル１を内部論理領域上にアレイ配列し、
さらにこれら機能セルの端子間を接続した機能セル１１
１〜１１５，１２１〜１２４，１３１〜１３５，１４１
〜１４４，１５１〜１５５を示す。
導体集積回路装置のセルアレイを用いて本実施の形態の
処理フローについて説明すると、この図には第１の実施
の形態の機能セル１を内部論理領域上にアレイ配列し、
さらにこれら機能セルの端子間を接続した機能セル１１
１〜１１５，１２１〜１２４，１３１〜１３５，１４１
〜１４４，１５１〜１５５を示す。
【００６１】ここで、本実施の形態の配置配線フローに
関係する機能セル１１３、１５３，１５５，１２１，１
２４について再度述べると、上述したように、機能セル
１１３，１５３，１５５は、セル上辺に入力端子ＴＩ，
ＴＩＢをセル下辺に出力端子ＴＯ，ＴＯＢをそれぞれ備
え、いわゆる０°方向に配置される。また、機能セル１
２１，１２４は、セル左辺に入力端子ＴＩ，ＴＩＢをセ
ル右辺に出力端子ＴＯ，ＴＯＢをそれぞれ備え、いわゆ
る９０°方向に配置される。
関係する機能セル１１３、１５３，１５５，１２１，１
２４について再度述べると、上述したように、機能セル
１１３，１５３，１５５は、セル上辺に入力端子ＴＩ，
ＴＩＢをセル下辺に出力端子ＴＯ，ＴＯＢをそれぞれ備
え、いわゆる０°方向に配置される。また、機能セル１
２１，１２４は、セル左辺に入力端子ＴＩ，ＴＩＢをセ
ル右辺に出力端子ＴＯ，ＴＯＢをそれぞれ備え、いわゆ
る９０°方向に配置される。
【００６２】機能セル１１３の出力と機能セル１５３の
入力とを正相信号配線Ｗ１，逆相信号配線Ｗ１Ｂで接続
している。
入力とを正相信号配線Ｗ１，逆相信号配線Ｗ１Ｂで接続
している。
【００６３】また、機能セル１２１の出力と機能セル１
２４の入力とを正相信号配線Ｗ２，逆相信号配線Ｗ２Ｂ
で接続し、さらに、機能セル１２４の出力と機能セル１
５５の入力とを正相信号配線Ｗ３，逆相信号配線Ｗ３Ｂ
で接続している。
２４の入力とを正相信号配線Ｗ２，逆相信号配線Ｗ２Ｂ
で接続し、さらに、機能セル１２４の出力と機能セル１
５５の入力とを正相信号配線Ｗ３，逆相信号配線Ｗ３Ｂ
で接続している。
【００６４】機能セルのサイズが、セル長Ｌ１を１００
μｍ、辺の長さＤ１を５０μｍ、辺の長さＤ２を２５μ
ｍの場合、１行分アレイピッチはＸ方向が１００μｍ、
Ｙ方向がその１．５倍の１５０μｍとなる。
μｍ、辺の長さＤ１を５０μｍ、辺の長さＤ２を２５μ
ｍの場合、１行分アレイピッチはＸ方向が１００μｍ、
Ｙ方向がその１．５倍の１５０μｍとなる。
【００６５】また機能セルの入力端子ＴＩ，ＴＩＢ及び
出力端子ＴＯ，ＴＯＢがセル端から１０μｍの距離にあ
るとすると、機能セル１１３と１５３の間の信号の流れ
は機能セル１１３から１５３へ向かっているため、両者
の配置方向は０゜となり、機能セル１１３の出力端子と
機能セル１５３の入力端子は同一Ｙ軸上で対向する。
出力端子ＴＯ，ＴＯＢがセル端から１０μｍの距離にあ
るとすると、機能セル１１３と１５３の間の信号の流れ
は機能セル１１３から１５３へ向かっているため、両者
の配置方向は０゜となり、機能セル１１３の出力端子と
機能セル１５３の入力端子は同一Ｙ軸上で対向する。
【００６６】この間を自動配線すると端子間距離は２セ
ル分の２００μｍと各機能セル内のセル端と端子までの
距離の和となり、２２０μｍとなる。また、正相と逆相
の各端子位置は同一Ｙ座標で同一Ｘ軸上にあるため両者
の長さは同じになる。
ル分の２００μｍと各機能セル内のセル端と端子までの
距離の和となり、２２０μｍとなる。また、正相と逆相
の各端子位置は同一Ｙ座標で同一Ｘ軸上にあるため両者
の長さは同じになる。
【００６７】従来のセル構造では、正相，逆相のうちの
短い方の配線が２００μｍでも、長い方が３００μｍで
接続されていれば、短い方に１００μｍの冗長な配線を
付加する必要があったが、本発明では両者共２００μｍ
の配線長となり、従来に比べこの冗長な１００μｍによ
る遅延や、タイミングマージン及びパワーの増加を防ぐ
ことができる。
短い方の配線が２００μｍでも、長い方が３００μｍで
接続されていれば、短い方に１００μｍの冗長な配線を
付加する必要があったが、本発明では両者共２００μｍ
の配線長となり、従来に比べこの冗長な１００μｍによ
る遅延や、タイミングマージン及びパワーの増加を防ぐ
ことができる。
【００６８】
【発明の効果】以上説明したように、本発明の半導体集
積回路装置及びその機能セルの配置方法は、機能セル
が、このセルの中心点に対して９０°毎に回転対称とな
るように素子を配置した十文字型の構造を有することに
より、前段の機能セルの出力端子と次段の機能セルの入
力端子を同一座標軸上に対向させることで最短距離で配
線できるため、ＣＭＬの正相，逆相の各信号を冗長な配
線の付加なく、両者のインピーダンスを合わせることに
より遅延や、タイミングマージン及びパワーの増加を防
ぐことができるという効果がある。
積回路装置及びその機能セルの配置方法は、機能セル
が、このセルの中心点に対して９０°毎に回転対称とな
るように素子を配置した十文字型の構造を有することに
より、前段の機能セルの出力端子と次段の機能セルの入
力端子を同一座標軸上に対向させることで最短距離で配
線できるため、ＣＭＬの正相，逆相の各信号を冗長な配
線の付加なく、両者のインピーダンスを合わせることに
より遅延や、タイミングマージン及びパワーの増加を防
ぐことができるという効果がある。
【００６９】また、自動配線前に機能セルを最適配置す
ることにより、自動配線後のタイミング検証による配線
長調整や配置修正の必要がなくなるため品種設計のＴＡ
Ｔを短縮できるという効果がある。
ることにより、自動配線後のタイミング検証による配線
長調整や配置修正の必要がなくなるため品種設計のＴＡ
Ｔを短縮できるという効果がある。
【図１】本発明の半導体集積回路装置の第１の実施の形
態のセル構造を示すレイアウト図である。
態のセル構造を示すレイアウト図である。
【図２】本発明の半導体集積回路装置の第２の実施の形
態のセル構造を示すレイアウト図である。
態のセル構造を示すレイアウト図である。
【図３】自動配線対象の２つの機能セルの接続用の入力
端子及び出力端子の各位置の例を示すレイアウト図であ
る。
端子及び出力端子の各位置の例を示すレイアウト図であ
る。
【図４】本発明の半導体集積回路装置の第３の実施の形
態のセルアレイの構造を示すレイアウト図である。
態のセルアレイの構造を示すレイアウト図である。
【図５】本発明の半導体集積回路装置の第４の実施の形
態の機能セル配置方法における動作の一例を示すフロー
チャートである。
態の機能セル配置方法における動作の一例を示すフロー
チャートである。
【図６】本実施の形態の機能セル配置方向適正化の詳細
を示すフローチャートである。
を示すフローチャートである。
【図７】本実施の形態の機能セルの移動の詳細を示すフ
ローチャートである。
ローチャートである。
【図８】ＣＭＬ機能セルの論理接続図及び回路及び動作
波形をそれぞれ示す回路図及びタイムチャートである。
波形をそれぞれ示す回路図及びタイムチャートである。
【図９】従来の半導体集積回路装置のセル構造及びセル
アレイ構造の各々の一例を示すレイアウト図である。
アレイ構造の各々の一例を示すレイアウト図である。
【図１０】従来の半導体集積回路装置の機能セル配置方
法における動作の一例を示すフローチャートである。
法における動作の一例を示すフローチャートである。
１，２，３，１１１〜１１５，１２１〜１２４，１３１
〜１３５，１４１〜１４４，１５１〜１５５，４０１，
４０２，５１１〜５１４ 機能セル １１ トランジスタ １２ 抵抗
〜１３５，１４１〜１４４，１５１〜１５５，４０１，
４０２，５１１〜５１４ 機能セル １１ トランジスタ １２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 27/118
Claims (7)
- 【請求項１】 入力信号及び出力信号が相補の信号であ
るカレントモードロジック（ＣＭＬ）型論理回路を構成
する素子を配置した機能セルを搭載する半導体集積回路
装置において、 前記機能セルが、このセルの中心点に対して９０°毎に
回転対称となるように前記素子を配置した十文字型の構
造を有することを特徴とする半導体集積回路装置。 - 【請求項２】 入力信号及び出力信号が相補の信号であ
るカレントモードロジック（ＣＭＬ）型論理回路を構成
する素子を配置した機能セルを搭載する半導体集積回路
装置において、 前記機能セルが、前記素子をセルの中心を通るＸ軸及び
Ｙ軸に対して線対称に折り返して配置した十文字型の構
造を有することを特徴とする半導体集積回路装置。 - 【請求項３】 請求項１又は２記載の機能セルを第１の
座標に配置し、前記第１の座標から前記セルの第１の方
向の第１のサイズのピッチでこの第１の方向に複数個の
前記機能セルを配列し、前記セルの第２の方向の第２の
サイズの１．５倍のピッチでこの第２の方向に複数個の
前記機能セルを配列した第１のセルアレイと、 前記第１の座標から前記第１の方向に前記第１のサイズ
の１／２倍の距離分シフトし、前記第２の方向に前記第
２のサイズの３／４倍の距離分シフトした第２の座標か
ら前記セルの第１の方向の第１のサイズのピッチでこの
第１の方向に複数個の前記機能セルを配列し、前記セル
の第２の方向の第２のサイズの１．５倍のピッチでこの
第２の方向に複数個の前記機能セルを配列した第２のセ
ルアレイとから成るセルアレイ構造を有することを特徴
とする半導体集積回路装置。 - 【請求項４】 前記機能セルの入力端子位置と出力端子
位置とを、前記機能セル間の自動配線用の配線格子にお
けるＸ軸又はＹ軸の同一の座標軸上に配置することを特
徴とする請求項１又は請求項２記載の半導体集積回路装
置。 - 【請求項５】 入力信号及び出力信号が相補の信号であ
るカレントモードロジック（ＣＭＬ）型論理回路を構成
する素子をセルの中心点に対して９０°毎に回転対称と
なるように配置した十文字型の構造を有する機能セルを
搭載した半導体集積回路装置の機能セルの配置方法にお
いて、 回路接続データ及び自動配線データベースを基に前記回
路接続データの各信号配線の前段及び次段の機能セルの
座標を読み取る座標読み取りステップと、 前記前段及び次段の機能セルが、Ｘ軸またはＹ軸に対し
同一座標軸上にあるか否かを判断し、同一座標軸上にあ
る場合前記前段及び次段の両機能セルの配置方向を適正
化する配置方向適正化ステップと、 同一座標軸上にない場合、前記機能セルの配置位置及び
配置方向を適正化する移動適正化ステップとを有するこ
とを特徴とする半導体集積回路装置の機能セルの配置方
法。 - 【請求項６】 前記配置方向適正化ステップが、前記信
号配線の前段及び次段の機能セルの配置座標からこれら
前記前段及び次段の機能セルの相対位置関係を求め信号
の伝達方向を検出する信号伝達方向検出ステップと、 前段のの機能セルの出力端子を次段の機能セルの入力端
子に対向させる端子対向ステップとを有することを特徴
とする請求項５記載の半導体集積回路装置の機能セルの
配置方法。 - 【請求項７】 前記移動適正化ステップが、前記信号配
線の前段及び次段の機能セルがＸ軸及びＹ軸共同一座標
軸上にない場合、前段及び次段の機能セルの配置座標か
ら次段の機能セルの移動座標軸及び移動方向を決定し適
正な位置に移動する移動ステップを有することを特徴と
する請求項５記載の半導体集積回路装置の機能セルの配
置方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04565298A JP3169883B2 (ja) | 1998-02-26 | 1998-02-26 | 半導体集積回路装置及びその機能セルの配置方法 |
| KR1019990006135A KR100309304B1 (ko) | 1998-02-26 | 1999-02-24 | 반도체 집적회로 장치 및 기능 셀의 배치방법 |
| EP99103677A EP0939445A3 (en) | 1998-02-26 | 1999-02-25 | Semiconductor integrated circuit device and method of arranging functional cell |
| US09/258,571 US6075260A (en) | 1998-02-26 | 1999-02-26 | Semiconductor integrated circuit device and method of arranging functional cell |
| CN99100797A CN1227414A (zh) | 1998-02-26 | 1999-02-26 | 半导体集成电路器件和排列功能单元的方法 |
| TW088103032A TW452964B (en) | 1998-02-26 | 1999-02-26 | Semiconductor integrated circuit device and method of arranging functional cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04565298A JP3169883B2 (ja) | 1998-02-26 | 1998-02-26 | 半導体集積回路装置及びその機能セルの配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251561A JPH11251561A (ja) | 1999-09-17 |
| JP3169883B2 true JP3169883B2 (ja) | 2001-05-28 |
Family
ID=12725318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04565298A Expired - Fee Related JP3169883B2 (ja) | 1998-02-26 | 1998-02-26 | 半導体集積回路装置及びその機能セルの配置方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6075260A (ja) |
| EP (1) | EP0939445A3 (ja) |
| JP (1) | JP3169883B2 (ja) |
| KR (1) | KR100309304B1 (ja) |
| CN (1) | CN1227414A (ja) |
| TW (1) | TW452964B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8723230B2 (en) | 2009-11-20 | 2014-05-13 | Masaki Yoshimura | Semiconductor device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI221656B (en) * | 2001-10-24 | 2004-10-01 | Sanyo Electric Co | Semiconductor integrated circuit device |
| TW579576B (en) * | 2001-10-24 | 2004-03-11 | Sanyo Electric Co | Semiconductor circuit |
| KR100448901B1 (ko) * | 2002-08-23 | 2004-09-16 | 삼성전자주식회사 | 종결 회로를 갖는 반도체 집적 회로의 레이아웃 |
| US20060286754A1 (en) * | 2005-06-16 | 2006-12-21 | Eiichi Hosomi | Semiconductor device with interface circuit and method of configuring semiconductor devices |
| CN101452496B (zh) * | 2007-12-06 | 2010-09-22 | 英业达股份有限公司 | 获取信号线的布设路径的方法 |
| JP7093020B2 (ja) * | 2017-05-15 | 2022-06-29 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2018021B (en) * | 1978-04-01 | 1982-10-13 | Racal Microelect System | Uncommitted logic cells |
| WO1985000468A1 (en) * | 1983-07-14 | 1985-01-31 | Advanced Micro Devices, Inc. | A semiconductor die having undedicated input/output cells |
| JPS6027145A (ja) * | 1983-07-25 | 1985-02-12 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63107144A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 半導体装置 |
| EP0466463A1 (en) * | 1990-07-10 | 1992-01-15 | Kawasaki Steel Corporation | Basic cell and arrangement structure thereof |
| US5187556A (en) * | 1990-08-13 | 1993-02-16 | Kawasaki Steel Corporation | Cmos master slice |
| JP2508386B2 (ja) * | 1990-08-29 | 1996-06-19 | 三菱電機株式会社 | 集積回路のレイアウト構造 |
| WO1993005537A1 (en) * | 1991-09-02 | 1993-03-18 | Seiko Epson Corporation | Semiconductor device |
-
1998
- 1998-02-26 JP JP04565298A patent/JP3169883B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-24 KR KR1019990006135A patent/KR100309304B1/ko not_active IP Right Cessation
- 1999-02-25 EP EP99103677A patent/EP0939445A3/en not_active Withdrawn
- 1999-02-26 TW TW088103032A patent/TW452964B/zh not_active IP Right Cessation
- 1999-02-26 CN CN99100797A patent/CN1227414A/zh active Pending
- 1999-02-26 US US09/258,571 patent/US6075260A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8723230B2 (en) | 2009-11-20 | 2014-05-13 | Masaki Yoshimura | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0939445A2 (en) | 1999-09-01 |
| EP0939445A3 (en) | 2001-10-24 |
| KR100309304B1 (ko) | 2001-09-26 |
| KR19990072900A (ko) | 1999-09-27 |
| JPH11251561A (ja) | 1999-09-17 |
| TW452964B (en) | 2001-09-01 |
| CN1227414A (zh) | 1999-09-01 |
| US6075260A (en) | 2000-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926066A (en) | Clock distribution circuit having minimal skew | |
| JP3169883B2 (ja) | 半導体集積回路装置及びその機能セルの配置方法 | |
| JPS60263491A (ja) | 配線相互接続構造体 | |
| CN116629186A (zh) | 两级全差分运算放大器的版图设计方法和版图布局结构 | |
| US4866303A (en) | ECL gate array with collector resistance compensation for distance from power supply pad | |
| JP3144114B2 (ja) | 半導体装置 | |
| US6489811B2 (en) | Logic gate with symmetrical propagation delay from any input to any output and a controlled output pulse width | |
| US5418385A (en) | Semiconductor devices using potential wells or resistive elements as delay elements and apparatus for forming such devices | |
| JP3550271B2 (ja) | フィルタ回路 | |
| JP3273683B2 (ja) | 半導体集積回路 | |
| JP2972713B2 (ja) | 半導体集積回路製造装置および半導体集積回路の配線方法、並びに記録媒体 | |
| JP2004031407A (ja) | 半導体集積回路とその設計方法及び設計装置 | |
| JPH0422026B2 (ja) | ||
| JP3006804B2 (ja) | ゲートアレイ型半導体集積回路装置およびそのクロックドライバのクロックスキューの調整方法 | |
| JPS643056B2 (ja) | ||
| JPH0793359B2 (ja) | 半導体集積回路装置 | |
| JP3141444B2 (ja) | 集積回路自動レイアウトシステム | |
| JP2811740B2 (ja) | 集積回路 | |
| JPH0850604A (ja) | クロックスキュー防止レイアウト設計方法 | |
| JP3062149B2 (ja) | 自動配線方法 | |
| JP2872174B2 (ja) | マスタースライス方式の半導体集積回路及びそのレイアウト方法 | |
| JP2000148283A (ja) | 半導体集積回路装置とシステム | |
| JP3003151B2 (ja) | 半導体集積回路の設計方法 | |
| JPH0669339A (ja) | 半導体装置 | |
| JPS60218856A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
| LAPS | Cancellation because of no payment of annual fees |