KR19990072900A - 반도체집적회로장치및기능셀의배치방법 - Google Patents

반도체집적회로장치및기능셀의배치방법 Download PDF

Info

Publication number
KR19990072900A
KR19990072900A KR1019990006135A KR19990006135A KR19990072900A KR 19990072900 A KR19990072900 A KR 19990072900A KR 1019990006135 A KR1019990006135 A KR 1019990006135A KR 19990006135 A KR19990006135 A KR 19990006135A KR 19990072900 A KR19990072900 A KR 19990072900A
Authority
KR
South Korea
Prior art keywords
cell
functional
functional cell
coordinate
axis
Prior art date
Application number
KR1019990006135A
Other languages
English (en)
Other versions
KR100309304B1 (ko
Inventor
하라야마마사히로
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990072900A publication Critical patent/KR19990072900A/ko
Application granted granted Critical
Publication of KR100309304B1 publication Critical patent/KR100309304B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전류 모드 논리 (Current Mode Logic : CML)형의 논리 회로를 구성하는 장치가 배치된 기능 셀을 구비하는 반도체 집적 회로 장치에 있어서, 입력 신호와 출력 신호는 서로 상보적 신호이며, 기능 셀은 십자형으로 형성되어 장치는 중심점에 대하여 매 90°마다 회전 대칭된다.

Description

반도체 집적 회로 장치 및 기능 셀의 배치 방법{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD OF ARRANGING FUNCTIONAL CELL}
본 발명은 반도체 집적 회로 장치와 기능 셀의 배치 방법에 관한 것이고, 특히 CML (Current Mode Logic)로 구성된 초고속 동작의 논리 회로를 탑재한 게이트 어레이와 같은 반도체 집적 회로 장치와 기능 셀의 배치 방법에 관한 것이다.
상술된 형태의 반도체 집적 회로 장치에서, 타이밍 디자인과 같은 600 MHz를 초과하는 초고주파의 디지탈 신호 처리에서는 금속 배선 또는 패턴의 임피던스는 무시될 수 없다.
초고주파의 디지탈 신호 처리용 논리 회로는 CML (Current Mode Logic)로 대표된다. 이 경우, CML은 차동 증폭기로 구성된다. 이 구조에서는, 입력과 출력은 차동 증폭기의 입력과 출력에 대응하는 포지티브 위상과 네가티브 (또는 반대) 위상의 상보 신호로서 인터페이싱한다.
논리 회로로서 CML을 탑재한 게이트 에레이에서는, 기능 셀간의 상보 신호로서의 포지티브 위상 신호와 네가티브 위상 신호간의 배선 길이의 차에 의하여 발생하는 임피던스의 차가 있다. 이 결과, 출력은 비균형적이므로 최적의 타이밍 디자인의 수행에는 문제가 있다.
상술된 종래 반도체 집적 회로 장치에서는, 배선 길이는 포지티브 위상과 네가티브 위상간에서 맞추어진다. 특히, 중요한 신호 경로와 관련해서는, 기능 셀은 우선적으로 먼저 강제 배치된다. 더욱이, 자동 배치와 배선 공정후에 접속된 배선 경로는 적절히 변화된다.
더욱이, 기능 셀의 배치 위치도 변화된다. 그러므로, 균형 배치는 종래 반도체 집적 회로 장치에서 실현된다.
상술된 반도체 집적 회로 장치와 기능 셀의 배치 방법에서는, 위치는 항상 전 단계의 기능 셀의 출력 단자와 다음 단계의 기능 셀의 입력 단자 사이에서 최단 거리로 유지되지 않는다.
그러므로, CML의 포지티브 위상과 네가티브 위상의 신호 배선 길이가 서로 다르기 때문에 임피던스 차가 발생한다.
이 조건에서, 신호 배선의 길이가 신호 사이에서 균형되도록 맞추어질 경우, 긴 배선 길이에 대응하기 위하여 짧은 배선에 여분의 배선은 추가되어야만 한다. 이 경우, 여분의 배선 길이로 인하여 지연은 커지고, 타이밍 마진과 전력은 크게 증가한다.
더욱이, 자동 배선 공정만으로는 포지티브 위상과 네가티브 위상의 신호 배선 길이를 맞추는 것은 불가능하다. 타이밍 디자인에서, 두 길이의 차가 허용 범위를 초과하는 경우, 배선 경로와 기능 셀의 배치 위치는 자동 배선 공정후에 수동적으로 변화된다. 결과적으로, 타이밍 검증을 수렴하는데는 긴 시간이 필요하다.
그 결과, 자동 배선 공정과 기능 셀의 배치 위치의 조정에 의하여 디자인 TAT (Turn Around Time)는 불가피하게 증가된다.
그러므로, 본 발명의 목적은 반도체 집적 회로 장치 및 CML의 포지티브 위상과 네가티브 위상의 신호 배선간의 편차를 조정하기 위하여 여분의 배선을 추가함없이 배선(패턴)을 배선할 수 있는 기능 셀의 배치 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 집적 회로 및 타이밍 마진 또는 전력의 증가없이 디자인 TAT(Turn Around Time)의 증가를 억제할 수 있는 기능 셀의 배치 방법을 제공하는 것이다.
본 발명의 반도체 집적 회로 장치에 있어서, 기능 셀은 십자형으로 형성되어 기능 셀의 중심점에 대하여 매 90°마다 회전 대칭된다.
이 결과, 전 단계의 기능 셀의 출력 단자는 다음 단계의 기능 셀의 입력 단자와 동일한 좌표상에서 대향된다.
그러므로, 기능 셀은 최단 거리로 배선될 수 있다. 그로 인해, 여분의 배선 (패턴)을 추가하는 것이 불필요하다. 그 결과, CML의 포지티브 위상과 네가티브 위상의 각 신호는 임피던스 매칭이 될 수 있고, 그로 인하여, 지연, 타이밍 마진, 및 전력의 증가를 효과적으로 피할 수 있다.
더욱이, 자동 배선 공정전에 기능 셀을 적당히 배치함으로써, 자동 배선 공정후에 타이밍 증명에 의한 배선 길이의 조절 및 배치의 조정은 불필요하다. 이 결과, 디자인의 TAT는 효과적으로 감소될 수 있다.
도 1a 는 종래 CML 기능 셀의 논리 접속도.
도 1b 는 종래 CML 기능 셀의 논리 회로를 도시하는 회로도.
도 1c 는 종래 CML 기능 셀의 동작 파형도.
도 2a 는 종래 반도체 집적 회로 장치의 셀 어레이 구조의 예를 도시하는 배치도.
도 2b 는 종래 반도체 집적 회로 장치의 셀 어레이 구조의 예를 도시하는 배치도.
도 3 은 종래 집적 회로 장치의 기능 셀의 배치 방법을 도시하는 흐름도.
도 4 는 본 발명의 제 1 실시예의 반도체 집적 회로 장치의 셀 구조를 도시하는 배치도.
도 5 는 본 발명의 제 2 실시예의 반도체 집적 회로 장치의 셀 구조를 도시하는 배치도.
도 6 은 두개의 셀이 자동적으로 배선되도록 접속하기 위한 입력 단자와 출력 단자 각각의 위치의 예를 도시하는 배치도.
도 7 은 본 발명의 제 3 실시예의 반도체 집적 회로 장치의 셀 구조를 도시하는 배치도.
도 8 은 본 발명의 제 4 실시예의 반도체 집적 회로 장치의 기능 셀 배치 방법의 동작의 예를 도시하는 흐름도.
도 9 는 도 8 에 도시된 기능 셀의 배치 방향의 적정화를 상세히 도시하는 흐름도.
도 10 은 도 8 에 도시된 기능 셀의 이동을 상세히 도시하는 흐름도.
*도면의 주요 부분에 대한 설명*
1, 2, 3, 111 내지 115, 121 내지 124, 131 내지 135, 141 내지 144, 151 내지 155, 401, 402, 511 내지 514 : 기능 셀
11 : 트랜지스터 12 : 저항
도 1 내지 도 3 을 참조하여, 종래 반도체 집적 회로 장치와 기능 셀의 배치 방법이 본 발명의 이해를 돕기 위하여 먼저 설명된다.
반도체 집적 회로 장치와 기능 셀의 배치 방법은 본 명세서의 전제부에 언급된 종래 반도체 집적 회로와 기능 셀의 배치 방법과 동일하다.
도 1a 및 도 1b 에 도시된 바와 같이, 전 단계의 기능 셀 (401)의 포지티브 위상 출력은 배선(패턴) (W31)을 통하여 다음 단계의 기능 셀 (402)의 포지티브 위상 입력에 공급된다. 이와 유사하게, 네가티브 (반대) 위상 출력은 배선 (패턴)(W41)을 통하여 다음 단계의 기능 셀 (402)의 네가티브 (반대) 위상 입력에 공급된다.
도 1b 를 참조하면, 기능 셀 (401)은 차동 페어 트랜지스터 (Q11,Q12), 전류원 트랜지스터 (Q13), 트랜지스터 (Q11,Q12) 각각의 부하저항 (R11,R12), 및 트랜지스터 (Q13)의 이미터 저항 (R13)을 포함한다.
이와 유사하게, 기능 셀 (402)은 차동 페어 트랜지스터 (Q21,Q22), 전류원 트랜지스터 (Q23), 트랜지스터 (Q21,Q22) 각각의 부하저항 (R21,R22), 및 트랜지스터 (Q23)의 이미터 저항 (R23)을 포함한다.
이 구조에서는, 트랜지스터 (Q11)의 콜렉터와 트랜지스터 (Q21)의 베이스간의 저항 (31)은 배선 (W31)의 기생 저항이며, 트랜지스터 (Q12)의 콜렉터와 트랜지스터 (Q22)의 베이스간의 저항 (41)은 배선 (W41)의 기생 저항이다.
더욱이, 트랜지스터 (Q21,Q22) 각각의 베이스와 접지간에 삽입된 커패시터 (C31,C41)는 각각 배선의 기생 커패시터를 나타낸다.
도 1c 를 참조하면, 각각 기생 저항 (R31,R41)과 기생 커패시터 (C31,C41)가 서로 동일한 경우, 포지티브 위상의 파형 (S)과 네가티브 위상의 파형 (SB)은 중앙의 P1 점에서 교차한다.
한편, 포지티브 위상측의 기생 저항 (R31)과 기생 커패시터 (C31)가 네가티브 위상측의 기생 저항 (R41)과 기생 커패시터 (C41)보다 큰 경우, 파형은 비균형적이 되고, 두 파형은 P1 위의 P2 에서 교차한다. 계속해서, 도 1c 에 도시된 바와 같이, 지연 (Tpd)이 발생한다.
종래 반도체 집적 회로 장치에 있어서는, 배선 길이는 포지티브 위상과 네가티브 위상 사이에서 맞추어진다. 특히, 주요 신호 경로에 대하여서는, 기능 셀은 우선적으로 먼저 강제 배치된다. 더욱이, 자동 배치와 배선 공정후에 접속된 배선 경로는 적절히 변화된다. 더욱이, 기능 셀의 배치 위치도 변화된다. 그러므로, 종래 반도체 집적 회로 장치에서 균형된 배치가 실현된다.
도 2a 를 참조하면, 종래 CML의 셀 (501)은 사각 형태이다. 이 경우, CML을 구성하는 NPN 트랜지스터 (11)와 저항 (12)은 동일한 방향으로 배치된다.
더욱이, 도 2b 를 참조하면, 종래 셀 어레이 (510)는 셀 어레이 (510)를 구성하는 모든 기능 셀 (511 내지 514)은 동일한 방향의 에레이 구조를 구성하도록 배치되어 있다.
도 2b 를 참조하면, 기능 셀 (511)과 기능 셀 (512)은 포지티브 위상 신호 배선 (W51)과 네가티브 위상 신호 배선 (W52)을 통하여 수직 방향으로 일렬로 배치된다.
더욱이, 기능 셀 (513)과 기능 셀 (514)은 포지티브 위상 신호 배선 (W53)과 네가티브 위상 신호 배선 (W54)을 통하여 수평 방향으로 일렬로 배치된다.
도 2b 에 도시된 바와 같이, 수평 방향으로 배치된 기능 셀 (513) 하부측의 출력 단자는 기능 셀 (514)의 상부측의 입력 단자와 대면하지 않는다. 그러므로, 배선 (W53)과 배선(W54)을 직선 형태로 배선하는 것은 불가능하다. 결과적으로, 배선 길이의 차이의 요인이되는 원형 배선이 필요하다.
한편, 기능 셀 (511)의 출력 단자는 기능 셀 (512)의 입력 단자와 대면한다. 이 결과, 배선 (W51,W52) 직선 형태로 배선이 가능하다.
계속해서, 도 3 을 참조하여 종래 자동 배치 방법과 기능 셀의 배선에 대하여 설명한다.
먼저, 단계 (P1)에서, 기능 셀은 회로 접속 정보 (302)와 자동 배선 데이터 베이스 (303)에 따라서 동일 방향의 어레이 형태로 배치된 셀 어레이상에 배치된다.
다음, 단계 (P2)에서 출력 단자와 입력 단자는 배치된 기능 셀간에 접속된다.
계속해서, 각 CML의 포지티브 위상과 네가티브 위상의 배선 거리는 단계 (P3)에서 추출된다. 그후에, 두 배선 길이는 단계 (P4)에서 비교된다. 이 결과, 두 길이가 서로 동일한 경우, 자동 배치 배선 공정은 종료되고, 공정은 다음 단계로 진행된다.
차이가 허용 범위을 초과하고 두 길이가 서로 동일하지 않은 경우, 단계 (P5)에서 배선 경로는 수동적으로 변화되고, 포지티브 위상과 네가티브 위상의 신호 배선 길이는 다시 단계 (P6)에서 비교된다.
비교는 각 신호 경로에 대하여 수행된다. 이 결과, 두 길이가 서로 동일하면, 자동 배치 배선 공정은 종료되고, 공정은 다음 단계로 진행된다.
배선 경로의 변화로 두 길이가 서로 동일하지 않으면, 배치된 기능 셀의 위치는 다시 변화된다. 더욱이, 공정은 단계 (P4)로 다시 복귀하여 모든 신호 배선을 확인한다.
상술된 반도체 집적 회로 장치와 기능 셀의 배치 방법에 있어서, 위치는 전 단계의 기능 셀의 출력 단자와 다음 단계의 기능 셀의 입력 단자간에서 항상 최소 거리로 유지되지는 않는다. 그러므로, CML의 포지티브 위상과 네가티브 위상의 신호 배선의 길이가 서로 다르기 때문에 임피던스 차가 발생한다.
이 조건에서, 양 신호 배선 길이가 맞추어져 두 신호간에 균형을 유지하는 경우, 여분의 배선은 긴 배선 길이에 대응하도록 짧은 배선에 추가되어야만 한다. 이 경우, 여분의 배선 길이로 인하여 지연은 커지고, 타이밍 마진과 전력은 크게 증가한다.
더욱이, 자동 배선 공정만으로는 포지티브 위상과 네가티브 위상의 신호 배선 길이를 종료하는 것은 불가능하다. 타이밍 디자인에서 두 길이간의 차이가 허용 범위를 초과하면, 배선 경로와 기능 셀의 배치 위치는 자동 배선 공정후에 수동적으로 변화된다.
결과적으로, 타이밍 검증을 수렴하는데 긴 시간이 필요하다. 이 결과, 디자인 TAT(Turn Around Time)는 자동 배선 공정과 기능 셀의 배치 위치의 조정에 의하여 불가피하게 증가된다.
상술된 문제점을 고려하여, 본 발명은 반도체 집적 회로 장치와 CML의 포지티브 위상과 네가티브 위상의 신호 배선간의 편차를 조정하기 위하여 여분의 배선을 추가하지 않고 배선을 수행할 수 있는 기능 셀의 배치 방법에 관한 것이다.
계속해서, 도 4 를 참조하여 본 발명의 제 1 실시예에 대하여 설명한다.
본 실시예의 반도체 집적 회로 장치의 기능 셀(1)은 십자형으로 형성된다. 이 구조에서는, CML 장치를 구성하는 NPN 트랜지스터 (11)와 저항 (12)은 기능 셀 (1)의 중심점에 대해 90°마다 회전 대칭되도록 배치된다.
특히, 전체 4 개의 트랜지스터는 기능 셀 (1)의 중심을 축으로 각 90°마다 하나씩 배치되어 있다.
더욱이, 전체 16 개의 저항 (12)은 트랜지스터 (11)의 외부의 셀 (1)의 각 측에, 즉 90°마다 4 개씩 배치되어 있다. 그러므로, 기능 셀 (1)에는, 트랜지스터 (11) 는 내부에 배치되고 저항 (12)은 상하좌우 측에 배치된 십자 형태로 구성된다.
이 경우, 기능 셀의 길이 (L1)(셀 길이)는 수직 수평 방향으로 동일하다. 더욱이, 십자형의 돌출부 폭 (D1)은 실질적으로 돌출부 길이 (D2)의 2 배이다.
계속해서, 도 5 를 참조하여 본 발명의 제 2 실시예의 반도체 집적 회로 장치의 기능 셀 (2)에 대하여 설명한다.
기능 셀은 제 1 실시예와 같이 십자 형태로 형성된다. 이 구조에 있어서, CML 장치를 구성하는 NPN 트랜지스터 (11)와 저항 (12)은 셀 (2)의 중심을 통과하는 X축, Y축 에 대하여 선 대칭되도록 배치된다.
도 5 에 도시된 바와 같이, 전체 4 개의 트랜지스터 (11)는 셀 중심에 대하여 X 축의 좌우측과 Y 축의 상하측에 배치된다. 더욱이, 전체 8 개의 저항 (12)의 각각은 4 개의 트랜지스터의 양측에 배치된다.
이 경우, 기능 셀의 길이 (L1)는 수직 수평 방향으로 동일하다. 더욱이, 십자형의 돌출부 폭 (D1)은 돌출부 길이 (D2)의 실질적 2 배이다.
도 6 을 참조하면, 자동 배선 공정을 수행하기 위한 배치 위치의 기준이 되는 배선 격자 (G)상에 입력 단자 (TI,TIB)는 각 출력 단자 (TO,TOB)와 동일한 Y 축에 배치된다.
계속해서, 도 7 을 참조하여, 본 발명의 제 3 실시예의 반도체 집적 회로 장치의 어레이 구조의 예에 관하여 설명한다.
도 7 에 도시된 반도체 집적 회로 장치의 셀 어레이는 제 1 실시예의 셀 또는 제 2 실시예의 셀이 칩상에 배치된 셀 어레이로 구성된다. 임의의 위치에 배치된 셀이 기준 기능 셀 (111)로 정의된다. 기준 기능 셀 (111)과 동일한 셀은 셀 길이 (L1)와 동일한 피치로 X 축에, 셀 길이 (L1)의 1.5 배의 피치로 Y 축에 각각 어레이 형태로 배치된다.
더욱이, 기능 셀 (111)을 포함하는 어레이가 제 1 행으로 결정되면, 제 2 행의 어레이의 기능 셀 (111)에 인접한 기능 셀은 제 2 기능 셀 (121)로 결정된다. 여기에서, 제 2 기능 셀 (121)은 X 축으로 셀 길이의 1/2, Y 축으로 셀 길이의 3/4 이동된다.
기준 기능 셀 (121)과 동일한 셀은 셀 길이와 동일한 피치로 X 축에, 셀 길이의 1.5 배로 Y 축에 각각 어레이 형태로 배치된다.
여기에서, 제 1 행의 기능 셀은 연속적으로 기능 셀 (111,112,…)에 의하여 나타내여지고, 제 2 행의 기능 셀은 연속적으로 기능 셀 (121,122,…)에 의하여 나타내여지고, 제 3 행의 기능 셀은 연속적으로 기능 셀 (131,132,…)에 의하여 나타내여진다.
후에 설명되겠지만, 제 1 행의 각 기능 셀 (111,112,…)과 제 5 행의 기능 셀은 셀의 상부측에 입력 단자 (TI,TIB)와 셀의 하부측에 출력 단자 (TO,TOB)를 구비한다.
더욱이, 제 2 행의 각 기능 셀 (121,122,…)은 셀의 좌측에 입력 단자 (TI,TIB)와 셀의 우측에 출력 단자 (TO,TOB)를 구비한다.
도시된 예에서, 제 1 행의 기능 셀 (113)의 출력 단자는 배선 (W1,W1B)을 통하여 제 5 행의 기능 셀 (153)의 입력 단자에 접속되어 있다. 더욱이, 제 2 행의 기능 셀 (121)의 출력 단자는 배선 (W2,W2B)을 통하여 기능 셀 (124)의 입력 단자에 접속되어 있다.
더욱이, 제 2 행의 기능 셀 (124)의 출력 단자는 배선 (W3,W3B)을 통하여 제 5 행의 기능 셀 (155)의 입력 단자에 접속되어 있다.
계속해서, 도 8 내지 도 10 에 도시된 흐름도로 본 발명의 제 4 실시예의 반도체 집적 회로의 기능 셀의 배치 방법에 관하여 설명한다.
이 배치 방법에서, 단계 (S4)의 배치 방향 적정화 단계 (S6)의 기능 셀의 이동은 종래 흐름도에 비해 기본 배치후에 추가된다.
먼저, 단계 (S1)에서 기능 셀은 회로 접속 정보 (302)와 자동 배선 데이터 베이스 (303)에 따라서 종래의 방법으로 배치된다.
다음, 단계 (S2)에서 배치된 기능 셀 중에서 전 단계의 기능 셀과 다음 단계의 기능 셀의 좌표는 판독된다.
그후에, 단계 (S3)에서 전 단계와 다음 단계의 기능 셀이 동일한 X 좌표축 또는 Y 좌표축상에 존재하는지 판단된다.
기능 셀이 동일한 좌표축상에 존재할 경우, 공정은 단계 (S4)로 진행된다. 이 단계 (S4)에서, 기능 셀의 배치 방향과 위치는 적정화된다.
단계 (5)에서, 신호 배선이 적정화 되었는지를 확인한다. 그들이 적정화 되었으면, 기능 셀의 배치 흐름은 단계 (S7)에서 완료된다.
단계 (S4)의 배치 방향 적정화의 세부 사항은 도 9 에 설명되어 있다. 도 9 를 참조하면, 단계 (S41)에서 기능 셀의 배치 좌표는 판독된다. 단계 (S42)에서는, 동일 좌표축은 X 축 또는 Y 축에 존재하는지 판단된다.
X 축이 동일 좌표축인 경우, 포지티브 값 또는 네가티브 값은 두 좌표의 차이에 의하여 판단되고, 적정한 방향은 단계 (S43 내지 S46)에서 결정된다. 이와 같이, Y 축이 동일한 좌표축인 경우, 적정한 방향은 단계 (S47 내지 S50)에서 결정된다.
기능 셀의 이동 단계 (S6)는 도 10 에 도시된 흐름도로 설명된다.
먼저, 단계 (S61)에서 전 단계의 기능 셀과 다음 단계의 기능 셀의 X 좌표와 Y 좌표의 차이는 추출된다. 더욱이, 단계 (S62)에서 상기 차이는 추출된다.
다음, 단계 (S63)에서 기능 셀의 이동 좌표축은 차이로 부터 결정된다. 기능 셀의 이동 위치는 단계 (S62)(단계 (S64,S65))의 계산 결과로부터의 포지티브 값과 네가티브 값에 따라서 판단된다.
단계 (S63)의 판단의 결과로서, 다음 단계의 기능 셀이 Y 좌표 방향으로 이동될 경우, 단계 (S64)에서 다음 단계의 기능 셀은 Y 좌표에서 D 좌표만큼 이동한다.
그 후,단계 (S66)에서, 다른 기능 셀이 이미 기능 셀의 이동 위치에 위치되었는지가 판단된다. 다른 셀이 이미 위치되어었을 경우, 단계 (S67)에서 두 타이밍 디자인의 우선 순위가 비교된다. 이 결과, 단계 (S68,S69)에서 낮은 우선 순위를 가지는 기능 셀은 이동된다.
단계 (S63)의 판단 결과, 기능 셀이 X 축으로 이동될 경우, 단계 (S65)에서 다음 단계의 기능 셀은 X 좌표에서 C 좌표 만큼 이동된다. 그 후에, 단계 (S70)에서, X 축의 공정 단계 (S66 내지 S69)는 동일한 방법으로 수행된다.
다시 도 8 내지 도 10 을 참조하여, 본 실시예의 셀 배치 방법의 흐름 동작에 대하여 설명된다.
먼저, 단계 (S1)에서 기능 셀은 배치된다. 단계 (S2)에서 전 단계와 다음 단계의 각 셀의 배치 위치의 좌표는 판독된다.
다음, 단계 (S3)에서, 전 단계와 다음 단계의 각 셀의 배치 위치가 동일 좌표축상에 존재하는지가 판단된다. 배치 위치가 X 축 또는 Y 축의 동일 좌표상에 존재할 경우, 공정은 단계 (S4)로 진행된다. 배치 위치가 X 축 또는 Y 축의 동일 좌표상에 존재하지 않을 경우, 공정은 단계 (S6)으로 진행된다.
전 단계와 다음 단계의 각 기능 셀의 배치 위치가 동일한 좌표상에 존재하여 공정이 단계 (S4)로 진행될 경우, 단계 (S41)에서 각 기능 셀의 배치 좌표는 판독된다.
그 후에, 다음 단계의 기능 셀의 Y 좌표와 전 단계의 기능 셀의 Y 좌표의 차이는 결정되고, 단계 (S42)에서 그 값이 "0"이거나 "0"이 아닌지 판단된다. 그 값이 "0"일 경우, 각 기능 셀은 동일한 X 축에 배치된다고 판단된다.
계속해서, 단계 (S43)에서 다음 단계의 기능 셀의 X 좌표와 전 단계의 기능 셀의 X 좌표의 차이는 결정되고, 단계 (S44)에서 그 값은 포지티브이거나 네가티브인지 판단된다.
그 값이 포지티브일 경우, 전 단계의 기능 셀은 좌측에 위치되고, 다음 단계의 기능 셀은 우측에 배치된다고 판단된다. 두 기능 셀간에서 신호의 흐름은 좌측에서 우측으로 향한다고 알려져있다.
그러므로, 입력 단자와 출력 단자를 가지며 도 6 에 도시된 기능 셀 (3)이 배치된 경우, 전 단계의 기능 셀의 출력 단자는 다음 단계의 기능 셀의 입력 단자와 대면시키기 위하여 두 배치 방향은 90°로 결정된다.
한편, 단계 (S44)에서 전 단계의 기능 셀이 우측에 위치하고 다음 단계의 기능 셀이 좌측에 위치한다고 판단될 경우, 배치 방향은 동일한 방법으로 270°로 결정된다.
더욱이, 단계 (S42)에서 전 단계와 다음 단계의 각 기능 셀이 Y 축에 배치되었다고 판단되면, 단계 (S47 내지 S50)에서전 단계와 다음 단계의 각 기능 셀의 방향이 결정된다.
그러므로, 전 단계의 기능 셀의 출력 단자와 다음 단계의 입력 단자는 배치되어 동일한 좌표 축에서 서로 대향한다. 더욱이, 포지티브 위상과 네가티브 위상의 각 배선은 상술된 자동 배선 기계의 선형 배선 공정의 특징인 배선 선형성에 의하여 동일한 길이와 최소 거리로 접속된다.
전 단계와 다음 단계의 각 셀의 배치 위치가 동일한 좌표 축에 존재하지 않으며 공정이 단계 (S6)로 진행될 경우, 단계 (S61)에서 전 단계와 다음 단계의 기능 셀의 X 좌표와 Y 좌표는 계산되고, 단계 (S62)에서 계산된 결과의 차이는 결정된다.
실시예에서, 셀은 X 또는 Y 좌표 거리중에서 짧은 쪽으로 이동한다. 결과로, 단계 (S63)에서 포지티브 값과 네가티브 값이 판단된다. 그 값이 포지티브 일 경우, 다음 단계의 기능 셀의 Y 좌표는 이동된다. 한편, 그 값이 네가티브일 경우, X 좌표가 이동된다.
Y 좌표가 이동될 경우, 다음 단계의 기능 셀의 Y 좌표와 전 단계의 기능 셀의 Y 좌표간의 거리는 이동된다. 한편, X 좌표가 이동되면, X 좌표의 차의 거리는 동일한 방식으로 이동된다.
이 경우, 도 7 을 참조하면, 기능 셀 (121,124,155)처럼 기능 셀 (124)을 통하여 신호 흐름이 90°변화될 경우, 배선 (W3B)에 따라서 기능 셀 (155)의 배치 좌표는 결정된다. 결과적으로, 기능 셀 (124)의 출력 단자 좌표와 기능 셀 (155)의 입력 단자 좌표는 서로 맞추어진다.
더욱이, 단계 (S64)에서 Y 좌표가 이동될 경우, 단계 (S66)에서 다른 셀이 이동 위치에 배치되었는지가 판단된다.
더욱이, 이동 위치의 배치 좌표를 비교함으로써 동일 좌표가 모든 배치된 기능 셀에 존재하는지가 판단된다. 동일한 좌표가 존재할 경우, 양 좌표간의 우선 순위는 단계 (S67)에서 비교된다.
이동 위치의 기능 셀이 주요 경로 정보 (301)보다 높은 우선 순위를 가질 경우, 단계 (S68)에서 이동된 기능 셀의 Y 좌표는 모든 셀에 전송되고, 이 동작은 기능 셀이 다른 기능 셀에 중복 되지 않을 때 까지 계속 반복된다.
더욱이, 공정은 단계 (S2)로 복귀되고, 방향은 단계 (S4)의 각 공정에 적정화된다.
다음 단계의 기능 셀에 대하여 이 동작을 연속적으로 반복함으로써, 모든 기능 셀은 동일한 X 축과 Y 축에 배치된다.
더욱이, 단계 (S63)에서 다음 단계의 기능 셀의 X 축이 이동되었다고 판단될 경우, Y 축의 이동 공정의 단계 (S66 내지 S69)와 동일한 공정의 단계 (S70)에서 기능 셀은 전송된다. 그러므로, 배치 위치와 방향은 적정화된다.
계속해서, 도 4 에 도시된 제 3 실시예의 반도체 집적 회로의 셀 어레이를 이용하는 본 실시예에 따르는 공정 흐름에 관하여 설명한다.
도 7 에서, 제 1 실시예의 기능 셀은 내부 논리 영역상에 어레이 형태로 배치된다. 더욱이, 단자 사이에 접속된 기능 셀 (111 내지 115, 121 내지 124, 131 내지 135, 141 내지 144, 및 151 내지 155)은 도 7 에 도시되어 있다.
여기에서 본 실시예의 배치 배선 흐름과 관련하여 기능 셀 (113,153,155,121,및 124)에 관하여 다시 설명된다.
상술된 바와 같이, 각 기능 셀은 셀의 상부측에 입력 단자 (TI,TIM)와 셀의 하부측에 출력 단자 (TO,TOB)를 가지며, 0°방향에 배치되어 있다.
한편, 기능 셀 (121,124)의 각각은 셀의 좌측에 입력 단자 (TI,TIM), 우측에 출력 단자 (TO,TOB)를 가지며, 90°방향에 배치된다.
이 경우, 기능 셀 (113)의 출력과 기능 셀 (153)의 입력은 포지티브 위상 신호의 배선 (W1)과 네가티브 위상 신호의 배선 (W1B)을 통하여 접속된다.
더욱이, 기능 셀 (121)의 출력과 기능 셀 (124)의 입력은 포지티브 위상 신호의 배선 (W2)과 네가티브 위상 신호의 배선을 통하여 접속된다.
더욱이, 기능 셀 (124)의 출력과 기능 셀 (155)의 입력은 포지티브 위상 신호의 배선 (W3)과 네가티브 위상 신호의 배선 (W3B)를 통하여 접속된다.
기능 셀이 100 ㎛ 의 셀 길이 (L1), 50 ㎛ 의 측 길이 (D1), 25 ㎛의 측 길이 (D2)를 가질 경우, 한 행의 어레이 피치는 X 방향으로 100 ㎛, Y 방향으로 1.5 배인 150 ㎛ 을 가진다.
더욱이, 기능 셀의 입력 단자 (TI,TIB)와 출력 단자 (TO,TOB)가 셀 끝에서 10 ㎛ 떨어져 있으면, 기능 셀 (113,153)간의 신호 흐름은 기능 셀 (113)로부터 기능 셀 (153)로 향한다.
결과적으로, 두 기능 셀간의 배치 방향은 0°이 되고, 동일한 Y 축 상에서 기능 셀 (113)의 출력 단자는 기능 셀 (153)의 입력 단자에 대향한다.
이 기능 셀 사이에서 자동 재선 공정이 수행될 경우, 단자간의 거리는 두 셀의 200 ㎛와 각 셀내의 셀 끝과 셀의 단자간의 거리의 합, 전체 220 ㎛가 된다. 더욱이, 포지티브 위상과 네가티브 위상의 각 단자 위치는 동일한 Y 좌표에서 동일한 X 축 상에 존재한다. 결과적으로, 두 길이는 서로 동일하다.
종래 셀 구조에서는, 포지티브 위상과 네가티브 위상간의 짧은 배선이 200 ㎛일 경우, 긴 배선이 300㎛로 접속되더라도, 짧은 쪽에 여분의 100 ㎛의 배선이 추가되어야만 한다.
이와 반대로, 본 발명에서는, 양쪽다 200 ㎛의 길이의 배선이 된다. 그러므로, 여분의 100㎛, 타이밍 마진, 및 전력 증가에 의한 지연은 효과적으로 방지된다.

Claims (14)

  1. 전류 모드 논리 (Current Mode Logic : CML)형의 논리 회로를 구성하는 디바이스가 배치된 기능 셀, 및 서로 상보 신호인 입력 신호와 출력 신호를 구비하며,
    상기 기능 셀은 중심점을 구비하며,
    상기 기능 셀은 십자형으로 형성되어, 상기 장치는 상기 중심점에 대하여 매 90°마다 회전 대칭되도록 배치되는 것을 특징으로 하는 반도체 집적 회로 장치.
  2. 제 1 항에 있어서,
    상기 디바이스는 다수의 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  3. 제 2 항에 있어서,
    상기 기능 셀내에 다수의 저항이 더 배치되며,
    상기 저항의 각각은 상기 트랜지스터의 외부의 상기 기능 셀의 각 측에 매 90°마다 배치되는 것을 특징으로 하는 반도체 집적 회로 장치.
  4. 제 1 항에 있어서,
    상기 기능 셀은 X 방향으로 제 1 크기 및 Y 방향으로 제 2 크기를 구비하며,
    상기 반도체 집적 회로 장치는 제 1 셀 어레이를 구비하며,
    상기 제 1 셀 어레이는 기준 기능 셀로서 제 1 좌표에 배치된 상기 기능 셀, 상기 제 1 좌표로부터 상기 제 1 크기의 피치로 X 방향에 어레이 형태로 배치된 다수의 상기 기능 셀, 및 상기 제 1 좌표로부터 상기 제 2 크기의 1.5배의 피치로 Y 방향에 어레이 형태로 배치된 다수의 상기 기능셀을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  5. 제 4 항에 있어서,
    상기 기능 셀은 제 2 좌표에 배치되고,
    상기 제 2 좌표는 상기 제 1 좌표로부터 X 방향으로 상기 제 1 크기의 1/2 이동되며 Y 방향으로 상기 제 2 크기의 3/4 이동되며,
    상기 반도체 집적 회로 장치는 제 2 셀 어레이를 구비하며,
    상기 제 2 셀 어레이는 상기 제 2 좌표로부터 상기 제 1 크기의 피치로 X 방향에 어레이 형태로 배치된 다수의 상기 기능 셀, 및 상기 제 2 좌표로부터 상기 제 2 크기의 1.5배 피치로 Y 방향에 어레이 형태로 배치된 다수의 상기 기능 셀을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  6. 전류 모드 논리 (Current Mode Logic : CML)형의 논리 회로를 구성하는 디바이스가 배치된 기능 셀, 및 서로 상보 신호인 입력 신호와 출력 신호를 구비하며,
    상기 기능 셀은 중심점, 상기 중심점을 통과하는 X 축과 Y 축을 포함하며,
    상기 기능 셀은 십자형으로 형성되어, 상기 창지는 X 축과 Y축에 대한 선 대칭되도록 배치되는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 제 6 항에 있어서,
    상기 디바이스는 다수의 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적 장치 회로.
  8. 제 7 항에 있어서,
    다수의 저항은 상기 기능 셀에 더 배치되며,
    상기 저항의 각각은 상기 트랜지스터의 외부의 상기 기능 셀의 각 측에 매 90°마다 배치되는 것을 특징으로 하는 반도체 집적 회로 장치.
  9. 제 6 항에 있어서,
    상기 기능 셀은 X 방향에 제 1 크기와 Y 방향에 제 2 크기를 구비하며,
    상기 반도체 집적 회로 장치는 제 1 셀 어레이를 구비하며,
    상기 제 1 셀 어레이는 기준 기능 셀로서 제 1 좌표에 배치된 상기 기능 셀, 상기 제 1 좌표로부터 상기 제 1 크기의 피치로 X 방향에 어레이 형태로 배치된 다수의 상기 기능 셀, 및 상기 제 1 좌표로부터 제 2 크기의 1.5배의 피치로 Y 방향에 어레이 형태로 배치된 다수의 기능 셀을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  10. 제 9 항에 있어서,
    상기 기능 셀은 제 2 좌표에 배치되고, 상기 제 2 좌표는 상기 제 1 좌표로부터 X 방향으로 상기 제 1 크기의 1/2 이동되며 Y 방향으로 상기 제 2 크기의 3/4 이동되고,
    상기 반도체 집적 회로 장치는 제 2 셀 어레이를 구비하며,
    상기 제 2 셀 어레이는 상기 제 2 좌표로부터 상기 제 1 크기의 피치로 X 방향에 어레이 형태로 배치된 다수의 상기 기능 셀, 및 상기 제 2 좌표로부터 상기 제 2 크기의 1.5배 피치로 Y 방향에 어레이 형태로 배치된 다수의 상기 기능 셀을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  11. 전류 모드 논리 (Current Mode Logic : CML)형의 논리 회로를 구성하는 장치가 배치된 기능 셀, 및 서로 상보 신호인 입력 신호와 출력 신호를 구비하며,
    X 축과 Y 축을 구비하는 배선을 자동 배선하기 위한 배선 격자;
    상기 배선 격자상에 배치되고, 최소한 하나의 입력 단자를 구비하는 제 1 기능 셀;
    상기 배선 격자상에 배치되고, 최소한 하나의 출력 단자를 구비하는 제 2 기능 셀: 및
    동일한 X 축 또는 동일한 Y 축에 위치되는 입력 단자와 출력 단자를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  12. 전류 모드 논리 (Current Mode Logic : CML)형의 논리 회로를 구성하는 장치가 배치된 기능 셀, 및 서로 상보 신호인 입력 신호와 출력 신호를 구비하며, 상기 기능 셀은 십자형으로 형성되어 상기 장치는 중심점에 대하여 매 90°마다 회전 대칭되는 반도체 집적 회로 장치에 있어서,
    회로 접속 데이터 정보와 자동 배선 데이터 베이스에 따라서 전 단계의 상기 기능 셀의 좌표와 다음 단계의 상기 기능 셀의 좌표를 판독하는 단계;
    전 단계와 다음 단계의 상기 기능 셀이 X 축 또는 Y 축의 동일 좌표상에 존재하는지를 판단하는 단계;
    상기 기능 셀이 동일 좌표축상에 존재할 경우, 상기 기능 셀의 배치 방향의 적정화 단계; 및
    상기 기능 셀이 동일한 좌표축에 존재하지 않을 경우, 상기 기능 셀의 배치 위치와 배치 방향의 적정화 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 기능 셀의 배치 방법.
  13. 제 12 항에 있어서,
    상기 배치 방향의 적정화 단계는,
    상기 기능 셀의 좌표에 따라서 전 단계의 상기 기능 셀과 다음 단계의 상기 기능 셀간의 상대 위치 관계의 결정 단계;
    상기 상대 위치 관계에 따라서 신호 전송 방향의 검출 단계; 및
    상기 전 단계의 기능 셀의 출력 단자를 상기 다음 단계의 기능 셀의 입력 단자에 대향하는 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 기능 셀의 배치 방법.
  14. 제 12 항에 있어서,
    상기 배치 위치와 배치 방향의 적정화 단계는,
    상기 셀이 X 축과 Y 축의 동일 좌표 축에 존재하지 않을 경우, 전 단계와 다음 단계의 상기 셀들의 배치 좌표에 따라서 다음 단계의 상기 기능 셀의 이동 좌표 축과 이동 방향의 결정 단계; 및
    다음 단계의 상기 기능 셀을 미리 선택된 위치에 이동 시키는 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 기능 셀의 배치 방법.
KR1019990006135A 1998-02-26 1999-02-24 반도체 집적회로 장치 및 기능 셀의 배치방법 KR100309304B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04565298A JP3169883B2 (ja) 1998-02-26 1998-02-26 半導体集積回路装置及びその機能セルの配置方法
JP98-045652 1998-02-26

Publications (2)

Publication Number Publication Date
KR19990072900A true KR19990072900A (ko) 1999-09-27
KR100309304B1 KR100309304B1 (ko) 2001-09-26

Family

ID=12725318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990006135A KR100309304B1 (ko) 1998-02-26 1999-02-24 반도체 집적회로 장치 및 기능 셀의 배치방법

Country Status (6)

Country Link
US (1) US6075260A (ko)
EP (1) EP0939445A3 (ko)
JP (1) JP3169883B2 (ko)
KR (1) KR100309304B1 (ko)
CN (1) CN1227414A (ko)
TW (1) TW452964B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW579576B (en) * 2001-10-24 2004-03-11 Sanyo Electric Co Semiconductor circuit
TWI221656B (en) * 2001-10-24 2004-10-01 Sanyo Electric Co Semiconductor integrated circuit device
KR100448901B1 (ko) * 2002-08-23 2004-09-16 삼성전자주식회사 종결 회로를 갖는 반도체 집적 회로의 레이아웃
US20060286754A1 (en) * 2005-06-16 2006-12-21 Eiichi Hosomi Semiconductor device with interface circuit and method of configuring semiconductor devices
CN101452496B (zh) * 2007-12-06 2010-09-22 英业达股份有限公司 获取信号线的布设路径的方法
JP2011108994A (ja) 2009-11-20 2011-06-02 Elpida Memory Inc 半導体装置
JP7093020B2 (ja) * 2017-05-15 2022-06-29 株式会社ソシオネクスト 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2018021B (en) * 1978-04-01 1982-10-13 Racal Microelect System Uncommitted logic cells
JPS60501881A (ja) * 1983-07-14 1985-10-31 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド 専用されていない入力／出力セルを有する半導体ダイ
JPS6027145A (ja) * 1983-07-25 1985-02-12 Hitachi Ltd 半導体集積回路装置
JPS63107144A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 半導体装置
EP0466463A1 (en) * 1990-07-10 1992-01-15 Kawasaki Steel Corporation Basic cell and arrangement structure thereof
US5187556A (en) * 1990-08-13 1993-02-16 Kawasaki Steel Corporation Cmos master slice
JP2508386B2 (ja) * 1990-08-29 1996-06-19 三菱電機株式会社 集積回路のレイアウト構造
US5517041A (en) * 1991-09-02 1996-05-14 Seiko Epson Corporation Semiconductor device

Also Published As

Publication number Publication date
US6075260A (en) 2000-06-13
TW452964B (en) 2001-09-01
JP3169883B2 (ja) 2001-05-28
EP0939445A3 (en) 2001-10-24
EP0939445A2 (en) 1999-09-01
KR100309304B1 (ko) 2001-09-26
CN1227414A (zh) 1999-09-01
JPH11251561A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
KR100309304B1 (ko) 반도체 집적회로 장치 및 기능 셀의 배치방법
US5990502A (en) High density gate array cell architecture with metallization routing tracks having a variable pitch
US20030154456A1 (en) Resistor circuit
US5801407A (en) Semiconductor integrated circuit using standardized analog cells
US5294837A (en) Semiconductor integrated circuit capable of correcting wiring skew
US6269280B1 (en) Semiconductor device and method of fabricating the same
US5952684A (en) Chip layout of semiconductor integrated circuit
US6841886B2 (en) Layout structure for a flip chip semiconductor integrated circuit
JP3001533B1 (ja) 半導体集積回路及びそのレイアウト方法
JPH0580831B2 (ko)
CN112530936B (zh) 集成电路细致修调电阻阵列版图结构
US5418385A (en) Semiconductor devices using potential wells or resistive elements as delay elements and apparatus for forming such devices
US5448088A (en) Semiconductor integrated circuit having lengthened connection pins for connection to external wirings
US5304826A (en) Semiconductor integrated circuit device
US6275784B1 (en) Design method of routing signal lines between circuit blocks for equalizing characteristics of circuit blocks and semiconductor integrated circuit device designed therethrough
US6903620B2 (en) Circuit configuration for setting the input resistance and the input capacitance of an integrated semiconductor circuit chip
US6870206B2 (en) Semiconductor chip, fabrication method, and device for fabricating a semiconductor chip
JPH0324763A (ja) マスタスライス方式集積回路装置の形成方法
JPH0793359B2 (ja) 半導体集積回路装置
US20030160268A1 (en) Semiconductor chip, method and apparatus for fabricating the semiconductor chip
JP2001230324A (ja) 遅延調整用ライブラリ及びそれを使用した遅延調整方法
KR940010542B1 (ko) 반도체 집적회로장치
US5763944A (en) Semiconductor device having a reduced wiring area in and out of data path zone
US5583374A (en) Semiconductor device having a reduced wiring area in and out of data path zone
JP3132604B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee