FR2519189A1 - Dispositif semi-conducteur integre dote d'elements resistants formes par un systeme en reseau de portes, et son procede de fabrication - Google Patents
Dispositif semi-conducteur integre dote d'elements resistants formes par un systeme en reseau de portes, et son procede de fabrication Download PDFInfo
- Publication number
- FR2519189A1 FR2519189A1 FR8221761A FR8221761A FR2519189A1 FR 2519189 A1 FR2519189 A1 FR 2519189A1 FR 8221761 A FR8221761 A FR 8221761A FR 8221761 A FR8221761 A FR 8221761A FR 2519189 A1 FR2519189 A1 FR 2519189A1
- Authority
- FR
- France
- Prior art keywords
- cells
- wiring
- active
- semiconductor device
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000005286 illumination Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 239000011159 matrix material Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION. LE DISPOSITIF COMPREND PLUSIEURS CELLULES ACTIVES 1B, 1D ET PLUSIEURS CELLULES DE CABLAGE 21 A 26. LE DISPOSITIF COMPREND DES ELEMENTS RESISTANTS QUI SONT FORMES PAR COMBINAISON 45 A 50 DES CELLULES DE CABLAGE QUI NE SONT PAS UTILISEES EN RELATION AVECLES CELLULES ACTIVES. LE DISPOSITIF DE L'INVENTION S'APPLIQUE NOTAMMENT A LA MESURE DE L'ECLAIREMENT PAR DES APPAREILS OPTIQUES.
Description
19189
L'invention concerne un dispositif semi-conducteur et, plus spécialement, un dispositif semi-conducteur intégré doté
d'éléments résistants formés par un système en réseau de portes.
A ce jour, le circuit intégré à semi-conducteurs a été bien développé, et divers types de dispositifs semi-conducteurs possédant une fonction très complexe sont fabriqués de manière
économique en série à l'aide de dessins de masquage finement formés.
Au contraire, lorsque des dispositifs semi-conducteurs destinés à un usage particulier sont fabriqués à échelle réduite, il est généralement fait appel à une technique de fabrication telle que celle de la matrice standard et du système en réseau de portes, puisqu'il n'est pas possible de former économiquement des dessins
de masquage.
Dans le système en réseau de portes, on commence par former des circuits intégrés de base Le circuit intégré de base comporte un certain nombre de cellules de fonction comportant des éléments actifs, comme des transistors bijonction et des transistors MOS, et des cellules de c 8 blage dites à croisement par-dessous, les
cellules actives et les cellules de câblage étant disposées régu-
lièrement Ensuite, on connecte sélectivement ces cellules actives et ces cellules de câblage par un processus de câblage permettant de former un circuit logique voulu De cette manière, on obtient un
dispositif semi-conducteur donné.
La figure 1 est une vue simplifiée montrant un exemple d'un ensemble de cellules actives et de cellules de câblage dans un dispositif semiconducteur formé par le système en réseau de portes Le dispositif comprend des régions de cellules actives la à ld comportant chacune des transistors bijonction et des transistors MOS et des régions de cellules de cÉblage 2 a à 2 d Les régions de cellules actives sont connectées par l'intermédiaire des régions de cellules de câblage Comme cela est illustré sur la figure 1, les régions de cellules actives la à ld et les régions de cellules de cablage 2 a à 2 d sont disposées alternativement et de manière régulière. La figure 2 est une vue en plan montrant une partie des régions de cellules actives et des régions de cellules de câblage à une échelle agrandie Dans la région de cellules actives la, sont formées des cellules actives 11 à 14 et, dans la région
de cellules actives lc, sont formées des cellules actives 15 à 18.
Sur la figure 2, les cellules actives 11, 12, 15 et 16 sont des transistors MOS à canal P et les cellules actives 13, 14,, 17 et 18 sont des transistors MOS à canal N Chaque cellule active est constituée par un circuit série de deux transistors MOS Les
cellules actives peuvent être construites de différentes manières.
Par exemple, chaque cellule peut etre formée d'un transistor ou de plus de deux transistors, ou bien elle peut être constituée
d'un transistor bijonction ou de plusieurs.
Dans la région 2 a de cellules de câblage, sont formées plusieurs cellules de câblage 21 à 26 disposées parallèlement entre elles Chacune des cellules de cablage 21 à 26 possède une couche de diffusion d'impuretés de type P en forme de bande qui est appelée cellule à croisement par-dessous et qui sert de conducteur reliant entre elles des cellules actives Les surfaces des régions de cellules actives la à ld et des régions de cellules de câblage 2 a
à 2 d sont recouvertes d'une couche isolante 30 constituée de Si O 2.
Dans la couche 30 de Si O 2, des ouvertures sont formées en des posi-
tions correspondant à des parties électrodes données des cellules actives et des cellules de câblage par l'intermédiaire d'un processus
connu de photogravure Ensuite, des contacts d'électrodes en alu-
minium 31 à 34 sont formés via les ouvertures sur les parties
électrodes.
Ensuite, des conducteurs d'aluminium 41 à 44 sont disposés sur la couche isolante 30, tandis que des parties des conducteurs sont sélectivement connectées aux contacts d'électrodes
de façon à former un circuit logique voulu.
Comme on peut le voir sur la figure 2, les cellules de câblage du système en réseau de portes ont pour fonction d'éviter d'éventuels courtscircuits entre les conducteurs déposés sur la
couche isolante 30 et de rendre plus simple l'opération de câblage.
Par exemple, lorsque les contacts d'électrodes 31 et 33 sont con-
nectés par l'intermédiaire du conducteur 41 et que les contacts d'électrodes 32 et 34 sont connectés par le conducteur 42, il est possible de coupler le contact d'électrode 33 de la cellule active Il et l'électrode 34 de la cellule active 17 entre elles par l'intermédiaire de la cellule de c 9 blage 22 appartenant à la région 2 a de cellules de câblage sans qu'il y ait court-circuit avec les conducteurs de câblage 43 et 44 se trouvant sur la couche isolante De cette manière, dans le système en réseau de portes, les cellules de câblage sont utilisées exclusivement comme fils de connexion permettant de connecter les cellules actives Toutefois, en pratique, toutes les cellules de câblage ne sont pas utilisées pour la connexion, et les cellules de câblage 21, 23 et 24 ne sont pas employées dans le circuit intégré à semi-conducteurs finalement obtenu. Dans le dispositif semi-conducteur connu du système en réseau de portes, lorsqu'il est nécessaire d'incorporer des éléments résistants, comme des potentiomètres, on connecte les
résistances nécessaires extérieurement, parce que, dans le dispo-
sitif semi-conducteur de base, il n'est formé aucun élément résistant.
Ainsi, les étapes de fabrication augmentent de sorte que la fiabilité
du dispositif s'abaisse et que sa dimension s'accroit.
L'invention a pour but de proposer un dispositif semi-conducteur dans lequel des éléments résistants peuvent être formés solidairement avec lui par utilisation des cellules de câblage. *Un autre but de l'invention est de proposer un dispositif semi-conducteur qui peut atre fabriqué avec une structure
simple, une taille petite et une fiabilité élevée.
Selon l'invention, un dispositif semi-conducteur comprenant un corps semiconducteur présentant un type donné de conductivité, plusieurs cellules actives formées dans le corps, plusieurs cellules de cablage formées dans Le corps, des moyens permettant de connecter les cellules actives entre elles par
l'intermédiaire des cellules de câblage, plusieurs éléments résis-
tants formés par combinaison des cellules de câblage, et des moyens permettant de connecter les éléments résistants aux cellules
actives -
L'invention concerne également un procédé de fabrication d'un dispositif semi-conducteur et elle a pour objet de proposer un procédé nouveau et utile pour fabriquer simplement un dispositif semi-conducteur du système en réseau de portes, dans lequel des éléments résistants tels que des potentiomètres peuvent
Etre intégralement formés.
Selon l'invention, un procédé de fabrication de dispositif semiconducteur comprend les opérations suivantes produire un corps semiconducteur d'un type de conductivité donné,
former plusieurs cellules actives dans le corps semi-
conducteur, former plusieurs cellules de câblage dans le corps semiconducteur, connecter entre elles les cellules actives par l'intermédiaire des cellules de câblage, former plusieurs éléments résistants en combinant les cellules de câblage, et
connecter leséléments résistants aux cellules actives.
La description suivante, conçue à titre d'illustra-
tion de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est une vue simplifiée montrant un agencement de cellules actives et de cellules de cablage d'un dispositif semiconducteur formé par un système en réseau de portes et ses circuits équivalents; la figure 2 est une vue en plan partielle montrant un dispositif semi-conducteur classique comportant l'agencement de cellules actives et de cellules de cablage présenté sur la figure 1; la figure 3 est une vue en plan partielle montrant
un mode de réalisation d'éléments résistants formés dans un dispo-
sitif semi-conducteur selon l'invention et fabriqués par un procédé de formation de dispositif semi-conducteur selon l'invention; les figures 4 et 5 sont des circuits équivalents d'éléments résistants construits à partir de cellules de câblage; et
19189
les figures 6 et 7 sont des schémas de montage montrant le dispositif semi-conducteur qui comporte des êLéments
résistants formés par le procédé de l'invention.
La figure 3 illustre un mode de réalisation d'une structure de dispositif semi-conducteur selon l'invention et un procédé de fabrication de ce dispositif Sur la figure 3, à titre de simplification, seule la structure des éléments résistants est indiquée, tandis que les numéros de référence identiques à ceux de la figure 2 désignent des parties identiques ou fonctionnellement
équivalentes.
Dans une région de câblage 2 a d'un corps semi-conduc-
teur, des électrodes 35, 31 et 36 formées sur une partie terminale de cellules de cablage respectives 21, 22 et 23 sont connectées par l'intermédiaire d'un conducteur de câblage 45, et des électrodes 37, 32 et 38 formées sur une autre partie terminale de cellules de câblage respectives 21, 22 et 23 sont connectées par l'intermédiaire
d'un conducteur de cablage 46.
Les cellules de câblage 21, 22 et 23 sont formées par une couche de diffusion d'impuretés de type P et possèdent une certaine valeur de résistance (couramment de quelques centaines d'ohms à un millier d'ohms), bien que la cellule soit utilisée comme conducteur de câblage Pour les cellules de câblage respectives 21, 22 et 23, dans la mesure o la valeur de résistance existant entre leurs deux électrodes terminales est R 1, un circuit équivalent,
obtenu à partir des cellules de câblage 21, 22 et 23 qui sont con-
nectées par l'intermédiaire de conducteurs de cablage 45 et 46, devient une combinaison parallèle de résistances possédant une valeur de résistance R 1, comme cela est présenté sur la figure 4, si bien que l'on obtient un élément résistant présentant une valeur de résistance combinée de R 1/3 Dans ce cas, la valeur de résistance combinée obtenue à partir d'une combinaison parallèle de cellules de câblage devient plus petite que la valeur de résistance R 1 existant entre deux électrodes terminales d'une cellule de câblage unique, mais, selon l'invention, la cellule de cablage présentant une valeur de résistance globale obtenue en combinaison de manière appropriée
les cellules de câblage est appelée un élément résistant.
19189
Dans la région 2 a de cellules de câblage présentée sur la figure 3, des électrodes 51 et 52 formées sur une partie terminale des cellules de câblage 24 et 26 sont connectées par l'intermédiaire d'un conducteur de câblage 47, des électrodes 53 et 54 formées sur la partie centrale des cellules de câblage 24 et 25 sont connectées par l'intermédiaire d'un conducteur de câblage 48, et des
électrodes 55 et 56 formées sur une autre partie terminale des cel-
lules de câblage 25 et 26 sont connectées par l'intermédiaire de conducteurs de céblage 49 et 50, respectivement Le circuit équivalent obtenu par une semblable construction devient une combinaison série de résistances, comme le montre la figure 5, si bien que l'on obtient un élément résistant possédant une valeur de résistance combinée égale à(R 1 + 2 R 2) dans la mesure o les valeurs de résistance existant entre les électrodes 51 et 53 de la cellule de câblage 24 et entre
les électrodes 54 et 55 de la cellule de câblage 25 sont respecti-
vement R 2 Si la combinaison parallèle et la combinaison série de résistances que présentent les figures 4 et 5 sont combinées de manière appropriée, il peut être formé un élément résistant dont la
valeur de résistance s'étend sur un large intervalle.
Dans le dispositif semi-conducteur formé par le système en réseau de portes, plusieurs cellules de câblage identiques sont disposées en ordre régulier de façon que l'amplitude de diffusion de la valeur de résistance de la cellule de câblage soit petite, si bien que l'élément résistant obtenu par le procédé de fabrication selon l'invention convient pour former un circuit résistant diviseur de tension, ou un moyen analogue, possédant une valeur de résistance se
présentant par exemple sous forme d'une série sensiblement arithmé-
tique et d'une série sensiblement géométrique.
Alors que, pour le besoin de la commodité, on a
expliqué la structure de câblage de la figure 3 au moyen de la struc-
ture de cablage présentée sur la figure 1, il était sous-entendu que les cellules de câblage respectives constituant l'élément résistant correspondaient aux cellules de câblage restantes qui n'étaient pas
utilisées pour connecter des cellules actives.
Dans le dispositif semi-conducteur selon l'invention, les cellules de cablage restant sans utilisation sont combinées de manière appropriée pour former des éléments résistants qui sont logés dans le dispositif semi-conducteur, si bien qu'il est possible d'améliorer ou d'augmenter le rendement d'utilisation de la cellule appartenant à la structure du circuit intégré de base, et que, par conséquent, on peut donner au dispositif semi-conducteur une petite
taille et un poids léger par comparaison avec le dispositif semi-
conducteur classique possédant un élément résistant externe.
Avec le procédé de fabrication de dispositif semi-
conducteur selon l'invention, il est possible de former des éléments
résistants voulus pendant le temps même de la fabrication du dispo-
sitif semi-conducteur, de sorte que les opérations de fabrication deviennent simples par comparaison avec les opérations de fabrication de la technique antérieure et que, par conséquent, il peut être obtenu
un dispositif semi-conducteur d'une fiabilité élevée.
En outre, le mode de réalisation ci-dessus décrit une structure de système en réseau de portes du type C-MOS, mais l'invention peut Etre appliquée à une structure à transistors bijonction. Les figures 6 et 7 présentent un mode de réalisation d'une structure de circuit qu'il est commode de construire au moyen d'un dispositif semi-conducteur qui est conçu de manière intégrée et comporte des éléments résistants selon l'invention, comme par exemple un circuit générateur de tension de référence variable qui peut être
employé dans un appareil photographique ou un appareil analogue.
Le circuit générateur de tension de référence variable présenté sur la figure 6 comprend un circuit 61 diviseur de tension géométrique ( 1/2) et un circuit 62 générateur de tension géométrique ( 2 î/n) Le circuit 61 diviseur de tension géométrique ( 1/2) reçoit
une tension de sortie V 1 du circuit 62 générateur de tension géomé-
trique ( 21/n), qui lui est connecté en série de manière à lui fournir une tension d'entrée, et il est ainsi conçu que, pour produire une tension de sortie sous forme d'une série sensiblement géométrique
de raison 1/2 à partir de la tension V 1 servant de tension de réfé-
rence, la'tension d'entrée servant de tension de référence V 1 est divisée par un groupe 63 de résistances de division de tension connectées en série possédant des valeurs de résistance R 4, R 4, 2 R 4 2 R 4 (o m est un entier positif) apparaissant sous forme d'une série sensiblement géométrique de raison 112, et de commutateurs à semi-conducteurs respectifs 6451, 64 S 2 -64 S constituant un premier moyen de commutation 64 Ainsi, des tensions se présentant sous la forme d'une série sensiblement géométrique de raison 1/2, c'est-à-dire une pluralité de tensions de référence V 2 ayant un pas de 1 IL (indice de lumination), peuvent tre produites par sélection des commutateurs à semi-conducteurs respectifs 64 SJ, 64 S V 64 S au moyen d'un groupe de lignes de commande A. Le circuit 62 générateur de tension géométrique ( 21/n) comprend un multiplicateur par un coefficient qui est constitué d'un amplificateur opérationnel 67 recevant comme tension d'entrée une tension de référence Vef d'une source 66 de tension de référence, un groupe 68 de résistances de réaction dont les valeurs de résistance se présentent sous la forme d'une progression sensiblement géométrique 1/n N 2 N nln de raison 2 et valent respectivement 211 R 3 22/n R 3 2 (n)R 3 R 3 ces valeurs de résistance respectives déterminant le coefficient
lorsque l'on suppose que la valeur de résistance d'entrée du multi-
plicateur est R, et un deuxième moyen de commutation 69 qui consiste en des commutateurs à semi-conducteurs 69 S,, 69 S 2 e-69 Sn servant à insérer sélectivement des résistances respectives dans le trajet de
réaction de l'amplificateur opérationnel 67.
Le signal possédant un pas de (lin) IL peut produire une tension géométrique ( 2 /), c'est-à-dire une tension de référence V 1 qui varie avec un pas (l/n) IL en relation avec la tension d'entrée de l'amplificateur opérationnel 67, soit la tension V ef faisant fonction de tension de sortie V 1 de l'amplificateur opérationnel 67, par sélection de l'une particulière des résistances 2 L/LR 3,12 L 3 R 3, 2 (nl)ln R R insérées dans le trajet de réaction de l'amplificateur 3 ' 3 opérationnel 67 au moyen de l'un particulier des commutateurs à
semi-conducteurs 69 SJ, 69 S 2 69 S du moyen de commutation à semi-
conducteurs 69 commandé par des signaux de commande venant d'un groupe de lignes de commande B. Dans ce mode de réalisation, le circuit 62 générateur de tension géométrique ( 21/n) et le circuit 61 diviseur de tension géométrique ( 1/2) sont connectés en série de façon que soit délivrée une tension de référence V 1 par le circuit 62 générateur de tension géométrique ( 2 /n) en vue de la production d'une tension de pas
Z 519189
(l/n) IL, c'est-à-dire une tension géométrique de raison 1/2, qui constitue la tension d'entrée du circuit 61 diviseur de tension géométrique ( 1/2), lequel produit une tension de pas 1 IL, à savoir une tension géométrique de raison 1/2 pour l'étage suivant, de sorte qu'une tension de référence V 2 possédant plusieurs pas à intervalles de (l/n) IL et de 1 IL et pouvant commodément &tre utilisée pour la mesure automatique d'exposition d'un appareil photographique ou d'un appareil analogue peut Etre produite à la borne de sortie 65 lorsque l'on commande les deux moyens de commutation 64 et 69 à l'aide de signaux de commande délivrés par les groupes de lignes de commande A et B.
Dans le cas o l'on fabrique partiellement ou tota-
lement un semblable circuit convertisseur analogique-numérique simple au moyen de la technique de la matrice standard, on peut construire le groupe 63 de résistances de division de tension connectées en série en utilisant l'élément résistant qui est formé par combinaison appropriée de cellules de câblage au moyen du procédé ci-dessus décrit de l'invention Le groupe 68 de résistances de réaction peut également être fabriqué en même temps que la résistance d'entrée R 3 par le
procédé de l'invention lorsqu'une certaine marge d'erreur est auto-
risée. La figure 7 montre un autre mode de réalisation de
la structure de circuit présentée sur la figure 6 Ce mode de réali-
sation est identique à celui présenté sur la figure 6, sauf en ce
qui concerne la structure du circuit 62 générateur de tension géomé-
trique ( 2 /), si bien que des numéros de référence identiques
désignent des parties identiques ou fonctionnellement équivalentes.
Sur la figure 7, le circuit 62 générateur de tension
géométrique ( 2 /) comprend plusieurs multiplicateurs par des coef-
ficients formés de plusieurs amplificateurs opérationnels 70 D 1, D 2 70 D, et un deuxième moyen de commutation 69 possédant plusieurs commutateurs à semi-conducteurs 69 S, 69 S V 69 Sn servant à délivrer sélectivement des signaux de sortie des multiplicateurs par des coefficients au circuit 61 suivant de division de tension
géométrique ( 1/2) à l'aide des commutateurs à semi-conducteurs ci-
dessus qui sont activés par des signaux de commande venant du groupe de lignes de commande B. Des résistances de réaction respectives permettant
de déterminer le facteur d'amplification des amplificateurs opéra-
tionnels respectifs 70 D 1, 70 D 70 D qui constituent des multi-
P 2 '" n plicateurs par des coefficients sont fixées respectivement à 21/2 R 5 22/n R 5, 2 (nl)/n R 5 R 5 lorsque l'on suppose des valeurs de résistance d'entrée respectivesde R, afin qu'il soit produit une tension de sortie ayant la forme d'une progression sensiblement géométrique de raison 2 / en relation avec la tension d'entrée Vf
venant de la source de tension de référence 66 par les multiplica-
teurs des coefficients que forment respectivement les amplificateurs opérationnels. De cette manière, des tensions de sortie respectives
se présentant sous la forme d'une progression sensiblement géomé-
trique de raison 21/n sont produites par les multiplicateurs par des coefficients qui sont formés respectivement des amplificateurs opérationnels 70 DJ, 70 D 2 -70 Dn, si bien qu'une pluralité de tensions de référence V se présentant sous la forme d'une série sensiblement 1/n géométrique de raison 2, à savoir des signaux de (l/n) IL, peuvent Etre produites à la sortie du circuit 62 générateur de tension géométrique ( 21/n) par l'actionnement sélectif d'un commutateur à semi-conducteurs prédéterminé du deuxième moyen de commutation 69 à l'aide de signaux de commande venant du groupe de lignes de commande B.
Dans le cas o l'on fabrique le dispositif semi-
conducteur à l'aide de la technique de la matrice standard, on
peut facilement loger dans le dispositif semi-conducteur les résis-
tances respectives du circuit 62 générateur de tension géométrique
( 2 /) à l'aide du procédé de l'invention.
Dans la structure de circuit présentée sur les figures 6 'et 7, il est possible de changer l'ordre de connexion mutuel du circuit 61 diviseur de tension géométrique ( 1/2) et du
circuit 62 générateur de tension géométrique ( 21/n).
Comme il résulte de l'explication ci-dessus donnée,
selon l'invention, lorsque l'on fabrique un dispositif semi-conduc-
teur par la technique de la matrice standard, les cellules de câblage restantes qui ne sont pas utilisées pour construire le
19189
circuit logique peuvent être commodément combinées pour former un élément résistant ayant une valeur voulue de résistance de sorte que le rendement d'utilisation de la structure de circuit intégré de base est accrue, l'élément résistant présentant une valeur voulue de résistance peut tre logé dans le dispositif semi-conducteur, et, par conséquent, on peut omettre l'opération consistant à placer l'élément résistant externe, ce qui entraîne une simplification de la fabrication et permet de produire un dispositif semi-conducteur
d'une fiabilité élevée et d'une miniaturisation accrue.
Bien entendu, l'homme de l'art sera en mesure
d'imaginer, à partir du dispositif et du procédé dont la description
vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du
cadre de l'invention.
Claims (4)
1.: Dispositif semi-conducteur comprenant un corps semi-
conducteur d'un type de conductivité donné, plusieurs cellules actives ( 11 à 18)formées dans le corps, plusieurs cellules de câblage ( 21 à 23) formées dans le corps, des moyens ( 31 à 34, 41 à 44) reliant entre elles les cellules actives par l'intermédiaire des cellules de câblage, le dispositif étant caractérisé en ce qu'il
comprend en outre plusieurs éléments résistants formés par la combi-
naison ( 45 à 50) des cellules de câblage, et des moyens permettant
de connecter les éléments résistants aux cellules actives.
2 Dispositif selon la revendication 1, caractérisé en ce que l'élément résistant est formé par connexion ( 45, 46) d'au
moins deux cellules de câblage ( 21, 22, 23) en parallèle.
3 Dispositif selon la revendication 1, caractérisé en ce que l'élément résistant est formé par connexion ( 47 à 50) d'au
moins deux cellules de câblage ( 24, 25, 26) en série.
4 Dispositif selon la revendication 1, caractérisé en
ce que l'élément résistant est formé par une seule cellule de c&blage.
Dispositif selon la revendication 1, caractérisé en ce que l'élément résistant est formé par une partie d'une seule
cellule de câblage.
6 Dispositif selon la revendication 1, caractérisé en ce que l'élément résistant est formé par un potentiomètre ( 68)
comportant plusieurs cellules de câblage.
7 Dispositif selon la revendication 6, caractérisé en ce que les valeurs de résistance du potentiomètre varient selon
une série sensiblement géométrique.
8 Dispositif selon la revendication 1, caractérisé en ce que plusieurs cellules de câblage constituent un groupe de résistances de réaction ( 68) d'un amplificateur ( 67) qui est formé
par la cellule active, et les résistances de réaction sont sélecti-.
vement connectées dans un trajet de réaction de l'amplificateur par l'intermédiaire de commutateurs ( 69) formés respectivement par
les cellules actives.
9 Dispositif selon la revendication 8, caractérisé en ce que les valeurs de résistance de la résistance de réaction
varient suivant une série sensiblement géométrique.
Dispositif selon la revendication 1, caractérisé en ce que plusieurs cellules de câblage constituent des résistances (R) qui sont connectées dans des trajets de réaction respectifs de plusieurs amplificateurs ( 70 D) chacun formé par la cellule active, et les valeurs de résistance de ces résistances varient suivant
une série sensiblement géométrique.
11 Procédé de fabrication d'un dispositif semi-conducteur
comprenant les opérations consistant à produire un corps semi-
conducteur possédant un type de conductivité donné, à former plu-
sieurs cellules actives dans le corps semi-conducteur, à former plusieurs cellules de c&blage dans le corps semi-conducteur, à connecter les cellules actives entre elles par l'intermédiaire des cellules de cablage, le procédé étant caractérisé en ce qu'il comprend en outre les opérations consistant à former plusieurs éléments résistants en combinant les cellules de câblage, et à
connecter les éléments résistants aux cellules actives.
12 Procédé selon la revendication 11, caractérisé en ce que l'on forme l'élément résistant en connectant au moins deux
cellules de câblage en parallèle.
13 Procédé selon la revendication 11, caractérisé en ce que l'on forme l'élément résistant en connectant au moins deux
cellules de c 9 blage en série.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210607A JPS58112343A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2519189A1 true FR2519189A1 (fr) | 1983-07-01 |
| FR2519189B1 FR2519189B1 (fr) | 1986-12-05 |
Family
ID=16592120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8221761A Expired FR2519189B1 (fr) | 1981-12-26 | 1982-12-24 | Dispositif semi-conducteur integre dote d'elements resistants formes par un systeme en reseau de portes, et son procede de fabrication |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4549131A (fr) |
| JP (1) | JPS58112343A (fr) |
| DE (1) | DE3248166A1 (fr) |
| FR (1) | FR2519189B1 (fr) |
| GB (1) | GB2113464B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0329152A2 (fr) * | 1988-02-19 | 1989-08-23 | Kabushiki Kaisha Toshiba | Dispositif semi-conducteur comportant une matrice de portes |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4858175A (en) * | 1984-09-29 | 1989-08-15 | Kabushiki Kaisha Toshiba | Monolithic semi-custom IC having standard LSI sections and coupling gate array sections |
| JPH0638468B2 (ja) * | 1984-12-18 | 1994-05-18 | 三洋電機株式会社 | 半導体集積回路装置 |
| JPS62257747A (ja) * | 1986-04-30 | 1987-11-10 | Fujitsu Ltd | 半導体集積回路のシユミツト回路 |
| JPH0817227B2 (ja) * | 1987-04-30 | 1996-02-21 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 個性化可能な半導体チップ |
| JPS6442992A (en) * | 1987-08-08 | 1989-02-15 | Olympus Optical Co | Solid-state image pickup device |
| US4810949A (en) * | 1988-03-28 | 1989-03-07 | Motorola, Inc. | Digitally controlled monotonic attenuator |
| JPH0795590B2 (ja) * | 1988-10-31 | 1995-10-11 | 日本電気株式会社 | セミカスタム半導体集積回路の設計方法 |
| US5019717A (en) * | 1988-11-14 | 1991-05-28 | Elegant Design Solutions Inc. | Computer-controlled uninterruptable power supply |
| US5184025A (en) * | 1988-11-14 | 1993-02-02 | Elegant Design Solutions, Inc. | Computer-controlled uninterruptible power supply |
| US4928160A (en) * | 1989-01-17 | 1990-05-22 | Ncr Corporation | Gate isolated base cell structure with off-grid gate polysilicon pattern |
| JP2664793B2 (ja) * | 1990-04-06 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US5216355A (en) * | 1990-10-25 | 1993-06-01 | Pioneer Electronic Corporation | Electronic volume controller |
| US5581098A (en) * | 1995-05-05 | 1996-12-03 | Circuit Integration Technology, Inc. | Circuit routing structure using fewer variable masks |
| US5907254A (en) * | 1996-02-05 | 1999-05-25 | Chang; Theodore H. | Reshaping periodic waveforms to a selected duty cycle |
| US6359794B1 (en) | 1999-12-01 | 2002-03-19 | Acme Electric Corporation | Battery backup power supply |
| JP2006269504A (ja) * | 2005-03-22 | 2006-10-05 | Mitsumi Electric Co Ltd | 半導体装置 |
| KR101174634B1 (ko) * | 2010-07-26 | 2012-08-20 | 삼성전자주식회사 | 등비적으로 저항값이 변하는 가변 저항 및 이를 이용한 가변이득 증폭기와 가변 차단주파수 필터 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3312871A (en) * | 1964-12-23 | 1967-04-04 | Ibm | Interconnection arrangement for integrated circuits |
| DE1789137A1 (de) * | 1967-06-23 | 1973-05-03 | Rca Corp | Aus einheitszellen aufgebaute lsischaltung |
| CA1024661A (fr) * | 1974-06-26 | 1978-01-17 | International Business Machines Corporation | Arrangement cablable de pastilles sur circuit integre planaire |
| JPS5925381B2 (ja) * | 1977-12-30 | 1984-06-16 | 富士通株式会社 | 半導体集積回路装置 |
| US4238724A (en) * | 1978-10-18 | 1980-12-09 | Motorola, Inc. | Pulse controlled potentiometer |
| EP0035361B1 (fr) * | 1980-02-27 | 1983-07-27 | Fujitsu Limited | Dispositif semiconducteur comprenant des résistances, chacune formée par une ou plusieurs résistances de base de même configuration |
-
1981
- 1981-12-26 JP JP56210607A patent/JPS58112343A/ja active Pending
-
1982
- 1982-12-21 US US06/451,834 patent/US4549131A/en not_active Expired - Fee Related
- 1982-12-23 GB GB08236667A patent/GB2113464B/en not_active Expired
- 1982-12-24 FR FR8221761A patent/FR2519189B1/fr not_active Expired
- 1982-12-27 DE DE19823248166 patent/DE3248166A1/de not_active Ceased
Non-Patent Citations (2)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 2, juillet 1980, pages 614-615, New York, US; L.C.RITCHIE et al.: "Embedded low value resistor on logic masterslice" * |
| WESCON CONF. RECORD, 18-20 septembre 1979, conférence 13/5, pages 1-3, San Francisco, US; C.A.ALLEN: "Digital CMOS gate arrays" * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0329152A2 (fr) * | 1988-02-19 | 1989-08-23 | Kabushiki Kaisha Toshiba | Dispositif semi-conducteur comportant une matrice de portes |
| EP0329152A3 (fr) * | 1988-02-19 | 1991-01-02 | Kabushiki Kaisha Toshiba | Dispositif semi-conducteur comportant une matrice de portes |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2113464A (en) | 1983-08-03 |
| DE3248166A1 (de) | 1983-07-14 |
| US4549131A (en) | 1985-10-22 |
| GB2113464B (en) | 1985-10-16 |
| JPS58112343A (ja) | 1983-07-04 |
| FR2519189B1 (fr) | 1986-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2519189A1 (fr) | Dispositif semi-conducteur integre dote d'elements resistants formes par un systeme en reseau de portes, et son procede de fabrication | |
| EP0143039B1 (fr) | Procédé de fabrication d'une matrice de composants électroniques | |
| FR2508255A1 (fr) | Dispositif a circuit integre, realise a partir d'une matrice " standard, realisant une multiplicite de fonctions logiques par modification du reseau de calibrage " | |
| EP0296997A1 (fr) | Structure de transistors MOS de puissance | |
| FR2550012A1 (fr) | Dispositif a circuits integres a semi-conducteurs | |
| FR2573211A1 (fr) | Comparateur synchronise | |
| FR2515875A1 (fr) | Circuit de chaine de transistors a effet de champ | |
| FR2533381A1 (fr) | Circuit et procede pour convertir un mot numerique d'entree en un courant analogique qui en represente la valeur | |
| JPH0315728A (ja) | カラーフィルタ装置 | |
| FR2495834A1 (fr) | Dispositif a circuits integres de haute densite | |
| FR2659495A1 (fr) | Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication. | |
| FR2563395A1 (fr) | Moyen de comparaison a zero et d'obtention de la valeur absolue d'un courant et convertisseur analogique-numerique tres rapide de type dichotomique incluant ledit moyen | |
| EP0774780B1 (fr) | Procédé de fabrication d'un dispositif de micro-électronique comportant sur un substrat une pluralité d'éléments interconnectés | |
| CA2547565C (fr) | Convertisseur analogique-numerique rapide | |
| CA1116282A (fr) | Dispositif de commutation de type matriciel | |
| FR2668651A1 (fr) | Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique. | |
| FR2508746A1 (fr) | Capteur d'image | |
| EP0109106B1 (fr) | Circuit convertisseur de niveaux de signaux entre une logique de type saturée et une logique de type non saturée | |
| CA2146196A1 (fr) | Circuit a retard reglable | |
| FR2561470A1 (fr) | Filtre transversal a couplage de charges | |
| CA1219940A (fr) | Retine de photodetecteurs adressables | |
| FR2933826A1 (fr) | Reseau logique programmable, commutateur d'interconnexion et unite logique pour un tel reseau | |
| EP0325524A1 (fr) | Mémoire à transfert de charges et procédé de fabrication de cette mémoire | |
| EP0011737B1 (fr) | Structure de circuits intégrés semi-conducteurs et procédé pour l'obtention de cette structure | |
| EP0125968A1 (fr) | Composant semi-conducteur de puissance, et procédé pour sa fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |