FR2492166A1 - Transistor a effet de champ et son procede de fabrication - Google Patents

Transistor a effet de champ et son procede de fabrication Download PDF

Info

Publication number
FR2492166A1
FR2492166A1 FR8119069A FR8119069A FR2492166A1 FR 2492166 A1 FR2492166 A1 FR 2492166A1 FR 8119069 A FR8119069 A FR 8119069A FR 8119069 A FR8119069 A FR 8119069A FR 2492166 A1 FR2492166 A1 FR 2492166A1
Authority
FR
France
Prior art keywords
layer
region
substrate
conduction
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8119069A
Other languages
English (en)
Other versions
FR2492166B1 (fr
Inventor
Henricus Godefridus Rafael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of FR2492166A1 publication Critical patent/FR2492166A1/fr
Application granted granted Critical
Publication of FR2492166B1 publication Critical patent/FR2492166B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

TRANSISTOR A EFFET DE CHAMP, DONT LA COURSE 9 ET LE DRAIN 10 SONT REALISES A L'AIDE EN PARTIE DE LA REGION SEMICONDUCTRICE 6 DONT LE CORPS SEMICONDUCTEUR 1 ET EN PARTIE DE LA COUCHE EPITAXIALE DEPOSEE 7A, 7B, ALORS QUE LA REGION DE CANAL 11 SE SITUE AU-DESSOUS D'UN SILLON 8 CREUSE DANS LE SUBSTRAT 2. GRACE A CETTE STRUCTURE, LA LONGUEUR DE CANAL N'EST PAS TRIBUTAIRE DES VARIATIONS SE PRODUISANT DANS L'EPAISSEUR DE LA COUCHE EPITAXIALE ET LES CAPACITES PARASITES DE LA SOURCE 9 ET DU DRAIN 10 VERS LE SUBSTRAT 2 SONT PETITES. DE PLUS, UNE CONFIGURATION DE CONDUCTEURS 18 SEPAREE PAR UNE COUCHE ISOLANTE 17 DE LA COUCHE EPITAXIALE, PEUT S'ETENDRE JUSQU'AU-DESSUS DES ZONES DE CONNEXION 14, 15 DE LA SOURCE 9 ET DU DRAIN 10, CE QUI PERMET D'OBTENIR UNE COMPACITE ELEVEE. LA COUCHE EPITAXIALE 7A, 7B CONTIENT EN OUTRE DES PISTES DE CABLAGE ADDITIONNELLES, QUI PERMETTENT D'OBTENIR UNE GRANDE LIBERTE DE CONCEPTION. APPLICATION: A LA FABRICATION DE TRANSISTORS A EFFET CHAMP.

Description

2492 166
"Transistor à effet de champ et son procédé de fabrication."
L'invention concerne un dispositif semiconducteur com-
portant au moins un transistor à effet de champ, dispositif
semiconducteur qui comporte un corps semiconducteur présen-
tant un substrat d'un premier type de conduction, dont une
surface est munie d'une région superficielle d'un second ty-
pe de conduction opposé au premier, situé au moins à l'en-
droit d'une région de source et d'une région de drain du transistor à effet de champ, alors qu'entre une région de source et une région de drain se trouve au moins un sillon s'étendant jusque dans le substrat, sillon qui détermine une région de canal du transistor et qui est muni d'au moins une électrode porte séparée par une couche isolante de la région
de canal.
De plus, l'invention concerne un procédé pour la réali-
sation d'un tel dispositif semiconducteur.
Des transistors à effet de champ sont réalisés dans les circuits intégrés, aussi bien circuits numériques (circuits logiques, mémoires) que circuits analogiques (par exemple des amplificateurs opérationnels). On s'efforce d'obtenir une compacité aussi élevée que possible des divers éléments comme transistors, diodes, résistances, etc. sur un substrat semiconducteur. On s'efforce d'obtenir ce résultat entre
autres par réduction des dimensions des transistors.
Un transistor à effet de champ du genre mentionné ci-
dessus est connu du brevet des Etats-Unis d'Amérique nO 4 003 126. Le transistor à effet de champ selon ce brevet comporte deux parties d'une région superficielle séparée par un sillon en V et constituant respectivement une région de source et une région de drain du transistor à effet de champ. Entre ces deux parties de la région superficielle et le substrat environnant dans lequel est réalisée la région superficielle se trouvent des jonctions pn. Par suite de la
capacité correspondant à de telles jonctions pn, le transis-
tor à effet de champ représenté présente des capacités éle-
vées entre la région de source et le substrat et entre la
2492 66
région de drain et le substrat, suivant la surface des di-
tes régions de source et de drain. Ces capacités affectent la
vitesse de tels transistors et, de ce fait, celle des cir-
cuits réalisés. De plus, les surfaces effectives de ces jonctions pn sont liées à des dimensions minimales déter =n es entre autres, par les dimensicns minumales ds troede contact pour les régions de s:urce et de drain et par les tolérances admises entre le maque
déterminanto trous di contat et le maquedéternmEnt la rainure.
De plus, dans le dispositif selon le brevet des Etats-
Unis d'Amérique n0 4 003 126, les métallisations de contact (électrodes) pour la région de source, la région de drain et l'électrode-porte sont réalisées dans la même couche
métallique. Pour obtenir une bonne séparation de ces élec-
trodes de connexion, il faut observer une large tolérance,
ce qui s'obtient au détriment de la compacité.
L'invention vise à fournir un transistor à effet de
champ o la vitesse de commutation n'est pas ou guère in-
fluencée par les capacités se produisant entre la région
de source ou de drain et le substrat.
De plus, l'invention vise à obtenir un transistor à effet de champ dans lequel les régions de source et de drain
peuvent être réalisées par auto-alignement.
De plus, elle vise à obtenir un transistor compact, du fait, entre autres, que les tolérances d'alignement entre la région de source et l'électrodeporte, d'une part, et celles entre la région de drain et l'électrodeporte, d'autre part,
ne sont pas critiques.
L'invention est basée, entre autres, sur l'idée que ce but peut être atteint à l'aide d'une structure spéciale des régions de source et de drain. De plus, elle est basée sur l'idée qu'une telle structure permet d'obtenir une compacité élevée, du fait, entre autres, que les zones de connexion entre les régions de source et de drain sont réalisées dans
une étape du procédé autre que celle dans laquelle est réa-
lisée l'électrode-porte.
Un dispositif semiconducteur conforme à l'invention est caractérisé en ce que la région superficielle du second type de conduction est séparée du substrat, au moins sur une
partie de sa surface, par une couche isolante et qu'elle con-
tient du matériau semiconducteur polycristallin.
Grâce à cette disposition, le substrat et la couche superficielle contenant les régions de source et de drain du transistor à effet de champ sont séparés l'un de l'autre,
sur une grande partie, par une couche isolante. Il en résul-
te que les surfaces des jonctions pn comprises entre la
couche superficielle et le substrat et, de ce fait, la ca-
pacité correspondante, peuvent être notablement inférieures à celles obtenues dans le cas o la couche superficielle constitue, sur toute sa surface, une jonction pn avec le substrat.
Une forme de réalisation préférentielle d'un disposi-
tif semiconducteur conforme à l'invention est caractérisée en ce que la partie de la région superficielle du second
type de conduction séparée par une couche isolante du subs-
trat constitue une zone de connexion pour une région de source ou une région de drain d'un transistor àâ effet de champ. Ainsi, les régions de source et de drain peuvent être réalisées d'une façon entièrement autoalignée. De plus, du fait que l'électrode-porte peut être réalisée dans une autre
étape que celle des zones de connexion, la distance minima-
le comprise entre le bord des zones de connexion et le bord
de l'électrode-porte peut être choisie notablement inférieu-
re à celle des transistors connus. Même un chevauchement partiel est admis, de sorte qu'un tel transistor permet
d'atteindre des compacités très élevées.
De préférence, une telle zone de connexion fait partie d'une couche de câblage qui est séparée du substrat par
une couche isolante et qui contient du matériau semiconduc-
teur polycristallin. Cette couche de câblage peut faire partie d'un système de câblage multicouche o une seconde couche est constituée par une configuration conductrice,
qui est appliquée sur une couche en matériau isolant re-
couvrant le silicium polycristallin et d'autres parties du dispositif. Un tel système de câblage multicouche fournit
une grande liberté de conception.
Conformément à l'invention, un procédé permettant de réaliser un dispositif semiconducteur est caractérisé en ce que l'on part d'un corps semiconducteur présentant un substrat semiconducteur monocristallin d'un premier type de conduction, dont une surface est recouverte d'une couche de
masquage en matériau isolant présentant au moins une ouver-
ture, après quoi ladite surface du corps semiconducteur est soumise à un traitement d'épitaxie à partir d'une phase gazeuse, de façon à déposer une couche épitaxiale,dont une
partie se forme de façon poîlycristalline dans les ouvertu-
res sur la surface semiconductrice et dont une autre partie se forme de façon monocristalline épitaxiale sur -la couche de masquage, couche qui est dopée d'impuretés engendrant la formation d'un second type de conduction opposé au premier, en ce que l'on réalise ensuite au moins un sillon jusque dans le substrat semiconducteur, au moins à l'endroit des ouvertures de la couche de masquage, puis, en ce que les
parois du sillon sont munies d'une couche d'un matériau iso-
lant sur laquelle est formée au moins une électrode-porte, alors que la couche de masquage subsiste comme couche de séparation entre le substrat et au moins des parties de la couche épitaxiale contenant des zones de connexion pour les
régions de source et.de drain.
De préférence, avant le traitement épitaxial, une cou-
che amorphe ou polycristalline est déposée, à une tempéra-
ture inférieure à celle à laquelle se dépose la couche épi-
taxiale, tant sur la couche de masquage que sur la surface semiconductrice découverte dans les ouvertures de la couche
de masquage puis la partie de couche déposée dans les ouver-
tures sur le corps semiconducteur découvert est portée à l'état monocristallin par un traitement thermique avant le
dépôt de la couche épitaxiale.
- eci permet de raccorder convenablement l'une à l'autre les parties monocristalline et polycristalline de la couche épitaxiale de la façon décrite dans la Demande de brevet
français publiée sous le N0 2 440'075.
Une forme de réalisation préférentielle d'un procédé per- mettant de réaliser un transistor à effet de champ conforme à l'invention est caractérisée en ce qu'au moins à l'endroit des ouvertures dans la couche de masquage, les impuretés provoquant le second type de conduction sont introduites par
dopage jusqu'à une profondeur supérieure à l'épaisseur maxi-
male de la couche épitaxiale.
La profondeur d'un tel dopage étant convenablement ré-
glable, de ce qui précède, il résulte l'avantage que ce do-
page s'effectue sur toute la surface du dispositif jusqu'à
pratiquement la même profondeur. Des variations de l'épais-
seur de la couche épitaxiale effectuées avec une précision notablement moins grande n'exercent donc pas d'influence sur
la profondeur de la jonction pn comprise entre la région su-
perficielle et le substrat. Ainsi de telles variations n'ont pas ou n'ont guère d'influence sur la longueur de canal, de sorte que les transistors à effet de champ présentent une
longueur de canal pratiquement constante sur toute la sur-
face.
Un deuxième avantage consiste dans le fait que la ré-
gion superficielle dopée s'oxyde beaucoup plus rapidement que le substrat non dopé. Cela a pour effet que l'oxyde de porte formé dans une étape suivante présente une épaisseur
supérieure à celle mesurée dans la région de canal à l'en-
droit o il recouvre les régions de source et de drain. Les capacités parasites apparaissant entre l'électrode porte et les régions de source et de drain sont ainsi notablement réduites.
La description ci-après, en se référant aux dessins an-
nexés, le tout donné à titre d'exemple non limitatif, fera
bien comprendre comment l'invention peut être réalisée.
La figure 1 montre une vue en plan d'un dispositif se-
miconducteur conforme à l'invention.
La figure 2 montre une section transversale suivant le
plan II-II de la figure 1.
La figure 3 montre un schéma équivalent électrique
d'un dispositif selon les figures 1 et 2.
La figure 4 représente schématiquement les trajets de courant dans un transistor à effet de champ conforme à l'in- vention. La figure 5 montre un tel schéma de trajets de courant dans une autre forme de réalisation d'un transistor à effet
de champ conforme à l'invention.
Les figures 6 et 7 montrent le didpositif semiconduc-
teur selon la figure 2 pendant des étapes de leur réalisa-
tion. La figure 8 montre une vue en plan d'une autre forme
de réalisation du circuit selon la figure 3.
La figure 9 montre une section transversale de ce dis-
positif suivant le plan IX-IX de la figure 8.
La figure 10 montre un schéma équivalent électrique d'une partie d'un circuit de mémoire dans lequel est inséré un transistor à effet de champ conforme à l'invention, alors que la figure 11 montre une vue en plan d'une partie d'un tel circuit de mémoire et la figure 12 montre une section transversale suivant le
plan XII-XII de la figure 11.
Les figures sont représentées de façon schématique et non à échelle et pour la clarté du dessin, les dimensions
de la section transversale, notamment celles dans la direc-
tion de l'épaisseur, sont fortement exagérées. D'une façon
générale, les zones semiconductrices de même type de conduc-
tion sont hachurées dans la même direction et, dans les di-
vers exemples de réalisation, les pièces correspondantes
sont désignées par les mêmes chiffres de référence.
La figure 1 montre une vue en plan d'une porte logique du genre NAND, dont le schéma électrique est représenté sur la figure 3, alors que la figure 2 montre une section transversale suivant le plan II-Il de la figure 1. Dans cet exemple, le dispositif semiconducteur des figures 1 et 2 comporte un corps semiconducteur 1 en silicium présentant un substrat 2 de type p à orientation <100> et de résistivité de
8 à 12 ohms/centimètres.
A la surface 3 du substrat 2 sont réalisés plusieurs transistors à effet de champ Tl, T2, T3, T4. Ces transistors à effet de champ se trouvent à l'endroit des ouvertures 4 ménagées dans une couche 5 en matériau isolant, dans cet exemple en oxyde de silicium. Sur la couche isolante 5, dans les ouvertures 4 se trouve une région superficielle de type n. Dans les ouvertures 4, cette région superficielle est constituée d'une zone diffusée 6 et d'une couche épitaxiale monocristalline 7a, déposée sur la surface 3. A l'extérieur des ouvertures 4, la zone superficielle est constituée d'une
couche épitaxiale polycristalline 7b déposée sur l'oxyde.
Dans les ouvertures 4 se trouvent en outre des sillons
en V 8. Dans une ouverture 4, un tel sillon 8 divise la ré-
gion superficielle 6, 7a en une région de source 9 et une région de drain 10. Le sillon 8 s'étend à cet effet jusque
dans le substrat 2 tout en déterminant une région de canal 11.
La région de canal 11 est séparée d'une électrode porte 13
par une couche mince en oxyde de porte 12. La couche 12 sé-
pare également l'électrode porte 13 sur une partie des pa-
rois du sillon 8 de la région de source 9 et de la région
de drain 10.
b Les couches polycristallines 7 contiennent des zones
de connexion 14 et 15 pour les régions de source et de drain.
Ces zones de connexion 14, 15 sont reliées, par l'intermé-
diaire de trous de contact 16, dans une couche électro-iso-
lante 17 en oxyde de silicium, à une configuration conduc-
trice 18 qui contient par exemple du silicium polycristallin dopé. La configuration semiconductrice 18 assure le contact
à plusieurs endroits, par l'intermédiaire des trous de con-
tact 16 et une configuration de câblage constituéede la c=he épitaxiale polycristalline 7b séparée du substrat 2 par la
couche d'oxyde 5.
Afin de réduire l'influence mutuelle des divers tran-
sistors à effet de champ, le dispositif est en outre muni
de régions d'arrêt de canal 19.
Dans un tel transistor, la région de source 9, la ré-
gion de drain 10 et les zones de connexion correspondantes 7b font partie d'une même région superficielle 6, 7. Grâce à la disposition conforme à l'invention, une grande partie de cette région superficielle est séparée du substrat 2 par
la couche d'oxyde 5. La capacité parasite se produisant en-
tre le substrat 2 et les régions de source et de drain 9, respectivement est donc pratiquement déterminée par les
surfaces des jonctions pn 20, 21. Ces surfaces sont unique-
ment déterminées par les tolérances mutuelles des masques dé-
finissant l'ouverture 4 et le sillon 8 respectivement et
peuvent être ainsi nettement inférieures à celles des tran-
sistors à effet de champ connus.
De plus, du fait que les régions de source et de drain sont déterminées par les parties monocristallines 7a de la
couche épitaxiale dans l'ouverture 4, elles peuvent être réa-
lisées de façon auto-algn Les pates morr=staUJnes 7aqui se raccor-
&nt ancux parties polycrisallioes 7b ont psrtieN di systëme de cabJle conte-
entre auites les zones da aDonmd 14 et 15 des regis de source et de drain 9, 10. L'électrode porte 13 est réalisée dans une
étape de métallisation spéciale; cela implique que les to-
lérances ne doivent pas être observées entre l'électrode porte et les zones de connexion, ce qui permet de réduire
davantage les dimensions du transistor à effet de champ.
Ainsi et grâce au fait que le silicium polycristallin 7 fait simultanément office d'interconnexion, il est possible
d'atteindre une compacité très élevée dans ce circuit inté-
gré comportant des transistors à effet de champ conformes
à l'invention.
Pour le courant traversant un transistor à effet de damp I IDSS(1 VG pour constant V p S)n, pour v DS = constant expression dans laquelle: VGs représente la tension entre la porte et la région d'alimentation VDS la tension entre les régions de source et de drain, - Vp la tension de coupure, n =2 la tension de coupure, alors que IDSS L / ' expqession dans laquelle:, représente la mobilité des porteurs de charge W la largeur de canal
L la longueur de canal.
Dans l'exemple cité ci-dessus, le sillon présente une
section en V et la forme d'une pyramide inversée, voir égale-
ment la figure 4. De ce fait, la constante 1 n'est pas déterminée à priori par la largeur et la longueur du sillon,
du fait que la conduction de porteurs de charge peut s'effec-
tuer suivant les quatre faces latérales 22, 23, 24, 25 comme l'indiquent les flèches 26 sur la figure 4. Dans une autre forme du sillon,ccomme Ne ipréentée sur la figure 5 qui, vu dans la direction de circulation, présente également une section en forme de V, le courant circulant suivant les faces latérales 22, 23 est pratiquement négligeable et IDSS est à peu près entièrement déterminée par les deux faces latérales
24, 25 le long desquelles se déplacent les porteurs de char-
ge (flèche 26).
Le dispositif semiconducteur selon les figures 1,2, peut
être réalisé de la façon suivante (voir les figures 6 et 7).
On part d'un substrat de silicium de type p, à orienta-
tion <100>, d'une résistivité de 8 à 12 ohms/centimètres.Puis,
sur une surface 3 du substrat 2 est déposée une couche iso-
lante 5, par exemple par oxydation, jusqu'à formation d'une
couche en dioxyde de silicium d'environ 0,45 micromètre.
Afin de former des régions d'arrêt de canal entre les transistors à effet de champ à former, on effectue ensuite, sur toute la surface, une implantation d'ions de bore. La dose d'implantation est de 1,5.1013 idns/cm2 à une énergie
de 150 keV. Il en résulte une augmentation de la concentra-
tion d'accepteurs dans une région superficielle 27, située 2492i66
tout juste au-dessous de l'oxyde 5. Dans l'oxyde 5 est ensui-
te créée, par voie photolithographique, une ouverture 4 à
l'endroit du transistor à effet de champ à réaliser. On ob-
tient ainsi le dispositif selon la figure 6.
Ensuite, dans l'ouverture 4 sur la surface de silicium,
aussi bien que sur la couche d'oxyde 5 est déposée une cou-
che de silicium polycristallin d'une épaisseur d'environ 20 nanomètres sous une pression sous-atmosphérique de 0,5 torr et à une température de 6250C. Au cours d'un traitement thermique suivant, cette couche de silicium polycristallin
dans l'ouverture 4 passe, par recristallisation, en sili-
cium monocristallin, alors qu'à d'autres endroits, la cou-
che reste polycristalline. Le tout est décrit en détails dans la Demande de brevet français publiée sous le N0 2 440 OZ dont le contenu est inséré par référence dans la présente demande. La couche épitaxiale 7, qui est ensuite déposée à une
température d'environ 10500C, constitue une partie monocris-
talline 7a dans 'louverture 4 et une partie polycristalline 7 à l'extérieur de ladite ouverture. L'épaisseur de cette couche; qui est en moyenne de 0,5 m, peut varier entre 0,4 pm et 0,6 pm par exemple. Afin de former des régions de source et de drain, cette couche 7 est ensuite soumise à dopage par diffusion, par exemple à l'aide de phosphore; Cette diffusion est poursuivie, notamment dans l'ouverture 4, jusqu'à obtention d'une profondeur de 0,7 Fm. de sorte que
même dans le cas d'une épaisseur maximale de la couche épi-
taxiale de 0,6 "m, la profondeur de la jonction pn 20,21 entre le substrat 2 et respectivement la région de source 9 et la région de drain 10 est entièrement déterminée par l'opération de diffusion qui peut s'effectuer de façon très précise. Ainsi, cette profondeur et, de ce fait, la longueur
de canal du transistor à effet de champ à former, sont de-
venues indépendantes de l'épaisseur de la couche épitaxiale 7. Le silicium polycristallin 7b étant disposé de manière
2492Â66
à former une première couche de câblage (les pistes de câ-
blage 28 sur la figure 1), tout le dispositif est recouvert d'une couche 17 en oxyde de silicium d'une épaisseur de
O,4, me Dans cette couche 17 est ouverte par voie photoli-
thographique une fenêtre 29 (voir la figure 1) en vue de former le sillon 8. On obtient alors le dispositif selon la
figure 7.
Dans la fenêtre 29 est ensuite réalisé le sillon 8 par
décapage anisotrope jusqu'à une profondeur d'environ 0,8>um.
A cet effet, on utilise une solution d'hydroxyde de potas-
sium/d'isopropanol à une température d'environ 600C. Ce dé-
capage s'effectue dans le substrat 2 jusqu'à une profondeur rigoureusement déterminée à partir de la surface 3. Du fait que la diffusion par laquelle sont formées les régions de
source et de drain, 10, est effectuée sur tout le disposi-
tif semiconducteur également jusqu'à une profondeur pratique-
ment uniforme, la longueur de canal est constante sur tout le dispositif, de sorte qu'il est possible de réaliser des
transistors convenablement reproductibles. Le silicium po-
lycristallin mis à nu dans la fenêtre est également enlevé
par ce décapage, ce qui évite le risque d'éventuels courts-
circuits entre les régions de source et de drain.
Au cours d'une étape suivante, l'oxyde porte 12 est
formé par oxydation thermique dans l'ouverture 29. A l'en-
droit du substrat 2 o se trouve le canal proprement dit 11, cette oxydation est poursuivie jusqu'à obtention d'une
épaisseur d'environ 50-m. Cet oxyde 12 se forme simultané-
ment sur les parties 7a découvertes dans l'ouverture 29 du silicium monocristallin dans lesquelles sont formées les régions de source et de drain 9, 10 respectivement. Cette
croissance, qui s'effectue dans une atmosphère d'azote hu-
mide à une température d'environ 8500C, se déroule sur le silicium dopé 6, 7a notablement plus rapidement (4 à 5 fois)
que sur le substrat non dopé 2. Ainsi, à l'endroit o l'oxy-
de sert d'isolement entre l'électrode porte 13 et les ré-
gions de source et de drain 9, 10, il est notablement plus épais que l'oxyde de porte proprement dit 12a à l'endroit de la région de canal 11. Il en résulte une réduction de la capacité parasite entre les régions de source et de drain 9,
et l'électrode porte 13.
Pour obtenir un bon réglage de la valeur de seuil, la concentration en accepteurs dans la région de canal 11 peut
au besoin âtre augmentée par implantation d'ions, par exem-
ple à l'aide d'ions bore.
Après réalisation des trous de contact 16 dans l'oxyde
17, afin de connecter les zones de connexion 14, X et éven-
tuellement d'autres endroits de la première configuration de câblage 28, une couche en matériau semiconducteur est appliquée sur l'ensemble. Pour obtenir un bon recouvrement de pas, notamment dans les sillons 8, on choisit à cet effet du silicium polycristallin, qui se dépose sous une pression
basse et qui est ensuite dopé. Après formation de la confi-
guration de conducteurs 18 d'une façon connue, le dispositif
selon la figure 2 se trouve terminé.
Les figures 8 et 9 montrent respectivement une vue en
plan et en section transversale d'une autre réali-
sation du circuit selon la figure 3. Les transistors T1, T2,
T3 sont définis dans une seule ouverture 4 par la réalisa-
* tion de trois sillons 8. La région de source 9 du transistr T1 et la région de drain 10 du transistor T3 font partie, d'une façon analogue à celle de l'exemple de réalisation décrit ci-dessus, d'une même région superficielle 6, 7
avec les avantages v inhérents d'une capacité parasite bas-
se entre ladite région de source, la région de drain et le substrat. Du fait que la région de drain des transistors T1, T2 coïncide avec les régions de source des transistors T2, T3 respectivement, ces régions communes peuvent être choisies
très petites. On obtient ainsi une capacité très élevée.
Les chiffres de référence sur les figures 8 et 9 ont la même
signification que sur les figures 1 et 2.
La figure 10 montre schématiquement une partie d'une mémoire dynamique dans laquelle est utilisé un transi tor à effet de champ conforme à l'invention, présentant des lignes à mot W0, W1 et des lignes à bit Bo, B1... B4* Aux points
de croisement des lignes à mot et des lignes à bit se trou-
vent des cellules de mémoire présentant un seul transistor
par cellule. L' information de mémoire est sto-
ckée dans des réservoirs constitués par la capacité créée entre la zone de connexion de la région de drain du transistor et une face de référence sus-jacente
en matériau conducteur séparés par un diélectrique.
La figure 11 montre schématiquement une vue en plan
d'une telle cellule et la figure 12 une section transversa-
le suivant le plan XII-XII de là figure 11. La face de ré-
férence 30, qui est mise à la terre dans cet exemple, fait partie de la configuration de conducteurs 18, alors que le diélectrique du condensateur est constitué par la couche d'oxyde 17. Les lignes à mot W0, W1 font également partie de la configuration de conducteurs 18. Chaque ligne à mot
relie entre elles plusieurs électrodes porte 13 de transis-
tors faisant partie d'une cellule. Le nombre de cellules excitées par une ligne à mot détermine le nombre de bits par mot. La ligne à mot 31 sur la figure 9 fait également partie de la configuration de conducteurs 18, alors que les lignes à bit 32 sont formées par des pistes de câblage 28 en silicium polycristallin 7b connectées aux régions
de source 9 des transistors. Du reste, les chiffres de ré-
férence sur les figures 11 et 12 ont la même signification
que sur les figures précédentes.
Lors de la lecture, les transistors sont rendus con-
ducteurs par application d'une tension sur la ligne à mot
qui leur est reliée. Suivant la tension appliquée aux lignes.
à bit qui correspond à une configuration d'information dé-
terminée, les transistors sont chargés ou non. Lors de la lecture de l'information, les transistors sont également rendus conducteurs, de sorte que cette information peut être explorée par l'intermédiaire-des lignes à bit, au
besoin à l'aide d'amplificateurs de sortie.
Evidemment, l'invention n'est pas limitée aux exemples décrits ci-dessus. Il est évident que le spécialiste pourra en réaliser de nombreuses variations sans sortir du cadre
de l'invention. C'est ainsi que les sillons ne sont pas né- cessairement en forme de V; ils peuvent être en U par exem- ple.
L'électrode porte peut être en silicium polycristallin
dopé et non en aluminium. De plus, il est possible de réali-
ser plusieurs électrodes porte dans le sillon représenté sur la figure 5. Il est alors possible de réaliser une tétrode du genre MOST par exemple. De plus, plusieurs variantes du procédé sont possibles; c'est ainsi que les régions de source et de drain peuvent être obtenues, non seulement par
diffusion, mais également par une implantation d'ions appro-
priée. De plus, après réalisation de l'électrode porte 13 en silicium polycristallin pour obtenir un bon recouvrement de pas, le reste de la configuration de conducteurs 18 peut
être réalisé en un autre matériau, par exemple en aluminium.

Claims (15)

REVENDICATIONS
1.- Dispositif semiconducteur comportant au moins un transistor à effet de champ, dispositif semiconducteur qui comporte un corps semiconducteur (1) présentant un substrat (2) d'un premier type de conduction, dont une surface (3) est munie d'une région superficielle (6, 7a, 7b) d'un second type de conduction opposé au premier, située au moins à l'endroit d'une région de source (9) et d'une région de drain (10) du transistor à effet de champ, alors qu'entre une région de source et une région de drain se trouve au moins un sillon (8) s'étendant jusque dans le substrat (2), sillon qui détermine une région de canal (11) du transistor et qui est muni d'au moins une électrode-porte (13) séparée
par une couche isolante (12) de la région de canal (11), ca-
ractérisé en ce que la région superficielle (6, 7a, 7b) du second type de conduction est séparée du substrat (2), au
moins sur une partie de sa surface (3), par une couche iso-
lante (5) et qu'elle contient du matériau semiconducteur polycristallin.
2.- Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la partie de la région superficielle (6, 7a, 7b) du second type de conduction, séparée par une couche isolante (5) du substrat (2), constitue une zone de connexion (14, 15) pour une région de source (9) ou une
région de drain (10: d'un transistor à effet de champ.
3.- Dispositif semiconducteur selon l'une des revendi-
cations 1 et 2, caractérisé en ce que la zone de connexion fait partie d'une couche de câblage, qui est séparée du substrat (2) par une une couche isolante (5) et qui contient
du matériau semiconducteur polycristallin.
4.- Dispositif semiconducteur selon l'une des revendi-
cations 1 à 3, caractérisé en ce que le transistor à effet
de champ comporte un sillon (8) et en ce que la région su-
perficielle (6, 7a, 7b) du second type de conduction est séparée du substrat (2) tant à l'endroit de la région de source (9) qu'à celui de la région de drain (10), sur une
partie de sa surface (3) par une couche isolante (5) et con-
tient du matériau semiconducteur polycristallin.
5.- Dispositif semiconducteur selon l'une des revendi-
cations 1 à 3, caractérisé en ce qu'entre une première ré-
gion de source (9) et une région de drain (10) se trouvent plusieurs sillons (8) déterminant des régions de canal (11) de plusieurs transistors à effet de champ montés en série, la région superficielle du second type de conduction, qui contient du matériau semiconducteur polycristallin, étant séparée du substrat (2), à l'endroit de la première région de source (9) et de la région de drain (10) et sur une partie
de sa surface, par une couche isolante (5).
6.- Dispositif semiconducteur selon l'une des revendi-
cations 1 à 5, caractérisé en ce que, vu dans la direction de la région de source (9) vers la région de drain (10), le sillon (8) présente une section en forme de V.
7.- Dispositif semiconducteur selon l'une des revendi-
cations 1 à 6, caractérisé en ce que la couche en matériau semiconducteur polycristallin est recouverte d'une couche (17) en matériau isolant munie de trous de contact (16) pour
des connexions électriques.
8.- Dispositif semiconducteur selon l'une des revendi-
cations 1 à 7, caractérisé en ce que le corps semiconducteur
contient du silicium et en ce que la couche isolante (5) dé.
posée sur le substrat contient de l'oxyde de silicium.
9.- Procédé permettant de réaliser un dispositif semi-
conducteur selon l'une des revendications 1 à 8, caractérisé
en ce qu'on part d'un corps semiconducteur (1) présentant un substrat (2) semiconducteur monocristallin d'un premier type de conduction, dont une surface (3) est recouverte d'une couche de masquage en matériau isolant présentant au moins une ouverture (4), après quoi ladite surface (3) du corps semiconducteur est ensuite soumise à un traitement d'épitaxie à partir de la phase gazeuse, de façon à déposer une couche
-épitaxiale, dont une partie (7a) se forme de façon monocris-
talline dans les ouvertures (4) sur la surface semiconduc-
trice (3) et dont une autre partie (7b) se forme de façon polycristalline sur la couche de masquage, couche épitaxiale qui est dopée d'impuretés engendrant la formation d'un second type de conduction opposé au premier, en ce que l'on
réalise ensuite au moins un sillon (8) jusque dans le subs-
trat semiconducteur (2) au moins à l'endroit des ouvertures (4) de la couche de masquage, puis, en ce que les parois du sillon sont munies d'une couche d'un matériau isolant (12) sur laquelle est formée au moins une électrode-porte (1) alors que la couche de masquage subsiste comme couche de séparation entre le substrat et au moins des parties de la couche épitaxiale contenant des zones de connexion pour les
régions de source (9) et de drain (10).
10.- Procédé selon la revendication 9, caractérisé en ce qu'avant le traitement épitaxial, une couche amorphe ou polycristalline est déposée, à une température inférieure à celle à laquelle se dépose la couche épitaxiale, tant sur la couche de masquage que sur la surface semiconductrice (3) découverte dans les ouvertures (4) de la couche de masquage puis la partie de couche déposée dans les ouvertures sur le
corps semiconducteur découvert est portée à l'état monocris-
tallin par un traitement thermique avant le dépôt de la
couche épitaxiale.
11.- Procédé selon la revendication 10, caractérisé par l'utilisation d'une pression sous-atmosphérique de 0,01 à
torr(s) pour le dépôt de la couche amorphe oupcaycristal-
line.
12.- Procédé selon la revendication 10 ou 11, caracté-
risé en ce que sur un corps semiconducteur en silicium est formée une couche de masquage en dioxyde de silicium (5) et
une couche amorphe ou polycristalline en silicium est dépo-
sée à une température inférieure à 9000C.
13.- Procédé selon l'une des revendications 10 à 12,
caractérisé par le dépôt d'une couche amorphe ou polycristal-
line d'une épaisseur d'au moins 2 nm et d'au maximum 100 nm.
14.- Procédé selon l'une des revendications 9 à 13,
caractérisé en ce qu'au moins à l'endroit des ouvertures (4) de la couche de masquage, les impuretés provoquant le second type de conduction sont introduites par dopage jusqu'à une profondeur dépassant l'épaisseur maximale de la couche épitaxiale.
15.- Procédé selon l'une des revendications 9 à 14, ca-
ractérisé en ce que sur la couche du second type de conduc- tion est déposée une couche isolante (17), qui est munie de
trous de contact (16) pour les contacts de connexion desti-
nés au dispositif semiconducteur.
FR8119069A 1980-10-15 1981-10-09 Transistor a effet de champ et son procede de fabrication Expired FR2492166B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8005673A NL8005673A (nl) 1980-10-15 1980-10-15 Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.

Publications (2)

Publication Number Publication Date
FR2492166A1 true FR2492166A1 (fr) 1982-04-16
FR2492166B1 FR2492166B1 (fr) 1986-06-20

Family

ID=19836015

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8119069A Expired FR2492166B1 (fr) 1980-10-15 1981-10-09 Transistor a effet de champ et son procede de fabrication

Country Status (7)

Country Link
US (2) US4825267A (fr)
JP (1) JPS5795670A (fr)
CA (1) CA1171550A (fr)
DE (1) DE3140268A1 (fr)
FR (1) FR2492166B1 (fr)
GB (1) GB2085656B (fr)
NL (1) NL8005673A (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04368182A (ja) * 1991-06-17 1992-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.
US4546367A (en) * 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
DE3230945A1 (de) * 1982-08-20 1984-02-23 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines feldeffekttransistors
US5164325A (en) * 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
JPH01151268A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5198378A (en) * 1988-10-31 1993-03-30 Texas Instruments Incorporated Process of fabricating elevated source/drain transistor
JP2551203B2 (ja) * 1990-06-05 1996-11-06 三菱電機株式会社 半導体装置
US5366925A (en) * 1993-09-27 1994-11-22 United Microelectronics Corporation Local oxidation of silicon by using aluminum spiking technology
JPH0878533A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置及びその製造方法
JPH11204782A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
DE69934392T2 (de) * 1999-03-22 2007-09-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung einer mikrointegrierten Struktur mit vergrabener Verdrahtung, speziell eines Mikroaktuators für ein Festplattenlaufwerk
US6660598B2 (en) 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2140007A1 (fr) * 1971-05-28 1973-01-12 Fujitsu Ltd
FR2293796A1 (fr) * 1974-12-03 1976-07-02 Ibm Transistor a effet de champ a porte isolee a source et drain en relief et son procede de fabrication
US4003126A (en) * 1974-09-12 1977-01-18 Canadian Patents And Development Limited Method of making metal oxide semiconductor devices
FR2440075A1 (fr) * 1978-10-23 1980-05-23 Philips Nv Procede pour la realisation d'un dispositif semi-conducteur

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756495A (fr) * 1969-09-23 1971-03-23 Int Standard Electric Corp Element de commutation electronique
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
JPS5093779A (fr) * 1973-12-21 1975-07-26
JPS50134381A (fr) * 1974-04-10 1975-10-24
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element
DE2619713C2 (de) * 1976-05-04 1984-12-20 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher
JPS5310982A (en) * 1976-07-19 1978-01-31 Hitachi Ltd Production of mis semiconductor device
DE2642615C2 (de) * 1976-09-22 1986-04-24 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher
US4084175A (en) * 1976-09-30 1978-04-11 Research Corporation Double implanted planar mos device with v-groove and process of manufacture thereof
US4065783A (en) * 1976-10-18 1977-12-27 Paul Hsiung Ouyang Self-aligned double implanted short channel V-groove MOS device
DE2703871C2 (de) * 1977-01-31 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
US4398339A (en) * 1977-04-15 1983-08-16 Supertex, Inc. Fabrication method for high power MOS device
US4116720A (en) * 1977-12-27 1978-09-26 Burroughs Corporation Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance
US4152714A (en) * 1978-01-16 1979-05-01 Honeywell Inc. Semiconductor apparatus
US4353085A (en) * 1978-02-27 1982-10-05 Fujitsu Limited Integrated semiconductor device having insulated gate field effect transistors with a buried insulating film
JPS5537250U (fr) * 1978-08-31 1980-03-10
JPS5612803A (en) * 1979-07-06 1981-02-07 Hitachi Ltd Controller for electric vehicle driven by induction motor
US4272302A (en) * 1979-09-05 1981-06-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation
NL8006339A (nl) * 1979-11-21 1981-06-16 Hitachi Ltd Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
US4295924A (en) * 1979-12-17 1981-10-20 International Business Machines Corporation Method for providing self-aligned conductor in a V-groove device
US4335450A (en) * 1980-01-30 1982-06-15 International Business Machines Corporation Non-destructive read out field effect transistor memory cell system
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2140007A1 (fr) * 1971-05-28 1973-01-12 Fujitsu Ltd
US4003126A (en) * 1974-09-12 1977-01-18 Canadian Patents And Development Limited Method of making metal oxide semiconductor devices
FR2293796A1 (fr) * 1974-12-03 1976-07-02 Ibm Transistor a effet de champ a porte isolee a source et drain en relief et son procede de fabrication
FR2440075A1 (fr) * 1978-10-23 1980-05-23 Philips Nv Procede pour la realisation d'un dispositif semi-conducteur

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JAPANESE JOURNAL APPLIED PHYSICS, vol. 16, suppl. 16-1, 1977, pages 179-183, Tokyo (JP); *
NEUES AUS DER TECHNIK, no. 5, 1 octobre 1973, page 3, W}rzburg (DE); *
NEUES AUS DER TECHNIK, no. 5, 1 octobre 1973, page 4, W}rzburg (DE); *

Also Published As

Publication number Publication date
GB2085656A (en) 1982-04-28
DE3140268A1 (de) 1982-06-16
FR2492166B1 (fr) 1986-06-20
NL8005673A (nl) 1982-05-03
JPS5795670A (en) 1982-06-14
US4937202A (en) 1990-06-26
GB2085656B (en) 1985-05-01
US4825267A (en) 1989-04-25
CA1171550A (fr) 1984-07-24

Similar Documents

Publication Publication Date Title
EP0296997B1 (fr) Structure de transistors MOS de puissance
FR2492166A1 (fr) Transistor a effet de champ et son procede de fabrication
FR2533370A1 (fr) Procede de fabrication d&#39;un dispositif mos a contacts auto-alignes
FR2524711A1 (fr) Dispositif integre comprenant un thyristor ou un transistor bipolaire avec commande du blocage et du deblocage par transistors a effet de champ
FR2498812A1 (fr) Structure de transistors dans un circuit integre et son procede de fabrication
FR2738079A1 (fr) Dispositif a semiconducteurs, a tranchee, et procede de fabrication
FR2662851A1 (fr) Procede de fabrication d&#39;un condensateur du type a empilage pour dispositif de memoire.
EP0017697A1 (fr) Dispositif d&#39;interconnexions de circuits intégrés semi-conducteurs et son procédé de fabrication
FR2518316A1 (fr) Procede de realisation d&#39;une gorge ou fente etroite dans une region de substrat notamment une region de substrat semi-conductrice
FR2717950A1 (fr) Ligne de bit enterrée et cellule de porte cylindrique et procédé de fabrication de ces éléments.
FR2776837A1 (fr) Architecture de bus a transistor mosfet de puissance a couplage de champ, utilisant la technologie a tranchees
FR2647596A1 (fr) Transistor a effet de champ a grille isolee et procede de fabrication
FR2756102A1 (fr) Dispositif a semi-conducteur commande par une grille mos et procede pour sa fabrication
EP0022388B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ du type DMOS à fonctionnement vertical
FR2663466A1 (fr) Composant semiconducteur a jonction schottky pour amplification hyperfrequence et circuits logiques rapides, et procede de realisation d&#39;un tel composant.
FR2481518A1 (fr) Procede de realisation d&#39;un dispositif semiconducteur comportant des transistors a effet de champ complementaires
FR2689683A1 (fr) Dispositif semiconducteur à transistors complémentaires.
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR2591380A1 (fr) Procede de fabrication et structure de dispositifs de memoire a semiconducteurs.
FR2494483A1 (fr) Procede de realisation d&#39;une memoire semiconductrice dont chaque element comporte un condensateur et un transistor a effet de champ, et memoire ainsi realisee
FR2485261A1 (fr) Fabrication mos auto-alignee
FR2495380A1 (fr) Dispositif de memoire a semiconducteur
FR2483685A1 (fr) Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee
EP0002421A2 (fr) Procédé de neutralisation des charges positives contenues dans l&#39;isolant de porte d&#39;au moins un transistor à effet de champ à porte isolée
FR2620570A1 (fr) Procede de fabrication de dispositif semi-conducteur &#34; bicmos &#34;

Legal Events

Date Code Title Description
ST Notification of lapse