EP2513984A1 - Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements - Google Patents

Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Info

Publication number
EP2513984A1
EP2513984A1 EP10781917A EP10781917A EP2513984A1 EP 2513984 A1 EP2513984 A1 EP 2513984A1 EP 10781917 A EP10781917 A EP 10781917A EP 10781917 A EP10781917 A EP 10781917A EP 2513984 A1 EP2513984 A1 EP 2513984A1
Authority
EP
European Patent Office
Prior art keywords
semiconductor
sealing material
semiconductor device
layer
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP10781917A
Other languages
English (en)
French (fr)
Inventor
Alfred Lell
Michael Fehrer
Tilman Schlenker
Sönke TAUTZ
Uwe Strauss
Martin Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2513984A1 publication Critical patent/EP2513984A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • Opto-electronic semiconductor devices such as light-emitting diodes (LEDs), edge-emitting lasers, vertical-emitting lasers (VCSELs), laser arrays, photodiodes, solar cells, phototransistors, etc. are increasingly being used as LEDs, LEDs, edge-emitting lasers, vertical-emitting lasers (VCSELs), laser arrays, photodiodes, solar cells, phototransistors, etc. are increasingly being used as
  • AlGaAs can be used for emitting or detecting
  • Semiconductor based systems have advantages over competing approaches such as incandescent or halogen light sources advantages in terms of compactness and long life.
  • Atmosphere conditions are operated, tend to increased failure rates. Thus it could be proven by investigations that oxygen and / or moisture up
  • Atomic force microscopy as described in the publication TM Smeeton et al., "Atomic force microscopy of cleaved facets in III-V Nitride Laser Diodes grown on free-standing GaN substrates", Appl. Phys. Lett., Vol. 88, 041910 (2006), have demonstrated on degraded laser facets of Group III nitrides the formation of oxide layers whose thickness is different from that of the underlying composition
  • Metal particles are caused by the conductive adhesive.
  • Coating methods such as sputtering, sputtering or
  • CVD chemical vapor deposition
  • the deposited layers often have microcavities due to built-in residual gases, impurities or built-in vacancies. Owing to these porous structures of passivation or mirror layers, for example, oxygen and moisture can reach the critical semiconductor surface and to the top
  • AlGaAs, InGaAlP and AlInGaN are usually used.
  • this coating is carried out by sputtering, sputtering or chemical vapor deposition of the coating materials, such as in the publications T. Mukai et al. , "Current Status and future prospects of GaN-based LEDs and LDs", Phys. Stat. Sol (a), Vol. 201 (12), p. 2712-2716 (2004) and S. Ito et. al. , "AlGaln violet laser diodes grown on GaN substrates with low aspect ratio", Phys. Stat. Sol. (a), Vol. 200 (1), p. 131-134 (2003).
  • AlInGaN laser diodes are packaged in hermetically sealed TO-based housings such as the housing types T038, T056 and T090 under protective gas.
  • a disadvantage of this method is on the one hand, the high, associated with additional costs assembly costs and
  • optical components is connected.
  • At least one object of certain embodiments of the present invention is therefore to provide an optoelectronic device, in the above-mentioned disadvantages
  • a further object of certain embodiments is to specify a method for producing an optoelectronic component.
  • Optoelectronic component in particular at least one inorganic optoelectronically active semiconductor device with an active region, which is suitable to emit or receive light during operation.
  • Semiconductor device has at least one surface area on which by means of atomic layer deposition Sealing material is applied, which is the
  • electromagnetic radiation in an ultraviolet to infrared spectral range that is, for example, but not limited to, in a visible spectral range.
  • the inorganic optoelectronically active semiconductor component can emit light in operation and, in addition, a light-emitting diode (LED), an edge-emitting semiconductor laser, a vertically-emitting semiconductor laser
  • VCSEL VCSEL
  • a laser array or a plurality or combination thereof or be one of said components VCSEL
  • Optoelectronic active semiconductor device in operation received light and to a photodiode, a solar cell, a
  • the semiconductor device may be one or more functional semiconductor layer sequences of a binary, ternary or quaternary III-V compound semiconductor system selected from the
  • the semiconductor layer sequence can be at least one light-emitting or light
  • detecting active region such as a pn junction, a double heterostructure, a single quantum well structure
  • SQW structure SQW structure
  • MQW structure multiple quantum well structure
  • electrical contact layers such as metal layers.
  • the surface area to which the sealing material is applied in particular, for example, a
  • Semiconductor device or an exposed pn junction of an LED, a laser diode or a photodiode include, which are particularly sensitive to environmental influences and
  • the surface area is hermetically sealed and thereby sealed and
  • Moisture and / or oxygen can not penetrate the encapsulation arrangement.
  • Form semiconductor device that protects the semiconductor device from moisture and / or oxygen so that moisture and / or oxygen from the ambient atmosphere does not penetrate the surface area in the semiconductor device and the semiconductor device in its
  • the sealing material may also provide protection by an effective barrier against others
  • hermetically sealed sealing material applied by atomic layer deposition can be compared to other methods such as CVD, sputtering, or Vapor deposited layers at comparable thickness and materials have increased mechanical strength and thus, for example, increased protection against
  • ALD atomic layer deposition
  • the atomic layer deposition method enables
  • Starting compound may be on the at least one
  • Adsorb surface area In particular, it may be advantageous if the molecules of the first
  • the starting compound may be a second of the at least two
  • Starting compound can react with the first starting compound adsorbed on the surface region, whereby a submonolayer or at most a monolayer of the
  • Sealant can be formed. Thereafter, in turn, the first output connection is supplied, which is on the submonolayer or monolayer formed and
  • the reaction chamber can be flushed with a cleaning gas, in particular an inert gas such as argon, so that before each inlet of a starting compound advantageously no previous starting compound in the
  • An essential feature of the atomic layer deposition is thus the self-limiting nature of the partial reaction, which means that the starting compound of a partial reaction does not react with itself or ligands of itself, which is the
  • Output connections can be a cycle between some
  • each cycle can be generated about 0.1 to about 3 ⁇ ngström thick layer of the sealing material.
  • the sealing material can by means of
  • Atomic layer deposition having a thickness of greater than or equal to 1 nanometer, preferably greater than or equal to 5 nanometers and particularly preferably greater than or equal to 10 nanometers and less than or equal to 500 nm are applied.
  • the sealing material may have a thickness of less than or equal to 200 nanometers, preferably less than or equal to 100 nanometers, and particularly preferably less than or equal to 50 nanometers. That may mean that
  • Sealant material forms a layer of greater than or equal to 1 monolayer, preferably greater than or equal to 10 monolayers and less than or equal to 5,000 monolayers. Due to the high density and layer quality with which the sealing material is applied, such a thickness may be sufficient to provide effective protection against moisture and / or moisture
  • the sealing material applied as described above and covering the at least one surface area has the advantage that the layer thickness of the sealing layer produced in this way depends only on the number of reaction cycles, which ensures precise and simple control of the sealing layer
  • Reaction chamber be fed, so that the
  • the sealing material can be produced without defects on the at least one surface area in comparison with layers produced by other methods, such as sputtering, vapor deposition or CVD. This means, for example, that there are no so-called pin holes or microchannels in the sealing material through which
  • Moisture and / or oxygen and / or other atomic or molecular materials can migrate through the sealing material to at least one surface area.
  • the sealing material is preferably electrically insulating and optically transparent and may be, for example, an oxide, nitride or oxynitride, for example with one or more selected from aluminum, silicon, titanium, zirconium, tantalum and hafnium. In particular, that can
  • Sealant material one or more of the following
  • Materials include: A1 2 0 3 , Si0 2 , Si 3 N 4 , Ti0 2 , Zr0 2 , Ta 2 0 5 , Hf0 2 , Y 2 0 3rd As starting compounds own
  • organometallic compounds or hydrides of said materials for example, organometallic compounds or hydrides of said materials and, for example, ammonia, nitrous oxide or water as the starting compound for oxygen
  • the at least one surface region covered by the sealing material comprises one or more top, bottom and / or side surfaces of the semiconductor device.
  • the semiconductor component can have at least one electrical contact layer which is suitable for electrically connecting the semiconductor component.
  • the electrical contact layer may comprise or be, for example, one or more metal layers.
  • the at least one surface area can all be exposed
  • Sealant thereby cover all exposed surfaces of the semiconductor device to the contact layer or to a portion of the contact layer entirely. This can be a seal and encapsulation of the
  • exposed surfaces of the semiconductor device can be achieved, wherein the electrical contact layer after the Applying the sealing material still electrically
  • Contact with the environment in the form may have, for example, that atomic or molecular substances from the
  • a surface or a surface area covered by a non-hermetically sealed layer such as an oxygen and / or water-permeable plastic layer, may also be disclosed herein as being exposed.
  • a surface or a surface area is not exposed in the sense used here when the optoelectronic component has a carrier and the surface or the surface area serves for mounting the semiconductor component on a carrier and is thus designed as a mounting surface.
  • the semiconductor device with a
  • the carrier may include or may be a heat sink, a circuit board, a leadframe, a package body, or a combination thereof.
  • the semiconductor device may be mechanically mounted by means of the mounting surface on the carrier, for example by means of soldering, anodic bonding or gluing.
  • the semiconductor device via the mounting surface may also be electrically connected to the carrier, wherein the mounting surface then additionally as electrical
  • Contact layer may be formed. In a semiconductor device mounted on a carrier
  • the sealing material all exposed surfaces of the semiconductor device, in particular all surfaces except the mounting surface, so that the sealing material all
  • the semiconductor component is enclosed on all sides except for the mounting surface of the sealing material, so that an effective encapsulation of the
  • the semiconductor component can additionally be connected to the carrier via an electrical contact element.
  • the semiconductor device on one of the semiconductor component can additionally be connected to the carrier via an electrical contact element.
  • Contact element may be, for example, a bonding wire or a metal layer.
  • the electrical contact element can further with particular advantage together with the
  • sealing material may cover at least a portion of a surface of the carrier.
  • the sealing material may be contiguous from the
  • the sealing material can also cover the mounting area between the semiconductor device and the carrier.
  • the carrier can have an electrical connection region with which the optoelectronic component
  • control circuit For example, to a control circuit or a
  • the housing material may, for example, a plastic and in particular a
  • the sealing material seals the at least one surface area of the
  • Hermetically sealed semiconductor device it is advantageously possible that the housing material itself is not hermetically sealed and solely for other aspects such as optical properties and / or mechanical
  • the carrier may be at least partially formed with the housing material.
  • the optoelectronic component can have a plurality of inorganic optoelectronically active ones
  • the sealing material may in each case be disposed on at least one surface region of each of the plurality of semiconductor components and / or the electronic component
  • the plurality of semiconductor components and / or the further electronic components on the carrier can be covered with a coherent, closed layer of the sealing material and thus encapsulated.
  • the sealing material can be covered with a coherent, closed layer of the sealing material and thus encapsulated.
  • the semiconductor component can furthermore have at least one micro-opening in the at least one surface area.
  • a micro-opening may be formed, for example, by a so-called pin-hole, a microchannel, a pore or an offset, such as a screw dislocation, in the crystal structure adjacent to the surface area.
  • Such micro-openings or narrow holes may be due to various causes in the production of the
  • Semiconductor device arise and are therefore technically often unavoidable, such as by non-perfect lattice matching between epitaxially deposited layers and a
  • microchannels for example, be crossed by microchannels.
  • micro-openings in the semiconductor device contribute
  • Micro-openings can seal these and thus atomic or molecular migration within the micro-openings
  • Recesses is possible, especially in channels or pores, which have a ratio of opening size to depth of up to 1: 100 and in which even at the lowest point of the channel or pore, a layer with a thickness comparable to that at the surface in the opening
  • the surface area with the at least one micro-opening may be part of a surface of a substrate or an epitaxially grown layer.
  • the semiconductor layer sequence can be a
  • the surface area with the at least one micro-opening can be part of a surface of the
  • Passivation layers often have a high porosity and often also microchannels, which is the case, for example, with the coating method used to apply the
  • Passivation layer itself may be, for example, if the average free path of the particles to be coated in the coating process is too low to produce a perfect packing density.
  • residual gases such as For example, oxygen in the coating chamber may lead to the deposition of porous structures in the passivation layer. Holes or micro-openings in a passivation layer on side surfaces and / or on a light outcoupling surface or a laser facet of the semiconductor component may harbor a high risk of failure due to the risk of migration of metal, since the associated field overshoot can lead to destruction of the semiconductor component during operation.
  • by such cavities formed by the micro-openings moisture, oxygen and other harmful gases to the surface of the
  • Get semiconductor device and, for example, to a degradation of the device voltage or the optical
  • the sealing material on the passivation layer can avoid such risks.
  • a growth protection layer can be used, for example, for
  • the production of narrow laser bars with optimal depth can be achieved in that the
  • epitaxial growth is carried out only to a defined layer and after applying a structured growth protective layer with a suitable for the web
  • Opening is further grown within the opening. If the growth protection layer has micro-openings, these can lead to uncontrolled crystal growth, in the case of what are known as parasitic crystals, which can result in poor formability, leakage currents and component failure. Due to the sealing material on the Growth protection layer can be avoided such a risk.
  • the surface area may continue to be at least partially shaded. That may mean that
  • Surface area is geometrically shaped such that it is at least partially not directly accessible for directional application methods commonly used in the art, such as vapor deposition or sputtering. Therefore, in such methods geometrically shadowed areas either not coated or much thinner.
  • the surface area may for example be part of a
  • Extension level of the surface has, about one
  • Mushroom structure or a wedge structure standing on top Furthermore, a shaded area also by
  • Cavities or columns may be formed. Through the top
  • the sealing material can be applied homogeneously and with uniform thickness on such shaded surface areas, as with this method, regardless of the geometry of the surface area of the structures to be coated or to be coated
  • Sealant is possible, especially in narrow columns and cavities. These advantages may arise in the application of the sealing material in the chip process, in the wafer assembly of fully processed semiconductor devices, in isolated semiconductor devices and mounted semiconductor devices.
  • a semiconductor wafer can be provided, on which a semiconductor layer sequence is epitaxially deposited with the active region.
  • Semiconductor layer sequence can also be provided with electrical contact layers. Furthermore, the electrical contact layers can also be provided with electrical contact layers. Furthermore, the electrical contact layers are also be provided with electrical contact layers. Furthermore, the electrical contact layers are also be provided with electrical contact layers. Furthermore, the electrical contact layers are also be provided with electrical contact layers. Furthermore, the electrical contact layers are also be provided with electrical contact layers. Furthermore, the electrical contact layers are also be provided with electrical contact layers.
  • Semiconductor layer sequence are patterned by etching in individual areas, which after separating and detaching from the semiconductor layer composite thus formed the
  • Semiconductor devices is also referred to as wafer composite.
  • the semiconductor layer composite is first separated into individual semiconductor components, on which then the sealing material by means of
  • Atomic layer deposition is applied.
  • the semiconductor layer composite may be, for example, a previously described wafer composite. After the growth of the semiconductor layer sequence and / or after an etching step, surface regions in the wafer composite can be formed
  • Sealing material can be protected and sealed. Before separating the wafer composite, it is thus possible to produce already sensitive surfaces and surface areas of optoelectronically active semiconductor components, such as
  • LEDs, laser diodes or photodiodes are protected by the application of the sealing material. After application of the sealing material can be so already sealed on the critical surfaces
  • Semiconductor devices are obtained by the separation, for example by sawing, by breaking or by etching.
  • the wafer composite can be applied to a carrier composite prior to singulation, for example
  • Heat sinks for the later semiconductor devices or other, previously mentioned carrier comprises. After that, in the
  • Form semiconductor devices can be measured and tested targeted. Thereafter, the entire system can be separated, thereby already mounted on carriers
  • Semiconductor devices can be obtained with applied sealing material.
  • a so-called batch process as part of the production of a
  • Optoelectronic component it is possible to produce a variety of optoelectronic components particularly cost, since the handling of the individual
  • the semiconductor layer composite may also be, for example, a so-called bar composite of
  • Laser diodes act. In this case, one in the wafer composite
  • dry-etched laser facets it may also be possible to coat the laser facets already in the wafer composite with the sealing material as described above.
  • the carrier may comprise or be a heat sink, a housing component, a lead frame or a combination thereof. It may be particularly advantageous if the semiconductor component is also electrically connected to the carrier, for example by means of an electrical contact layer forming the mounting surface and / or by means of an electrical contact element, for example a metal layer or a bonding wire, as above
  • all exposed surfaces of the semiconductor component may be covered with the sealing material together with at least part of the surface of the carrier and, if appropriate, the electrical contact element, in order to form an effective encapsulation and
  • Sealing step all critical interfaces and surfaces of the semiconductor device, for example a facet, Side edges and / or exposed chip surfaces,
  • Sealant must be re-exposed as by etching, since the electrical contact has already been made.
  • the inorganic optoelectronic active semiconductor devices described here can by means of
  • Atomic layer deposition applied sealing material to be made resistant to environmental influences and so
  • Embodiments of the optoelectronic component and the method for producing the optoelectronic component may be possible to dispense due to the deposited by atomic layer deposition sealing material commonly used in the art, filled with protective gas housing and thus on the one hand a significant
  • Protective gas capping allow a high degree of flexibility based on the particular application.
  • optoelectronic components with extremely compact, flat design can be made possible, which may be suitable, for example, in mobile telephones as projection lasers or for
  • Figures 1A to 1D is a schematic representation of a
  • FIGS. 2A to 3 are schematic representations of
  • FIGS. 4 to 5B are schematic representations of
  • FIGS 6 to 8 are schematic representations of
  • FIG. 9 to 13 are schematic representations of
  • FIGS. 1A to 1D show, according to one exemplary embodiment, a method for producing an optoelectronic
  • Device 100 with a semiconductor device 10 shown.
  • a so-called semiconductor layer composite 90 is provided in the form of a so-called wafer composite.
  • Semiconductor layer composite 90 has a semiconductor wafer 91 on which a semiconductor layer sequence 2 having an active region 3 is deposited. On the
  • Semiconductor layer sequence 2 is an electrical
  • Contact layer 4 made of a metal, a metal
  • the electrical contact layer 4 is in
  • LEDs light emitting diodes
  • Semiconductor layer composite 90 for example, a
  • VCSELs laser diodes
  • laser diode arrays photodiodes or solar cells.
  • the semiconductor layer sequence 10 has in the shown
  • a III-V compound semiconductor material has at least one element of the third main group such as B, Al, Ga, In, and a fifth main group element such as
  • Term III-V compound semiconductor material is the group of binary, ternary or quaternary compounds which
  • an II-VI compound semiconductor material has at least one element of the second main group, such as Be, Mg, Ca, Sr, and a member of the sixth main group, such as
  • an II-VI compound semiconductor material comprises a binary, ternary or A quaternary compound comprising at least one element from the second main group and at least one element from the sixth main group.
  • a binary, ternary or quaternary compound may also contain, for example, one or more dopants and additional constituents
  • the II-VI compound semiconductor materials include: ZnO, ZnMgO, CdS, ZnCdS, MgBeO.
  • the semiconductor wafer 91 comprises, for example, sapphire or a semiconductor material, for example, one mentioned above
  • the semiconductor wafer 91 may include or be GaAs, GaP, GaN or InP, or alternatively Sic, Si or Ge.
  • Semiconductor wafer 91 may also be a carrier substrate instead of a growth substrate for the semiconductor layer sequence 2, to which the semiconductor layer sequence 2 grown on a previously provided growth substrate has been transferred.
  • Such method steps are known for example in the context of the production of so-called thin-film semiconductor devices and are not further elaborated here.
  • the semiconductor layer sequence 2 can, for example, a conventional pn junction, as active region 3
  • the semiconductor layer sequence 2 may comprise, in addition to the active region 3, further functional layers and functional regions, for example p-doped or n-doped ones
  • Charge carrier transport layers undoped or p- or n- doped confinement, cladding or waveguide layers, barrier layers, planarization layers, buffer layers, protective layers and / or electrodes and combinations thereof.
  • Such structures relating to the active region 3 or the further functional layers and regions are known to the person skilled in the art, in particular with regard to structure, function and structure, and are therefore not explained in greater detail here.
  • the semiconductor layer composite 90 has trenches 92 which subdivide the semiconductor layer sequence 2 into individual regions which form the semiconductor components 10 after singulation along the indicated separation lines.
  • a structured executed mask 5 is applied, which serves the structuring of a subsequently applied sealing material 6.
  • the mask 5 comprises, for example, a metal, a dielectric, a photoresist or a combination thereof.
  • the semiconductor layer sequence 2 has surface regions 7 which form the upper side of the semiconductor layer sequence 2
  • Side surfaces of the semiconductor layer sequence 2 include.
  • a sealing material 6 applied.
  • Silicon oxide or silicon nitride or another material mentioned in the general part is Silicon oxide or silicon nitride or another material mentioned in the general part.
  • Sealing material 6 is applied with a thickness of less than or equal to 500 nm and preferably with a thickness of between 10 nm and 100 nm.
  • Semiconductor device 10 is executed, it can by
  • the semiconductor layer composite 90 in the trenches 92 is separated along the parting lines 93 by means of sawing, breaking, scribing and / or etching in semiconductor devices 10, one of which is shown in FIG.
  • the mask 5 can be contacted.
  • the mask 5 can also be removed before the separation.
  • Optoelectronic component 100 according to FIG. 1D thus has a semiconductor component 10 with an active region 3, which is suitable for emitting light during operation.
  • At least one surface area 7 is a
  • Semiconductor layer composite 90 instead of a Waferverbunds also form a bar composite of laser diodes, in which
  • FIGS. 2A to 2C show an exemplary embodiment of method steps for a method for producing an optoelectronic component 200, in which the singulation of the semiconductor layer composite 90 into semiconductor components 10 is performed after the method step shown in FIG. 1A.
  • the mask 5 can also be applied only on the isolated semiconductor component 10.
  • a sealing material 6 is deposited on all surface regions 7 of the semiconductor component 10 by means of atomic layer deposition.
  • the mask is removed by means of the lift-off technique described above and the electrical contact layer is exposed in the contact opening 8 (FIG. 2C).
  • the optoelectronic component 200 produced in this way has a semiconductor component 10 in which the with the
  • the semiconductor device 10 is thus hermetically sealed on all sides and protected against scratching and harmful environmental influences and on in the
  • Contact opening 8 exposed electrical contact layer electrically contactable.
  • the sealing material 6 may have further contact openings for exposing further electrical contact layers, but this is not shown for the sake of clarity.
  • FIG. 3 shows a method step for a
  • Semiconductor devices 10 includes. Of the
  • Semiconductor layer composite 90 and the carrier assembly 94 are connected to each other, for example by means of soldering, gluing or anodic bonding and mounted on each other.
  • one or more already isolated semiconductor components 10 may also be mounted on a carrier or a carrier assembly.
  • the semiconductor layer composite 90 with the carrier assembly 94 or one or more semiconductor devices 10 on a carrier or carrier composite can then be as in the previous
  • Embodiments further processed.
  • Figure 4 is an embodiment of a
  • Semiconductor device 10 by means of a mounting surface 9 on a support 11, for example, a heat sink, a
  • Lead frame and / or a printed circuit board is mounted. Covered with the sealing material 6 surface area 7 comprises all but the contact opening 8 exposed
  • sealing material 6 can also be applied to all exposed surface regions 7, including the electrical
  • FIGS. 5A and 5B show further exemplary embodiments of optoelectronic components 400, 500 in which at least one surface region 7 is used
  • Sealing material 6 covered surface areas 7, which are shaded. That means the
  • Surface areas 7 by means of directed application methods such as vapor deposition or sputtering are not or at least not evenly covered with the sealing material 6.
  • the shaded regions of the surface regions 7 are formed according to the embodiments shown by geometric shapes in the form of a reverse wedge structure (Figure 5A) and in the form of mushroom-like structures (Figure 5B) of the semiconductor devices 10 and their semiconductor layer sequences 2.
  • the geometric shapes shown are purely exemplary.
  • semiconductor devices 10 can be used, the very is arranged close to each other on a support and / or have, for example, narrow channels and / or openings and / or tapered towards the mounting surface structures.
  • Screw dislocations may be present.
  • Semiconductor layer sequence 10 due to non-perfect lattice matching between the semiconductor layer sequence 2 and the substrate 1 and / or between different layers of the semiconductor layer sequence 2 form.
  • the substrate 1 may also have micro-openings 12 due to the production.
  • the optoelectronic components of the embodiments shown above and below can have such micro-openings.
  • micro-openings 12 may be dopants and / or metal and / or moisture and / or oxygen
  • the sealing of the micro-openings 12 can take place, for example, in that the Semiconductor layer sequence 2 is sealed immediately after the epitaxial growth by means of the sealing material 6 or in a later process step according to the previous embodiments.
  • the semiconductor device 10 may have on one surface a passivation layer 13 applied, for example, by a conventional deposition method such as sputtering, vapor deposition or CVD.
  • a passivation layer 13 may have micro-openings 12, such as micro-channels and / or so-called pin-holes, due to increased porosity and / or imperfection
  • Atomic layer deposition can be sealed.
  • Semiconductor device 10 '' ' which has a known to those skilled web waveguide structure.
  • Steg waveguide structure is produced by epitaxial overgrowth insj ⁇ tierender shape by applying to a part of the semiconductor layer sequence 2, a growth protection layer 14 having an opening in the region in which the ridge waveguide structure is to be formed.
  • Micro-openings 12 on the surface area 7 grow 12 parasitic crystals in the area of the micro-openings, which have poor formability, leakage currents and / or even may result in a component failure.
  • FIG. 9 shows an optoelectronic component 600 with a semiconductor component 10 according to another
  • the optoelectronic component 600 has a carrier 11 which serves as a heat sink for a device mounted thereon
  • Semiconductor device 10 is formed and the electrical connection layers 15, 16 for electrically contacting the semiconductor device 10 has.
  • the semiconductor device 10 is provided with a mounting surface 9 on the electrical
  • Terminal layer 15 is mounted, wherein the mounting surface 9 is also an electrical contact layer (not shown) for
  • the semiconductor device 10 On the opposite side of the mounting surface, the semiconductor device 10 by means of an electrically conductive layer formed as electrical
  • an electrical insulation layer 18 is arranged in regions between the electrical contact element 21 and the semiconductor component 10 in order to connect the electrical contact element 21, for example, to the
  • the semiconductor device 10 is mounted on surface regions 7 comprising all exposed surfaces of the semiconductor device 10 and the electrical contact member 21 with the deposited by atomic layer deposition Sealing material 6 covered and hermetically sealed
  • layer-shaped electrical contact element 21 since the typically used electrical connections between a semiconductor chip and the electrical leads in the form of bonding wires in the omission of a known housing would contribute significantly to the height. Compared to an electric contact element 21 designed as a bonding wire, the risk of damage to the optoelectronic component 600 continues to occur, for example
  • FIG. 10 shows an optoelectronic component 700 with a semiconductor component 10 according to another
  • the optoelectronic component 700 has a transparent housing material 20, which is the
  • the housing material 20 comprises a plastic which is not hermetic.
  • Embodiment very complex because all interfaces with the environment must meet the highest requirements in terms of tightness, which can only be realized with relatively complex procedures and materials.
  • the housing itself could in many cases be made much easier, in particular to other requirements such as
  • FIG. 11 shows an optoelectronic component 800 according to a further exemplary embodiment, which is designed as a Heat sink, lead frame, board or use trained carrier 11 has a plurality of semiconductor devices 10.
  • the semiconductor devices 10 are formed in the embodiment shown as LEDs, so that the
  • optoelectronic component 800 is a light-emitting
  • the semiconductor devices 10 are coextensively covered with the sealing material 6 together with the carrier 11 on each exposed surface, as indicated schematically in FIG.
  • the atomic layer deposition allows the application of a cost-effective, large-area, optically transparent and hermetically sealed seal or
  • Encapsulation may also be narrow
  • the sealing material 6 may advantageously have an optically transparent material which does not influence the optical functionality of the semiconductor components 10.
  • the semiconductor devices 10 may also be at least partially or all configured as laser diodes and / or photodiodes. Furthermore, it is also possible that the application of the sealing material by means of
  • FIG. 12 shows an optoelectronic component 900 according to a further exemplary embodiment, which is mounted on a carrier 11, which serves as an electrical connection plate and
  • Semiconductor devices 10 which are arranged on different surfaces of the carrier 11.
  • Exemplary embodiment formed purely by way of example as a red and as a green laser diode. For the sake of clarity, electrical contact layers and connection layers are not shown.
  • the semiconductor devices 10 and the carrier 11 are contiguous with the except for an electrical connection region 22 on all exposed surfaces
  • Sealing material 6 covered, as indicated schematically in Figure 12. This is a common and simultaneous encapsulation of differently executed
  • Semiconductor devices 10 also, for example, as LEDs or as a combination of a photodiode and a light
  • Transmitter-receiver combination be executed.
  • the semiconductor devices 10 may be implemented in a receiver-receiver combination as two photodiodes. Furthermore, more than the two shown
  • Components are arranged on the carrier 11 on one or both sides and encapsulated together with the sealing material 6.
  • Semiconductor devices 10 can be densely packed geometrically and encapsulated together without further space requirements.
  • FIG. 13 shows an optoelectronic component 1000 according to a further exemplary embodiment, which is referred to as
  • the optoelectronic component 1000 has a plurality of semiconductor components 10, which are formed as solar cells and which are arranged together on a carrier 11 and electrically together
  • the semiconductor devices 10 are interconnected.
  • the semiconductor devices 10 are hermetically sealed together with the sealing material 6 and thus protected from scratching and environmental influences such as hail, dust, moisture and oxygen.
  • the sealing material 6 applied over the large area and coherently over the semiconductor components 10 designed as solar cells provides effective protection against environmental influences in the form of a transparent weatherproof encapsulation and, for example, also prevents electrical contact layers or connecting layers from corroding by moisture.

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

Es wird ein optoelektronisches Bauelement angegeben, das zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement (10) mit einem aktiven Bereich (3), der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen, und auf zumindest einem Oberflächenbereich (7) ein mittels Atomlagenabscheidung aufgebrachtes Versiegelungsmaterial (6), das den Oberflächenbereich (7) hermetisch dicht bedeckt, aufweist. Weiterhin wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben.

Description

Beschreibung
Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
Es werden ein optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
angegeben .
Optoelektronische Halbleiterbauelemente wie lichtemittierende Dioden (LEDs) , kantenemittierende Laser, vertikalemittierende Laser (VCSELs) , Laser-Arrays , Photodioden, Solarzellen, Phototransistoren etc. werden in zunehmendem Maße als
Schlüsselkomponenten in der Beleuchtungstechnik, Projektion, Datenspeicherung, Drucktechnik, Energiegewinnung und vielen anderen Anwendungen eingesetzt.
Basierend auf den Materialsystemen AlInGaN, InGaAlP und
AlGaAs kann für emittierende oder detektierende
Halbleiterbauelemente der gesamte Spektralbereich vom
Ultravioletten bis ins Infrarote abgedeckt werden.
Insbesondere Lichtquellen, die auf den genannten
Halbleitersystemen basieren, weisen gegenüber konkurrierenden Lösungsansätzen wie etwa Glühlampen oder Halogenlichtquellen Vorteile hinsichtlich ihrer Kompaktheit und hohen Lebensdauer auf .
Innovative technologische Entwicklungen wie beispielsweise die Integration von LED- oder Laser-Projektionseinheiten in einem Mobiltelefon oder in die Hinterleuchtung von
Projektionsbildschirmen erfordern dabei immer kompaktere und insbesondere flachere Bauformen, die zudem kostengünstig herstellbar sein sollen. Heutige Technologien stoßen hierbei an ihre Grenzen, da die vom Markt geforderten ultrakompakten, langlebigen und dabei kostengünstig herzustellenden
Halbleiterlichtquellen oder -empfänger mit heute üblichen Technologien nicht hinreichend zu realisieren sind.
Halbleiterbauelemente, die ungeschützt unter
Atmosphärenbedingungen betrieben werden, neigen zu erhöhten Ausfallraten. So konnte durch Untersuchungen nachgewiesen werden, dass Sauerstoff und/oder Feuchtigkeit auf
Halbleiteroberflächen zur Degradation der entsprechenden Bauteile führt.
Wie in der Veröffentlichung M. Okayasu et al . , „Facet
oxidation of InGaAs/GaAs strained quantum-well lasers", J. Appl. Phys., Vol. 69, p. 8346 (1991) beispielsweise
beschrieben ist, führen bei kantenemittierenden GaAs-Lasern die lichtinduzierte Oxidation der Laserfacette zu
Absorptionsverlusten und damit zur thermischen Erwärmung, die schließlich bis zur thermischen Zerstörung der Laserfacette ("catastrophic optical damage") und damit zum Bauteilausfall führen kann.
Bei AlInGaN-Lasern mit einem Emissionsbereich nahe einer Wellenlänge von 400 nm wurde beim Betrieb in Feuchtigkeit eine verstärkte Degradation der Bauteile beobachtet, wie in den Veröffentlichungen V. Kümmler et al . , „Gradual facet degradation of (Al,In)GaN quantum well lasers", Appl. Phys. Lett., Vol. 84(16), p. 2989 (2004) und T. Schödl et al . , „Facet degradation of (AI,In)GaN heterostructure laser diodes", Phys. Stat. Sol. (a) , Vol. 201(12), p. 2635-2638 (2004) beschrieben ist. Untersuchungen mittels Rasterkraftmikroskop („atomic force microscopy") , wie in der Veröffentlichung T. M. Smeeton et al . , „Atomic force microscopy of cleaved facets in III-V- Nitride Laser Diodes grown on free-standing GaN Substrates", Appl. Phys. Lett., Vol. 88, 041910 (2006) beschrieben ist, haben an degradierten Laserfacetten der Gruppe-III-Nitride die Bildung von Oxidschichten nachgewiesen, deren Dicke von der jeweiligen Zusammensetzung der darunterliegenden
Halbleiterschicht abhängt.
Um bei LEDs der Materialsysteme AlGaAs, InGaAlP und AlInGaN die störenden Umwelteinflüsse zu verringern, werden diese in der Regel mittels Leitklebern auf Leiterrahmen geklebt und mit einem Silikon- oder Epoxydharz vergossen, wobei jedoch verschiedene Probleme zu Ausfällen führen können. So besteht beispielsweise die Gefahr, dass an Chip- oder Mesakanten, insbesondere im Bereich des pn-Übergangs , Leckstrompfade entstehen, die zu Alterungseffekten oder Ausfällen durch elektrostatische Entladungen, also so genannten ESD-Ausfallen (ESD: „electrostatic discharge") , führen können. Derartige Schäden können beispielsweise durch Migration von
Metallpartikeln aus dem Leitkleber hervorgerufen werden.
Um diesem Problem bei LEDs zu begegnen, werden häufig die kritischen Seitenflächen der aktiven Zone in so genannter Mesatechnologie geätzt und mittels dielektrischer
Passivierungsschichten geschützt. Dabei kommen
Beschichtungsverfahren wie Bedampfung, Sputtern oder
chemische Abscheidung aus der Gasphase („chemical vapor deposition", CVD) zum Einsatz.
Durch obige üblicherweise verwendete Verfahren abgeschiedene Schichten haben aber beispielsweise den Nachteil, dass es damit nur unzureichend gelingt, steile und teilweise
unregelmäßig geformte Flanken von allen Seiten gleichmäßig zu überformen. Zudem weisen die abgeschiedenen Schichten infolge von eingebauten Restgasen, Verunreinigungen oder eingebauten Leerstellen häufig Mikrokavitäten auf. Aufgrund dieser porösen Strukturen von Passivierungs- oder Spiegelschichten können beispielsweise Sauerstoff und Feuchtigkeit an die kritische Halbleiteroberfläche gelangen und zu oben
beschriebenen Bauteilausfällen führen
Auch bei Halbleiterlasern der gängigen Materialsysteme
AlGaAs, InGaAlP und AlInGaN werden in der Regel
Entspiegelungsschichten, Passivierungsschichten oder
dielektrische hochreflektierende Schichten auf die
empfindlichen Laserfacetten aufgebracht. Im Allgemeinen erfolgt diese Beschichtung durch Bedampfung, Sputtern oder chemische Gasphasenabscheidung der Beschichtungsmaterialien, wie etwa in den Veröffentlichungen T. Mukai et al . , "Current Status and future prospects of GaN-based LEDs and LDs", Phys . Stat. Sol (a), Vol. 201(12), p. 2712-2716 (2004) und S. Ito et. al . , "AlGalnN violet laser diodes grown on GaN Substrates with low aspect ratio", Phys. Stat. Sol. (a) , Vol. 200(1), p. 131-134 (2003) beschrieben ist.
Um Ausfälle durch Feuchtigkeit oder Sauerstoff bei
Laserdioden zu vermeiden, werden beispielsweise AlInGaN- Laserdioden in hermetisch dichte TO-basierte Gehäuse wie etwa in die Gehäusetypen T038, T056 und T090 unter Schutzgas eingepackt. Nachteilig an diesem Verfahren ist einerseits der hohe, mit Mehrkosten verbundene Montageaufwand und
andererseits das Risiko, dass durch Undichtigkeiten des
Gehäuses und/oder Restfeuchte im Gehäuse ein Schaden und damit ein Ausfall der Laserdiode nicht verhindert werden kann .
Eine solche kostenintensive und häufig unzureichende
Maßnahme, Laserdioden in ein hermetisch dichtes Gehäuse zu verpacken, um damit die Bauteilstabilität zu erhöhen, weist als zusätzlichen erheblichen Nachteil auf, dass damit eine begrenzte Kompaktheit hinsichtlich Bauformgröße und eine geringe Flexibilität hinsichtlich Integration anderer
optischer Komponenten verbunden ist.
Zumindest eine Aufgabe von bestimmten Ausführungsformen der vorliegenden Erfindung ist es daher, ein optoelektronisches Bauelement anzugeben, bei dem oben genannte Nachteile
vermieden werden können. Eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines optoelektronischen Bauelements anzugeben .
Diese Aufgaben werden durch einen Gegenstand und ein
Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Gegenstands und des Verfahrens sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der
nachfolgenden Beschreibung und den Zeichnungen hervor.
Gemäß zumindest einer Ausführungsform weist ein
optoelektronisches Bauelement insbesondere zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement mit einem aktiven Bereich auf, der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen. Das
Halbleiterbauelement weist zumindest einen Oberflächenbereich auf, auf dem mittels Atomlagenabscheidung ein Versiegelungsmaterial aufgebracht ist, das den
Oberflächenbereich hermetisch dicht bedeckt.
Hier und im Folgenden bedeutet Licht insbesondere
elektromagnetische Strahlung in einem ultravioletten bis infraroten Spektralbereich, also beispielsweise, aber nicht ausschließlich, in einem sichtbaren Spektralbereich.
Das anorganische optoelektronisch aktive Halbleiterbauelement kann insbesondere im Betrieb Licht abstrahlen und dazu eine lichtemittierende Diode (LED) , einen kantenemittierenden Halbleiterlaser, einen vertikalemittierenden Halbleiterlaser
(VCSEL) , ein Laser-Array oder eine Mehrzahl oder Kombination daraus aufweisen oder eines der genannten Bauelemente sein. Alternativ oder zusätzlich kann das anorganische
optoelektronisch aktive Halbleiterbauelement im Betrieb Licht empfangen und dazu eine Fotodiode, eine Solarzelle, ein
Solarzellpaneel, einen Phototransistor oder eine Mehrzahl oder Kombination daraus aufweisen oder eines der genannten Bauelemente sein. Das Halbleiterbauelement kann dazu eine oder mehrere funktionelle Halbleiterschichtenfolgen aus einem binären, ternären oder quaternären III-V- Verbindungshalbleitersystem ausgewählt aus den
Materialgruppen AlGaAs, InGaAlP, AlInGaN oder aus einen II- VI-Verbindungshalbleitersystem oder einem sonstigen
Halbleitermaterial aufweisen. Die Halbleiterschichtenfolge kann zumindest einen Licht emittierenden oder Licht
detektierenden aktiven Bereich wie etwa einem pn-Übergang, einer Doppelheterostruktur, einer Einfach-Quantentopfstruktur
( SQW-Struktur) oder einer Mehrfach-Quantentopfstruktur (MQW- Struktur) aufweisen sowie elektrische Kontaktschichten wie etwa Metallschichten. Derartige Halbleiterschichtenfolgen und Strukturen sind aus dem Stand der Technik bekannt und werden daher hier nicht weiter ausgeführt.
Der Oberflächenbereich, auf den das Versiegelungsmaterial aufgebracht ist, kann insbesondere beispielsweise eine
Laserfacette bei einem als Halbleiterlaser ausgeführten
Halbleiterbauelement oder auch einen freigelegten pn-Übergang einer LED, einer Laserdiode oder eine Fotodiode umfassen, die besonders empfindlich gegenüber Umwelteinflüssen und
sonstigen Alterungseffekten sind.
Durch das Versiegelungsmaterial wird der Oberflächenbereich hermetisch dicht bedeckt und dadurch versiegelt und
verkapselt. Das kann bedeuten, dass beispielsweise
Feuchtigkeit und/oder Sauerstoff die Verkapselungsanordnung nicht durchdringen können. Insbesondere kann das
Versiegelungsmaterial eine hermetisch dichte
Versiegelungsschicht auf dem Oberflächenbereich des
Halbleiterbauelements bilden, die das Halbleiterbauelement vor Feuchtigkeit und/oder Sauerstoff derart schützt, dass Feuchtigkeit und/oder Sauerstoff aus der Umgebungsatmosphäre nicht über den Oberflächenbereich in das Halbleiterbauelement eindringen und das Halbleiterbauelement in seiner
Funktionsfähigkeit und/oder Zusammensetzung beeinträchtigen und schädigen kann. Neben dem Schutz vor Feuchtigkeit
und/oder Sauerstoff kann das Versiegelungsmaterial auch einen Schutz durch eine wirksame Barriere gegen andere
Umwelteinflüsse und insbesondere weitere atomare oder
molekulare Materialien bieten.
Weiterhin kann das mittels Atomlagenabscheidung aufgebrachte hermetisch dichte Versiegelungsmaterial im Vergleich zu mittels anderen Verfahren wie etwa CVD, Sputtern oder Aufdampfen aufgebrachten Schichten bei vergleichbarer Dicke und Materialien eine erhöhte mechanische Festigkeit aufweisen und damit beispielsweise einen erhöhten Schutz gegen
mechanische Einwirkungen wie etwa Kratzer bilden.
Beim Verfahren der Atomlagenabscheidung („atomic layer deposition", ALD) wird eine Schichtbildung aus dem
Versiegelungsmaterial auf einer Oberfläche oder einem
Oberflächenbereich des Halbleiterbauelements durch eine chemische Reaktion von mindestens zwei gasförmig
bereitgestellten Ausgangsstoffen oder -Verbindungen
(„percursor" ) ermöglicht. Im Vergleich zu herkömmlichen CVD- Verfahren werden bei der Atomlagenabscheidung die
Ausgangsverbindungen zyklisch nacheinander in eine
Reaktionskammer eingelassen. Dabei wird zuerst eine erste von den zumindest zwei gasförmigen Ausgangverbindungen dem
Volumen der Reaktionskammer zugeführt, im dem das
Halbleiterbauelement bereitgestellt wird. Die erste
Ausgangsverbindung kann auf dem zumindest einen
Oberflächenbereich adsorbieren. Insbesondere kann es dabei vorteilhaft sein, wenn die Moleküle der ersten
Ausgangsverbindung unregelmäßig und ohne eine Fernordnung auf dem Oberflächenbereich adsorbieren und somit eine zumindest teilweise amorphe Bedeckung bilden. Nach einer bevorzugt vollständigen oder nahezu vollständigen Bedeckung des
zumindest einen Oberflächenbereichs mit der ersten
Ausgangsverbindung kann eine zweite der zumindest zwei
Ausgangsverbindungen zugeführt werden. Die zweite
Ausgangsverbindung kann mit der an dem Oberflächenbereich adsorbierten ersten Ausgangsverbindung reagieren, wodurch eine Submonolage oder maximal eine Monolage des
Versiegelungsmaterials ausgebildet werden kann. Danach wird wiederum die erste Ausgangsverbindung zugeleitet, die sich auf der sich gebildeten Submonolage oder Monolage und
gegebenenfalls noch auf frei gebliebenen Bereichen des zumindest eines Oberflächenbereichs ablagern kann. Durch eine weitere Zuführung der zweiten Ausgangsverbindung kann eine weitere Submonolage oder Monolage hergestellt werden.
Zwischen den Gaseinlässen der Ausgangsverbindungen kann die Reaktionskammer mit einem Reinigungsgas, insbesondere einem Inertgas wie etwa Argon, gespült werden, so dass sich vor jedem Einlass einer Ausgangsverbindung auf vorteilhafte Weise keine vorherige Ausgangsverbindung mehr in der
Reaktionskammer befindet. Auf diese Weise können die
Teilreaktionen klar voneinander getrennt und auf den
zumindest einen Oberflächenbereich begrenzt werden. Ein wesentliches Merkmal der Atomlagenabscheidung ist damit der selbstbegrenzende Charakter der Teilreaktion, was bedeutet, dass die Ausgangsverbindung einer Teilreaktion nicht mit sich selbst oder Liganden von sich selbst reagiert, was das
Schichtwachstum einer Teilreaktion auch bei beliebig langer Zeit und Gasmenge auf maximal eine Monolage des
Versiegelungsmaterials auf dem zumindest einen
Oberflächenbereich begrenzt. Je nach Verfahrensparametern und Reaktionskammer sowie in Abhängigkeit vom Material des
Versiegelungsmaterials beziehungsweise der
Ausgangsverbindungen kann ein Zyklus zwischen einigen
Millisekunden und einigen Sekunden dauern, wobei dann pro Zyklus eine etwa 0,1 bis etwa 3 Ängström dicke Schicht aus dem Versiegelungsmaterial erzeugt werden kann.
Das Versiegelungsmaterial kann mittels der
Atomlagenabscheidung mit einer Dicke von größer oder gleich 1 Nanometer, bevorzugt von größer oder gleich 5 Nanometer und besonders bevorzugt von größer oder gleich 10 Nanometer sowie kleiner oder gleich 500 nm aufgebracht werden. Insbesondere kann das Versiegelungsmaterial eine Dicke von kleiner oder gleich 200 Nanometer, bevorzugt kleiner oder gleich 100 Nanometer und besonders bevorzugt von kleiner oder gleich 50 Nanometer aufweisen. Das kann bedeuten, dass das
Versiegelungsmaterial eine Schicht aus größer oder gleich 1 Monolage, bevorzugt größer oder gleich 10 Monolagen und kleiner oder gleich 5000 Monolagen bildet. Durch die hohe Dichte und Schichtqualität, mit der das Versiegelungsmaterial aufgebracht wird, kann eine solche Dicke ausreichend sein, um einen wirkungsvollen Schutz vor Feuchtigkeit und/oder
Sauerstoff für den darunter liegenden zumindest einen
Oberflächenbereich des Halbleiterbauelements zu
gewährleisten. Je geringer die Dicke des
Versiegelungsmaterials ist, desto geringer sind der Zeit- und Materialaufwand zur Herstellung der Schicht aus dem
Versiegelungsmaterial, wodurch sich eine hohe
Wirtschaftlichkeit ergeben kann. Je dicker die Schicht aus dem Versiegelungsmaterial ist, desto widerstandsfähiger kann das Versiegelungsmaterial beispielsweise gegenüber
mechanischen Beeinträchtigungen sein und desto größer kann die Beständigkeit der hermetischen Verkapselungseigenschaft des Versiegelungsmaterials sein.
Das wie vorab beschrieben aufgebrachte und den zumindest einen Oberflächenbereich bedeckende Versiegelungsmaterial weist den Vorteil auf, dass die Schichtdicke der so erzeugten Versiegelungsschicht nur von der Zahl der Reaktionszyklen abhängt, was eine exakte und einfache Steuerung der
Schichtdicke ermöglicht. Weiterhin ergeben sich mit Vorteil nur geringe Anforderungen an die Homogenität des jeweiligen Gasflusses, mit denen die Ausgangsverbindungen der
Reaktionskammer zugeleitet werden, so dass das
Versiegelungsmaterial mit besonderem Vorteil homogen und gleichmäßig insbesondere auch auf großen Flächen aufgebracht werden kann. Durch die separate Zugabe und Dosierung der Ausgangsverbindungen werden Reaktionen bereits in der
Gasphase verhindert, so dass auch hochreaktive
Ausgangsverbindungen eingesetzt werden können, die
beispielsweise bei Verfahren wie Aufdampfen oder CVD nicht verwendet werden können. Durch die oben beschriebene Abfolge und feste Dosierung bleibt jedem Reaktionsschritt genügend Zeit zur Vervollständigung, was mit Vorteil hochreine
Schichten aus dem Versiegelungsmaterial auch bei relativ niedrigen Prozesstemperaturen ermöglicht. Weiterhin findet die Adsorption der ersten Ausgangsverbindung und die
nachfolgende chemische Reaktion mit der zweiten
Ausgangsverbindung auf der gesamten den Gasen zugänglichen Oberfläche statt, so dass diese im Wesentlichen unabhängig von ihrer geometrischen Beschaffenheit und eventuell
vorhandenen Partikeln, Öffnungen wie etwa sogenannten Pin- Holes und Löchern mittels der aufeinanderfolgenden
Reaktionszyklen zunehmend überformt und abgedichtet.
Weiterhin kann das Versiegelungsmaterial im Vergleich zu mittels anderen Verfahren wie Sputtern, Aufdampfen oder CVD hergestellten Schichten defektfrei auf dem zumindest einen Oberflächenbereich hergestellt werden. Das bedeutet, dass beispielsweise keine so genannten Pin-Holes oder Mikrokanäle im Versiegelungsmaterial vorhanden sind, durch die
Feuchtigkeit und/oder Sauerstoff und/oder andere atomare oder molekulare Materialien durch das Versiegelungsmaterial zum zumindest einen Oberflächenbereich migrieren können.
Das Versiegelungsmaterial ist bevorzugt elektrisch isolierend und optisch transparent und kann beispielsweise ein Oxid, Nitrid oder Oxinitrid, beispielsweise mit einem oder mehreren ausgewählt aus Aluminium, Silizium, Titan, Zirkon, Tantal und Hafnium aufweisen. Insbesondere kann das
Versiegelungsmaterial eines oder mehrere der folgenden
Materialien aufweisen: A1203, Si02, Si3N4, Ti02, Zr02, Ta205, Hf02, Y203. Als Ausgangsverbindungen eigenen sich
beispielsweise metallorganische Verbindungen oder Hydride der genannten Materialien sowie beispielsweise Ammoniak, Lachgas oder Wasser als Ausgangsverbindung für Sauerstoff
beziehungsweise Stickstoff.
Um eine möglichst effektive Verkapselung des
Halbleiterbauelements durch das Versiegelungsmaterial zu erreichen, kann es vorteilhaft sein, wenn der zumindest eine Oberflächenbereich, den das Versiegelungsmaterial bedeckt, eine oder mehrere Ober-, Unter- und/oder Seitenflächen des Halbleiterbauelements umfasst.
Weiterhin kann das Halbleiterbauelement zumindest eine elektrische Kontaktschicht aufweisen, die dazu geeignet ist, das Halbleiterbauelement elektrisch anzuschließen. Die elektrische Kontaktschicht kann beispielsweise eine oder mehrere Metallschichten umfassen oder sein. Der zumindest eine Oberflächenbereich kann dabei alle freiliegenden
Oberflächen des Halbleiterbauelements bis auf die
Kontaktschicht oder bis auf einen Teilbereich der
Kontaktschicht umfassen. Mit anderen Worten kann das
Versiegelungsmaterial dabei alle freiliegenden Oberflächen des Halbleiterbauelements bis auf die Kontaktschicht oder bis auf einen Teilbereich der Kontaktschicht gänzlich bedecken. Dadurch kann eine Versiegelung und Verkapselung der
freiliegenden Oberflächen des Halbleiterbauelements erreicht werden, wobei die elektrische Kontaktschicht nach dem Aufbringen des Versiegelungsmaterials noch elektrisch
kontaktierbar ist.
Als freiliegende Oberflächen werden hier und im Folgenden solche Oberflächen und Oberflächenbereiche bezeichnet, die nach Fertigstellung des optoelektronischen Bauelements
Kontakt mit der Umgebung in der Form haben können, dass beispielsweise atomare oder molekulare Stoffe aus der
Umgebung, etwa Sauerstoff und Feuchtigkeit, an die Oberfläche gelangen können. Daher kann auch eine Oberfläche oder ein Oberflächenbereich, der von einer nicht hermetisch dichten Schicht, etwa einer Sauerstoff- und/oder wasserdurchlässigen KunststoffSchicht bedeckt ist, vorliegend unter den Begriff freiliegend fallen. Insbesondere ist eine Oberfläche oder ein Oberflächenbereich dann nicht freiliegend im hier verwendeten Sinn, wenn das optoelektronische Bauelement einen Träger aufweist und die Oberfläche oder der Oberflächenbereich zur Montage des Halbleiterbauelements auf einen Träger dient und somit als Montagefläche ausgebildet ist.
Insbesondere kann das Halbleiterbauelement mit einer
Montagefläche auf einem Träger aufgebracht sein. Der Träger kann beispielsweise eine Wärmesenke, eine Leiterplatte, einen Leiterrahmen, einen Gehäusekörper oder eine Kombination daraus aufweisen oder sein. Das Halbleiterbauelement kann mittels der Montagefläche auf dem Träger mechanisch montiert sein, beispielsweise mittels Löten, anodischem Bonden oder Kleben. Zusätzlich kann das Halbleiterbauelement über die Montagefläche auch elektrisch mit dem Träger verbunden sein, wobei die Montagefläche dann zusätzlich als elektrische
Kontaktschicht ausgebildet sein kann. Bei einem Halbleiterbauelement, das auf einem Träger
aufgebracht ist, kann der zumindest eine Oberflächenbereich, der vom Versiegelungsmaterial hermetisch dicht bedeckt ist, alle freiliegenden Oberflächen des Halbleiterbauelements, insbesondere alle Oberflächen außer der Montagefläche, umfassen, so dass das Versiegelungsmaterial alle
freiliegenden Oberflächen des Halbleiterbauelements bedeckt. In dieser Ausführungsform ist das Halbleiterbauelement allseitig bis auf die Montagefläche vom Versiegelungsmaterial umschlossen, so dass eine effektive Verkapselung des
Halbleiterbauelements ermöglicht wird.
Weiterhin kann das Halbleiterbauelement zusätzlich über ein elektrisches Kontaktelement mit dem Träger verbunden sein. Dazu kann das Halbleiterbauelement auf einer von der
Montagefläche verschiedenen Oberfläche eine elektrische
Kontaktschicht aufweisen, an die das elektrische
Kontaktelement angeschlossen ist. Das elektrische
Kontaktelement kann beispielsweise ein Bondraht oder eine Metallschicht sein. Das elektrische Kontaktelement kann weiterhin mit besonderem Vorteil zusammen mit der
elektrischen Kontaktschicht des Halbleiterbauelements vom Versiegelungsmaterial bedeckt sein.
Weiterhin kann das Versiegelungsmaterial zumindest einen Teil einer Oberfläche des Trägers bedecken. Insbesondere kann sich dabei das Versiegelungsmaterial zusammenhängend von der
Oberfläche des Trägers auf den zumindest einen
Oberflächenbereich des Halbleiterbauelements erstrecken, so dass das Versiegelungsmaterial auch den Montagebereich zwischen dem Halbleiterbauelement und dem Träger bedecken kann . Weiterhin kann der Träger einen elektrischen Anschlussbereich aufweisen, mit dem das optoelektronische Bauelement
beispielsweise an eine Steuerschaltung oder eine
Stromversorgung angeschlossen werden kann. Das
Versiegelungsmaterial kann dabei alle freiliegenden
Oberflächen des Halbleiterbauelements und des Trägers bis auf den Anschlussbereich des Trägers bedecken, so dass der Träger zusammen mit dem Halbleiterbauelement auf allen Oberflächen bis auf den Anschlussbereich des Trägers hermetisch dicht mit dem Versiegelungsmaterial bedeckt ist.
Weiterhin können das Halbleiterbauelement und das
Versiegelungsmaterial zumindest teilweise mit einem
Gehäusematerial umhüllt sein. Das Gehäusematerial kann beispielsweise ein Kunststoff und insbesondere ein
transparenter Kunststoff sein. Da das Versiegelungsmaterial den zumindest einen Oberflächenbereich des
Halbleiterbauelements hermetisch dicht bedeckt, ist es mit Vorteil möglich, dass das Gehäusematerial selbst nicht hermetisch dicht ist und allein nach anderen Gesichtspunkten wie etwa optischen Eigenschaften und/oder mechanischen
Eigenschaften ausgewählt werden kann. Insbesondere kann zusätzlich auch der Träger mit dem Gehäusematerial zumindest teilweise umformt sein.
Weiterhin kann das optoelektronische Bauelement eine Mehrzahl von anorganischen optoelektronisch aktiven
Halbleiterbauelementen und zusätzlich oder alternativ eines oder eine Mehrzahl von weiteren elektronischen Komponenten aufweisen. Das Versiegelungsmaterial kann dabei auf jeweils zumindest einem Oberflächenbereich eines jeden der Mehrzahl von Halbleiterbauelementen und/oder der elektronischen
Komponenten aufgebracht sein und dabei die Mehrzahl der Halbleiterbauelemente und/oder elektronischen Komponenten gemeinsam verkapseln. Insbesondere können die Mehrzahl der Halbleiterbauelemente und/oder der weiteren elektronischen Komponenten auf dem Träger mit einer zusammenhängenden, geschlossen Schicht aus dem Versiegelungsmaterial bedeckt und somit verkapselt sein. Alternativ dazu kann die
zusammenhängende Schicht aus dem Versiegelungsmaterial
Öffnungen über elektrischen Kontaktschichten der
Halbleiterbauelemente oder elektrischen Anschlussbereichen auf dem Träger aufweisen, um eine elektrische Kontaktierung nach dem Aufbringen des Versiegelungsmaterials zu
ermöglichen .
Das Halbleiterbauelement kann weiterhin im zumindest einen Oberflächenbereich zumindest eine MikroÖffnung aufweisen. Eine solche MikroÖffnung kann beispielsweise durch ein so genanntes Pin-Hole, einen Mikrokanal, eine Pore oder eine Versetzung, etwa eine Schraubenversetzung, im Kristallgefüge angrenzend an den Oberflächenbereich gebildet sein. Solche MikroÖffnungen beziehungsweise schmale Löcher können aufgrund verschiedener Ursachen bei der Herstellung des
Halbleiterbauelements entstehen und sind daher technisch oft nicht vermeidbar, etwa durch nicht perfekte Gitteranpassungen zwischen epitaktisch aufgebrachten Schichten und einem
Aufwachssubstrat oder zwischen verschiedenen epitaktisch aufgebrachten Schichten. Auch Substrate können
herstellungsbedingt MikroÖffnungen aufweisen und
beispielsweise von Mikrokanälen durchzogen sein. Derartige MikroÖffnungen im Halbleiterbauelement stellen bei
herkömmlichen Bauelementen ein erhöhtes Ausfallrisiko dar, da durch die Mikrokanäle schädliche Gase oder auch Dotierstoffe oder Metalle in das Halbleiterbauelement hinein oder
innerhalb dieses beispielsweise in den aktiven Bereich migrieren können und zu Sperrstromanstiegen oder Alterungsausfällen führen können. Das Versiegelungsmaterial auf dem zumindest einen Oberflächenbereich mit den
MikroÖffnungen kann diese versiegeln und somit eine Atomoder Molekülmigration innerhalb der MikroÖffnungen
verhindern. Dies kann mit Vorteil dadurch möglich sein, dass durch die Atomlagenabscheidung eine homogene Abscheidung des Versiegelungsmaterials auch auf steilen Flanken und
Vertiefungen möglich ist, insbesondere auch bei Kanälen oder Poren, die ein Verhältnis von Öffnungsgröße zu Tiefe von bis zu 1:100 aufweisen und bei denen auch im tiefsten Punkt des Kanals oder der Pore eine Schicht mit einer vergleichbaren Dicke wie an der Oberfläche im Bereich der Öffnung
abgeschieden werden kann. Insbesondere kann, wie vorab beschrieben, der Oberflächenbereich mit der zumindest einen MikroÖffnung Teil einer Oberfläche eines Substrats oder einer epitaktisch gewachsenen Schicht sein.
Weiterhin kann die Halbleiterschichtenfolge eine
Passivierungsschicht und/oder eine Aufwachsschutzschicht aufweisen. Der Oberflächenbereich mit der zumindest einen MikroÖffnung kann dabei Teil einer Oberfläche der
Passivierungsschicht und/oder der Aufwachsschutzschicht sein, der durch das Versiegelungsmaterial hermetisch dicht
versiegelt wird.
Passivierungsschichten weisen häufig eine hohe Porosität und oft auch Mikrokanäle auf, was beispielsweise am verwendeten Beschichtungsverfahren zur Aufbringung der
Passivierungsschicht selbst liegen kann, beispielsweise wenn die mittlere freie Weglänge der zu beschichtenden Teilchen beim Beschichtungsprozess zu gering ist, um eine perfekte Packungsdichte zu erzeugen. Zudem können auch Restgase wie etwa Sauerstoff in der Beschichtungskammer zur Abscheidung poröser Strukturen in der Passivierungsschicht führen. Löcher beziehungsweise MikroÖffnungen in einer Passivierungsschicht auf Seitenflächen und/oder auf einer Lichtauskoppelfläche beziehungsweise einer Laserfacette des Halbleiterbauelements können durch die Gefahr der Migration von Metall ein hohes Ausfallrisiko bergen, da die damit verbundene Feldüberhöhung zu einer Zerstörung des Halbleiterbauelements im Betrieb führen kann. Zudem könne durch derartige Kavitäten, die durch die MikroÖffnungen gebildet werden, Feuchtigkeit, Sauerstoff und andere schädigende Gase an die Oberfläche des
Halbleiterbauelements gelangen und beispielsweise zu einer Degradation der Bauelementspannung oder der optischen
Leistung führen. Durch das Versiegelungsmaterial auf der Passivierungsschicht können solche Risiken vermieden werden.
Eine Aufwachsschutzschicht kann beispielsweise zur
Strukturierung der Halbleiterschichtenfolge des
Halbleiterbauelements durch epitaktisches Überwachsen
geeignet sein, wodurch mit Vorteil Strukturen in
selbstj ustierender Form hergestellt werden können. So kann beispielsweise die Herstellung von schmalen Laserstegen mit optimaler Tiefe dadurch erreicht werden, dass das
epitaktische Wachstum nur bis zu einer definierten Schicht durchgeführt wird und nach dem Aufbringen einer strukturieren Aufwachsschutzschicht mit einer für den Steg geeigneten
Öffnung innerhalb der Öffnung weiter aufgewachsen wird. Weist die Aufwachsschutzschicht MikroÖffnungen auf, so kann es in diesen zu einem unkontrollierten Kristallwachstum kommen, bei dem so genannte parasitäre Kristalle auf, die eine schlechte Überformbarkeit , Leckströme und einen Bauelementausfall zur Folge haben können. Durch das Versiegelungsmaterial auf der Aufwachsschutzschicht kann ein solches Risiko vermieden werden .
Der Oberflächenbereich kann weiterhin zumindest teilweise abgeschattet sein. Das kann bedeuten, dass der
Oberflächenbereich geometrisch derart ausgeformt ist, dass er zumindest teilweise für im Stand der Technik üblicherweise verwendete gerichtete Aufbringverfahren wie etwa Aufdampfen oder Sputtern nicht direkt zugänglich ist. Daher werden bei solchen Verfahren geometrisch abgeschattete Bereiche entweder gar nicht oder wesentlich dünner beschichtet. Insbesondere kann der Oberflächenbereich beispielsweise Teil einer
Struktur auf einer Oberfläche des Halbleiterbauelements sein, die eine Taillierung oder Einbuchtungen entlang der
Erstreckungsebene der Oberfläche aufweist, etwa eine
Pilzstruktur oder eine auf der Spitze stehende Keilstruktur. Weiterhin kann ein abgeschatteter Bereich auch durch
Kavitäten oder Spalten gebildet sein. Durch den oben
beschriebenen Verfahrensverlauf bei der Atomlagenabscheidung kann das Versiegelungsmaterial homogen und mit gleichmäßiger Dicke auf auch solchen abgeschatteten Oberflächenbereichen aufgebracht werden, da mit diesem Verfahren unabhängig von der Geometrie des Oberflächenbereichs der zu beschichtenden Strukturen beziehungsweise des zu beschichtenden
Halbleiterbauelements eine gleichmäßige Aufbringung des
Versiegelungsmaterials möglich ist, insbesondere auch in schmalen Spalten und Kavitäten. Diese Vorteile können sich beim Aufbringen des Versiegelungsmaterials im Chipprozess, im Waferverbund von fertig prozessierten Halbleiterbauelementen, bei vereinzelten Halbleiterbauelementen und bei montierten Halbleiterbauelementen ergeben. Zur Herstellung der anorganischen optoelektronisch aktiven Halbleiterbauelemente kann ein Halbleiterwafer bereitgestellt werden, auf dem eine Halbleiterschichtenfolge mit dem aktiven Bereich epitaktisch abgeschieden wird. Die
Halbleiterschichtenfolge kann weiterhin auch mit elektrischen Kontaktschichten versehen werden. Weiterhin kann die
Halbleiterschichtenfolge durch Ätzen in einzelne Bereiche strukturiert werden, die nach dem Vereinzeln und Herauslösen aus dem so gebildeten Halbleiterschichtverbund die
Halbleiterbauelemente bilden. Ein derartiger
Halbleiterschichtverbund von noch nicht vereinzelten
Halbleiterbauelementen wird auch als Waferverbund bezeichnet.
Bei einem Verfahren zur Herstellung eines optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den
vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird der Halbleiterschichtverbund zunächst in einzelne Halbleiterbauelemente vereinzelt, auf denen dann das Versiegelungsmaterial mittels
Atomlagenabscheidung aufgebracht wird.
Bei einem weiteren Verfahren zur Herstellung eines
optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird das
Versiegelungsmaterial mittels Atomlagenabscheidung auf einen Halbleiterschichtverbund aufgebracht, der danach in eine Mehrzahl von Halbleiterbauelementen vereinzelt wird. Dadurch weist jedes der Halbleiterbauelemente direkt nach dem
Vereinzeln bereits auf einem Oberflächenbereich das
Versiegelungsmaterial auf. Bei dem Halbleiterschichtverbund kann es sich beispielsweise um einen vorab beschriebenen Waferverbund handeln. Nach dem Aufwachsen der Halbleiterschichtenfolge und/oder nach einem Ätzschritt können Oberflächenbereiche im Waferverbund
freiliegen, die durch das Aufbringen des
Versiegelungsmaterials geschützt und versiegelt werden können. Vor dem Vereinzeln des Waferverbunds können so bereits empfindliche Oberflächen und Oberflächenbereiche von optoelektronisch aktiven Halbleiterbauelementen wie
beispielsweise LEDs, Laserdioden oder Fotodioden durch das Aufbringen des Versiegelungsmaterials geschützt werden. Nach dem Aufbringen des Versiegelungsmaterials können so bereits an den kritischen Oberflächen versiegelte
Halbleiterbauelemente durch das Vereinzeln, beispielsweise durch Sägen, durch Brechen oder durch Ätzen erhalten werden.
Weiterhin kann der Waferverbund vor dem Vereinzeln auf einen Trägerverbund aufgebracht werden, der beispielsweise
Wärmesenken für die späteren Halbleiterbauelemente oder andere, vorab genannte Träger umfasst. Danach kann im
Waferverbund das Versiegelungsmaterial aufgebracht werden und die einzelnen Bereiche, die die späteren
Halbleiterbauelemente bilden, können gezielt vermessen und getestet werden. Danach kann das Gesamtsystem vereinzelt werden, wobei dadurch bereits auf Trägern montierte
Halbleiterbauelemente mit aufgebrachtem Versiegelungsmaterial erhalten werden können. Durch einen solchen so genannten Batch-Prozess im Rahmen der Herstellung eines
optoelektronischen Bauelements ist es möglich, eine Vielzahl von optoelektronischen Bauelementen besonders kostengünstig herzustellen, da das Hantieren mit den einzelnen
Halbleiterbauelementen auf ein Minimum reduziert werden kann. Bei dem Halbleiterschichtverbund kann es sich auch beispielsweise um einen so genannten Barrenverbund von
Laserdioden handeln. Dabei wird eine im Waferverbund
hergestellte Halbleiterschichtenfolge geeignet in Barren gespalten, um an den Spaltflächen Laserfacetten zu erzeugen. Auf die Laserfacetten kann dann das Versiegelungsmaterial abgeschiedene werden. Bei bereits im Waferverbund
trockengeätzten Laserfacetten kann es auch möglich sein, die Laserfacetten bereits wie oben beschrieben im Waferverbund mit dem Versiegelungsmaterial zu beschichten.
Bei einem weiteren Verfahren zur Herstellung eines
optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird das
Halbleiterbauelement auf einem Träger montiert. Danach wird das Versiegelungsmaterial mittels Atomlagenabscheidung abgeschieden. Der Träger kann dabei eine Wärmesenke, ein Gehäusebauteil, einen Leiterrahmen oder eine Kombination daraus umfassen oder sein. Besonders vorteilhaft kann es sein, wenn das Halbleiterbauelement auf dem Träger auch elektrisch angeschlossen wird, beispielsweise mittels einer die Montagefläche bildenden elektrischen Kontaktschicht und/oder mittels eines elektrischen Kontaktelements, etwa einer Metallschicht oder einem Bonddraht, wie oben
beschrieben ist. Dabei können mit Vorteil alle freiliegenden Oberflächen des Halbleiterbauelements zusammen mit zumindest einem Teil der Oberfläche des Trägers und gegebenenfalls dem elektrischen Kontaktelement mit dem Versiegelungsmaterial bedeckt werden, um eine effektive Verkapselung und
Versiegelung zu erreichen, da dadurch in einem
Versiegelungsschritt alle kritischen Grenz- und Oberflächen des Halbleiterbauelements, beispielsweise eine Facette, Seitenkanten und/oder freiliegende Chipoberflächen,
gleichzeitig geschützt werden können. Besonders vorteilhaft ist dabei auch, dass keine entsprechenden Fenster für den elektrischen Anschluss des Halbleiterbauelements, etwa durch Bonden oder Löten, beispielsweise mittels einer Maskentechnik vorgesehen und/oder nach dem Aufbringen des
Versiegelungsmaterials etwa durch Ätzen wieder freigelegt werden müssen, da das elektrische Kontaktieren bereits erfolgt ist.
Die hier beschriebenen anorganischen optoelektronisch aktiven Halbleiterbauelemente können durch das mittels
Atomlagenabscheidung aufgebrachte Versiegelungsmaterial gegen Umwelteinflüsse resistent gemacht werden und so
beispielsweise gegen mechanische Belastungen wie etwa
Kratzer, Feuchtigkeit und/oder schädigende Gase wie etwa Sauerstoff geschützt werden. Dies ist mit den hier
beschriebenen Verfahren mit Vorteil kostengünstig möglich. Dadurch können kostengünstige, innovative, ultrakompakte und alterungsstabile optoelektronische Bauelemente ermöglicht werden .
Insbesondere kann es bei den vorab beschriebenen
Ausführungsformen des optoelektronischen Bauelements und des Verfahrens zur Herstellung des optoelektronischen Bauelements möglich sein, infolge des mittels Atomlagenabscheidung aufgebrachten Versiegelungsmaterials auf im Stand der Technik üblicherweise verwendete, mit Schutzgas befüllte Gehäuse zu verzichten und damit einerseits ein wesentliches
Kosteneinsparungspotential und andererseits ein Verhindern von Bauelement zerstörenden Fehlerquellen wie etwa
Restfeuchte im Gehäuse oder Undichtigkeiten zu erreichen. Weiterhin kann es möglich sein, dass neu innovative Bauformen ermöglicht werden, die aufgrund des Verzichts auf die
Schutzgasverkappung ein hohes Maß an Flexibilität bezogen auf die jeweilige Anwendung gestatten. Insbesondere können optoelektronische Bauelemente mit äußerst kompakter, flacher Bauform ermöglicht werden, die beispielsweise geeignet sein können, in Mobiltelefonen als Projektionslaser oder zur
Hinterleuchtung von Projektionseinheiten eingebaut zu werden.
Weitere Vorteile und vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren 1A bis 6E beschriebenen
Ausführungsformen .
Es zeigen:
Figuren 1A bis 1D eine schematische Darstellung eines
Verfahrens zur Herstellung eines optoelektronischen
Bauelements gemäß einem Ausführungsbeispiel,
Figuren 2A bis 3 schematische Darstellungen von
Verfahrensschritten von Verfahren zur Herstellung von optoelektronischen Bauelementen gemäß weiteren
Ausführungsbeispielen,
Figuren 4 bis 5B schematische Darstellungen von
optoelektronischen Bauelementen gemäß weiteren
Ausführungsbeispielen,
Figuren 6 bis 8 schematische Darstellungen von
Halbleiterbauelementen für optoelektronische Bauelemente gemäß weiteren Ausführungsbeispielen und
Figuren 9 bis 13 schematische Darstellungen von
optoelektronischen Bauelementen gemäß weiteren
Ausführungsbeispielen . In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen
Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
In den Figuren 1A bis 1D ist gemäß einem Ausführungsbeispiel ein Verfahren zur Herstellung eines optoelektronischen
Bauelements 100 mit einem Halbleiterbauelement 10 gezeigt.
In einem ersten Verfahrensschritt gemäß Figur 1A wird ein so genannter Halbleiterschichtverbund 90 in Form eines so genannten Waferverbunds bereitgestellt. Der
Halbleiterschichtverbund 90 weist einen Halbleiterwafer 91 auf, auf dem eine Halbleiterschichtenfolge 2 mit einem aktiven Bereich 3 abgeschieden ist. Auf der
Halbleiterschichtenfolge 2 ist eine elektrische
Kontaktschicht 4 aus einem Metall, einer
Metallschichtenfolgen und/oder einer Metalllegierung
aufgebracht. Die elektrische Kontaktschicht 4 ist im
gezeigten Ausführungsbeispiel rein beispielhaft gezeigt und kann beispielsweise auch strukturiert sein. Weiterhin können eine oder mehrere weitere elektrische Kontaktschichten aufgebracht sein, so dass eine beidseitige Kontaktierung der Halbleiterschichtenfolge 2 und insbesondere des aktiven
Bereichs 3 möglich ist. Derartige Kontaktierungsmöglichkeiten sind dem Fachmann bekannt und werden hier nicht weiter ausgeführt . Im gezeigten Ausführungsbeispiel umfasst der
Halbleiterschichtverbund 90 rein exemplarisch eine
Halbleiterschichtenfolge 2 zur Herstellung von als
lichtemittierende Dioden (LEDs) ausgeführten
Halbleiterbauelementen 10 und weist daher einen aktiven
Bereich 3 auf, der geeignet ist, im Betrieb Licht
abzustrahlen. Alternativ dazu kann der
Halbleiterschichtverbund 90 beispielsweise auch eine
Halbleiterschichtenfolge 2 zur Herstellung von
kantenemittierenden Laserdioden, vertikalemittierenden
Laserdioden (VCSELs) , Laserdiodenarrays , Fotodioden oder Solarzellen aufweisen.
Die Halbleiterschichtenfolge 10 weist im gezeigten
Ausführungsbeispiel ein III-V-Verbindungshalbleitermaterial oder ein II-VI-Verbindungshalbleitermaterial auf. Ein III-V- Verbindungshalbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B, AI, Ga, In, und ein Element aus der fünften Hauptgruppe, wie
beispielsweise N, P, As, auf. Insbesondere umfasst der
Begriff III-V-Verbindungshalbleitermaterial die Gruppe der binären, ternären oder quaternären Verbindungen, die
wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter . Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Entsprechend weist ein II-VI-Verbindungshalbleitermaterial wenigstens ein Element aus der zweiten Hauptgruppe, wie beispielsweise Be, Mg, Ca, Sr, und ein Element aus der sechsten Hauptgruppe, wie
beispielsweise 0, S, Se, auf. Insbesondere umfasst ein II-VI- Verbindungshalbleitermaterial eine binäre, ternäre oder quaternäre Verbindung, die wenigstens ein Element aus der zweiten Hauptgruppe und wenigstens ein Element aus der sechsten Hauptgruppe umfasst. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile
aufweisen. Beispielsweise gehören zu den II-VI- Verbindungsalbleitermaterialien : ZnO, ZnMgO, CdS, ZnCdS, MgBeO.
Der Halbleiterwafer 91 weist beispielsweise Saphir oder ein Halbleitermaterial, beispielsweise ein oben genanntes
Verbindungshalbleitermaterial auf. Insbesondere kann der Halbleiterwafer 91 in diesem Fall GaAs, GaP, GaN oder InP aufweisen oder daraus sein oder alternativ auch Sic, Si oder Ge .
Alternativ zum gezeigten Ausführungsbeispiel kann der
Halbleiterwafer 91 anstelle eines Aufwachssubstrats für die Halbleiterschichtenfolge 2 auch ein Trägersubstrat sein, auf das die auf einem vorher bereitgestellten Aufwachssubstrat aufgewachsene Halbleiterschichtenfolge 2 übertragen wurde. Derartige Verfahrensschritte sind beispielsweise im Rahmen der Herstellung so genannter Dünnfilm-Halbleiterbauelemente bekannt und werden hier nicht weiter ausgeführt.
Die Halbleiterschichtenfolge 2 kann als aktiven Bereich 3 beispielsweise einen herkömmlichen pn-Übergang, eine
Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW- Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW- Struktur) aufweisen. Die Halbleiterschichtenfolge 2 kann neben dem aktiven Bereich 3 weitere funktionale Schichten und funktionelle Bereiche umfassen, etwa p- oder n-dotierte
Ladungsträgertransportschichten, undotierte oder p- oder n- dotierte Confinement- , Cladding- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten und/oder Elektroden sowie Kombinationen daraus. Solche Strukturen den aktiven Bereich 3 oder die weiteren funktionalen Schichten und Bereiche betreffend sind dem Fachmann insbesondere hinsichtlich Aufbau, Funktion und Struktur bekannt und werden von daher an dieser Stelle nicht näher erläutert.
Weiterhin weist der Halbleiterschichtverbund 90 Gräben 92 auf, die die Halbleiterschichtenfolge 2 in einzelne Bereiche unterteilen, die nach dem Vereinzeln entlang der angedeuteten Trennlinien die Halbleiterbauelemente 10 bilden.
Auf der elektrischen Kontaktschicht 4 ist eine strukturiert ausgeführte Maske 5 aufgebracht, die der Strukturierung eines nachfolgen aufgebrachten Versiegelungsmaterials 6 dient. Die Maske 5 weist beispielsweise ein Metall, ein Dielektrikum, eine Fotolack oder eine Kombination daraus auf.
Die Halbleiterschichtenfolge 2 weist Oberflächenbereiche 7 auf, die die Oberseite der Halbleiterschichtenfolge 2
beziehungsweise der elektrischen Kontaktschicht 4 und
insbesondere auch durch die Gräben 92 freigelegte
Seitenflächen der Halbleiterschichtenfolge 2 umfassen.
Insbesondere letztere müssen vor schädlichen Einflüssen wie etwa schädigenden Gasen geschützt werden, da die einzelnen Schichten der Halbleiterschichtenfolge 2 und insbesondere der aktive Bereich 3 freigelegt sind. In einem nachfolgenden Verfahrensschritt gemäß Figur 1B wird daher auf die
Oberflächenbereiche 7 mittels der im allgemeinen Teil
beschriebenen Atomlagenabscheidung ein Versiegelungsmaterial 6 aufgebracht. Dieses umfasst im gezeigten Ausführungsbeispiel ein elektrisch isolierendes, optisch transparentes Oxid oder Nitrid wie etwa Titanoxid,
Siliziumoxid oder Siliziumnitrid oder auch ein weiteres im allgemeinen Teil genanntes Material. Das
Versiegelungsmaterial 6 wird mit einer Dicke von kleiner oder gleich 500 nm und bevorzugt mit einer Dicke zwischen 10 nm und 100 nm aufgebracht. Durch das Aufbringen mittels
Atomlagenabscheidung bedeckt das Versiegelungsmaterial 6 die Oberflächenbereiche 7 hermetisch dicht, so dass insbesondere die durch die Gräben 92 freigelegten Seitenflächen der
Halbleiterschichtenfolge 2 kratzfest und hermetisch dicht versiegelt und verkapselt sind. Weiterhin können durch das Versiegelungsmaterial 6 in den späteren
Halbleiterbauelementen 10 Leckströme über die Seitenflächen und Chipkanten vermieden werden, die ansonsten
Stabilitätsrisiken für den Betrieb darstellen würden. Für ein Halbleiterbauelement 10, das als Licht empfangendes
Halbleiterbauelement 10 ausgeführt ist, kann es durch
Leckströme auch zu Dunkelstromausfällen kommen.
Nach dem Aufbringen des Versiegelungsmaterials 6 wird der Halbleiterschichtverbund 90 in den Gräben 92 entlang der Trennlinien 93 mittels Sägen, Brechen, Ritzen und/oder Ätzen in Halbleiterbauelemente 10 vereinzelt, von denen eines in Figur IC gezeigt ist.
Durch eine Abhebetechnik wird die Maske 5 auf dem
Halbleiterbauelement 10 entfernt (Figur 1D) , wodurch in der Schicht aus dem Versiegelungsmaterial 6 eine Kontaktöffnung 8 gebildet wird, durch die die elektrische Kontaktschicht 4 zum elektrischen Anschluss des Halbleiterbauelements 10
kontaktiert werden kann. Alternativ zum gezeigten Ausführungsbeispiel kann die Maske 5 auch bereits vor dem Vereinzeln entfernt werden.
Das mittels des gezeigten Verfahrens hergestellte
optoelektronische Bauelement 100 gemäß Figur 1D weist somit ein Halbleiterbauelement 10 mit einem aktiven Bereich 3 auf, der geeignet ist, im Betrieb Licht abzustrahlen. Auf
zumindest einem Oberflächenbereich 7 ist ein
Versiegelungsmaterial 6 aufgebracht, das den
Oberflächenbereich 7 hermetisch bedeckt. Insbesondere werden bei dem gezeigten Ausführungsbeispiel die Flanken des
Halbleiterbauelements 10 vom Versiegelungsmaterial 6
versiegelt, so dass beispielsweise eine Degradation
beziehungsweise Beeinträchtigung des aktiven Bereichs 3 durch Umwelteinflüsse wie etwa Feuchtigkeit und/oder Sauerstoff und/oder durch Leckströme vermieden werden kann.
Alternativ zum gezeigten Ausführungsbeispiel kann der
Halbleiterschichtverbund 90 anstelle eines Waferverbunds auch einen Barrenverbund von Laserdioden bilden, bei dem
beispielsweise die durch Spalten freigelegten Facetten
Oberflächenbereiche 7 bilden, auf denen das
Versiegelungsmaterial 6 aufgebracht wird.
In den weiteren Figuren werden weitere Ausführungsbeispiele für Verfahrensschritte von Herstellungsverfahren und für optoelektronische Bauelemente gezeigt, die Variationen und Modifikationen des vorab gezeigten Ausführungsbeispiels darstellen und die, sofern nichts anderes beschrieben ist, Merkmale des vorab gezeigten Ausführungsbeispiels aufweisen können . In den Figuren 2A bis 2C ist ein Ausführungsbeispiel von Verfahrensschritten für ein Verfahren zur Herstellung eines optoelektronischen Bauelements 200 gezeigt, bei dem nach dem in Figur 1A gezeigten Verfahrensschritt die Vereinzelung des Halbleiterschichtverbunds 90 in Halbleiterbauelemente 10 durchgeführt wird. Alternativ zum gezeigten Verfahren kann beispielsweise die Maske 5 auch erst auf dem vereinzelten Halbleiterbauelement 10 aufgebracht werden.
In einem weiteren Verfahrensschritt wird gemäß Figur 2B ein Versiegelungsmaterial 6 mittels Atomlagenabscheidung auf allen Oberflächenbereichen 7 des Halbleiterbauelements 10 abgeschieden. Mittels der vorab beschriebenen Abhebetechnik wird die Maske entfernt und die elektrische Kontaktschicht in der Kontaktöffnung 8 freigelegt (Figur 2C) .
Das so hergestellte optoelektronische Bauelement 200 weist ein Halbleiterbauelement 10 auf, bei dem die mit dem
Versiegelungsmaterial 6 bedeckten Oberflächenbereiche 7 alle freiliegenden Oberflächen des Halbleiterbauelements 10 bis auf einen Teilbereich der elektrischen Kontaktschicht 4 umfassen. Das Halbleiterbauelement 10 ist somit allseitig hermetisch dicht bedeckt und gegen Verkratzung und schädliche Umwelteinflüsse geschützt sowie über die in der
Kontaktöffnung 8 freigelegte elektrische Kontaktschicht elektrisch kontaktierbar . Wie bereits weiter oben angemerkt kann das Versiegelungsmaterial 6 weitere Kontaktöffnungen zur Freilegung weiterer elektrischer Kontaktschichten aufweisen, was aber der Übersichtlichkeit halber nicht gezeigt ist.
In Figur 3 ist ein Verfahrensschritt für ein
Herstellungsverfahren für optoelektronische Bauelemente gemäß einem weiteren Ausführungsbeispiel gezeigt. Dabei wird der Halbleiterschichtverbund 90 auf einen Trägerverbund 94 aufgebracht, der beispielsweise Wärmesenken für die
Halbleiterbauelemente 10 umfasst. Der
Halbleiterschichtverbund 90 und der Trägerverbund 94 werden beispielsweise mittels Löten, Kleben oder anodischem Bonden miteinander verbunden und aufeinander montiert.
Alternativ zum gezeigten Ausführungsbeispiel können auch ein oder mehrere bereits vereinzelte Halbleiterbauelemente 10 auf einen Träger oder einem Trägerverbund montiert werden.
Der Halbleiterschichtverbund 90 mit dem Trägerverbund 94 oder ein oder mehrere Halbleiterbauelemente 10 auf einem Träger oder Trägerverbund können dann wie in den vorherigen
Ausführungsbeispielen weiter verarbeitet werden.
In Figur 4 ist ein Ausführungsbeispiel für ein
optoelektronisches Bauelement 300 gezeigt, bei dem das
Halbleiterbauelement 10 mittels einer Montagefläche 9 auf einem Träger 11, beispielsweise einer Wärmesenke, einem
Leiterrahmen und/oder einer Leiterplatte, montiert ist. Der mit dem Versiegelungsmaterial 6 bedeckte Oberflächenbereich 7 umfasst bis auf die Kontaktöffnung 8 alle freiliegenden
Oberflächen des Halbleiterbauelements 10 im Sinne der
vorliegenden Beschreibung. Je nach den spezifischen
Erfordernissen an das optoelektronische Bauelement,
beispielsweise hinsichtlich einer optimierten Wärmeabfuhr und/oder einer Abschattung durch elektrische Kontaktschichten beziehungsweise Bondpads, kann die Herstellung eines solchen Bauelements hinsichtlich der Montage des
Halbleiterbauelements 10 auf dem Träger 11 sowohl in einer so genannten p-side-up- oder p-side-down-Montage erfolgen. Alternativ zum gezeigten Ausführungsbeispiel in Figur 4 kann das Versiegelungsmaterial 6 auch auf allen freiliegenden Oberflächenbereichen 7 einschließlich der elektrischen
Kontaktschichten 4, also auf allen Oberflächen bis auf die Montagefläche, und/oder zumindest teilweise auf einer oder mehreren Oberflächen des Trägers 11 aufgebracht werden, wie etwa in Zusammenhang mit den Figuren 9 bis 13 gezeigt ist.
In den Figuren 5A und 5B sind weitere Ausführungsbeispiele für optoelektronische Bauelemente 400, 500 gezeigt, bei denen auf zumindest einem Oberflächenbereich 7 ein
Versiegelungsmaterial 6 aufgebracht ist. In beiden
Ausführungsbeispielen weisen die Halbleiterbauelemente 10 der optoelektronischen Bauelemente 400, 500 mit dem
Versiegelungsmaterial 6 bedeckte Oberflächenbereiche 7 auf, die abgeschattet sind. Das bedeutet, dass die
Oberflächenbereiche 7 mittels gerichteter Aufbringverfahren wie etwa Aufdampfen oder Sputtern nicht oder zumindest nicht gleichmäßig mit dem Versiegelungsmaterial 6 bedeckbar sind. Die abgeschatteten Bereiche der Oberflächenbereiche 7 werden gemäß den gezeigten Ausführungsbeispielen durch geometrische Ausformungen in Form einer umgekehrten Keilstruktur (Figur 5A) und in Form von pilzartigen Strukturen (Figur 5B) der Halbleiterbauelemente 10 und deren Halbleiterschichtenfolgen 2 gebildet. Die gezeigten geometrischen Ausformungen sind dabei rein beispielhaft. Mittels der Atomlagenabscheidung kann eine geometrieunabhängige Bedeckung der zu
beschichtenden Oberflächenbereiche 7 in den gezeigten
Ausführungsbeispielen erreicht werden, da dieses Verfahren nicht gerichtet ist.
Besonders von Vorteil ist das hier beschriebene Verfahren daher auch für Halbleiterbauelemente 10 einsetzbar, die sehr nahe nebeneinander auf einem Träger angeordnet ist und/oder die beispielsweise schmale Kanäle und/oder Öffnungen und/oder sich zur Montagefläche hin verjüngende Strukturen aufweisen.
In den Figuren 6 bis 8 sind Ausführungsbeispiele für
Halbleiterbauelemente 10', 10'', 10''' gezeigt, die
MikroÖffnungen 12 aufweisen.
Wie in Figur 6 schematisch angedeutet können die
MikroÖffnungen 12 in der Halbleiterschichtenfolge 2 und/oder im Substrat 1 etwa in Form von Mikrokanälen und/oder
Schraubenversetzungen vorhanden sein. Beispielsweise können sich derartige MikroÖffnungen 12 beim Aufbringen der
Halbleiterschichtenfolge 10 aufgrund von nicht-perfekten Gitteranpassungen zwischen der Halbleiterschichtenfolge 2 und dem Substrat 1 und/oder zwischen verschiedenen Schichten der Halbleiterschichtenfolge 2 bilden. Das Substrat 1 kann ebenfalls herstellungsbedingt MikroÖffnungen 12 aufweisen. Insbesondere können die optoelektronischen Bauelemente der vorab und nachfolgend gezeigten Ausführungsbeispiele solche MikroÖffnungen aufweisen.
Innerhalb der MikroÖffnungen 12 können Dotierstoffe und/oder Metall und/oder Feuchtigkeit und/oder Sauerstoff
beispielsweise in den aktiven Bereich 3 migrieren und so zu einem Sperrstromanstieg und Alterungsausfällen führen. Durch die Versiegelung der Oberflächenbereiche 7, die die
MikroÖffnungen enthalten, mittels des Versiegelungsmaterials 6, wie in Figur 6 angedeutet ist, werden derartige Risiken verhindert .
Insbesondere kann die Versiegelung der MikroÖffnungen 12 beispielsweise dadurch erfolgen, dass die Halbleiterschichtenfolge 2 unmittelbar nach dem epitaktischen Aufwachsen mittels des Versiegelungsmaterials 6 versiegelt wird oder auch in einem späteren Prozessschritt entsprechend den vorherigen Ausführungsbeispielen. Insbesondere kann die Versiegelung der MikroÖffnungen 12 zusammen mit einem
Passivierungsschritt weiterer zu versiegelnder
Oberflächenbereiche 7, beispielsweise der Seitenflächen eines Halbleiterbauelements 10, erfolgen.
Wie in Figur 7 angedeutet ist, kann das Halbleiterbauelement 10'' auf einer Oberfläche eine Passivierungsschicht 13 aufweisen, die beispielsweise mittels eines konventionellen Aufbringverfahrens wie etwa Sputtern, Aufdampfen oder CVD aufgebracht wird. Wie im allgemeinen Teil beschrieben kann eine solche Passivierungsschicht 13 MikroÖffnungen 12 wie etwa Mikrokanäle und/oder so genannte Pin-Holes durch eine erhöhte Porosität und/oder durch eine nicht-perfekte
Flächenbelegung der Passivierungsschicht 13 aufweisen, die mittels des Versiegelungsmaterials 6 durch
Atomlagenabscheidung versiegelt werden können.
In Figur 8 ist ein als Laserdiode ausgebildetes
Halbleiterbauelement 10''' gezeigt, das eine dem Fachmann bekannte Stegwellenleiterstruktur aufweist. Die
Stegwellenleiterstruktur wird durch epitaktisches Überwachsen in selbstj ustierender Form hergestellt, indem auf einem Teil der Halbleiterschichtenfolge 2 eine Aufwachsschutzschicht 14 aufgebracht wird, die in dem Bereich eine Öffnung aufweist, in dem die Stegwellenleiterstruktur ausgebildet werden soll. Im Falle einer porösen Aufwachsschutzschicht 14 mit
MikroÖffnungen 12 auf dem Oberflächenbereich 7 wachsen im Bereich der MikroÖffnungen 12 parasitäre Kristalle auf, die eine schlechte Überformbarkeit , Leckströme und/oder sogar einen Bauelementausfall zur Folge haben können. Durch das Aufbringen des Versiegelungsmaterials 6 mittels
Atomlagenabscheidung können die MikroÖffnungen 12 im
Oberflächenbereich 7 versiegelt werden.
In Figur 9 ist ein optoelektronisches Bauelement 600 mit einem Halbleiterbauelement 10 gemäß einem weiteren
Ausführungsbeispiel gezeigt.
Das optoelektronische Bauelement 600 weist einen Träger 11 auf, der als Wärmesenke für einen darauf montiertes
Halbleiterbauelement 10 ausgebildet ist und der elektrische Anschlussschichten 15, 16 zur elektrischen Kontaktierung des Halbleiterbauelements 10 aufweist. Das Halbleiterbauelement 10 ist mit einer Montagefläche 9 auf der elektrischen
Anschlussschicht 15 montiert, wobei die Montagefläche 9 auch eine elektrische Kontaktschicht (nicht gezeigt) zum
elektrischen Anschluss des Halbleiterbauelements 10
ausgebildet ist. Auf der der Montagefläche gegenüberliegenden Seite ist das Halbleiterbauelement 10 mittels eines als elektrisch leitende Schicht ausgebildeten elektrischen
Kontaktelements 21 an die Anschlussschicht 16 des Trägers elektrisch angeschlossen. Dazu ist zwischen dem elektrischen Kontaktelement 21 und dem Halbleiterbauelement 10 eine elektrische Isolierungsschicht 18 in Bereichen angeordnet, um das elektrische Kontaktelement 21 beispielsweise an den
Seitenflächen des Halbleiterbauelements 10 vom elektrischen Kontaktelement 21 elektrisch zu isolieren.
Das Halbleiterbauelement 10 ist auf Oberflächenbereichen 7, die alle freiliegenden Oberflächen des Halbleiterbauelements 10 und das elektrische Kontaktelement 21 umfassen, mit dem mittels Atomlagenabscheidung aufgebrachten Versiegelungsmaterial 6 bedeckt und hermetisch dicht
versiegelt. Weiterhin sind auch Oberflächen 17 des Trägers mit dem Versiegelungsmaterial 6 bedeckt. Dadurch wird eine umfassende Verkapselung des Halbleiterbauelements 10
erreicht .
Im Vergleich zu den im Stand der Technik bekannten Gehäusen lassen sich durch das Versiegelungsmaterial 6 sehr kompakte Abmessungen des verkapselten optoelektronischen Bauelements 600 erzielen. Von Vorteil ist dies gerade in Kombination mit der elektrischen Kontaktierung mittels des gezeigten
schichtförmigen elektrischen Kontaktelements 21, da die typischerweise verwendeten elektrischen Verbindungen zwischen einem Halbleiterchip und den elektrischen Zuführungen in Form von Bonddrähten beim Weglassen eines bekannten Gehäuses signifikant zur Bauhöhe beitragen würden. Im Vergleich zu einem als Bonddraht ausgeführten elektrischen Kontaktelement 21 wird weiterhin auch die Gefahr einer Beschädigung des optoelektronischen Bauelements 600 beispielsweise durch
Abreißen des Bonddrahts bei der gezeigten gehäusefreien
Bauform reduziert.
In Figur 10 ist ein optoelektronisches Bauelement 700 mit einem Halbleiterbauelement 10 gemäß einem weiteren
Ausführungsbeispiel gezeigt, das im Vergleich zum vorherigen Ausführungsbeispiel einen Bonddraht als elektrisches
Kontaktelement 21 aufweist. Dabei sind das gesamte
Halbleiterbauelement 10 auf allen freiliegenden Oberflächen beziehungsweise Oberflächenbereichen 7 sowie der Bonddraht 21 mit dem Versiegelungsmaterial 6 bedeckt. Weiterhin ist auch der Träger mit den elektrischen Anschlussschichten 15, 16 bis auf einen Anschlussbereich 22 auf allen Oberflächen 17 mit dem Versiegelungsmaterial 6 bedeckt, so dass eine umfassende Versiegelung des optoelektronischen Bauelements 700 erreicht wird. Mittels des elektrischen Anschlussbereichs 22, in dem die elektrischen Anschlussschichten 15, 16 zur Kontaktierung zugänglich sind, kann ein elektrischer Anschluss des
optoelektronischen Bauelements 700 an eine externe
Stromversorgung und/oder eine Steuerelektronik erfolgen.
Weiterhin weist das optoelektronische Bauelement 700 ein transparentes Gehäusematerial 20 auf, das das
Halbleiterbauelement 10 und einen Teil des Trägers 11 umgibt. Das Gehäusematerial 20 weist einen Kunststoff auf, der nicht hermetisch ist.
Die herkömmliche Verkapselung von optoelektronischen
Bauelementen in einem hermetischen Kunststoff- oder
Metallgehäuse hingegen wäre im Vergleich zum gezeigten
Ausführungsbeispiel sehr aufwändig, da alle Grenzflächen zur Umgebung höchsten Anforderungen hinsichtlich Dichtheit genügen müssen, was nur mit relativ aufwändigen Verfahren und Materialien realisiert werden kann. Das Gehäuse selbst könnte in vielen Fällen wesentlich einfacher ausgeführt werden, insbesondere um anderen Anforderungen wie etwa
Handhabbarkeit, Wärmeabfuhr und/oder optischen Eigenschaften zu genügen, wenn nicht üblicherweise durch das Gehäuse auch eine hermetische Verkapselung bildet werden muss. Durch die Kombination mit dem Versiegelungsmaterial 6 können wesentlich einfachere Gehäuse verwendet werden, wobei zwar eine
hermetisch dichte Versiegelung gewährleistet wird,
gleichzeitig aber die aufwändigen bekannten Verfahren und Materialien zur Verkapselung vermieden werden können.
In Figur 11 ist ein optoelektronisches Bauelement 800 gemäß einem weiteren Ausführungsbeispiel gezeigt, das auf einem als Wärmesenke, Leiterrahmen, Platine oder Nutzen ausgebildeten Träger 11 eine Mehrzahl von Halbleiterbauelementen 10 aufweist. Die Halbleiterbauelemente 10 sind im gezeigten Ausführungsbeispiel als LEDs ausgebildet, so dass das
optoelektronische Bauelement 800 ein lichtemittierendes
Hochleistungsmodul darstellt. Die Halbleiterbauelemente 10 sind gemeinsam mit dem Träger 11 auf jeder freiliegenden Oberfläche zusammenhängend mit dem Versiegelungsmaterial 6 bedeckt, wie in Figur 11 schematisch angedeutet ist.
Lediglich die elektrischen Anschlussbahnen 15, 16 sind im gezeigten Bereich als elektrischer Anschlussbereich
ausgebildet und daher frei vom Versiegelungsmaterial 6.
Einen besonderen Vorteil bietet das mittels
Atomlagenabscheidung aufgebrachte Versiegelungsmaterial 6 bei optoelektronischen Bauelementen wie dem hier gezeigten vor allem auch dann, wenn die Halbleiterbauelemente 10 sehr dicht nebeneinander, etwa in einer Array-Bauform, angeordnet sind. Die Atomlagenabscheidung ermöglicht hierbei das Aufbringen einer kostengünstigen, großflächigen, optisch transparenten und hermetisch Dichten Versiegelung beziehungsweise
Verkapselung die auch möglicherweise vorhandene schmale
Spalte zwischen den Halbleiterbauelementen 10 zuverlässig und gleichmäßig versiegelt. Dabei kann das Versiegelungsmaterial 6 mit Vorteil ein optisch transparentes Material aufweisen, das die optische Funktionalität der Halbleiterbauelemente 10 nicht beeinflusst.
Alternativ können die Halbleiterbauelemente 10 auch zumindest teilweise oder alle als Laserdioden und/oder Fotodioden ausgebildet sein. Weiterhin ist es auch möglich, dass das Aufbringen des Versiegelungsmaterials mittels
Atomlagenabscheidung im Rahmen einer Montage der Halbleiterbauelemente 10 und deren elektrischen
Anschlussbahnen auf einem Nutzen durchgeführt wird.
Anschließend kann dann eine Montage zusätzlicher Komponenten wie etwa optischer Bauteile möglich sein, die keiner
Verkapselung bedürfen.
In Figur 12 ist ein optoelektronisches Bauelement 900 gemäß einem weiteren Ausführungsbeispiel gezeigt, das auf einem Träger 11, der als elektrische Anschlussplatte und
gleichzeitig als Wärmesenke ausgebildet ist, zwei
Halbleiterbauelemente 10 aufweist, die auf verschiedenen Oberflächen des Trägers 11 angeordnet sind. Die
Halbleiterbauelemente 10 sind im gezeigten
Ausführungsbeispiel rein beispielhaft als rote und als gründe Laserdiode ausgebildet. Der Übersichtlichkeit halber sind elektrische Kontaktschichten und Anschlussschichten nicht gezeigt. Die Halbleiterbauelemente 10 und der Träger 11 sind bis auf einen elektrischen Anschlussbereich 22 auf allen freiliegenden Oberflächen zusammenhängend mit dem
Versiegelungsmaterial 6 bedeckt, wie schematisch in Figur 12 angedeutet ist. Dadurch ist eine gemeinsame und gleichzeitige Verkapselung der verschieden ausgeführten
Halbleiterbauelemente 10 bei einer sehr kompakten Bauweise des optoelektronischen Bauelements 900 möglich, da auf eine aufwändige Verkapselung gemäß dem Stand der Technik wie etwa ein Schutzgasgehäuse verzichtet werden kann. Aufgrund der kompakten Bauweise können die Halbleiterbauelemente 10 beispielsweise auch eine gemeinsame nachgeordnete Optik nutzen .
Alternativ zum gezeigten Ausführungsbeispiel einer so genannten Sender-Sender-Kombination können die
Halbleiterbauelemente 10 auch beispielsweise als LEDs oder als Kombination aus einer Fotodiode und einer Licht
emittierenden beziehungsweise einer Laserdiode in einer
Sender-Empfänger-Kombination ausgeführt sein. Alternativ dazu können die Halbleiterbauelemente 10 auch in einer Empfänger- Empfänger-Kombination als zwei Fotodioden ausgeführt sein. Weiterhin können auch mehr als die zwei gezeigten
Halbleiterbauelemente 10 sowie weitere elektronische
Bauelemente auf dem Träger 11 auf einer oder beiden Seiten angeordnet und gemeinsam mit dem Versiegelungsmaterial 6 verkapselt sein.
Die gezeigte kompakte Bauweise ist von Vorteil für
optoelektronische Massenanwendungen wie etwa Projektoren oder Lichtschranken, da gleiche oder verschiedenartige
Halbleiterbauelemente 10 geometrisch dicht gepackt und gemeinsam ohne weiteren Platzaufwand verkapselt werden können .
In Figur 13 ist ein optoelektronisches Bauelement 1000 gemäß einem weiteren Ausführungsbeispiel gezeigt, das als
Solarzellenpaneel beziehungsweise als Solarzellenmodul ausgebildet ist. Das optoelektronische Bauelement 1000 weist eine Mehrzahl von Halbleiterbauelementen 10 auf, die als Solarzellen ausgebildet sind und die auf einem Träger 11 gemeinsam angeordnet sind und elektrisch miteinander
verschaltet sind. Die Halbleiterbauelemente 10 sind gemeinsam mit dem Versiegelungsmaterial 6 hermetisch dicht bedeckt und somit vor Verkratzung und Umwelteinflüssen wie etwa Hagel, Staub, Feuchtigkeit und Sauerstoff geschützt.
Solarzellen und Solarzellenmodule gewinnen für eine künftige Energieversorgung eine zunehmende Bedeutung. Da der Ausfall einzelner Solarzellen oder eines Solarzellenmoduls mit erheblichen Kosten verbunden ist, müssen derartige Systeme eine lange Lebensdauer bei möglichst unverminderter Effizienz aufweisen. Durch das großflächig und zusammenhängend über den als Solarzellen ausgebildeten Halbleiterbauelementen 10 aufgebrachte Versiegelungsmaterial 6 bietet dieses in Form einer transparenten Wetterschutzverkapselung einen effektiven Schutz vor Umwelteinflüssen und verhindert beispielsweise auch, dass durch Feuchtigkeit elektrische Kontaktschichten oder Anschlussschichten korrodieren.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2009 058 796.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Optoelektronisches Bauelement, umfassend
- zumindest ein anorganisches optoelektronisch aktives
Halbleiterbauelement (10) mit einem aktiven Bereich (3), der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen, und
- auf zumindest einem Oberflächenbereich (7) ein mittels
Atomlagenabscheidung aufgebrachtes Versiegelungsmaterial (6), das den Oberflächenbereich (7) hermetisch dicht bedeckt .
2. Bauelement nach Anspruch 1, wobei
- das Halbleiterbauelement (10) zumindest eine elektrische
Kontaktschicht (4) aufweist und
- das Versiegelungsmaterial (6) alle freiliegenden
Oberflächen des Halbleiterbauelements (10) bis auf die Kontaktschicht (4) oder bis auf einen Teilbereich der Kontaktschicht (4) gänzlich bedeckt.
3. Bauelement nach Anspruch 1 oder 2, wobei
- das Halbleiterbauelement (10) mit einer Montagefläche (9) auf einem Träger (11) aufgebracht ist.
4. Bauelement nach Anspruch 3, wobei
- das Versiegelungsmaterial (6) alle freiliegenden
Oberflächen des Halbleiterbauelements (10) bedeckt.
5. Bauelement nach Anspruch 3 oder 4, wobei
- das Halbleiterbauelement (10) über zumindest ein
elektrisches Kontaktelement (21) mit dem Träger (11) elektrisch verbunden ist und - das Versiegelungsmaterial (6) das elektrische
Kontaktelement (21) bedeckt.
6. Bauelement nach einem der Ansprüche 3 bis 5, wobei
- das Versiegelungsmaterial (6) zumindest einen Teil einer
Oberfläche (17) des Trägers (11) bedeckt.
7. Bauelement nach Anspruch 6, wobei
- das Versiegelungsmaterial (6) alle freiliegenden
Oberflächen (7, 17) des Trägers (11) und des
Halbleiterbauelements (10) bis auf einen elektrischen Anschlussbereich (22) des Trägers (11) gänzlich bedeckt.
8. Bauelement nach einem der vorherigen Ansprüche, wobei
- das Halbleiterbauelement (10) und das Versiegelungsmaterial
(6) zumindest teilweise mit einem Gehäusematerial (20) umhüllt sind.
9. Bauelement nach einem der vorherigen Ansprüche, wobei
- das optoelektronische Bauelement eine Mehrzahl von
Halbleiterbauelementen (10) aufweist und
- das Versiegelungsmaterial (6) auf jeweils zumindest einem
Oberflächenbereich (7) eines jedes der Mehrzahl von Halbleiterbauelementen (10) aufgebracht ist.
10. Bauelement nach einem der vorherigen Ansprüche, wobei
- das Halbleiterbauelement (10) im zumindest einen
Oberflächenbereich (7) zumindest eine MikroÖffnung (12) aufweist und
- das Versiegelungsmaterial (6) die MikroÖffnung (12)
versiegelt .
11. Bauelement nach Anspruch 10, wobei - der Oberflächenbereich (7) mit der zumindest einen
MikroÖffnung (12) Teil einer Oberfläche eines Substrats (1) und/oder einer epitaktisch gewachsenen Schicht einer Halbleiterschichtenfolge (2) ist.
12. Bauelement nach Anspruch 10 oder 11, wobei
- das Halbleiterbauelement (10) eine Passivierungsschicht
(13) und/oder eine Aufwachsschutzschicht (14) aufweist und
- der Oberflächenbereich (7) mit der zumindest einen
MikroÖffnung (12) Teil einer Oberfläche der
Passivierungsschicht (13) und/oder der
Aufwachsschutzschicht (14) ist.
13. Bauelement nach einem der vorherigen Ansprüche, wobei
- der Oberflächenbereich (7) zumindest teilweise abgeschattet ist .
14. Verfahren zur Herstellung eines optoelektronischen
Bauelements gemäß einem der Ansprüche 1 bis 13 mit einem Halbleiterbauelement (10), bei dem
- das Versiegelungsmaterial (6) mittels Atomlagenabscheidung auf einen Halbleiterschichtverbund (90) aufgebracht wird, und
- danach der Halbleiterschichtverbund (90) in eine Mehrzahl von Halbleiterbauelementen (10) vereinzelt wird.
15. Verfahren zur Herstellung eines optoelektronischen
Bauelements gemäß einem der Ansprüche 1 bis 13 mit einem Halbleiterbauelement (10), bei dem
- das Halbleiterbauelement (10) auf einem Träger (11) montiert wird und
- danach das Versiegelungsmaterial (6) mittels
Atomlagenabscheidung abgeschieden wird.
EP10781917A 2009-12-18 2010-11-30 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements Withdrawn EP2513984A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009058796A DE102009058796A1 (de) 2009-12-18 2009-12-18 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
PCT/EP2010/068548 WO2011073027A1 (de) 2009-12-18 2010-11-30 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Publications (1)

Publication Number Publication Date
EP2513984A1 true EP2513984A1 (de) 2012-10-24

Family

ID=43416825

Family Applications (1)

Application Number Title Priority Date Filing Date
EP10781917A Withdrawn EP2513984A1 (de) 2009-12-18 2010-11-30 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Country Status (8)

Country Link
US (2) US9508903B2 (de)
EP (1) EP2513984A1 (de)
JP (2) JP5710638B2 (de)
KR (1) KR20120114311A (de)
CN (1) CN102668140B (de)
DE (1) DE102009058796A1 (de)
TW (1) TWI446594B (de)
WO (1) WO2011073027A1 (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5864089B2 (ja) 2010-08-25 2016-02-17 日亜化学工業株式会社 発光装置の製造方法
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
CN103165742B (zh) * 2011-12-16 2016-06-08 清华大学 太阳能电池的制备方法
TWI455332B (zh) * 2011-12-29 2014-10-01 Advanced Wireless Semiconductor Company Solar cell and its manufacturing method
US8791551B2 (en) * 2012-03-13 2014-07-29 Formosa Microsemi Co., Ltd. Well-through type diode element/component and manufacturing method for them
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
US8737445B2 (en) 2012-04-04 2014-05-27 Osram Opto Semiconductors Gmbh Laser diode assembly
US9008138B2 (en) 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
DE102012103160A1 (de) 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
JP2013258231A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP2013258234A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP6029338B2 (ja) 2012-06-12 2016-11-24 株式会社ディスコ 光デバイスの加工方法
JP6025410B2 (ja) 2012-06-12 2016-11-16 株式会社ディスコ 光デバイスの加工方法
DE102012107409B4 (de) * 2012-08-13 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiter-Laserelements
DE102012220909A1 (de) 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
DE102012111512B4 (de) 2012-11-28 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstreifenlaser
DE102012112531A1 (de) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102103421B1 (ko) * 2013-02-07 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
DE102013202906A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013107971A1 (de) * 2013-07-25 2015-01-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Halbleiterbauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
FI20135967L (fi) * 2013-09-27 2015-03-28 Lumichip Oy Asennustason monitoiminen kapselointikerros ja menetelmä sen valmistamiseksi
US9406564B2 (en) * 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US9300112B2 (en) 2013-12-18 2016-03-29 Lumentum Operations Llc Packaged laser diode and method of packaging a laser diode
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102014102360A1 (de) 2014-02-24 2015-08-27 Osram Opto Semiconductors Gmbh Laserdiodenchip
US9502614B2 (en) * 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
DE102014108368A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014116141B4 (de) * 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
TWI513012B (zh) * 2014-12-02 2015-12-11 Neo Solar Power Corp 異質接面太陽能電池及其製造方法
JP6557970B2 (ja) * 2014-12-26 2019-08-14 日亜化学工業株式会社 発光装置
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
CN104766913A (zh) * 2015-03-30 2015-07-08 映瑞光电科技(上海)有限公司 Led结构及其制造方法
DE102015108736A1 (de) 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP6237826B2 (ja) * 2015-09-30 2017-11-29 日亜化学工業株式会社 パッケージ及び発光装置、並びにそれらの製造方法
US9865779B2 (en) 2015-09-30 2018-01-09 Nichia Corporation Methods of manufacturing the package and light-emitting device
DE102015118041B4 (de) 2015-10-22 2026-01-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
US9893239B2 (en) 2015-12-08 2018-02-13 Nichia Corporation Method of manufacturing light emitting device
CN107403724A (zh) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的抗湿气结构
KR102492134B1 (ko) * 2016-07-29 2023-01-27 트리나미엑스 게엠베하 광학 센서 및 광학적 검출용 검출기
WO2018079907A1 (ko) * 2016-10-27 2018-05-03 주식회사 엘에스텍 플렉서블 솔라셀 모듈의 제조방법 및 그 솔라셀 모듈
DE102017108435A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode
DE102017112223A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
DE102017117135A1 (de) 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
CN107731758B (zh) * 2017-09-13 2019-12-06 厦门市三安光电科技有限公司 一种半导体元件的固晶方法及半导体元件
US11955574B2 (en) * 2017-10-05 2024-04-09 International Business Machines Corporation Photovoltaic cell form ultra-small IOT device with multi-level voltage output
CN111933771B (zh) * 2018-07-28 2023-02-17 厦门三安光电有限公司 微发光二极管及其显示装置
JP6981492B2 (ja) * 2018-08-20 2021-12-15 三菱電機株式会社 半導体レーザ装置の製造方法
CN109392253B (zh) * 2018-09-17 2020-05-19 珠海欧比特电子有限公司 一种改进型的三维立体封装方法
JP6994688B2 (ja) * 2018-09-18 2022-01-14 株式会社Ｕｓｋテクノロジー 流体殺菌装置
US11307357B2 (en) * 2018-12-28 2022-04-19 Facebook Technologies, Llc Overcoating slanted surface-relief structures using atomic layer deposition
US11412207B2 (en) 2018-12-28 2022-08-09 Meta Platforms Technologies, Llc Planarization of overcoat layer on slanted surface-relief structures
US10964905B2 (en) 2019-04-08 2021-03-30 Interdigital Ce Patent Holdings Organic light emitting diode cell comprising a set of right circular hollow cylinders
DE102020117238B4 (de) 2020-06-30 2025-03-27 First Sensor AG Anordnung für ein optoelektronisches Bauelement, Verfahren zum Herstellen und optoelektronisches Bauelement
US11597651B2 (en) * 2020-09-09 2023-03-07 Industry-Academic Cooperation Foundation, Yonsei University Layered group III-V compound and nanosheet containing phosphorus, and electrical device using the same
DE102020124258A1 (de) * 2020-09-17 2022-03-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2022073604A1 (en) * 2020-10-07 2022-04-14 Huawei Technologies Co., Ltd. Forming semiconductor devices for non-hermetic environments
DE102020127014A1 (de) * 2020-10-14 2022-04-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
JP7387978B2 (ja) 2021-04-20 2023-11-29 日亜化学工業株式会社 発光装置
CN116454726A (zh) * 2022-01-06 2023-07-18 武汉光迅科技股份有限公司 一种用于非气密封装的光组件及密封方法
CN116260041A (zh) * 2023-01-29 2023-06-13 潍坊华光光电子有限公司 一种降低激光器烧结爬铟的芯片结构及制备方法
TWI852634B (zh) * 2023-06-15 2024-08-11 台亞半導體股份有限公司 具紫外光感測功能之環境光感測器
CN118867836A (zh) * 2024-09-25 2024-10-29 深圳市柠檬光子科技有限公司 边发射激光器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286345A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 樹脂封止半導体装置
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187547A (en) * 1988-05-18 1993-02-16 Sanyo Electric Co., Ltd. Light emitting diode device and method for producing same
JPH05318826A (ja) 1992-05-27 1993-12-03 Rohm Co Ltd Ｌｅｄアレイプリントヘッドの構造
GB2295722B (en) * 1994-11-30 1997-12-17 Motorola Ltd Method of packaging integrated circuits
US5861636A (en) * 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
DE29724847U1 (de) * 1996-06-26 2004-09-30 Osram Opto Semiconductors Gmbh Lichtabstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5851849A (en) 1997-05-22 1998-12-22 Lucent Technologies Inc. Process for passivating semiconductor laser structures with severe steps in surface topography
DE19964252A1 (de) 1999-12-30 2002-06-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauelement für eine LED-Weißlichtquelle
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US20010052752A1 (en) * 2000-04-25 2001-12-20 Ghosh Amalkumar P. Thin film encapsulation of organic light emitting diode devices
US7476420B2 (en) 2000-10-23 2009-01-13 Asm International N.V. Process for producing metal oxide films at low temperatures
JP4545956B2 (ja) 2001-01-12 2010-09-15 ローム株式会社 半導体装置、およびその製造方法
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP2004095765A (ja) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
KR100523484B1 (ko) 2002-11-11 2005-10-24 한국전자통신연구원 전류 제한 구조를 갖는 반도체 광소자의 제조방법
US7294360B2 (en) 2003-03-31 2007-11-13 Planar Systems, Inc. Conformal coatings for micro-optical elements, and method for making the same
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
JP2005019946A (ja) * 2003-05-30 2005-01-20 Sanyo Electric Co Ltd メサ分離型モノリシック発光ダイオードアレイ及びその製造方法
JP4349032B2 (ja) 2003-08-05 2009-10-21 日亜化学工業株式会社 発光装置及びその製造方法
JP2005093649A (ja) 2003-09-17 2005-04-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
DE102004050371A1 (de) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
US7348193B2 (en) * 2005-06-30 2008-03-25 Corning Incorporated Hermetic seals for micro-electromechanical system devices
JP4203087B2 (ja) 2006-07-25 2008-12-24 株式会社沖データ 半導体複合装置、ｌｅｄプリントヘッド及び画像形成装置
JP4172515B2 (ja) * 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法
GB2447091B8 (en) * 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
TWI346395B (en) 2007-03-02 2011-08-01 Advanced Optoelectronic Tech Packaging structure of laser diode surface mount device and fabricating method thereof
TW200841393A (en) * 2007-04-02 2008-10-16 Miin-Jang Chen Optoelectronic device and method of fabricating the same
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
JP5493252B2 (ja) 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
JP5245594B2 (ja) 2007-07-27 2013-07-24 日亜化学工業株式会社 発光装置及びその製造方法
JP2009076896A (ja) 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
EP2208239A1 (de) * 2007-10-11 2010-07-21 Jie Yao Fotodetektorarray und halbleiter-bildverstärker
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation
DE102008019902A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
JP2009252798A (ja) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法
US20090289349A1 (en) 2008-05-21 2009-11-26 Spatial Photonics, Inc. Hermetic sealing of micro devices
US20100164083A1 (en) * 2008-12-29 2010-07-01 Numonyx B.V. Protective thin film coating in chip packaging
DE102009060749B4 (de) 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP5864089B2 (ja) 2010-08-25 2016-02-17 日亜化学工業株式会社 発光装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286345A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 樹脂封止半導体装置
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
EP2454763A1 (de) * 2009-07-17 2012-05-23 OSRAM Opto Semiconductors GmbH Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines anorganischen optoelektronischen halbleiterbauteils

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2011073027A1 *

Also Published As

Publication number Publication date
US20170005234A1 (en) 2017-01-05
TW201143162A (en) 2011-12-01
US9508903B2 (en) 2016-11-29
JP6001114B2 (ja) 2016-10-05
JP2015146431A (ja) 2015-08-13
CN102668140B (zh) 2016-04-06
JP2013514642A (ja) 2013-04-25
TWI446594B (zh) 2014-07-21
DE102009058796A1 (de) 2011-06-22
WO2011073027A1 (de) 2011-06-23
JP5710638B2 (ja) 2015-04-30
CN102668140A (zh) 2012-09-12
US9768360B2 (en) 2017-09-19
KR20120114311A (ko) 2012-10-16
US20120326178A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
EP2513984A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE10211531B4 (de) Hocheffiziente LED und Verfahren zur Herstellung derselben
DE102006000150B4 (de) Verfahren zur Ausbildung einer bei einer niedrigen Temperatur gewachsenen Pufferschicht
EP2149160A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
WO2018192972A1 (de) Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode
WO2014048905A1 (de) Optoelektronisches halbleiterbauelement
EP1299909B1 (de) LUMINESZENZDIODENCHIP AUF DER BASIS VON InGaN UND VERFAHREN ZU DESSEN HERSTELLUNG
EP1906461B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2013131729A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017060161A1 (de) Halbleiterlaser und halbleiterlaseranordnung
WO2022223370A1 (de) Optoelektronisches halbleiterbauelement
DE102010035966A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012102306B4 (de) Laserdiodenvorrichtung
DE10203809B4 (de) Strahlungsemittierendes Halbleiterbauelement
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
DE102012102305B4 (de) Laserdiodenvorrichtung
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102018126924B4 (de) Verfahren zur Herstellung eines Leuchtdiodenchips mit einer Konverterschicht und Leuchtdiodenchip
DE10244447B4 (de) Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür
DE102017126109A1 (de) Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht
DE102012025880B4 (de) Laserdiodenvorrichtung
DE102006054069A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120614

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20140617

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20150909