DE69925649T2

DE69925649T2 - Antriebsvorrichtung für einen Druckkopf

Info

Publication number: DE69925649T2
Application number: DE69925649T
Authority: DE
Inventors: Jun Mishima-shi Takamura; Noboru Tagata-gun Nitta; Shunichi Tagata-gun Ono
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 1998-01-16
Filing date: 1999-01-13
Publication date: 2006-03-16
Anticipated expiration: 2019-01-14
Also published as: JP3788862B2; EP0930164A2; EP0930164A3; KR19990067911A; CN1231969A; CN1239322C; SG99282A1; DE69925649D1; KR100314878B1; JPH11263042A; EP0930164B1; US6273540B1; CN1105986C; CN1426895A

Description

Die vorliegende Erfindung bezieht sich auf eine Antriebsvorrichtung eines Druckkopfes, welche serielle Druckdaten mit maximaler Tönung von n Bits empfängt und einen leitenden Impuls in Abhängigkeit von den empfangenen Druckdaten für den Druck auswählt.
Zum Beispiel werden in der japanischen Patentanmeldung KOKAI Veröffentlichungsnummer 8–216457, wie dies in 23 gezeigt ist, Druckdaten in Bezug auf jede Düse des Druckkopfes 2 von einer CPU 1 durch einen seriellen Tönungs-Datenwandlerabschnitt 3 in serielle Druckdaten einschließlich der Tönungsinformation umgewandelt und die umgewandelten Daten werden einem parallelen Tönungs-Datenwandlerabschnitt 4 zugeführt. Der parallele Tönungs-Datenwandlerabschnitt 4 wandelt die seriellen Druckdaten in parallele Tönungsdaten entsprechend der Anzahl der Tönungen der Düse um und die umgewandelten parallelen Tönungsdaten werden einem Treiber 6 durch einen Leistungs-Steuerabschnitt 5 zugeführt und ein Druckkopf 2 wird durch diesen Treiber 6 angesteuert.
In der japanischen Patentanmeldung KOKAI Veröffentlichungsnummer 9–11457 sind, wie dies in 24 gezeigt ist, gemeinsame Impulserzeugungseinrichtungen 7 zur Erzeugung einer Vielzahl von Antriebs-Spannungsimpulsen entsprechend den Punktgrößen vorgesehen und es ist eine System-Steuereinrichtung 8 vorgesehen zur Erzeugung von Druckdaten, eines Verschiebetaktes und ähnlichem. Tönungsdaten mit 2 Bit, welche Druckdaten sind, werden von der System-Steuereinrichtung 8 einem Schiebeschaltkreis 9 zugeführt und darin gespeichert und die in dem Schiebeschaltkreis 9 gespeicherten Tönungsdaten werden durch einen Verriegelungsschaltkreis 10 zu einem vorbestimmten Zeittakt verriegelt, wobei der verriegelte Ausgang durch einen Dekodierer 11 umgewandelt wird und sodann ein Multiplexer 13 durch eine Signalverarbeitungseinrichtung 12 angesteuert wird, um einen Ansteuer-Spannungsimpuls von der gemeinsamen Impuls-Erzeugungseinrichtung 7 auszuwählen und ein piezoelektrisches Element anzusteuern.
In der japanischen Patentanmeldung KOKAI Veröffentlichungsnummer 6–15846 werden, wie in 25 gezeigt, parallele Daten S11 und S12 mit 2 Bit Schieberegistern 14 und 15 entsprechend zugeführt, wobei die Daten in jedem Bit durch einen Verriegelungsschaltkreis 16 von den Schieberegistern verriegelt werden und der verriegelte Ausgang einem Parallel/Serien-Wandlerschaltkreis 17 zugeführt wird. Andererseits wird ein Ausgang eines Intervall-Zeitgebers 19 von einem Druckbefehl-Impulsverarbeitungsabschnitt 18 dem Parallel/Serien-Wandlerschaltkreis 17 zugeführt und an ein Flip-Flop 21 durch ein UND -Gatter 20 geliefert. Ein Ausgang dieses Flip-Flops und ein Ausgang eines Ausgangs-Schutzschaltkreises, der eine Leistungs-Versorgungsspannung überwacht, werden einem UND -Gatter 23 zugeführt und ein Ausgang dieses UND -Gatters 23 und ein Ausgang des Parallel/Serien-Wandlerschaltkreises 17 werden einem UND -Gatter 24 zugeführt und ein Ausgang dieses UND -Gatters 24 steuert einen Transistor Tr an, um die elektrische Energie für einen exothermischen Widerstand R einzuschalten.
Im Falle der japanischen Patentanmeldung KOKAI Veröffentlichungsnummer 8–216457 ergibt sich, wenn Daten mit zwei Werten z. Bsp. gehandhabt werden und es notwendig ist, Leerdaten hinzuzufügen, so dass der Betrag an Bits der gleiche wie die Anzahl der Tönungen wird und dieselben übertragen werden sollen, insofern ein Problem, dass es Zeit braucht für die Übertragung der Daten. Im Falle der japanischen Patentanmeldung KOKAI Veröffentlichungsnummer 9–11457 gibt es, wenn Daten mit zwei Werten z. Bsp. gehandhabt werden und es ebenfalls erforderlich ist, Leerdaten hinzuzufügen, so dass der Betrag an Bits gleich groß wird wie die Anzahl der Verschiebungen des Verschiebeschaltkreises und diese zu übertragen sind, ein Problem insofern, dass es Zeit für die Übertragung der Daten braucht. Ferner gibt es im Fall der japanischen Patentanmeldung KOKAI Veröffentlichungsnummer 6–15846, wo Schieberegister in zwei parallelen Stufen vorgesehen sind und Daten daher als Paralleldaten mit 2 Bit übertragen werden, ein Problem insofern als die Anzahl der Signalleitungen erhöht wird.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Antriebsvorrichtung eines Druckkopfes vorzugeben, bei welcher Daten in Reihe übertragen werden können und somit eine Signalleitung für die Übertragung der Daten ge nügt und auch in dem Fall, wo Daten mit zwei Werten gehandhabt werden, es nicht erforderlich ist, Leerdaten hinzuzufügen und zu übertragen, so dass die Daten-Übertragungszeit mehr verkürzt werden kann, da der Betrag an Bits der Druckdaten geringer ist, so dass die Daten schneller gedruckt werden können.
Die vorliegende Erfindung gibt eine Antriebsvorrichtung gemäß den Ansprüchen 1 und 4 vor.
Gemäß der Erfindung können Daten in Reihe übertragen werden und somit genügt eine Signalleitung für die Übertragung der Daten und auch dann, wenn Daten mit zwei Werten gehandhabt werden, ist es nicht erforderlich, Leerdaten hinzuzufügen und zu übertragen, so dass die Daten-Übertragungszeit mehr verkürzt werden kann, da der Betrag an Bits der Druckdaten geringer ist, so dass die Daten schneller gedruckt werden können.
Die Erfindung kann vollständiger aus der folgenden Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen verstanden werden, in welchen:
1 ein Schaltungs-Blockdiagramm ein erstes Ausführungsbeispiel der vorliegenden Erfindung zeigt;
2 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei welchen jedes Pixel 4 Bits umfasst, in dem ersten Ausführungsbeispiel gehandhabt werden;
3 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei welchen jedes Pixel 2 Bits umfasst, in dem ersten Ausführungsbeispiel gehandhabt werden;
4 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 1 Bit umfasst, in dem ersten Ausführungsbeispiel gehandhabt werden;
5 ein Schaltungs-Blockdiagramm ist, das ein zweites Ausführungsbeispiel der Erfindung zeigt;
6 ein Blockdiagramm ist, das einen Aufbau eines Maskierungsschaltkreises in dem zweiten Ausführungsbeispiel zeigt;
7 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 4 Bit umfasst, in dem zweiten Ausführungsbeispiel gehandhabt werden;
8 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 3 Bits umfasst, in dem zweiten Ausführungsbeispiel gehandhabt werden;
9 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 2 Bit umfasst, in dem zweiten Ausführungsbeispiel gehandhabt werden;
10 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 1 Bit umfasst, in dem zweiten Ausführungsbeispiel gehandhabt werden;
11 ein Schaltungs-Blockdiagramm ist, das ein drittes Ausführungsbeispiel der Erfindung zeigt;
12 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 1 Bit umfasst, in dem dritten Ausführungsbeispiel gehandhabt werden;
13 ein Schaltungs-Blockdiagramm ist, das ein viertes Ausführungsbeispiel der Erfindung zeigt;
14 ein Blockdiagramm ist, das einen Aufbau eines Schieberegisters mit einem Selektor zeigt;
15 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 4 Bits umfasst, in dem vierten Ausführungsbeispiel gehandhabt werden;
16 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 1 Bit umfasst, in dem vierten Ausführungsbeispiel gehandhabt werden;
17 ein Schaltungs-Blockdiagramm ist, das ein fünftes Ausführungsbeispiel der Erfindung zeigt;
18 ein Diagramm ist, das einen Aufbau eines Maskierungs-Einstellschaltkreises des fünften Ausführungsbeispieles zeigt;
19 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 4 Bit umfasst, in dem fünften Ausführungsbeispiel gehandhabt werden;
20 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 1 Bit umfasst, in dem fünften zweiten Ausführungsbeispiel gehandhabt werden;
21 ein Schaltungs-Blockdiagramm ist, das ein sechstes Ausführungsbeispiel der Erfindung zeigt;
22 ein Zeittakt-Impulsdiagramm ist, das den Betriebszeittakt zeigt, wenn Druckdaten, bei denen jedes Pixel 1 Bit umfasst, in dem sechsten Ausführungsbeispiel gehandhabt werden;
23 ein Schaltungs-Blockdiagramm ist, das ein herkömmliches Beispiel zeigt;
24 ein Schaltungs-Blockdiagramm ist, das ein anderes herkömmliches Beispiel zeigt und
25 ein Schaltungs-Blockdiagramm ist, das ein weiteres herkömmliches Beispiel zeigt.
Ein erstes Ausführungsbeispiel der vorliegenden Erfindung sei unter Bezugnahme auf die 1 bis 4 erläutert.
Wie in 1 gezeigt, sind vorgesehen: ein Serien/Parallel-Wandlerschaltkreis 31, der serielle Druckdaten SI mit m Bits (1 ≤ m ≤ 4) der Tönung in parallele Daten jeweils von m Bit umwandelt und der maximal n = 4 Bit an Daten in parallele Daten umwandeln kann; eine Parallel-Schieberegistereinheit 33, die k Zeilen parallele Schieberegister 32 mit 4 Bit besitzt, die parallele Druckdaten von m Bit von dem Serien/Parallel-Wandlerschaltkreis 31 jeweils mit m Bit übertragen kann; und einen seriellen Daten-Ausgangsschaltkreis 34, der die parallelen Druckdaten mit m Bit umwandelt, die von einem Parallel-Schieberegister 32 mit 4 Bit der letzten Zeile der Parallel-Schieberegistereinheit 33 übertragen werden und diese in serielle Daten umwandelt, um sie als serielle Druckdaten SO auszugeben.
D.h., die Daten-Ausgangsanschlüsse 01 bis 04 des Serien/Parallel-Wandlerschaltkreises 31 sind an Daten-Eingangsanschlüsse D1 bis D4 des Parallel-Schieberegisters 32 mit 4 Bit der ersten Stufe angeschlossen, die Daten-Ausgangsanschlüsse 01 bis 04 des Parallel-Schieberegisters 32 mit 4 Bit der ersten bis k–1.ten Stufe sind an die Daten-Eingangsanschlüsse D1 bis D4 des Parallel-Schieberegisters 32 mit 4 Bit der zweiten bis k.ten Stufen entsprechend angeschlossen und die Daten-Ausgangsanschlüsse 01 bis 04 des Parallel-Schieberegisters 32 mit 4 Bit der k.ten Stufe, die die letzte Stufe ist, sind an die Daten-Eingangsanschlüsse D1 bis D4 des seriellen Daten-Ausgangsschaltkreises 34 angeschlossen. Das Rückstellsignal RST, der Schiebetakt SFCK werden jeweils an den Serien/Parallel-Wandlerschaltkreis 31, an jedes Parallel-Schieberegister 32 mit 4 Bit und an den seriellen Daten-Ausgangsschaltkreis 34 angelegt.
Die Daten-Ausgangsanschlüsse 01 bis 04 eines jeden der Parallel-Schieberegister 32 mit 4 Bit sind mit Eingangs-Anschlüssen eines Maskierungsschaltkreises 35 verbunden. Der Maskierungsschaltkreis 35 nimmt parallele Daten der k.ten Stufe auf, die von jedem der Parallel-Schieberegister 32 mit 4 Bit übertragen werden und er maskiert sie mit Ausnahme des Bits m, das in jeder der Stufen durch wirksame Bit-Auswahlsignale SLT1 und SLT2 erforderlich ist. Die parallelen Daten von k Stufen des Maskierungs schaltkreises 35 werden dem Verriegelungsschaltkreis 36 zugeführt. Die wirksamen Bit-Auswahlsignale SLT 1 und SLT 2 werden ebenfalls dem seriellen Daten-Ausgangsschaltkreis 34 zugeführt.
Der serielle Daten-Ausgangsschaltkreis 34 liefert serielle Druckdaten zu einer Druckkopf-Antriebsvorrichtung der nächsten Stufe, wenn eine große Anzahl von Druckkopf-Antriebsvorrichtungen miteinander in einer Kaskade verbunden sind. Normalerweise sind im Falle eines Zeilendruckers, der Zeile für Zeile druckt, eine Vielzahl von Druckkopf-Antriebsvorrichtungen miteinander in einer Kaskade verbunden.
Der Verriegelungs-Schaltkreis 36 verriegelt die parallelen Daten der k.ten Stufe von dem Maskierungsschaltkreis 35 bei dem Eingangszeittakt des Verriegelungssignals LTN. Die parallelen Daten von k Stufen, die durch den Verriegelungsschaltkreis 36 verriegelt werden, werden einem Auswahlschaltkreis 37 für eine leitenden Impuls zugeführt. Der Auswahlschaltkreis 37 für einen leitenden Impuls wählt eines von leitenden Signalen TP1 bis TP15 und GND (Massepegel) aus einem Erzeugungsschaltkreis 27 für ein leitendes Signal für jede der Stufen aus basierend auf den parallelen Daten der k.ten Stufe von dem Verriegelungsschaltkreis 36 und liefert das ausgewählte Signal an Kopfantriebe 38. Die Kopfantriebe 38 geben Kopf-Antriebssignale OUT1 bis OUTk entsprechend aus.
Hier repräsentiert das Bezugszeichen 25 eine Antriebsvorrichtung und das Bezugszeichen 26 einen Steuerabschnitt. Der Steuerabschnitt 26 umfasst einen Erzeugungsschaltkreis 27 für ein leitendes Signal und zur Ausgabe von leitenden Signalen TP1 bis TP15 und einen Steuersignal-Erzeugungsschaltkreis 28 zur Ausgabe des Verriegelungssignals LTN, des effektiven Bit-Auswahlsignals SLT1, SLT2, des Schiebetaktes SFCK, eines Rückstellsignals RST, von seriellen Druckdaten SI und eines Freigabesignals ENB.
Bei einem solchen Aufbau werden, wenn 1 Pixel 4 Bits z. Bsp. umfasst, serielle Druckdaten SI mit 4 Bit eingegeben und der Betriebszeittakt eines jeden Teils ist dergestalt wie in 2 gezeigt. D.h., wenn das Rückstellsignal RST vom niedrigen Pegel auf den hohen Pegel ansteigt, der Serien/Parallel-Wandlerschaltkreis 31, jedes der Schieberegister 32 mit 4 Bit und der serielle Daten-Ausgangsschaltkreis 34 initialisiert werden und in diesem Zustand die seriellen Druckdaten SI und der Schiebetakt SFCK in den Serien/Parallel-Wandlerschaltkreis 31 eingegeben werden und der Serien/Parallel-Wandlerschaltkreis 31 die parallelen Druckdaten mit 4 Bit immer dann umwandelt, wenn die Druckdaten mit 4 Bit eingegeben werden. Jedem der Parallel-Schieberegister 32 mit 4 Bit und dem seriellen Daten-Ausgangsschaltkreis 34 wird der Schiebetakt SFCK eingegeben und das Freigabesignal ENB wird ebenfalls synchron mit den 4 Bit der seriellen Druckdaten eingegeben.
Auf diese Weise übertragt jedes der Parallel-Schieberegister 32 mit 4 Bit die parallelen Druckdaten mit 4 Bit zu dem Parallel-Schieberegister 32 mit 4 Bit der nächsten Stufe mit dem Eingabe-Zeittakt des Freigabesignals ENB. Und wenn die Verschiebung der parallelen Druckdaten mit 4 Bit in Bezug auf das Parallel-Schieberegister 32 mit 4 Bit der k.ten Stufe vervollständigt ist, werden die parallelen Daten von dem Parallel-Schieberegister 32 mit 4 Bit der letzten Stufe in serielle Druckdaten durch den seriellen Daten-Ausgangsschaltkreis 34 umgewandelt und der Druckkopf-Antriebsvorrichtung der nächsten Stufe zugeführt.
Wenn die Verschiebung der Daten in Bezug auf die Parallel-Schieberegister mit 4 Bit für alle Druckkopf-Antriebsvorrichtungen, die in Kaskade verbunden sind, vervollständigt ist und die Druckdaten mit einem Betrag einer Zeile verschoben worden sind, wird das Verriegelungssignal LTN eingegeben und die Druckdaten mit dem Betrag einer Zeile werden einer vorbestimmten Maskierung durch den Maskierungsschaltkreis 35 Pixel für Pixel unterworfen und durch den Verriegelungsschaltkreis 36 verriegelt. Da Druckdaten der maximalen Tönung eines Pixels mit 4 Bit zu dieser Zeit gehandhabt werden, wird die Maskierung durch den Maskierungsschaltkreis 35 nicht ausgeführt.
Die Druckdaten entsprechend dem Betrag einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Pixeldaten mit 4 Bit zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 bis TP15 und GND aus und das ausgewählte leitende Signal wird dem entsprechenden Kopfantrieb 38 zugeführt. Die entsprechende Beziehung zwischen den Daten mit 4 Bit und den leitenden Signalen zu dieser Zeit ist in Tabelle 1 gezeigt. Das Kopf-Antriebssignal, das für jedes Pixel in einer Zeile ausgewählt wird, wird in dieser Weise ausgegeben.
Tabelle 1
Wie z. Bsp. in 2 gezeigt, wählt, wenn ein Verriegelungsausgang in Bezug auf des n.te Pixel „FH" beträgt und ein Verriegelungsausgang in Bezug auf das n–1.te Pixel „EH" beträgt, der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP15 in Bezug auf das n.te Pixel aus und er wählt das leitende Signal TP14 in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls für die Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls für die Ansteuerung des n–1.ten-Kopfelementes erzeugt.
Wenn ein Pixel 2 Bit umfasst, werden serielle Druckdaten SI mit 2 Bit eingegeben und der Betriebszeittakt jeder der Teile ist so, wie in 3 dargestellt. Das heißt, wenn das Rückstellsignal von dem niedrigen Pegel auf den hohen Pegel ansteigt, so werden der Serien/Parallel-Wandlerschaltkreis 31, jedes der Parallel-Schiebregister 32 mit 4 Bit und der serielle Daten-Ausgangsschaltkreis 34 initialisiert und in diesem Zustand werden die seriellen Druckdaten SI und der Schiebetakt SFCK in den Serien/Parallel-Wandlerschaltkreis 31 eingegeben und immer dann, wenn die seriellen Druckdaten mit 2 Bit eingegeben werden, wandelt der Serien/Parallel-Wandlerschaltkreis 31 diese in parallele Druckdaten mit 2 Bit um. Zu dieser Zeit sind die zwei hochrangigen Bits (03, 04) des Serien/Parallel-Wandlerschaltkreises 31, die 2 Bit der Druckdaten, die unmittelbar zuvor eingegeben werden. Der Schiebetakt SFCK wird in jedes der Parallel-Schieberegister 32 mit 4 Bit und den seriellen Daten-Ausgangsschaltkreises 34 eingegeben und das Freigabesignal ENB wird synchron mit dem zweiten Bit der seriellen Druckdaten eingegeben.
Auf diese Weise überträgt jedes der Parallel-Schieberegister mit 4 Bit die parallelen Druckdaten mit 2 Bit zu dem Parallel-Schieberegister 32 mit 4 Bit zu einem Zeitpunkt, wo das Freigabesignal ENB eingegeben wird, wodurch die Daten verschoben werden. Wenn die Verschiebung der parallelen Druckdaten mit 2 Bit in Bezug auf das Parallel-Schieberegister 32 mit 4 Bit in der k.ten Stufe vervollständigt ist, werden die parallelen Daten von dem Parallel-Schieberegister 32 mit 4 Bit der letzten Stufe durch den seriellen Daten-Ausgangsschaltkreis 34 in serielle Druckdaten umgewandelt und zu der Druckkopf-Antriebsvorrichtung der nächsten Stufe geliefert.
Wenn die Druckdaten vom Betrag einer Zeile verschoben worden sind, wird das Verriegelungssignal LTN eingegeben und die Druckdaten vom Betrag einer Zeile werden einer vorbestimmten Maskierung durch den Maskierungsschaltkreis 35 Pixel für Pixel unterworfen und durch den Verriegelungsschaltkreis 36 verriegelt. Das heißt, der Maskierungsschaltkreis 35 maskiert die oberen 2 Bits unter den 4 Bits der Zeile, um die Daten zwangsläufig auf „00" zu bringen, und er gibt nur die unteren 2 Bits an den Verriegelungsschaltkreis 36 als wirksame Bits aus.
Die Druckdaten vom Betrag einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Pixeldaten mit 2 Bits zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 bis TP3 und GND aus basierend auf den Daten mit 2 Bits für jedes Pixel und liefert das ausgewählte leitende Signal an den entsprechenden Kopftreiber 38.
Das heißt, da die Anzahl der Arten leitender Signale (einschließlich GND), die ausgewählt werden können, wenn ein Pixel 2 Bit umfasst, 4 beträgt, dass die leitenden Signale TP4 bis TP15 zu dieser Zeit nicht ausgewählt werden und nur vier Arten von Signalen, das heißt, die leitenden Signale TP1 bis TP3 und GND in Bezug auf die Daten mit 2 Bits ausgewählt werden. Die leitenden Signale TP1 bis TP3 sind zu diesem Zeitpunkt unterschiedlich von den leitenden Signalen TP1 bis TP3, wenn 1 Pixel 4 Bits umfasst, zum Beispiel entspricht das leitende Signal TP3 dem leitenden Signal TP15, wenn es 4 Bits umfasst, das leitende Signal TP2 entspricht dem leitenden Signal TP8, wenn es 4 Bits umfasst und das leitende Signal TP1 entspricht dem leitenden Signal TP1, wenn es 4 Bits umfasst.
Das Antriebssignal, das für jedes Pixel einer Zeile ausgewählt wird, wird auf diese Weise ausgegeben.
Wenn zum Beispiel, wie in 3 gezeigt, der Verriegelungsausgang in Bezug auf das n.te Pixel „3H" beträgt und der Verriegelungsausgang in Bezug auf das n–1.te Pixel „2H" beträgt, wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP3 in Bezug auf das n.te Pixel aus und er wählt das leitende Signal TP2 in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls für den Antrieb des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls für den Antrieb des n–1.ten Kopfelementes erzeugt.
Wenn ein Pixel ein Bit umfasst, werden serielle Druckdaten SI mit einem Bit eingegeben und der Betriebszeittakt jeder der Teile ist wie in 4 dargestellt. Das heißt, wenn das Rückstellsignal RST vom niedrigen Pegel auf den hohen Pegel ansteigt, werden der Serien/Parallel-Wandlerschaltkreis 31, jedes der Parallel-Schieberegister 32 mit 4 Bit und der serielle Daten-Ausgangsschaltkreis 34 initialisiert und in diesem Zustand werden die seriellen Druckdaten SI und der Schiebetakt SFCK in den Serien/Parallel-Wandlerschaltkreis 31 eingegeben und der Serien/Parallel-Wandlerschaltkreis 31 gestattet den seriellen Druckdaten mit einem Bit den Durchgang so wie es ist. Jedem der Parallel-Schiebregister 32 mit 4 Bit und dem seriellen Daten-Ausgangsschaltkreis 34 wird der Schiebetakt SFCK eingegeben und das Freigabesignal ENB, welches sich ebenfalls auf dem hohen Pegel befindet, wird ebenfalls eingegeben.
Auf diese Weise überträgt jedes der Parallel-Schieberegister 32 mit 4 Bit der Reihe nach Druckdaten mit einem Bit an das Parallel-Schieberegister 32 mit 4 Bit der nächsten Stufe bei einem Zeittakt des Schiebetaktes SFCK, um die Daten zu verschieben. Wenn die Verschiebung der Druckdaten bis zu dem Parallel-Schiebregister 32 mit 4 Bit der k.ten Stufe vervollständigt ist, verlaufen die Druckdaten von dem Parallel-Schiebregister 32 mit 4 Bit der letzten Stufe durch den seriellen Daten-Ausgangsschaltkreis 34 unverändert und sie werden der Druckkopf-Antriebsvorrichtung der nächsten Stufe zugeführt.
Wenn die Verschiebung der Druckdaten vom Betrag einer Zeile vervollständigt ist, wird das Verriegelungssignal LPN eingegeben und die Druckdaten vom Betrag einer Zeile werden in einer vorbestimmten Maskierung durch den Maskierungsschaltkreis 35 Pixel für Pixel unterworfen und durch den Verriegelungsschaltkreis 36 verriegelt. Das heißt, der Maskierungsschaltkreis 35 maskiert die oberen 3 Bits in der Zeile von 4 Bits, um sie zwangsläufig auf „000" zu bringen, und er gibt nur das eine untere Bit an dem Verriegelungsschaltkreis 36 als wirksames Bit aus.
Die Druckdaten vom Betrag einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Pixeldaten mit einem Bit zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt das leitende Signal TP1 und GND basierend auf den Daten mit einem Bit für jedes Pixel aus und liefert das ausgewählte leitende Signal an den entsprechenden Kopftreiber 38.
Das heißt, da die Anzahl der Arten leitender Signale (einschließlich GND), die ausgewählt werden können, wenn ein Pixel ein Bit umfasst, 2 beträgt, die leitenden Signale TP2 bis TP15 zu dieser Zeit nicht ausgewählt werden und nur zwei Arten von Signalen, das heißt, das leitende Signal TP1 und GND ausgewählt werden.
Das Antriebssignal, das für jedes Pixel einer Zeile ausgewählt wird, wird auf diese Weise ausgegeben und es können zwei Werte gedruckt werden.
Wenn zum Beispiel, wie in 4 gezeigt, der Verriegelungsausgang in Bezug auf das n.te Pixel „1H" beträgt und der Verriegelungsausgang in Bezug auf das n–1.te Pixel „0H" beträgt, wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP1 in Bezug auf das n.te Pixel aus und er wählt GND in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls zur Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls zur Ansteuerung des n–1.ten Kopfelementes erzeugt. Der n.te Pin-Ausgangsimpuls ist der Impuls des Signals TP1 und der n–1.te Pin-Ausgangsimpuls ist ein Ausgangsimpuls mit dem Wert 0.
Da Daten in Reihe zu der Druckkopf-Antriebsvorrichtung übertragen werden können, kann die Anzahl der Signalleitungen, die für die Datenübertragung genutzt werden, nur durch eine Leitung vorgegeben werden. Wenn ferner serielle Druckdaten mit einer Tönung von maximal 4 Bits empfangen werden können, ist es nicht erforderlich Leerdaten hinzuzufügen und zu übertragen, auch dann, wenn sich die Situation so ändert, dass serielle Druckdaten mit einer Tönung von 2 Bits oder serielle Druckdaten mit einem Bit von zwei Werten gehandhabt werden. Da die Druckdaten eine geringere Bitzahl besitzen, kann daher die Daten-Übertragungszeit abgekürzt und es können die Daten schneller gedruckt werden.
Als nächstes sei ein zweites Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die 5 bis 10 erläutert. In 5 ist der Steuerabschnitt 26, wie er in 1 gezeigt ist, unterdrückt.
Gleiche Elemente, wie jene in dem zuvor beschriebenen ersten Ausführungsbeispiel, sind mit den gleichen Bezugszeichen versehen und Teile unterschiedlich gegenüber dem ersten Ausführungsbeispiel werden beschrieben. In dem zweiten Ausführungsbeispiel werden, wie in 5 gezeigt, serielle Druckdaten SI mit m Bits (1 ≤ m ≤ 4) Tönung an einen Auswahlschaltkreis 39 geliefert.
Der Auswahlschaltkreis 39 liefert Maskierungsdaten, welche anstelle der seriellen Druckdaten SI einzugeben sind, wenn sich das Rückstellsignal RST auf niedrigem Pegel befindet an einem Maskierungsschaltkreis 40 und den seriellen Daten-Ausgangsschaltkreis 34 an einem Ausgangsanschluss B und der Maskierungsschaltkreis 40 setzt diese Maskierungsdaten und maskiert andere Daten als die geforderten Daten mit m Bit. Die Maskierungsdaten, die an den seriellen Daten-Ausgangschaltkreis 34 zu liefern sind, werden an eine Druckkopf-Antriebsvorrichtung einer nächsten Stufe ausgegeben, die in einer Kaskade angeschlossen ist, und sie werden ebenfalls durch den Maskierungsschaltkreis in dieser Druckkopf-Antriebsvorrichtung der nächsten Stufe gesetzt.
Der Auswahlschaltkreis 39 liefert die seriellen Druckdaten SI, die eingeben werden, wenn das Rückstellsignal RST sich auf dem hohen Pegel befindet, an den Serien/Parallel-Wandlerschaltkreis 31 an einem Ausgangsanschluss A. Der Serien/Parallel-Wandlerschaltkreis 31 wandelt diese seriellen Druckdaten in parallele Druckdaten um und liefert sodann dieselben an Eingangsanschlüsse 1N1 bis 1N4 des Maskierungsschaltkreises 40. Der Maskierungsschaltkreis 40 maskiert den parallelen Druckdateneingang an den Eingangsanschlüssen 1N1 bis 1N4 außer den geforderten Daten mit m Bit und liefert diese an den Ausgangsanschlüssen Out 1 bis Out 4 an das Parallel-Schieberegister 32 mit 4 Bits der ersten Stufe.
Wie in 6 gezeigt, umfasst der Maskierungsschaltkreis 40 einen Serien/Parallel-Wandlerschaltkreis 41, einen Verriegelungsschaltkreis 42, einen Freigabesignal-Erzeugungsschaltkreis 43 und einen UND-Gatterschaltkreis 44. Nachdem der Maskierungsschaltkreis 40 Maskierungsdaten von dem Auswahlschaltkreis 39 in den Serien/Parallel-Wandlerschaltkreis 41 eingegeben hat, um diese in parallele Daten zu wandeln, verriegelt der Verriegelungsschaltkreis 42 die parallelen Daten und der verriegelte Ausgang wird an den Freigabe-Erzeugungsschaltkreis 43 und das UND-Gatter geliefert.
Der Freigabesignal-Erzeugungsschaltkreis 43 legt eine Erzeugungszeit des Freigabesignals ENB basierend auf den gelieferten Daten fest und liefert das erzeugte Freigabesignal ENB an jedes der Parallel-Schieberegister 32 mit 4 Bit und den seriellen Daten-Ausgangsschaltkreis 34. Der UND-Gatterschaltkreis 44 maskiert die parallelen Druckdaten, die von den Eingangsanschlüssen 1N1 bis 1N4 basierend auf den Maskierungsdaten geliefert werden, die durch den Verriegelungsschaltkreis 42 verriegelt sind und er gibt nur das wirksame Bit an den Ausgangsanschlüssen Out 1 bis Out 4 aus.
Aufgrund eines solchen Aufbaus werden, wenn ein Pixel 4 Bits zum Beispiel umfasst und das Rückstellsignal RST auf den niedrigen Pegel gebracht wird, wie dies in 7 gezeigt ist, in diesem Zustand Maskierungsdaten mit 4 Bits an den Maskierungsschaltkreis 40 durch den Auswahlschaltkreis 39 synchron mit dem Schiebetakt SFCK geliefert. Auf diese Weise werden die Maskierungsdaten in dem Verriegelungsschaltkreis 42 des Maskierungsschaltkreises 40 gesetzt.
Nachfolgend werden nachdem das Rückstellsignal RST vom niedrigen Pegel auf den hohen Pegel ansteigt und jedes der Parallel-Schieberegister 32 mit 4 Bit und der serielle Daten-Ausgangsschaltkreis 34 initialisiert ist, die Druckdaten SI mit 4 Bits synchron mit dem Schiebetakt SFCK eingegeben. Die seriellen Druckdaten werden in den Serien/Parallel-Wandlerschaltkreis 31 durch den Auswahlschaltkreis 39 eingegeben und der Serien/Parallel-Wandlerschaltkreis 31 wandelt sie in parallele Druckdaten mit 4 Bits immer dann um, wenn die seriellen Druckdaten mit 4 Bits eingegeben werden. Die parallelen Druckdaten mit 4 Bits werden dem Parallel-Schieberegister 32 mit 4 Bits der ersten Stufe durch den Maskierungsschaltkreis 40 eingegeben. Da hier die Druckdaten die maximale Tönung eines Pixels besitzen und 4 Bits gehandhabt werden, wird die Maskierung der parallelen Druckdaten durch den Maskierungsschaltkreis 40 nicht ausgeführt.
Auf diese Weise überträgt jedes der Parallel-Schieberegister 32 mit 4 Bit die parallelen Druckdaten mit 4 Bit zu dem Parallel-Schieberegister 32 mit 4 Bit der nächsten Stufe bei der Eingabe des Freigabesignals ENB für die Verschiebung der Daten. Wenn die Verschiebung der parallelen Druckdaten mit 4 Bits zu den Parallel-Schieberegister 32 mit 4 Bit der k.ten Stufe vervollständigt ist, werden die parallelen Daten von dem Parallel-Schieberegister 32 mit 4 Bit der letzten Stufe in serielle Druckdaten durch den seriellen Daten-Ausgangsschaltkreis 34 umgewandelt und sie werden der Druckkopf-Antriebsvorrichtung der nächsten Stufe zugeführt.
Auf diese Weise wird, wenn die Verschiebung der Daten eines jeden der Parallel-Schieberegister 32 mit 4 Bit aller Druckkopfeinrichtungen, die in Kaskadenweise verbunden sind, vervollständigt ist und die Verschiebung der Daten vom Betrag einer Zeile vervollständigt ist, das Verriegelungssignal LTN eingegeben und die Druckdaten vom Betrag einer Zeile werden durch den Verriegelungsschaltkreis 36 verriegelt. Die Druckdaten vom Betrag einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Daten mit 4 Bits für ein Pixel zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 bis TP15 und GND basierend auf Daten mit 4 Bits für jedes der Pixel aus und liefert das ausgewählte leitende Signal an den entsprechenden Kopftreiber 38. Auf diese Weise wird das Kopf-Ansteuersignal, das für jedes Pixel einer Zeile ausgewählt ist, ausgegeben.
Wenn zum Beispiel, wie in 7 gezeigt, ein Verriegelungsausgang in Bezug auf das n.te Pixel „FH" beträgt und ein Verriegelungsausgang in Bezug auf das n–1.te Pixel „EH" beträgt, so wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP15 in Bezug auf das n.te Pixel aus und er wählt das leitende Signal TP14 in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls für die Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls für die Ansteuerung des n–1.ten Kopfelementes erzeugt.
Wenn ein Pixel 3 Bits umfasst, wie dies in 8 gezeigt ist, werden, wenn sich das Rückstellsignal RST auf niedrigem Pegel befindet, Maskierungsdaten mit 4 Bits in dem Maskierungsschaltkreis 40 durch den Auswahlschaltkreis 39 gesetzt.
Nachfolgend werden, nachdem das Rückstellsignal RST von dem niedrigen Pegel auf den hohen Pegel ansteigt und jedes der Parallel-Schieberegister 32 mit 4 Bit und der serielle Daten-Ausgangsschaltkreis 34 initialisiert sind, die seriellen Druckdaten SI mit 3 Bits synchron mit dem Schiebetakt SFCK eingegeben. Die seriellen Druckdaten werden in den Serien/Parallel-Wandlerschaltkreis 31 durch den Auswahlschaltkreis 39 eingegeben und der Serien/Parallel-Wandlerschaltkreis 31 wandelt sie in parallele Druckdaten mit 3 Bits immer dann um, wenn die seriellen Druckdaten mit 3 Bits eingegeben werden.
Für diesen Zeitpunkt ist das hochrangigste eine Bit (04) des Serien/Parallel-Wandlerschaltkreis 31 das niedrigrangigste eine Bit des Druckdateneinganges mit 3 Bits unmittelbar zuvor.
Diese parallelen Druckdaten mit 3 Bits werden den Parallel-Schieberegister 32 mit 4 Bit der ersten Stufe durch den Maskierungsschaltkreis 40 zugeführt. Der Maskierungsschaltkreis 40 maskiert das obere eine Bit in der Zeile von 4 Bits, um die Daten zwangsläufig auf „0" zu bringen, und er gibt nur die unteren 3 Bits des Parallel-Schieberegisters 32 mit 4 Bits der ersten Stufe als wirksame Bits aus.
Auf diese Weise überträgt jedes der Parallel-Schieberegister 32 mit 4 Bits die parallelen Druckdaten mit 3 Bits zu dem Parallel-Schieberegister 32 mit 4 Bits an der nächsten Stufe bei der Eingabe des Freigabesignals ENB. Und wenn die Verschiebung der parallelen Druckdaten mit 3 Bits zu dem Parallel-Schieberegister 32 mit 4 Bit der k.ten Stufe vervollständigt ist, werden die parallelen Daten des Parallel-Schieberegisters 32 mit 4 Bits der letzten Stufe in serielle Druckdaten durch den seriellen Daten-Ausgangsschaltkreis 34 umgewandelt und zu der Druckkopf-Antriebsvorrichtung der nächsten Stufe geliefert.
Wenn die Verschiebung von Daten des Betrags einer Zeile in dieser Weise vervollständigt ist, wird das Verriegelungssignal LTN eingegeben und es werden die Druckdaten vom Betrag einer Zeile durch den Verriegelungsschaltkreis 36 verriegelt. Die Druckdaten vom Betrag einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Daten mit 3 Bits für 1 Pixel zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 bis TP7 und GND basierend auf Daten mit 3 Bits für jedes der Pixel aus und er liefert das ausgewählte leitende Signal an den entsprechenden Kopftreiber 38. D. h., wenn 1 Pixel 3 Bits umfasst, gibt es acht Arten von leitenden Signalen (einschließlich GND), die ausgewählt werden können.
Auf diese Weise wird das Kopf-Antriebssignal, das für jedes Pixel einer Zeile ausgewählt wird, ausgegeben.
Wie z. Bsp. in 8 gezeigt, wählt, wenn ein Verriegelungsausgang in Bezug auf das n.te Pixel „7H" beträgt und ein Verriegelungsausgang in Bezug auf das n–1.te Pixel „6H" beträgt, der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP7 in Bezug auf das n.te Pixel aus und er wählt das leitende Signal TP6 in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls für die Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls für die Ansteuerung des n–1.ten Kopfelementes erzeugt.
Wenn ferner 1 Pixel 2 Bits umfasst, werden Maskierungsdaten mit 4 Bits in dem Maskierungsschaltkreis 40 durch den Auswahlschaltkreis 39 gesetzt, wenn sich das Rückstellsignal RST auf dem niedrigen Pegel befindet, wie in 9 gezeigt. Dies ist der gleiche Fall wie jener, wo 1 Pixel 4 Bits umfasst.
Nachfolgend werden, nachdem das Rückstellsignal RST vom niedrigen Pegel auf den hohen Pegel ansteigt, jedes der Parallel-Schieberegister 32 mit 4 Bit und der serielle Daten-Ausgangsschaltkreis 34 initialisiert und es werden die seriellen Druckdaten SI mit 2 Bits synchron mit dem Schiebetakt SFCK eingegeben. Die seriellen Druckdaten werden in den Serien-/Parallel-Wandlerschaltkreis 31 durch den Auswahlschaltkreis 39 eingegeben und der Serien/Parallel-Wandlerschaltkreis 31 wandelt sie in parallele Druckdaten mit 2 Bits immer dann um, wenn die seriellen Druckdaten mit 2 Bits eingegeben werden. Zu dieser Zeit sind die hochrangigen 2 Bits (03, 04) des Serien/Parallel-Wandlerschaltkreises 31 die unmittelbar zuvor eingegebenen Druckdaten mit 2 Bits. Diese parallelen Druckdaten mit 2 Bits werden dem Parallel-Schieberegister 32 mit 4 Bit der ersten Stufe durch den Maskierungsschaltkreis 40 zugeführt. Der Maskierungsschaltkreis 40 maskiert die oberen 2 Bits der Zeile mit 4 Bits, um die Daten zwangsläufig auf „00" zu bringen und er gibt nur die unteren 2 Bits als wirksame Bits aus.
Auf diese Weise werden parallele Druckdaten mit 2 Bits der Reihe nach verschoben und in jedem der Parallel-Schieberegister 32 mit 4 Bit gespeichert. Wenn die Druckdaten vom Betrag einer Zeile verschoben worden sind, wird das Verriegelungssignal LTN eingegeben und die Druckdaten vom Betrag einer Zeile werden durch den Verriegelungsschaltkreis 36 verriegelt. Die Druckdaten vom Betrag einer Zeile, die durch den Verriegelungsschaltkreis verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Daten mit 2 Bits für 1 Pixel zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 bis TP3 und GND basierend auf Daten mit 2 Bits für jedes der Pixel aus und liefert das ausgewählte leitende Signal an den entsprechenden Kopftreiber 38. Wenn 1 Pixel 2 Bits umfasst, gibt es vier Arten von leitenden Signalen (einschließlich GND), die ausgewählt werden können. Auf diese Weise wird das Kopf-Antriebssignal, das für jedes Pixel einer Zeile ausgewählt wird, ausgegeben.
Wenn z. Bsp., wie in 9 gezeigt, ein Verriegelungsausgang in Bezug auf das n.te Pixel „3H" beträgt und ein Verriegelungsausgang in Bezug auf das n–1.te Pixel „2H" beträgt, so wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP3 in Bezug auf das n.te Pixel aus und er wählt das leitende Signal TP2 in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls für die Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls für die Ansteuerung des n–1.ten Kopfelementes erzeugt.
Wenn ferner 1 Pixel 1 Bit umfasst, werden Maskierungsdaten mit 4 Bits in dem Maskierungsschaltkreis 40 durch den Auswahlschaltkreis 39 gesetzt, wenn sich das Rückstellsignal RST auf dem niedrigen Pegel befindet, wie in 10 gezeigt.
Nachfolgend wird, nachdem das Rückstellsignal RST vom niedrigen Pegel auf den hohen Pegel angestiegen ist und jedes der Parallel-Schieberegister 32 mit 4 Bit und der serielle Daten-Ausgangsschaltkreis 34 initialisiert ist, die seriellen Druckdaten SI mit 1 Bit synchron mit dem Schiebetakt SFCK eingegeben. Die seriellen Druckdaten werden in den Serien/Parallel-Wandlerschaltkreis 31 über den Auswahlschaltkreis 39 eingegeben und der Serien/Parallel-Wandlerschaltkreis 31 gibt diese seriellen Druckdaten mit 1 Bit unverändert aus. Zu dieser Zeit entsprechen die hochrangigen 3 Bits (02, 03, 04) des Serien/Parallel-Wandlerschaltkreises 31 dem Druckdateneingang in der Reihenfolge vor der Eingabe der seriellen Druckdaten mit 1 Bit (04 ist der Dateneingang unmittelbar vor den seriellen Druckdaten mit 1 Bit). Diese parallelen Druckdaten mit 1 Bit werden dem Parallel-Schieberegister 32 mit 4 Bit der ersten Stufe durch den Maskierungsschaltkreis 40 zugeführt. Der Maskierungsschaltkreis 40 maskiert die oberen 3 Bits in der Zeile von 4 Bits, um die Daten zwangsläufig auf „000" zu bringen und er gibt nur das untere 1 Bit als wirksames Bit aus.
Auf diese Weise werden parallele Druckdaten mit 1 Bit der Reihe nach verschoben und in jedem der Parallel-Schieberegister 32 mit 4 Bit gespeichert. Wenn die Druckdaten vom Betrag einer Zeile verschoben worden sind, wird das Verriegelungssignal LTN eingegeben und die Druckdaten vom Betrag einer Zeile werden durch den Verriegelungsschaltkreis 36 verriegelt. Die Druckdaten vom Betrag einer Zeile, die durch den Verriegelungsschaltkreis verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Daten mit 1 Bit für 1 Pixel zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines von dem leitenden Signal TP1 und GND basierend auf den Daten mit 1 Bit für jedes der Pixel aus und liefert das ausgewählte leitende Signal an den entsprechenden Kopftreiber 38. Auf diese Weise wird das Kopf-Antriebssignal, das für jedes Pixel einer Zeile ausgewählt ist, ausgegeben.
Wenn z. Bsp., wie in 10 gezeigt, der Verriegelungsausgang in Bezug auf das n.te Pixel „1H" beträgt und der Verriegelungsausgang in Bezug auf das n–1.te Pixel „0H" beträgt, wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP1 in Bezug auf das n.te Pixel aus und er wählt GND in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls für die Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls für die Ansteuerung des n–1.ten Kopfelementes erzeugt. Der n.te Pin-Ausgangsimpuls ist der Impuls des Signals TP1 und der n–1.te Pin-Ausgangsimpuls ist ein Ausgangsimpuls mit dem Wert 0.
Da Daten in Reihe zu der Druckkopf-Antriebsvorrichtung übertragen werden können, kann in diesem Ausführungsbeispiel daher die Anzahl der Signalleitungen, die für die Datenübertragungen benutzt werden, ebenfalls durch eine einzige Leitung vorgegeben werden. Wenn serielle Druckdaten mit einer maximalen Tönung durch 4 Bits empfangen werden können, ist es auch dann, wenn sich die Situation so ändert, dass serielle Druckdaten mit einer Tönung von 2 Bits oder serielle Druckdaten mit 1 Bit von zwei Werten gehandhabt werden, nicht erforderlich, Leerdaten hinzuzufügen und zu übertragen. Daher kann die Daten-Übertragungszeit verkürzt werden und die Daten können schneller gedruckt werden, wenn die Druckdaten weniger Bit aufweisen.
Als nächstes sei ein drittes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die 11 und 12 erläutert. In 11 ist der in 1 gezeigte Steuerabschnitt 26 unterdrückt.
Gleiche Elemente wie jene in dem zuvor beschriebenen ersten Ausführungsbeispiel sind durch gleiche Bezugszeichen bezeichnet und Teile unterschiedlich gegenüber dem ersten Ausführungsbeispiel werden beschrieben. In dem dritten Ausführungsbeispiel ist, wie in 11 gezeigt, der grundlegende Schaltungsaufbau der gleiche wie bei dem ersten Ausführungsbeispiel mit Ausnahme des Maskierungsschaltkreises. Das dritte Ausführungsbeispiel ist gegenüber dem ersten Ausführungsbeispiel unterschiedlich insofern, als der Maskierungsschaltkreis unterdrückt ist und das Einstellverfahren der leitenden Signale TP1 bis TP15 und GND verändert ist.
D.h., wenn 1 Pixel 4 Bits umfasst, so wird ein unterschiedlicher leitender Impuls für jedes der leitenden Signale TP1 bis TP15 eingestellt und der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 bis TP15 und GND basierend auf den Daten mit 4 Bits für 1 Pixel von dem Verriegelungsschaltkreis 36 aus. Der Betrieb zu diesem Zeitpunkt ist daher der gleiche wie in dem Fall, wo 1 Pixel 4 Bits in dem ersten Ausführungsbeispiel umfasst.
Wenn ferner 1 Pixel 2 Bits umfasst, wird jedes der leitenden Signale TP4, TP8 und TP12 in den gleichen Zustand wie GND gesetzt, so dass der Auswahlschaltkreis 37 für den leitenden Impuls den leitenden Impuls mit GND auswählt, wenn Daten mit 4 Bits, die in den Auswahlschaltkreis 37 für den leitenden Impuls eingegeben werden, den Wert 0H, 4H, 8H und CH aufweisen. Wenn die Daten mit 4 Bits 1H, 5H, 9H und DH betragen, wird ebenfalls jedes der leitenden Signale TP5, TP9 und TP13 in den gleichen Zustand wie TP1 gesetzt, so dass der Auswahlschaltkreis 37 für den leitenden Impuls den leitenden Impuls mit TP1 auswählt. Wenn ferner die Daten mit 4 Bits die Werte 2H, 6H, AH und EH aufweisen, wird jedes der leitenden Signale TP6, TP10 und TP14 auf den gleichen Zustand wie das Signal TP2 gesetzt, so dass der Auswahlschaltkreis 37 für den leitenden Impuls den leitenden Impuls mit TP2 auswählt. Wenn ferner die Daten mit 4 Bits die Werte 3H, 7H, BH und FH besitzen, wird jedes der leitenden Signale TP7, TP11 und TP15 auf den gleichen Zustand wie das Signal TP3 gesetzt, so dass der Auswahlschaltkreis 37 für den leitenden Impuls den leitenden Impuls mit TP3 auswählt.
Im Betrieb kann zu dieser Zeit, auch dann, wenn die oberen 2 Bits innerhalb der 4 Bits nicht absichtlich maskiert sind, der leitende Impuls unter Verwendung der unteren 2 Bits der Daten unabhängig von den Werten dieser 2 Bits ausgewählt werden. D.h., dass innerhalb der 4 Bits nur die unteren 2 Bits wirksam sind und die oberen 2 Bits im Wesentlichen ungültig sind.
Daher kann in einem solchen Fall 1 Pixel mit einer Tönung durch 2 Bits gedruckt werden, wenn serielle Druckdaten mit 2 Bits eingegeben werden.
Wenn ferner 1 Pixel 1 Bit umfasst, werden die leitenden Signale TP2, TP4, TP6, TP8, TP10, TP12 und TP14 in den gleichen Zustand wie GND gesetzt, so dass der Auswahlschaltkreis 37 für den leitenden Impuls GND als leitenden Impuls auswählt, wenn die Daten mit 4 Bits, die in den Auswahlschaltkreis 37 für den leitenden Impuls eingegeben werden, den Wert 0H, 2H, 4H, 6H, 8H, AH, CH und EH aufweisen. Die leitenden Signale TP3, TP5, TP7, TP9, TP11, TP13 und TP15 werden in den gleichen Zustand wie das Signal TP1 gesetzt, so dass der Auswahlschaltkreis 37 für den leitenden Impuls den leitenden Impuls von TP1 auswählt, wenn die Daten mit 4 Bits den Wert 1H, 3H, 5H, 7H, 9H, BH, DH und FH aufweisen.
Im Betrieb kann zu dieser Zeit, auch dann, wenn die oberen 3 Bits innerhalb der 4 Bits nicht absichtlich maskiert sind, der leitende Impuls ausgewählt werden unter Verwendung der Daten des unteren 1 Bits, unabhängig von den Werten dieser 3 Bits. D.h., dass innerhalb der 4 Bits nur das untere 1 Bit wirksam ist und die oberen 3 Bits im Wesentlichen ungültig sind.
Daher können in einem solchen Fall zwei Werte gedruckt werden, wenn serielle Druckdaten mit 1 Bit eingegeben werden.
Der Betriebszeittakt, wenn 1 Pixel 1 Bit umfasst, ist in 12 gezeigt. Wenn z. Bsp. der Verriegelungsausgang in Bezug auf das n.te Pixel „XXX1" beträgt und der Verriegelungsausgang in Bezug auf das n–1.te Pixel „XXX0" beträgt, so wählt der Auswahlschaltkreis 37 für den leitenden Impuls irgendeines der leitenden Signale TP1, TP3, TP5, TP7, TP9, TP11, TP13 und TP15 in Bezug auf das n.te Pixel aus und wählt den leitenden Impuls entsprechend dem leitenden Signal TP1 aus und er wählt irgendeines der leitenden Signale GND, TP2, TP4, TP6, TP8, TP10, TP12 und TP14 in Bezug auf das n–1.te Pixel aus und wählt den leitenden Impuls entsprechend dem leitenden Signal GND aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls für die Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls für die Ansteuerung des n–1.ten Kopfelementes erzeugt. Der n.te Pin-Ausgangsimpuls ist der Impuls entsprechend dem Signal TP1 und der n–1.te Pin-Ausgangsimpuls ist ein Ausgangsimpuls mit dem Wert 0.
Da in diesem Ausführungsbeispiel ebenfalls Daten in Reihe zu der Druckkopf-Antriebsvorrichtung übertragen werden können, kann die Anzahl der Signalleitungen, die für die Datenübertragungen benutzt werden, durch eine Leitung vorgegeben werden. Wenn ferner serielle Druckdaten mit einer maximalen Tönung von 4 Bits empfangen werden können, ist auch dann, wenn sich die Situation verändert, so dass serielle Druckdaten mit einer Tönung von 2 Bits oder serielle Druckdaten mit 1 Bit innerhalb von 2 Werten gehandhabt werden, nicht erforderlich, Leerdaten hinzuzufügen und zu übertragen. Daher kann die Daten-Übertragungszeit verkürzt werden und die Daten können schneller gedruckt werden, wenn Druckdaten mit weniger Bit empfangen werden.
Als nächstes wird ein viertes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die 13 bis 16 erläutert. In 13 ist der in 1 gezeigte Steuerabschnitt 26 unterdrückt.
Elemente, die gleich sind zu jenen in dem zuvor beschriebenen ersten Ausführungsbeispiel, sind durch gleiche Bezugszeichen bezeichnet und Teile, die unterschiedlich gegenüber dem ersten Ausführungsbeispiel sind, werden beschrieben. In dem vierten Ausführungsbeispiel werden, wie in 13 gezeigt, Schieberegister 51, die Selektoren besitzen, anstelle des Serien/Parallel-Wandlerschaltkreises 31, eines jeden der Parallel-Schieberegister 32 mit 4 Bit und des seriellen Daten-Ausgangsschaltkreises 34 verwendet.
Wie in 14 gezeigt, umfasst jedes der Schieberegister 51, die Selektoren besitzen, einen Auswahlschaltkreis 56 und eine Schieberegistergruppe mit vier Stufen von D-Flip-Flops 52 bis 55, die zueinander in Reihe geschaltet sind und der Reihe nach serielle Druckdaten SI mit einer Tönung von m Bit in den vier Stufen der D-Flip-Flops 52 bis 55 synchron mit dem Schiebetakt SFCK verschieben.
Wenn sich das Steuersignal MSLT auf dem niedrigen Pegel befindet, wählt der Auswahlschaltkreis 56 einen Ausgang des Flip-Flops 55 der letzten Stufe aus und gibt diesen an einem Ausgangsanschluss Y zu einem Ausgangsanschluss SO des Schieberegisters 51 aus, und wenn sich das Steuersignal MSLT auf dem hohen Pegel befindet, wählt der Auswahlschaltkreis 56 einen Ausgang des Flip-Flops 52 aus und gibt denselben an dem Ausgangsanschluss Y zu dem Ausgangsanschluss SO des Schieberegisters 51 aus. Ein Ausgang eines jeden der Flip-Flops 52 bis 55 wird an den Maskierungsschaltkreis 35 durch Ausgangsanschlüsse 01 bis 04 ausgegeben.
Bei einem solchen Aufbau wählt, wenn 1 Pixel 4 Bits z. Bsp. umfasst und die seriellen Druckdaten SI mit 4 Bits eingegeben werden zu dem Zeitpunkt, wo sich das Steuersignal MSLT auf dem niedrigen Pegel befindet, der Auswahlschaltkreis 56 einen Ausgang des Flip-Flops 55 der letzten Stufe aus und gibt diesen an dem Ausgangsanschluss Y aus.
Der Betriebszeittakt eines jeden der Teile ist wie in 15 dargestellt. D. h., dass, wenn das Rückstellsignal RST vom niedrigen Pegel auf den hohen Pegel ansteigt, jedes der Selektoren aufweisenden Schieberegister 51 initialisiert wird und jedes der Selektoren aufweisenden Schieberegister 51 die seriellen Druckdaten 4 Bit für 4 Bit speichert, während die Daten der Reihe nach verschoben werden.
Wenn die Verschiebung der seriellen Druckdaten zu dem die Selektoren aufweisenden Schieberegistern 51 in der k.ten Stufe vervollständigt ist, werden Daten von dem den Selektor aufweisenden Schieberegister 51 von der letzten Stufe zu der Druckkopf-Antriebsvorrichtung der nächsten Stufe geliefert und die Verschiebung der Daten wird ebenfalls in der nächsten Stufe ausgeführt.
Wenn die Verschiebung der Druckdaten von allen Druckkopf-Antriebsvorrichtungen, die miteinander in einer Kaskade verbunden sind, zu jedem der die Selektoren aufweisenden Schieberegister 51 vervollständigt ist und die Verschiebung des Betrages einer Zeile vervollständigt ist, wird das Verriegelungssignal LTN eingegeben und die Druckdaten des Betrages einer Zeile werden durch den Verriegelungsschaltkreis 36 über den Maskierungsschaltkreis 35 von den Ausgangsanschlüssen 01 bis 04 eines jeden der Schieberegister 51 mit Selektoren verriegelt. Da Druckdaten mit der maximalen Tönung von 4 Bits für 1 Pixel zu dieser Zeit gehandhabt werden, wird die Maskierung durch den Maskierungsschaltkreis 35 nicht ausgeführt.
Die Druckdaten einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Pixeldaten mit 4 Bits zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 bis TP15 und GND aus und das ausgewählte leitende Signal wird dem entsprechenden Kopftreiber 38 zugeführt. Auf diese Weise wird das Kopf-Antriebssignal, das für jedes Pixel einer Zeile ausgewählt ist, ausgegeben.
Wenn z. Bsp., wie in 15 gezeigt, ein Verriegelungsausgang in Bezug auf das n.te Pixel „FH" beträgt und ein Verriegelungsausgang in Bezug auf das n–1.te Pixel „EH" beträgt, wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP15 in Bezug auf das n.te Pixel aus und er wählt das leitende Signal TP14 in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls zur Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls zur Ansteuerung des n–1.ten Kopfelementes erzeugt.
Wenn ferner 1 Pixel 1 Bit umfasst, werden serielle Druckdaten SI mit 1 Bit eingegeben und zu dieser Zeit befindet sich das Steuersignal MSLT auf dem hohen Pegel und der Auswahlschaltkreis 56 wählt einen Ausgang des Flip-Flops der ersten Stufe aus und gibt denselben an dem Ausgangsanschluss Y aus.
Der Betriebszeittakt eines jeden der Teile ist wie in 16 dargestellt. D. h., wenn das Rückstellsignal von dem niedrigen Pegel auf den hohen Pegel ansteigt, wird jedes der Schieberegister 51 mit den Selektoren initialisiert. Wenn in diesem Zustand die seriellen Druckdaten und der Schiebetakt SFCK eingegeben werden, speichert jedes der die Selektoren aufweisenden Schieberegister 51 die seriellen Druckdaten in dem Flip-Flop 52 der ersten Stufe und verschiebt sodann den Ausgang des Flip-Flops 52 zu dem Schieberegister 51 mit dem Selektor der nächsten Stufe.
Wenn die Verschiebung der seriellen Druckdaten des Schieberegisters 51 mit dem Selektor der k.ten Stufe vervollständigt ist, werden Daten von dem Schieberegister 51 mit dem Selektor der letzten Stufe zu der Druckkopf-Antriebsvorrichtung der nächsten Stufe geliefert und die Verschiebung der Daten wird ebenfalls in der nächsten Stufe ausgeführt.
Wenn die Verschiebung der Druckdaten aller Druckkopf-Antriebsvorrichtungen, die miteinander in einer Kaskade verbunden sind, zu jedem der Schieberegister 51 mit Selektoren vervollständigt ist und die Verschiebung einer Zeile vervollständigt ist, wird das Verriegelungssignal LTN eingegeben und die Druckdaten einer Zeile werden durch Verriegelungsschaltkreis 36 über den Maskierungsschaltkreis 35 von den Ausgangsanschlüssen 01 bis 04 eines jeden der Schieberegister 51 mit Selektoren verriegelt. Zu dieser Zeit macht der Maskierungsschaltkreis 35 nur die Bit-Daten von dem Ausgangsanschluss 01 wirksam und maskiert die Ausgänge von den Ausgangsanschlüssen 02 bis 04 auf den Wert 0.
Daher werden die durch den Verriegelungsschaltkreis 36 zu verriegelnden Daten zu Daten mit 1 Bit, bei denen 1 Pixel durch 1H oder 0H repräsentiert wird. Die Druckdaten einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt werden, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Daten für 1 Pixel mit 1 Bit zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 und GND aus und das ausgewählte leitende Signal wird dem entsprechenden Kopftreiber 38 zugeführt. Das für jedes Pixel einer Zeile ausgewählte Kopf-Antriebssignal wird auf diese Weise ausgegeben.
Wenn z. Bsp., wie in 16 gezeigt, ein Verriegelungsausgang in Bezug auf das n.te Pixel den Wert „1H" und ein Verriegelungsausgang in Bezug auf das n–1.te Pixel den Wert „0H" besitzt, wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP1 in Bezug auf das n.te Pixel aus und er wählt GND in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls zur Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls zur Ansteuerung des n–1.ten Kopfelementes erzeugt.
Da in diesem Ausführungsbeispiel ebenfalls Daten in Reihe zu der Druckkopf-Antriebsvorrichtung übertragen werden können, kann daher die Anzahl der Signalleitungen, die für die Datenübertragung verwendet werden, nur durch eine Leitung vorgegeben sein. Wenn ferner serielle Druckdaten mit der maximalen Tönung durch 4 Bits empfangen werden können, ist es auch dann, wenn die Situation verändert ist, so dass serielle Druckdaten mit 1 Bit bei zwei Werten gehandhabt werden, nicht erforderlich, Leerdaten hinzuzufügen und zu übertragen. Wenn daher die Druckdaten weniger Bits aufweisen, kann die Daten-Übertragungszeit verkürzt werden und die Daten können schneller gedruckt werden.
Als nächstes sei ein fünftes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die 17 bis 20 erläutert. In 17 ist der in 1 gezeigte Steuerabschnitt 26 unterdrückt.
Elemente, die gleich zu jenen in dem zuvor beschriebenen vierten Ausführungsbeispiel sind, werden durch die gleichen Bezugszeichen bezeichnet und Teile, die unterschiedlich gegenüber dem ersten Ausführungsbeispiel sind, werden beschrieben. Wie in 17 gezeigt, ist in dem vorliegenden Ausführungsbeispiel ein Maskierungs-Einstellschaltkreis 61 neu vorgesehen und das Rückstellsignal RST, der Schiebetakt SFCK und die Daten SI werden in diesen Maskierungs-Einstellschaltkreis 61 eingegeben, ein Ausgang SL von dem Maskierungs-Einstellschaltkreis 61 wird dem Maskierungsschaltkreis 35 zugeführt und der Ausgang SL wird an die Schieberegister 51 mit den Selektoren als das Steuersignal MSLT geliefert.
Wie in 18 gezeigt, umfasst der Maskierungs-Einstellschaltkreis 61 zwei Stufen von D-Flip-Flops 62 und 63, die in Reihe geschaltet sind, wobei der Schiebetakt SFCK und die Daten SI dem Flip-Flop 62 in der ersten Stufe eingegeben werden und das Rückstellsignal RST dem Flip-Flop 63 der zweiten Stufe eingegeben wird. Ein Ausgang des Flip-Flops 63 der zweiten Stufe wird als ein Signal SL verwendet.
Wenn sich bei einem solchen Aufbau das Rückstellsignal RST auf dem niedrigen Pegel befindet, werden Stufenanzahl-Einstelldaten der Maskierungsdaten und des Schieberegisters dem Maskierungs-Einstellschaltkreis 61 synchron mit dem Schiebetakt SFCK eingegeben und wenn das Rückstellsignal RST ansteigt, werden die Daten durch das Flip-Flop 63 verriegelt und dem Maskierungsschaltkreis 35 und jedem der Schieberegister 51 mit den Selektoren als das Signal SL zugeführt. Wenn sich dieses Signal SL auf dem niedrigen Pegel befindet, wird eine Schaltkreiseinstellung zur Übereinstimmung mit einem Pixel von 4 Bit ausgeführt und wenn sich das Signal SL auf dem hohen Pegel befindet, wird eine Schaltkreiseinstellung zur Übereinstimmung mit einem Pixel mit 1 Bit ausgeführt.
Wenn z. Bsp. 1 Pixel 4 Bits umfasst, werden serielle Druckdaten SI mit 4 Bit eingegeben und zu dieser Zeit befindet sich das Steuersignal MSLT auf dem niedrigen Pegel und ein Auswahlschaltkreis 56 des Schieberegisters 51 mit dem Selektor wählt einen Ausgang des Flip-Flops 55 der letzten Stufe aus und gibt denselben an dem Ausgangsanschluss Y aus.
Der Betriebszeittakt eines jeden der Teile zu dieser Zeit ist in 19 dargestellt. D. h., wenn das Rückstellsignal RST vom niedrigen Pegel auf den hohen Pegel ansteigt, wird jedes der Schieberegister 51 mit den Selektoren initialisiert und wenn in diesem Zustand die seriellen Druckdaten SI und der Schiebetakt SFCK eingegeben werden, speichert jedes der Schieberegister 51 mit den Selektoren die seriellen Druckdaten 4 Bit für 4 Bit, während der Reihe nach die Daten verschoben werden.
Wenn die Verschiebung der seriellen Druckdaten zu dem Schieberegister mit dem Selektor der k.ten Stufe vervollständigt ist, werden Daten von dem Schieberegister 51 mit dem Selektor der letzten Stufe zu der Druckkopf-Antriebsvorrichtung der nächsten Stufe geliefert und die Verschiebung der Daten wird ebenfalls in der nächsten Stufe ausgeführt.
Wenn die Verschiebung der Druckdaten von allen Druckkopf-Antriebsvorrichtungen, die zueinander in Kaskade geschaltet sind, zu jedem der Schieberegister 51 mit Selektoren vervollständigt ist und die Verschiebung einer Zeile vervollständigt ist, wird das Verriegelungssignal LTN eingegeben und die Druckdaten einer Zeile werden durch den Verriegelungs schaltkreis 36 über den Maskierungsschaltkreis 35 von den Ausgangsanschlüssen 01 bis 04 eines jeden der Schieberegister 51 mit Selektoren verriegelt. Da Druckdaten mit der maximalen Tönung eines Pixels mit 4 Bits zu dieser Zeit gehandhabt werden, wird die Maskierung durch den Maskierungsschaltkreis nicht ausgeführt.
Die Druckdaten einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt sind, werden dem Auswahlschaltkreis 37 für den leitenden Impuls als Pixeldaten mit 4 Bits zugeführt. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 bis TP15 und GND aus und das ausgewählte leitende Signal wir dem entsprechenden Kopftreiber 38 zugeführt. Auf diese Weise wird das Kopf-Antriebssignal für jedes Pixel einer Zeile ausgegeben.
Wenn z. Bsp., wie in 19 gezeigt, ein Verriegelungsausgang in Bezug auf das n.te Pixel den Wert „FH" besitzt und ein Verriegelungsausgang in Bezug auf das n–1.te Pixel den Wert „EH" besitzt, wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP15 in Bezug auf das n.te Pixel aus und er wählt das leitende Signal TP14 in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls zur Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls zur Ansteuerung des n–1.ten Kopfelementes erzeugt.
Wenn ferner 1 Pixel 1 Bit umfasst, werden serielle Druckdaten SI mit 1 Bit eingegeben und zu der Zeit befindet sich das Steuersignal MSLT auf hohem Pegel und der Auswahlschaltkreis 56 wählt einen Ausgang des Flip-Flops der ersten Stufe aus und gibt denselben an dem Ausgangsanschluss Y ab.
Der Betriebszeittakt eines jeden der Teile ist in 20 dargestellt. D.h., dass, wenn das Rückstellsignal vom den niedrigen Pegel auf den hohen Pegel ansteigt, jedes der Schieberegister 51 mit den Selektoren initialisiert wird. Wenn in diesem Zustand die seriellen Druckdaten SI und der Schiebetakt SFCK eingegeben werden, speichert jedes der Schieberegister 51 mit den Selektoren die seriellen Druckdaten in dem Flip-Flop 52 der ersten Stufe und verschiebt sodann den Ausgang des Flip-Flops zu dem Schieberegister 51 mit dem Selektor der nächsten Stufe.
Wenn die Verschiebung der seriellen Druckdaten zu dem Schieberegister 51 mit dem Selektor der k.ten Stufe vervollständigt ist, werden Daten von dem Schieberegister 51 mit dem Selektor der letzten Stufe zu der Druckkopf-Antriebsvorrichtung der nächsten Stufe geliefert und die Verschiebung der Daten wird ebenfalls in der nächsten Stufe ausgeführt.
Wenn die Verschiebung der Druckdaten aller Druckkopf-Antriebsvorrichtungen, die miteinander in Kaskade geschaltet sind, zu jedem der Schieberegister 51 mit den Selektoren vervollständigt ist und wenn die Verschiebung einer Zeile vervollständigt ist, wird das Verriegelungssignal LTN eingegeben und die Druckdaten einer Zeile werden durch den Verriegelungsschaltkreis 36 über den Maskierungsschaltkreis 35 von den Ausgangsanschlüssen 01 bis 04 eines jeden der Schieberegister 51 mit Selektoren verriegelt. Zu dieser Zeit macht der Maskierungsschaltkreis 35 nur die Bit-Daten von dem Ausgangsanschluss 01 wirksam und er maskiert die Ausgänge von den Ausgangsanschlüssen 02 bis 04 auf den Wert 0.
Daher werden die durch den Verriegelungsschaltkreis 36 zu verriegelnden Daten zu Daten mit 1 Bit, bei denen 1 Pixel durch 1H oder 0H repräsentiert wird. Die Druckdaten einer Zeile, die durch den Verriegelungsschaltkreis 36 verriegelt sind, werden an den Auswahlschaltkreis 37 für den leitenden Impuls als Daten mit 1 Bit für 1 Pixel geliefert. Der Auswahlschaltkreis 37 für den leitenden Impuls wählt eines der leitenden Signale TP1 und GND aus und das ausgewählte leitende Signal wird an den entsprechenden Kopftreiber 38 geliefert. Das Kopf-Antriebssignal, das für jedes Pixel in einer Zeile ausgewählt wird, wird auf diese Weise ausgegeben.
Wenn z. Bsp., wie in 20 gezeigt, ein Verriegelungsausgang in Bezug auf das n.te Pixel den Wert „1H" und ein Verriegelungsausgang in Bezug auf das n–1.te Pixel den Wert „0H" besitzt, wählt der Auswahlschaltkreis 37 für den leitenden Impuls das leitende Signal TP1 in Bezug auf das n.te Pixel aus und er wählt GND in Bezug auf das n–1.te Pixel aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls zur Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls zur Ansteuerung des n–1.ten Kopfelementes erzeugt.
Da in diesem Ausführungsbeispiel ebenfalls Daten in Reihe zu der Druckkopf-Antriebsvorrichtung übertragen werden können, kann die für die Datenübertragung verwendete Anzahl von Signalleitungen durch eine Leitung vorgegeben sein. Wenn ferner serielle Druckdaten mit einer Tönung von maximal 4 Bits empfangen werden können, ist auch dann, wenn die Situation sich so verändert, dass serielle Druckdaten mit 1 Bit und zwei Werten gehandhabt werden, nicht erforderlich, Leerdaten hinzuzufügen und zu übertragen. Wenn daher die Druckdaten weniger Bit aufweisen, kann die Daten-Übertragungszeit verkürzt werden und die Daten können schneller gedruckt werden.
Als nächstes sei ein siebtes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die 21 und 22 erläutert. In 21 ist der in 1 gezeigte Steuerabschnitt 26 unterdrückt.
Gleiche Elemente wie jene in dem zuvor beschriebenen vierten Ausführungsbeispiel sind durch gleiche Bezugszeichen bezeichnet und Teile unterschiedlich gegenüber dem ersten Ausführungsbeispiel werden beschrieben. In dem vorliegenden Ausführungsbeispiel ist, wie in 21 gezeigt, der grundlegende Schaltungsaufbau der gleiche wie bei dem vierten Ausführungsbeispiel mit Ausnahme des Maskierungsschaltkreises. Das vorliegende Ausführungsbeispiel ist unterschiedlich insofern, als der Maskierungsschaltkreis unterdrückt ist und das Einstellverfahren der leitenden Signale TP1 bis TP15 und GND verändert ist.
D. h., dass, wenn 1 Pixel 4 Bits umfasst, ein unterschiedlich leitender Impuls für jedes der leitenden Signale TP1 bis TP15 eingestellt wird und der Auswahlschaltkreis 37 für den leitenden Impuls eines der leitenden Signale TP1 bis TP15 und GND basierend auf den Daten mit 4 Bit für 1 Pixel von dem Verriegelungsschaltkreis 36 auswählt.
Daher ist die Arbeitsweise zu dieser Zeit die gleiche wie in dem Fall, wo 1 Pixel 4 Bits in dem vierten Ausführungsbeispiel umfasst. Wenn ferner 1 Pixel 1 Bit umfasst, wird jedes der leitenden Signale TP2, TP4, TP6, TP8, TP10, TP12 und TP14 in den gleichen Zustand wie das Signal GND gesetzt, so dass der Auswahlschaltkreis 37 für den leitenden Impuls GND als leitenden Impuls auswählt, wenn die Daten mit 4 Bits, die in den Auswahlschaltkreis 37 für den leitenden Impuls eingegeben werden, durch 0H, 2H, 4H, 6H, 8H, AH, CH und EH vorgegeben sind. Wenn die Daten mit 4 Bits durch 1H, 3H, 5H, 7H, 9H, BH, DH und FH vorgegeben sind, wird ebenfalls jedes der leitenden Signale TP3, TP5, TP7, TP9, TP11, TP13 und TP15 auf den gleichen Zustand wie TP1 gesetzt, so dass der Auswahlschaltkreis 37 für den leitenden Impuls den leitenden Impuls TP1 auswählt.
Auch wenn die oberen 3 Bits innerhalb der 4 Bits nicht absichtlich maskiert sind, kann bei dem Betrieb zu dieser Zeit der leitende Impuls ausgewählt werden unter Verwendung des unteren 1 Bit alleine unabhängig von den Werten dieser 3 Bits. D. h., dass unter den 4 Bits nur das untere 1 Bit wirksam ist und die oberen 3 Bits im Wesentlichen ungültig sind.
Daher können in einem solchen Fall zwei Werte gedruckt werden, wenn serielle Druckdaten mit 1 Bit eingegeben werden.
Der Betriebszeittakt in dem Fall, wo 1 Pixel 1 Bit umfasst, ist in 22 gezeigt. Wenn z. Bsp. der Verriegelungsausgang in Bezug auf das n.te Pixel den Wert „XXX1" besitzt und der Verriegelungsausgang in Bezug auf das n–1.te Pixel den Wert „XXX0" besitzt, wählt der Auswahlschaltkreis 37 für den leitenden Impuls irgendeines der leitenden Signale TP1, TP3, TP5, TP7, TP9, TP11, TP13 und TP15 in Bezug auf das n.te Pixel entsprechend dem leitenden Signal TP1 aus und er wählt irgendeines der leitenden Signale GND, TP2, TP4, TP6, TP8, TP10, TP12 und TP14 in Bezug auf das n–1.te Pixel entsprechend dem leitenden Signal GND aus. Auf diese Weise werden der n.te Pin-Ausgangsimpuls zur Ansteuerung des n.ten Kopfelementes und der n–1.te Pin-Ausgangsimpuls zur Ansteuerung des n–1.ten Kopfelementes erzeugt. Der n.te Pin-Ausgangsimpuls ist der Impuls des Signals TP1 und der n–1.te Pin-Ausgangsimpuls ist ein Ausgangsimpuls mit dem Wert 0.
Da in diesem Ausführungsbeispiel ebenfalls Daten in Reihe zu der Druckkopf-Antriebsvorrichtung übertragen werden können, kann die Anzahl der Signalleitungen, die für die Datenübertragungen verwendet werden, durch nur eine Leitung vorgegeben sein. Wenn ferner serielle Druckdaten mit einer maximalen Tönung durch 4 Bits empfangen werden können, ist es auch dann, wenn sich die Situation so verändert, dass serielle Druckdaten mit einem Bit und 2 Werten gehandhabt werden, nicht erforderlich, Leerdaten hin zuzufügen und zu übertragen. Da die Druckdaten weniger Bits besitzen, kann daher die Daten-Übertragungszeit verkürzt werden und die Daten können schneller gedruckt werden.

Claims

Antriebsvorrichtung, die serielle 1 Bit-Druckdaten mit maximaler Tönung von n Bits pro Pixel empfängt und die einen Antriebsimpuls zum Antrieb eines Druckkopfes gemäß den empfangenen Druckdaten vorgibt, dadurch gekennzeichnet, dass sie umfasst: eine serielle Eingangs-Schieberegistervorrichtung (31, 32) zum Verschieben der empfangenen seriellen 1 Bit-Druckdaten; und eine Änderungsvorrichtung (28) zum Verändern eines Verschiebeweges der Schieberegistervorrichtung gemäß der Anzahl m (1 ≤ m≤ n) der Bits der zu empfangenden Tönung.
Antriebsvorrichtung eines Druckkopfes nach Anspruch 1, dadurch gekennzeichnet, dass die serielle Eingangs-Schieberegistervorrichtung ein erstes Schieberegister (31) zur Eingabe serieller 1 Bit-Druckdaten in Reihe und zur Umwandlung in einen parallelen Ausgang von maximal n Bits umfasst, und ein zweites Register (32) mit einem Paralleleingang von n Bits umfasst, das an das erste Schieberegister angeschlossen ist, die Änderungsvorrichtung (28) den Verschiebeweg der Schieberegistervorrichtung verändert, indem ein Verschiebetakt des zweiten Schieberegisters verändert wird.
Antriebsvorrichtung eines Druckkopfes nach Anspruch 1, dadurch gekennzeichnet, dass die serielle Eingangs-Schieberegistervorrichtung mehrere Schieberegister (32) umfasst, die miteinander in Reihe geschaltet sind und in der Lage sind, die Anzahl m von Schritten (1 ≤ m ≤ n) auszuwählen und dass die Änderungsvorrichtung die Anzahl m von Schritten m gemäß der Anzahl m von Bits der zu empfangenden Tönung auswählt, um einen Verschiebeweg der Schieberegistervorrichtung zu verändern.
Antriebsvorrichtung, die serielle 1 Bit-Druckdaten mit maximaler Tönung von n Bits pro Pixel empfängt und die einen Antriebsimpuls zum Antrieb eines Druckkopfes gemäß den empfangenen Druckdaten vorgibt, dadurch gekennzeichnet, dass sie umfasst: eine Serien/Parallel-Wandlervorrichtung (31), die serielle 1 Bit-Druckdaten von m Bit (1 ≤ m ≤ n) Tönung in parallele Daten m Bit für m Bit umwandelt und die maximal n Bits parallel umwandeln kann; ein n Bit-Parallelschieberegister (32) zur Übertragung von parallelen m Bit-Druckdaten m Bit für m Bit, die durch die Serien/Parallel-Wandlervorrichtung umgewandelt sind; eine Auswahlvorrichtung (37) zur Auswahl eines leitenden Impulses eines Kopfes; einen Kopfantrieb (37) zur Lieferung des leitenden Impulses, der durch die Auswahlvorrichtung ausgewählt ist, zu einem Druckkopf.
Antriebsvorrichtung eines Druckkopfes, gekennzeichnet gemäß Anspruch 4, dadurch gekennzeichnet, dass sie ferner umfasst: eine Maskierungsvorrichtung zur Maskierung der n Bit-Paralleldaten, die durch das n Bit-Parallelschieberegister außer dem erforderlichen Bit übertragen werden, wobei die Auswahleinrichtung einen leitenden Impuls eines Kopfes gemäß dem parallelen m Bit-Druckdatenausgang der Maskierungsvorrichtung auswählt.
Antriebsvorrichtung eines Druckkopfes gemäß Anspruch 5, dadurch gekennzeichnet, dass die Maskierungsvorrichtung (35) andere Bits neben einem erforderlichen m Bit maskiert.
Antriebsvorrichtung eines Druckkopfes gemäß Anspruch 4 umfassend: eine Maskierungsvorrichtung (35), die Maskierungsdaten aufnimmt, um parallele m Bit-Druckdaten außer dem erforderlichen m Bit zu maskieren und die die parallelen m Bit-Druckdaten, die durch die Serien/Parallel-Wandlervorrichtung umgewandelt sind, basierend auf den Maskierungsdaten maskiert und ein Zeittaktsignal ausgibt zur Übertragung der maskierten parallelen Druckdaten zu einer rückwärtigen Stufe.
Antriebsvorrichtung eines Druckkopfes nach Anspruch 7, dadurch gekennzeichnet, dass die durch die Maskierungsvorrichtung (35) aufzunehmenden Maskierungsdaten an einem Eingangsanschluss der seriellen Druckdaten eingegeben werden.
Antriebsvorrichtung eines Druckkopfes gemäß irgendeinem der Ansprüche 1 bis 5, gekennzeichnet dadurch, dass sie ferner umfasst: einen seriellen Daten-Ausgangsschaltkreis (34) zur Umwandlung der parallelen m Bit-Druckdaten, die von dem n Bit-Parallelschieberegister der letzten Stufe übertragen werden, in serielle Daten und zur Ausgabe derselben.
Antriebsvorrichtung eines Druckkopfes gemäß Anspruch 4, gekennzeichnet dadurch, dass sie ferner umfasst: eine Einstellvorrichtung (27) zur Einstellung eines leitenden Impulses, so dass eine Auswahl des leitenden Impulses durch (n–m) Bit außer dem effektiven m Bit der parallelen Druckdaten von m Bit, die durch das n Bit-Parallelschieberegister übertragen werden, ungültig gemacht wird und wobei, die Auswahlvorrichtung (37) den leitenden Impuls eines Kopfes gemäß den parallelen n Bit-Druckdaten von dem n Bit-Parallelschieberegister auswählt.
Antriebsvorrichtung eines Druckkopfes nach Anspruch 4, dadurch gekennzeichnet, dass die Serien/Parallel-Wandlervorrichtung und entsprechend das n Bit-Parallelschieberegister eine Schieberegis tervorrichtung (51) umfasst, die einen Selektor besitzt, der Schieberegister von maximal n Stufen umfasst, in welchen, wenn serielle 1 Bit-Druckdaten von m Bit (1 ≤ m ≤ n) Tönung aufgenommen werden, die seriellen 1 Bit-Druckdaten in dem Schieberegister mit m Stufen eingestellt werden und dass sie ferner umfasst: eine Maskierungsvorrichtung zur Maskierung von Bits außer den effektiven m Bits des höchsten n Stufen Bit-Datenausgangs von der Schieberegistervorrichtung (51) und wobei die Auswahlvorrichtung (37) den leitenden Impuls eines Kopfes gemäß dem parallelen m Bit-Druckdatenausgang von der Maskierungsvorrichtung auswählt.
Antriebsvorrichtung eines Druckkopfes nach Anspruch 11, dadurch gekennzeichnet, dass die Einstelldaten der Anzahl von Stufen der Schieberegister in der Schieberegistervorrichtung, die den Selektor aufweist, an einem Eingangsanschluss der seriellen Druckdaten eingegeben werden.
Antriebsvorrichtung eines Druckkopfes gemäß Anspruch 11 oder 12, dadurch gekennzeichnet, dass eine Einstellung der Maskierung von (n–m) Bit außer dem effektiven m Bit durch die Maskierungsvorrichtung ausgeführt wird durch einen Dateneingang von einem Eingangsanschluss der seriellen Druckdaten.
Antriebsvorrichtung eines Druckkopfes nach Anspruch 4, dadurch gekennzeichnet, dass die Serien/Parallel-Wandlervorrichtung und das n Bit-Parallelschieberegister entsprechend eine Schieberegistervorrichtung (51) umfasst, die einen Selektor besitzt, der Schieberegister mit maximal n Stufen umfasst, bei welchem, wenn serielle 1 Bit-Druckdaten von m Bit (1 ≤ m ≤ n) Tönung aufgenommen werden, die seriellen 1 Bit-Druckdaten in dem Schieberegister mit m Stufen eingestellt werden, und dass sie ferner umfasst: eine Einstellvorrichtung (27), die den Datenausgang von jeder der Stufen, die durch die Schieberegistervorrichtung eingestellt sind, als parallele m Bit-Druckdaten behandelt und welche einen leitenden Impuls so einstellt, dass eine Auswahl des leitenden Impulses durch ein Bit außer dem effektiven m Bit der parallelen Druckdaten von m Bit ungültig gemacht wird, und wobei die Auswahlvorrichtung (37) den leitenden Impuls eines Kopfes gemäß dem parallelen m Bit-Druckdatenausgang von der Schieberegistervorrichtung mit einem Selektor auswählt.