JP5157232B2 - インクジェット記録装置 - Google Patents

Description

本発明は、インクジェット記録装置に係り、特にデイジーチェーン接続された装置間のデータ転送を実行するためのインクジェット記録装置に関する。

例えば、インクジェット記録装置のように複数の記録ヘッドを搭載する装置においては、図５に示すようにホストである画像展開基板１０１から各記録ヘッドのヘッド駆動基板（スレーブ１０２）に対して、インク吐出用の駆動データをシリアルデータ或いはパラレルデータとして送出するようになっている。このような構成であると、記録ヘッドの数が増加した場合に、画像展開基板１０１とスレーブ１０２とのコネクタ数が多くなり、伝送線路も増大することになる。これによって回路規模や基板サイズが増大化してしまい、コスト削減の弊害となっていた。

ここで近年においては、回路規模や基板サイズの増大化を防ぐべく、例えば、図６に示すようにｎ個の記録素子基板とこれら素子基板間の配線、並びにプリンタ本体との接続のためのヘッドパッドとをカスケード接続する技術が開発されている（例えば特許文１参照）。具体的に、図６では、ヒータ電源ＶＨ、ＧＮＤ、及びＬａｔｃｈやＣＬＫ信号は、ｎ個の記録素子基板全てに同じ電圧や信号を与えればよいので、一つのヘッドパッドからフレキシブル配線基板内で分岐させ、各記録素子基板へ印加される。なお本図中ではこれらのヘッドパッドは略してある。一方、画像データであるＤＡＴＡや、ヒータの通電時間を規定するＨｅａｔ信号は、記録画像形成や最適な駆動を記録素子基板毎に行う必要があるため、各記録素子基板に対して別個に印加する必要がある。そのため、記録素子基板それぞれに対して別個に信号を入力すべく、各記録素子基板に対して２つのヘッドパッド２０１〜２０ｎが設けられている。各記録素子基板の温度センサ出力端子１２４及びメモリ（素子特性）出力端子１２３は、それぞれ隣接する記録素子基板の温度センサ入力端子１２２及びメモリ入力端子１２１と、フレキシブル配線によりカスケード接続されている。また、隣接する記録素子基板のない端部の記録素子基板、すなわち１枚目の記録素子基板の温度センサ入力端子１２２及びメモリ入力端子１２１は、ＶＳＳに接続され、ｎ枚目の記録素子基板の温度センサ出力端子１２４及びメモリ出力端子１２３からは、配線が引きだされてＭｅｍｏｒｙＯｕｔ及びＴｅｍｐ．Ｏｕｔの２つのヘッドパッド２１０に接続されている。
特開２００２−６７２９０号公報

しかしながら、図６に示すようにデータ素子特性や温度センサ出力は、各記録ヘッドをデイジーチェーン接続して転送しているが、シフトレジスタを中継してデータ転送となるため、後段記録ヘッドへの転送に大きな遅延が生じ、リアルタイムな制御が困難なものとなってしまっている。画像データの転送も同様の手法を用いることも考えられるが、シフトレジスタを中継した転送のため、遅延が生じて、各記録ヘッドにデータが行きわたるまで、待つ必要が生じ、リアルタイムな制御が困難となり、記録装置としての高速動作ができない。

本発明の課題は、リアルタイム性の高いデイジーチェーン接続を可能とすることで、不具合の発生を防止することである。

請求項１記載の発明におけるインクジェット記録装置は、
ヘッド駆動のために必要なデータがシリアルデータとして変換されている駆動データを入力しインクジェットヘッドを駆動するヘッド駆動制御手段を備え、当該ヘッド駆動制御手段を介して前記シリアルデータを後段の装置に出力するインクジェット記録装置において、
前記ヘッド駆動制御手段は、前段に接続された装置から入力されたシリアルデータをパラレルデータに変換するシリアルパラレル変換部と、ヘッド駆動に必要な信号を選択および取得するための識別情報を設定する識別情報設定手段と、前記識別情報設定手段により設定された前記識別情報を基に、前記パラレルデータから前記必要な信号を選択および取得するデータ抽出部と、前記データ抽出部により選択および取得された前記必要な信号によりヘッド駆動のための処理を行うデータ処理部とを備え、前記前段に接続された装置から入力されたシリアルデータを、直接後段の装置と前記シリアルパラレル変換部とのそれぞれに出力することを特徴としている。

請求項２記載の発明は、請求項１に記載のインクジェット記録装置において、
前記ヘッド駆動制御手段は、
前記後段に接続された装置から入力されたシリアルデータをパラレルデータに変換する第２のシリアルパラレル変換部と、応答情報を第２のシリアルパラレル変換部で変換されたパラレルデータに付加した後に、シリアル変換して前記前段に接続された装置に出力するパラレルシリアル変換部を備えることを特徴としている。

請求項３記載の発明は、請求項１又は２に記載のインクジェット記録装置は、
前記ヘッド駆動制御手段が複数搭載されていて、当該複数のヘッド駆動制御手段はデイジーチェーン接続により接続されていることを特徴としている。

請求項４記載の発明は、請求項２記載のインクジェット記録装置において、
前記ヘッド駆動制御手段が複数搭載されていて、当該複数のヘッド駆動制御手段はデイジーチェーン接続により接続されており、
デイジーチェーン接続された装置のうち、最前段に接続された装置は、デイジーチェーン接続された前記複数のヘッド駆動制御手段を介して入力されたシリアルデータから前記複数のヘッド駆動制御手段のそれぞれに対応するデータ領域を判別するホストであり、
前記ヘッド駆動制御手段は、前記識別情報設定手段で設定された前記識別情報で決定された前記パラレルデータのデータ領域を、前記応答情報が加えられる領域とすることを特徴としている。

請求項５記載の発明は、請求項１〜４の何れか一項に記載のインクジェット記録装置において、
前記シリアルデータは低電圧差動信号であることを特徴としている。

請求項６記載の発明は、請求項１〜５のいずれか一項に記載のインクジェット記録装置において、
前記前段に接続された装置から入力されたシリアルデータには、前記識別情報が含まれており、
前記識別情報設定手段は、当該識別情報設定手段を搭載する前記ヘッド駆動制御手段に対応する識別情報を前記シリアルデータ内から読み出して、自己の識別情報として設定することを特徴としている。

本発明によれば、他の前段の装置から入力されたシリアルデータを直接後段の装置に出力するとともに、当該シリアルデータをパラレルデータに変換して、その変換されたパラレルデータから、識別情報を基に必要な信号を選択および取得して、ヘッド駆動のための処理をデータ処理部が行うので、複数のヘッド駆動制御手段がデイジーチェーン接続されていたとしても、各ヘッド駆動手段は、駆動に必要なデータを取得できるとともに、各々のヘッド駆動手段へのデータ転送を遅延無く行なうことができるので、高速な記録動作を行なうことができる。また、各ヘッド駆動制御手段に対応するシリアルデータの領域をホストが読み込むことで、各転送装置のデータを認識させることができる。したがって、リアルタイム性の高いデイジーチェーン接続が可能となり、不具合の発生を防止することができる。
特に、パラレルデータに自己の装置のデータが付加されていれば、自己のデータ送出順番となるまで待機せずとも、逐次、シリアルデータの対応する領域にデータを格納して送出することが可能となる。これによって、よりリアルタイム性の高いデイジーチェーン接続が可能となる。

以下、本実施形態におけるインクジェット記録装置について図を参照にして説明する。図１は、インクジェット記録装置１の概略構成を表す説明図である。この図１に示すようにインクジェット記録装置１には、ＰＣなどの画像作成装置に接続されて、ＰＣから画像データやコマンドデータが入力される本発明に係るホストとしてのコントロール基板２と、コントロール基板２からの画像データに基づいて、インクを吐出する複数の記録ヘッド３とが設けられている。ここで、複数の記録ヘッド３は、コントロール基板２に対してデイジーチェーン接続されている。

コントロール基板２は、画像作成装置から入力された画像データを基にして、ヘッド駆動に必要なデータ（駆動データ）に変換して、記録ヘッド３に出力するようになっている。この変換時においては、コントロール基板２は駆動データとしての低電圧差動のシリアルデータに変換する。

記録ヘッド３には、コントロール基板２からの駆動データが入力される本発明に係るヘッド駆動制御手段としてのヘッド駆動基板４と、ヘッド駆動基板４の制御に基づいてインクを吐出するヘッド部５とが設けられている。上述したように複数の記録ヘッド３がコントロール基板２に対してデイジーチェーン接続されているので、複数のヘッド駆動基板４もデイジーチェーン接続により接続されている。

図２は、ヘッド駆動基板４の主制御構成を表すブロック図である。この図２に示すように、ヘッド駆動基板４には、デイジーチェーン接続された他のヘッド駆動基板４のうち、コントロール基板２の反対側に接続された記録ヘッド（後段に接続された装置）３２のヘッド駆動基板４２からシリアルデータを受信して、コントロール基板２側に接続された記録ヘッド（前段に接続された装置）３１のヘッド駆動基板４１に出力する第１データ制御部６と、コントロール基板２側に接続されたヘッド駆動基板４１からシリアルデータを受信して、コントロール基板２の反対側に接続されたヘッド駆動基板４２に出力する第２データ制御部７とが設けられている。

第１データ制御部６には、後段の装置である記録ヘッド３２のヘッド駆動基板４２より入力されたシリアルデータをパラレルデータに変換する第２のシリアルパラレル変換部６１と、付加データを格納するデータ格納部６２と、第２のシリアルパラレル変換部６１により変換されたパラレルデータに対してデータ格納部６２内のデータを付加するデータ処理回路６３と、データ処理回路６３を制御するデータ制御回路６４と、データ処理回路６３によりデータが付加されたパラレルデータをシリアルデータに再度シリアル変換して、前段に接続された装置である記録ヘッド３１のヘッド駆動基板４１に出力するパラレルシリアル変換部６５とが備えられている。

データ処理回路６３が付加するデータは本発明に係る応答情報であり、この応答情報には、例えば、プリント開始信号などのプリントトリガ信号や、センサ信号、ヘッド駆動基板４の状態を示すステータス信号などがある。また、データ制御回路６４は、第２のシリアルパラレル変換部６１により変換されたパラレルデータに対してデータを付加する際に、当該記録ヘッド３の識別情報に応じてデータを付加する領域を選択して、データが付加されるように、データ処理回路６３を制御するようになっている。識別情報としては、各基板ごとに番号付けされた基板番号などであり、ヘッド駆動基板４に備わる識別情報設定回路６６により設定されている。この識別情報設定回路６６は、基板番号設定スイッチ等であり、このスイッチの状態を読み込むことによりデータ処理回路６３が基板番号を認識するようになっている。

ここで、シリアルデータは、デイジーチェーン接続された全記録ヘッド３に対するデータを個別に格納するための領域が、各記録ヘッド３に対応するように複数設けられている。図３は、シリアルデータと各記録ヘッド３との関係を表す説明図である。この図３に示すように、シリアルデータＳの一回の転送幅は、デイジーチェーン接続された記録ヘッド３の総数分だけ分割されていて、各記録ヘッド３と各領域Ｒとが対となっている。例えば、コントロール基板２直近の記録ヘッド３から順に、１番目、２番目、・・・、ｎ番目とすると、シリアルデータＳの１番目の領域Ｒ_１と１番目の記録ヘッド３とが、２番目の領域Ｒ_２と２番目の記録ヘッド３とが、ｎ番目の領域Ｒ_ｎとが対応付けられることになる。そして、ヘッド駆動基板４は、識別情報設定回路６６の状態により設定された基板番号（識別情報）から、当該記録ヘッド３に対応するパラレルデータのデータ領域を認識するとともに、当該データ領域をデータが加えられる領域とするようになっている。

第２のシリアルパラレル変換部６１は、入力されたシリアルデータの各領域を順次格納してからパラレルデータとして変換する。つまり、変換後のパラレルデータは、記録ヘッド３の総数分だけパラレルデータを有することになる。

データ処理回路６３は、当該装置に対応するパラレルデータにデータを付加してから、パラレルシリアル変換部６５に出力するようになっている。

パラレルシリアル変換部６５は、各パラレルデータが対応する領域に格納されるようにパラレルデータをシリアルデータに再変換して、前段に接続された装置である記録ヘッド３１のヘッド駆動基板４１に出力するようになっている。ここで、パラレルシリアル変換部６５はパラレルデータを低電圧差動信号のシリアルデータ（ＬＶＤＳ）に変換しており、これにより高速なデータ転送を可能としている。そして、デイジーチェーン接続された各装置のうち、最前段に接続された装置が、デイジーチェーン接続された複数のヘッド駆動基板４を介してパラレルシリアル変換部６５によって入力されたシリアルデータから複数のヘッド駆動基板４のそれぞれに対応するデータ領域を判別するのである。

第２データ制御部７は、図２に示すように、前段に接続された装置である記録ヘッド３１のヘッド駆動基板４１から入力された駆動データをシリアルデータのまま直接後段の装置である記録ヘッド３２のヘッド駆動基板４２に出力する。また、第２データ制御部７には、記録ヘッド３１のヘッド駆動基板４１より入力された駆動データをシリアルデータからパラレルデータに変換する第１のシリアルパラレル変換部７１と、当該記録ヘッド３のヘッド駆動に必要な信号を選択および取得するための識別情報を設定する識別情報設定回路７２と、識別情報設定回路７２により設定された識別情報を基に、パラレルデータから前記必要な信号を選択および取得するデータ抽出回路７３とが設けられている。

また、ヘッド駆動基板４には、第２データ制御部７のデータ抽出回路７３によって抽出されたデータに所定の処理をすることで、第１のシリアルパラレル変換部７１で変換されたパラレルデータのうち、必要な信号を選択および取得してヘッド駆動のための処理を行ってヘッド部５を制御するデータ処理部１０が設けられている。

次に、本実施形態の作用について説明する。
まず、画像作成装置から各記録ヘッド３にデータが送られる場合について説明する。
画像作成装置から画像データが入力されると、コントロール基板２は、当該画像データを駆動データとして低電圧差動のシリアルデータに変換して、１番目の記録ヘッド３のヘッド駆動基板４に出力する。

シリアルデータが入力されると、第２データ制御部７は、当該シリアルデータを、直接後段の装置である２番目の記録ヘッド３２のヘッド駆動基板４２と第１のシリアルパラレル変換部７１とのそれぞれに出力する。
第２データ制御部７の第１のシリアルパラレル変換部７１はシリアルデータをパラレルデータに変換して、データ抽出回路７３に出力する。

データ抽出回路７３は、識別情報設定回路７２で設定された識別情報を基に、パラレルデータから当該記録ヘッド３に対応するパラレルデータを抽出する。データ処理部１０は、データ抽出回路７３で抽出されたデータに対して処理を行い、ヘッド部５を制御し、インク吐出などを実行する。

２番目以降の記録ヘッド３のヘッド駆動基板４においても、１番目の記録ヘッド３のヘッド駆動基板４と同様の処理を実行する。ここで、１番目の記録ヘッド３のヘッド駆動基板４においては、本発明に係る後段に接続された装置が２番目の記録ヘッド３のヘッド駆動基板４となり、前段に接続された装置がコントロール基板２となる。２番目以降（ｎ番目）の記録ヘッド３のヘッド駆動基板４においては、本発明に係る後段に接続された装置がｎ＋１番目の記録ヘッド３のヘッド駆動基板４となり、前段に接続された装置がｎ−１番目の記録ヘッド３のヘッド駆動基板４となる。

次に、各記録ヘッド３から画像作成装置にデータが送られる場合について説明する。
データ送信タイミングになると、各記録ヘッド３の第１データ制御部６の第２のシリアルパラレル変換部６１は、後段に接続された装置である記録ヘッド３から入力されたシリアルデータの各領域を順次パラレルデータとして変換し、データ処理回路６３に出力する。

データ制御回路６４は、第２のシリアルパラレル変換部６１により変換されたパラレルデータから、当該装置に対応するパラレルデータを識別して、このパラレルデータに対してデータ格納部６２内のデータを付加して、パラレルデータがパラレルシリアル変換部６５に出力されるように、データ処理回路６３を制御する。この際、データ処理回路６３は、識別情報により、当該記録ヘッド３に対応付けられたパラレルデータを判断し、そのパラレルデータにデータを付加する。

パラレルシリアル変換部６５は、データが付加されたパラレルデータが、当該装置に対応する領域に格納されるように、パラレルデータを順次シリアルデータに変換してから、前段に接続された装置である記録ヘッド３のヘッド駆動基板４に出力する。

これらの動作が、各記録ヘッド３のヘッド駆動基板４で繰り返されることにより、シリアルデータの各領域Ｒｎに対応するデータが付加されることになる。各記録ヘッド３によりデータが付加されたシリアルデータが入力されると、コントロール基板２は、シリアルデータの各領域に付加されたデータを受けて、コマンド、ファームウェアなどの指示により各処理を実行する。

以上のように、他の前段の装置から入力されたシリアルデータを直接後段の装置に出力するとともに、当該シリアルデータをパラレルデータに変換して、その変換されたパラレルデータから、識別情報を基に必要な信号を選択および取得して、ヘッド駆動のための処理をデータ処理部が行うので、複数のヘッド駆動制御手段がデイジーチェーン接続されていたとしても、各ヘッド駆動手段は、駆動に必要なデータを取得できるとともに、各々のヘッド駆動手段へのデータ転送を遅延無く行なうことができるので、高速な記録動作を行なうことができる。また、各ヘッド駆動制御手段に対応するシリアルデータの領域をホストが読み込むことで、各転送装置のデータを認識させることができる。したがって、リアルタイム性の高いデイジーチェーン接続が可能となり、不具合の発生を防止することができる。

また、後段に接続された装置より入力されたシリアルデータの各領域が個別にパラレルデータとして変換された後に、パラレルデータが対応する領域に格納されるようにパラレルデータがシリアルデータに再変換されてから前段の装置に出力されるので、複数の転送装置（記録ヘッド３）がデイジーチェーン接続されていたとしても、各転送装置に対応するシリアルデータの領域をホスト（コントロール基板２）が読み込むことで、各転送装置のデータを認識させることができる。したがって、リアルタイム性の高いデイジーチェーン接続が可能となり、不具合の発生を防止することができる。
特に、転送装置によってパラレルデータにデータが付加された後に、パラレルデータが対応する領域に格納されるようにパラレルデータをシリアルデータに再変換して、前段の装置に出力されると、自己のデータ送出順番となるまで待機せずとも、逐次、シリアルデータの対応する領域にデータを格納して送出することが可能となる。これによって、よりリアルタイム性の高いデイジーチェーン接続が可能となる。

また、第１データ制御部６が、パラレルデータにデータを付加する際に、当該装置固有の識別情報を同時に付与するようにしてもよく、そのデータとともに識別情報を読み出すことによって、どの装置で付加されたものであるかを識別するようにしてもよい。

なお、本発明は上記実施の形態に限らず適宜変更可能であるのは勿論である。
例えば、本実施形態では、コントロール基板２側から送られた駆動データであるシリアルデータを第２データ制御部７によって当該記録ヘッド３に対応するデータを抽出するようになっているが、第１データ制御部６内にデータ抽出回路を設けることによって、このデータ抽出を第１データ制御部６により実行させることも可能である。この場合、第１データ制御部６のパラレルシリアル変換部６５が、コントロール基板２側、つまり前段の装置から入力されたシリアルデータの電圧レベルを変換するとともに、パラレルデータにも変換することになる。また、第２のシリアルパラレル変換部６１は、パラレルシリアル変換部６５により変換されたシリアルデータの電圧レベルを元に戻して、後段の装置に出力することになる。データ抽出回路は、パラレルシリアル変換部６５によって変換されたパラレルデータから、当該装置に対応するデータを抽出してデータ処理部１０に出力することになる。

また、本実施形態では、識別情報設定手段を物理的なスイッチとしたが、これ以外にもヘッド駆動基板４の制御を行うＣＰＵ等から出力された識別情報設定信号を識別情報設定手段としてもよい。また、識別情報の設定方法としては、例えば、別の装置から入力されたシリアルデータには、予め識別情報が含まれており、識別情報設定回路６６が、自己を搭載するヘッド駆動基板４に対応する識別情報をシリアルデータ内から読み出して、自己の識別情報として設定する手法が挙げられる。なお、データ処理部１０による書き換え・変更によって識別情報を変更することも可能である。

なお、本実施形態では、第２データ制御部７は、前段の装置である記録ヘッド３１のヘッド駆動基板４１から入力された駆動データをシリアルデータのまま直接後段の装置である記録ヘッド３２のヘッド駆動基板４２に出力する場合を例示して説明したが、駆動データをシリアルデータからパラレルデータに変換し、再度シリアルデータに変換して、後段の装置である記録ヘッド３２のヘッド駆動基板４２に出力するようにしてもよい。

以下、図４を参照して具体的に説明するが、上記実施形態と同一の部分は同一の符号を付してその説明を省略する。なお、第２のパラレルシリアル変換部６５は、図２で例示したパラレルシリアル変換部６５と同様のものであるが、ここでは便宜上「第２の」という文言を追加している。図４に示すように、第２データ制御部７Ａには、前段に接続された装置である記録ヘッド３１のヘッド駆動基板４１より入力された駆動データをシリアルデータからパラレルデータに変換する第１のシリアルパラレル変換部７１ａと、当該記録ヘッド３のヘッド駆動に必要な信号を選択および取得するための識別情報を設定する識別情報設定回路７２と、識別情報設定回路７２により設定された識別情報を基に、パラレルデータから前記必要な信号を選択および取得するデータ抽出回路７３と、第１のシリアルパラレル変換部７１ａで変換されたパラレルデータを再度シリアル変換して後段に接続された装置としての記録ヘッド３２のヘッド駆動基板４２に出力する第１のパラレルシリアル変換部７５とが設けられている。

そして、第２データ制御部７Ａにシリアルデータが入力されると、第１のシリアルパラレル変換部７１が当該シリアルデータをパラレルデータに変換して、データ抽出回路７３及び第１のパラレルシリアル変換部７５に出力する。
データ抽出回路７３は、識別情報設定回路７２で設定された識別情報を基に、パラレルデータから当該記録ヘッド３に対応するパラレルデータを抽出する。データ処理部１０は、データ抽出回路７３で抽出されたデータに対して処理を行い、ヘッド部５を制御し、インク吐出などを実行する。
第１のパラレルシリアル変換部７５は、第１のシリアルパラレル変換部７１から入力されたパラレルデータをシリアルデータに再変換して、２番目の記録ヘッド３のヘッド駆動基板４に出力する。

このように、他の装置から入力されたシリアルデータを第１のシリアルパラレル変換部７１ａがパラレルデータに変換して、その変換されたパラレルデータに対しては、データ処理部１０が所定の処理を行う。その後、パラレルデータは第１のパラレルシリアル変換部７５によってシリアルデータに変換されて他の装置に出力される。データ処理部の処理によって、ホストがシリアルデータの各領域をどの装置のものであるかを識別することができるようにすれば、複数のヘッド駆動制御手段がデイジーチェーン接続されていたとしても、各ヘッド駆動基板４に対応するシリアルデータの領域をホストが読み込むことで、各転送装置のデータを認識させることができる。したがって、リアルタイム性の高いカスケード接続が可能となり、不具合の発生を防止することができる。

本発明に係るデータ転送システムとしてのインクジェット記録装置の概略構成を表す説明図である。 図１のインクジェット記録装置に備わる記録ヘッドのヘッド駆動基板の主制御構成を表すブロック図である。 図１のインクジェット記録装置におけるシリアルデータと各記録ヘッドとの関係を表す説明図である。 図２の記録ヘッドのヘッド駆動基板の変形例を表すブロック図である。 従来のインクジェット記録装置の概略構成を表す説明図である。 従来のインクジェット記録装置の概略構成を表す説明図である。

符号の説明

１ インクジェット記録装置
２ コントロール基板（ホスト）
３ 記録ヘッド
４ ヘッド駆動基板（ヘッド駆動制御手段）
５ ヘッド部
６ 第１データ制御部
７ 第２データ制御部
１０ データ処理部
６１ 第２のシリアルパラレル変換部
６２ データ格納部
６３ データ処理回路
６４ データ制御回路
６５ パラレルシリアル変換部
６６ 識別情報設定回路
７１ 第１のシリアルパラレル変換部
７２ 識別情報設定回路
７３ データ抽出回路

Claims (6)

1. ヘッド駆動のために必要なデータがシリアルデータとして変換されている駆動データを入力しインクジェットヘッドを駆動するヘッド駆動制御手段を備え、当該ヘッド駆動制御手段を介して前記シリアルデータを後段の装置に出力するインクジェット記録装置において、
   前記ヘッド駆動制御手段は、前段に接続された装置から入力されたシリアルデータをパラレルデータに変換するシリアルパラレル変換部と、ヘッド駆動に必要な信号を選択および取得するための識別情報を設定する識別情報設定手段と、前記識別情報設定手段により設定された前記識別情報を基に、前記パラレルデータから前記必要な信号を選択および取得するデータ抽出部と、前記データ抽出部により選択および取得された前記必要な信号によりヘッド駆動のための処理を行うデータ処理部とを備え、前記前段に接続された装置から入力されたシリアルデータを、直接後段の装置と前記シリアルパラレル変換部とのそれぞれに出力することを特徴とするインクジェット記録装置。
2. 請求項１に記載のインクジェット記録装置において、
   前記ヘッド駆動制御手段は、
   前記後段に接続された装置から入力されたシリアルデータをパラレルデータに変換する第２のシリアルパラレル変換部と、応答情報を第２のシリアルパラレル変換部で変換されたパラレルデータに付加した後に、シリアル変換して前記前段に接続された装置に出力するパラレルシリアル変換部を備えることを特徴とするインクジェット記録装置。
3. 請求項１又は２に記載のインクジェット記録装置は、
   前記ヘッド駆動制御手段が複数搭載されていて、当該複数のヘッド駆動制御手段はデイジーチェーン接続により接続されていることを特徴とするインクジェット記録装置。
4. 請求項２記載のインクジェット記録装置において、
   前記ヘッド駆動制御手段が複数搭載されていて、当該複数のヘッド駆動制御手段はデイジーチェーン接続により接続されており、
   デイジーチェーン接続された装置のうち、最前段に接続された装置は、デイジーチェーン接続された前記複数のヘッド駆動制御手段を介して入力されたシリアルデータから前記複数のヘッド駆動制御手段のそれぞれに対応するデータ領域を判別するホストであり、
   前記ヘッド駆動制御手段は、前記識別情報設定手段で設定された前記識別情報で決定された前記パラレルデータのデータ領域を、前記応答情報が加えられる領域とすることを特徴とするインクジェット記録装置。
5. 請求項１〜４の何れか一項に記載のインクジェット記録装置において、
   前記シリアルデータは低電圧差動信号であることを特徴とするインクジェット記録装置。
6. 請求項１〜５のいずれか一項に記載のインクジェット記録装置において、
   前記前段に接続された装置から入力されたシリアルデータには、前記識別情報が含まれており、
   前記識別情報設定手段は、当該識別情報設定手段を搭載する前記ヘッド駆動制御手段に対応する識別情報を前記シリアルデータ内から読み出して、自己の識別情報として設定することを特徴とするインクジェット記録装置。

Images