JP4845820B2 - 操作パネルと該パネルを備えた電子機器 - Google Patents

操作パネルと該パネルを備えた電子機器 Download PDF

Info

Publication number
JP4845820B2
JP4845820B2 JP2007169354A JP2007169354A JP4845820B2 JP 4845820 B2 JP4845820 B2 JP 4845820B2 JP 2007169354 A JP2007169354 A JP 2007169354A JP 2007169354 A JP2007169354 A JP 2007169354A JP 4845820 B2 JP4845820 B2 JP 4845820B2
Authority
JP
Japan
Prior art keywords
signal
terminal
output
display
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007169354A
Other languages
English (en)
Other versions
JP2008033915A (ja
Inventor
裕一 直井
靖史 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007169354A priority Critical patent/JP4845820B2/ja
Publication of JP2008033915A publication Critical patent/JP2008033915A/ja
Application granted granted Critical
Publication of JP4845820B2 publication Critical patent/JP4845820B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)
  • Liquid Crystal (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、装置を操作する操作部と装置の状態を表示する表示部とを備える操作パネル、この操作パネルを備える電子機器に関するものである。
電子機器には、ユーザが機器を操作する情報を入力する操作部と、機器の状態(動作状態)をユーザに知らせる表示部を備える操作パネルを有している。操作パネルのキーマトリクスをマイクロコンピュータで制御するために、マイクロコンピュータの入力ポートにキーマトリクスから信号を入力する(特許文献1)。
特開平7−152468号公報
しかしながら、マイクロコンピュータ(CPU)やASICなどの制御部は、キーマトリクス以外にも、LEDやLCDなどの表示デバイスの制御を行う。
例えば、電子機器の操作状況や機器の動作状態をわかりやすく表示するためにLCDを用い、機器のエラー状態などはLEDを用いる。操作パネルにおいては、上述したように表示部の他に操作スイッチを備える。従って、LCDやLEDに割り当てる出力端子(ポート)やスイッチに割り当てる入力端子(ポート)が数多く必要となる。このような端子の数の増加は端子を結ぶ信号線の数の増加につながる。
本発明の目的は、操作部や表示部を制御するCPUやASIC等の制御部の端子(ポート)の数、信号線の数の増加を抑制する回路構成、制御回路を提供することである。
上記の課題を鑑みて、本発明の操作パネルの制御装置は、1つのスイッチについて一方の端子に第1信号線の接続するとともに他方の端子に第2信号線を接続し、かつ複数のスイッチが接続されている第1信号線及び第2信号線をそれぞれ複数備えているキーマトリクスと、第1表示部と、複数の表示素子で含む第2表示部とを備えた操作パネルの制御装置であって、前記第1信号線に信号を出力する端子と前記第2信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第1制御手段と、前記第1制御手段のそれぞれの出力端子に対応する第1信号線を介して前記出力端子から出力されるデータを入力する第1入力端子と、前記第1信号線のデータの入力を指示する指示信号を入力する第2入力端子とを備え、前記表示データに基づき第1表示部の表示の制御を行う第2制御手段と、前記第1信号線のぞれぞれと前記第2表示部のそれぞれの表示素子とを接続する第3信号線とを備え、前記第1制御手段は、前記第2表示部の表示データに対応する論理レベルの信号を各第1信号線に出力し、かつそれぞれの各第1信号線に出力されている論理レベルと逆の論理レベルのパルス信号を予め定めた時間間隔で前記表示素子毎に順に出力する第1処理と、各第2信号線のそれぞれの信号レベルを前記パルス信号に同期して評価する第2処理と、外部から指示があった場合、前記パルス信号に同期して前記第1表示部の表示データに対応する論理レベルの信号の出力を行う第3処理とを行う。
また、本発明の電子機器は、1つのスイッチについて一方の端子に第1信号線の接続するとともに他方の端子に第2信号線を接続し、かつ複数のスイッチが接続されている第1信号線及び第2信号線をそれぞれ複数備えているキーマトリクスと、第1表示部と、複数の表示素子で含む第2表示部とを含む操作パネルにより動作を行う電子機器であって、前記第1信号線に信号を出力する端子と前記第2信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第1制御手段と、前記第1制御手段のそれぞれの出力端子に対応する第1信号線を介して前記出力端子から出力されるデータを入力する第1入力端子と、前記第1信号線のデータの入力を指示する指示信号を入力する第2入力端子とを備え、前記表示データに基づき第1表示部の表示の制御を行う第2制御手段と、前記第1信号線のぞれぞれと前記第2表示部のそれぞれの表示素子とを接続する第3信号線と、前記電子機器の動作を制御する第3制御手段とを備え、前記第1制御手段は、前記第2表示部の表示データに対応する論理レベルの信号を各第1信号線に出力し、かつそれぞれの各第1信号線に出力されている論理レベルと逆の論理レベルのパルス信号を予め定めた時間間隔で前記表示素子毎に順に出力する第1処理と、各第2信号線のそれぞれの信号レベルを前記パルス信号に同期して評価する第2処理と、前記第3制御手段から指示があった場合、前記パルス信号に同期して前記第1表示部の表示データに対応する論理レベルの信号の出力を行う第3処理とを行う。
以上説明したように、本発明によれば、操作パネルの制御のための端子の数や信号線の数の増加を抑制することができる。これにより操作パネルや電子機器の制御回路について規模の増大を抑制することができる。
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
なお、以下に電子機器の操作パネルについて説明する。電子機器として記録装置を例として説明する。
<第1の実施形態>
本実施形態の操作パネルは、LCD、LEDを表示部として備えている。電子機器のユーザーがキー操作を行うために、SW00からSW33までの16個のキーを備えている。LED表示部は、複数(4つ)の表示素子(LED0からLED3)で構成される。これらのキーは、一方の端子を行線に、他方の端子を列線に接続されている。そして、1つの列線(例えば110)に複数のキー(SW00、SW01、SW02、SW03)の端子が接続されている。また、1つの行線(例えば100)に複数のキー(SW00、SW10、SW20、SW30)の端子が接続されている。このように16個のキーが、4本の列線と4本の行線のそれぞれの線の交差する位置に接続されている。
操作パネルを制御するコントローラ1は、図1に示すようにLCDコントローラ2、LED0からLED3、SW00からSW33と接続されている。SW00からSW33は、図1に示すようなキーマトリクスを構成している。
キーマトリクスは、KO0,KO1,KO2,KO3の出力端子(ポート)、KI0,KI1,KI2,KI3の入力端子(ポート)と接続されている。
なお、KI0,KI1,KI2,KI3の入力端子(ポート)は図に示すように、抵抗によるプルダウンされている。
また、KO0,KO1,KO2,KO3の出力ポートは、LCDコントローラ2のLCD_DATA0,LCD_DATA1,LCD_DATA2,LCD_DATA3と接続されている。
さらに、端子KO0と端子LCD_DATA0と接続されているライン100にLED0が接続されている。同様に、KO1とLCD_DATA1と接続されているライン101にLED1(表示素子)が接続されている。LED2、LED3も同様に接続されている。なお、LED0からLED3のそれぞれは予め定められた電圧でプルアップされている。
コントローラ1は、LCD_CSとLCD_WEの端子を備えている。LCD_CSはLCDコントローラ2のCS端子とライン104で接続されている。LCD_WEはLCDコントローラ2のWE端子とライン105で接続されている。
図2は、上述した信号の状態を説明する図である。LED0とLED3は点灯状態、LED1とLED2は消灯状態である。LED0が点灯状態にするために、コントローラ1のKO0からロウレベル(L)信号100が出力される。ただし、△tの期間だけハイレベルになるようにパルス21Aが出力される。つまり、△tの期間だけ逆論理のレベルとなるパルス21Aが出力される。この△tの長さは、336nS(ナノ秒)である。
またLED1が消灯状態にするために、コントローラ1のKO1からハイレベル(H)信号101が出力される。ただし、KO0と同様に、逆論理のレベルのパルス21Bが出力され、△tの期間ロウレベルになる。コントローラ1はこのような信号の出力制御を行う。
この信号の状態は、期間t1(4ミリ秒)を周期として繰り返される。即ち、パルス信号は図2に示すように21A、21B、21C、21Dの順に出力され、このようなデータの転送状態をSEQ1と呼ぶ。その後、パルス信号は更に22A、22B、22C、22Dと出力される。なお、図2に示すようにコントローラ1のKO0、KO1,KO2,KO3のパルス出力の間隔はt2となるように、コントローラ1は制御を行う。例えば、このt2の長さは、1mS(ミリ秒)である。補足すると、t1、t2は予め定められた時間間隔である。
次に、SW22が押下された場合について、図3を用いて説明する。タイミングT31からタイミングT32までSW22が押下されていることを示す(この図3は、人間が操作するには非常に短い期間であるが、説明を簡単にするための図である)。このSW22をユーザーが押下されると、図のように信号112のレベルが変化する。ここで、信号102がロウの状態23Cのタイミングでは、信号112もロウの状態23Eとなる。これはSW22が押下されることで、102と112が接続されるからである。このようなデータの転送状態をSEQ2と呼ぶ。
図4は、図3の信号102と信号112について更に詳細に説明する図である。コントローラ1は、信号112(入力端子KI2)の状態の変化の有無を期間t4で評価する(判定する)。このt4の長さ、例えば600nS(ナノ秒)である。具体的にはタイミングT41とタイミングT42にてそれぞれ信号レベル(論理レベル)を評価する。この図では、タイミングT41でロウレベル、タイミングT42でハイレベルと認識できる。なお、入力端子の状態の判定は、他の信号線についても同様に行われる。
コントローラ1は、図4のパルス23Cの出力を制御しているので、パルス23Cの立下りエッジT4Sのタイミング、パルス23Cの立上がりエッジT4Eのタイミング、ロウレベルの期間の長さは予め知っている。パルス23Eの出力タイミングはパルス23Cの出力タイミングと同じであるので、タイミングT41でとタイミングT42で信号の論理レベルを判定できるのである。
図5は、コントローラ1からLCDコントローラ2に対して表示データを出力する様子を説明する図である。例えば、タイミングT51において、LCD_DATA0=H、LCD_DATA1=H、LCD_DATA2=H、LCD_DATA3=Hに対応する信号が出力される。従って、タイミングT51において、信号100において、パルス波形51Aが現れる。同様に、信号103もパルス51Dが現れる。これは、信号100の信号レベルはロウレベルであり、信号103の信号レベルもロウレベルであるからである。信号信号101と信号102はハイレベルであるので、タイミングT51において、波形の変化は見られない。
また、タイミングT51において、LCDコントローラ2に対して入力(書込み)を指示するタイミング信号として、信号線104にはチップセレクト(CS)のパルス信号が出力され、信号線105にはライトイネーブル(WE)のパルス信号が出力されている。
これらの信号は、後述するCPU3からコントローラ1へ、パルスCMD51が出力されると、信号線100から103までのいずれかのパルス信号の後に(パルス信号に同期して)出力される。この図5に示すように、パルス24Bの出力タイミングとパルス24Cの出力タイミングとの間のタイミングT51において、51CSと51WEが出力されている。このタイミングT51では、パルス信号51A、パルス信号51Dも出力される。このようなパルスCMD51の出力からタイミングT51の出力を含むデータの転送期間(転送状態)をSEQ3で表している。
また、例えば、パルス24Dの出力タイミングとパルス25Aの出力タイミングの間にあるタイミングT52において、タイミングT51と同様の信号が出力される。このタイミングT52では、LCD_DATA0=L、LCD_DATA1=L、LCD_DATA2=L、LCD_DATA3=Lに対応する信号が出力される。従って、タイミングT52において、信号101において、パルス波形52Bが現れる。同様に、信号102もパルス52Cが現れる。
なお、図2において説明したが、パルス信号24Aと24Bとの間隔、24Bと24Cの間隔、パルス信号24Cと24Dとの間隔、24Dと25Aの間隔はいずれもt2である。更に、補足すると、この信号CMDは、少なくとも期間t2以上の間隔をもって出力されるように制御されている。
このように、つまり、LEDの表示のための駆動データに、キースキャンのための信号、LCDのための信号を重畳させている。そのために、キースキャンの処理タイミング、LED用のデータの処理タイミングとLCD用のデータの処理タイミングを分ける制御を行う。
これにより、例えば、一方(LED用のデータ)が他方のデータ(LCD用のデータ)を上書きしたり、壊したりすることを防止することができる。このように、LED用のデータとLCD用のデータの転送を同じ信号線(バス)を用いて行うことができ、信号線を共用することができる。
以上、図2から図5を用いて、操作パネル内部の信号線(バス)の状態を説明した。上述したSEQ1、SEQ2、SEQ3を個別に説明したが、これらの状態は、LCDの表示の指示の有無やSWの操作の有無により、状態遷移(制御の遷移)が変わる。
図6は、状態遷移の移り変わりの例である。図の左から右へ時間が経過する。
LEDデータの転送、キーデータの入力、LCDデータの転送を時分割(期間分割)で行っていることを示す。
(A)は、LCDの表示の指示やSWの操作がない場合である。この場合には、信号線には、LEDの表示データのみ出力されている。
(B)は、SWの操作が行われた場合である。タイミングt61からt62までキー操作が行われ、タイミングt61にてSEQ1からSEQ2へ移行し、タイミングt62にてSEQ2からSEQ1へ移行している。
(C)は、LCDの表示の指示があった場合である。タイミングt63にて指示があり、タイミングt62にてSEQ1からSEQ3へ移行する。また、タイミングt64にてSWの操作も行われている。
このように、キー操作の検知処理とLEDの表示処理、あるいはキー操作の検知処理とLEDの表示処理さらにLCDの表示処理を並行して行うことが可能である。
以上、説明したように、LEDの表示のための駆動データを出力する一方で、キースキャンのための処理や、LCD表示のための処理を行うために、短い期間ではあるが、信号レベルが変化する。例えば、図1の信号100を例にとると、LEDの表示のための信号レベルはロウ状態であるが、図3のパルス23Aや図5のパルス24A等のようにハイ状態のタイミングがある。しかし、このハイ状態の時間は短いので、LEDの表示のちらつきはユーザーは気にならない。
<第2の実施形態>
上述した第1の実施形態では、コントローラ1の入力ポートの状態のレベル変化を検出して、キー入力が合ったことを判定(認識)したが、別の形態を説明する。第1の実施形態と共通の部分については説明を省き、第1の実施形態と異なる部分について説明する。
図8は、スイッチ80から83により、各KI入力端子(KI0、KI1、KI2、KI3)をプルアップ、プルダウンのいずれかに切替える(選択する)ことができる。この切替の制御をコントローラ1が行う。
このコントローラ1により、入力ポートのプルアップ、プルダウンの切替を行うことで、信号線のレベルを変更することができる。
図9に示すように、期間t5においてスイッチ80をプルアップすると、信号線110はハイレベルになる。この図9では、スイッチ80から83まで同じタイミングでプルアップしている。このような状態でSW22が押下されると25Eのようなパルスが発生する。一方、コントローラはタイミングt91、t92、t93、t94で各入力ポートのレベルをチェックする。
この場合、t93でポートKI2(信号線112)がロウレベルであるので、SW22が押下されたことを判定することができる。
<第3の実施形態>
図10は、第3の実施形態の操作パネルの制御部を説明する図である。第1の実施形態と同じ構成の説明は省く。キーマトリクスはコントローラ1の出力ポートと入出力ポートと接続されている。例えば、SW00の端子は出力ポートKO0と入出力ポートI/O0と接続されている。この入出力ポートの出力機能と入力機能の切替えを行って、LEDの点灯/消灯の制御、キー入力の制御を行う。
図11は、図10の信号の状態を説明する図である。ここでは、LED0とLED3は点灯状態である。LED1とLED2は消灯状態である。例えば、LED0を点灯状態にするために、入出力ポートI/O0から列ライン110へロウ(L)レベルの信号が出力される。一方、LED1を消灯状態にするために、入出力ポートI/O1から列ライン111へハイ(H)レベルの信号が出力される。
また、出力ポートKO0から行線100に、期間Δtのパルス21Aが出力される。この期間は例えば336ナノ秒である。この期間Δtの間に、キーの状態を判別する。同様に、他の出力ポートからも出力される。図11に示すように、各出力ポートからパルス21A、21B、21C、21Dがt2の時間間隔で順に出力される。この出力シーケンスが図2と同様に周期t1(例えば4ミリ秒)で行われる。
入出力ポートのキー入力について説明する。例えば各入出力ポートI/O0は、パルス21Aの出力されている間、入力ポートの働きをする。他の各入出力ポートも同様である。
図12は、I/Oポートの構成と信号レベルの説明図である。図12(A)は、端子I/O1を例にして説明する。この端子I/O1には、コントローラ1に入力バッファ1201と出力バッファ1202が接続されている。
信号O_ENAがイネーブル状態(Hレベル)では、端子I/O1は出力端子となる。この場合、信号O_SIGのレベルが端子I/O1に出力される。信号O_ENAがディスイネーブル状態(Lレベル、期間Δt)では、端子I/O1は入力端子となる。この場合、端子I/O1の信号レベルが信号I_SIGに入力される。
図12(B)と(C)は、端子I/O1の信号の状態を説明する。期間Δt以外信号のO_ENAがイネーブル状態では、信号O_SIGが端子から出力される。一方、信号O_ENAがディスイネーブル状態(期間Δt)では、端子1101は入力端子(ハイ・インピーダンス状態)となる。
SWが押されていない状態では、図12(B)に示すように、期間Δtにおいて、I/O1はLレベルになる。一方、SWが押されていれば、図12(C)に示すように、期間Δtにおいて、I/O1はHレベルになる。
例えば、図11を用いて説明すると、KO0がHレベル状態の場合(21A)に、SW10が押されれば、I/O1はHレベルになる。従って、パルス21Aの立上りエッジから期間t6の期間にI/O1のレベルを評価することで、SW10が押されたか否か判定できる。
以上のように、I/O1を例にして、説明したが、他の入出力端子I/O0,I/O2、I/O3についても、同様である。
なお、入出力端子I/O0,I/O2、I/O3からの信号の出力シーケンスは、第1の実施形態と同様である。即ち、SEQ1においてLEDの表示データが出力され、SEQ3においてLCDの表示データが出力される。
<電子機器の説明>
上述した第1、第2の実施形態に適用する電子機器の制御構成について説明する。
図7は、電子機器を制御するCPU3と操作パネル7について説明する図である。PCB1は電子機器のメイン回路基板である。PCB2は操作パネルの回路基板である。
PCB1について説明する。ROM8に格納されているプログラムやデータに基づきCPU3は電子機器の制御を行う。RAM9は、CPU3が実行する作業用のメモリである。ASIC7はCPU3とデータやコマンドのやり取りを行いながら不図示の負荷を制御する。
次にPCB2について説明する。コントローラ1はCPU3とシリアルインターフェース10を介して通信を行い、操作パネルの制御を行う。上述したCMDに相当するコマンドや、LED5を表示するデータなどが、CPU3からコントローラ1に転送される。
SW4は図1のSW00からSW33までの16個のキーに対応する。LED5は図1のLED0からLED3に対応する。LCD6はLCDコントローラ2から信号を受けて表示を行う。シリアルインターフェースで通信は、いわゆるUART(Universal Asynchronous Receiver Transmitter)を利用して行う。
以上が、本発明の電子機器の構成である。
図10は、本実施の形態における電子機器の例としてインクジェットプリンタ1000の斜視図である。
ユーザーにより給紙部1005に記録用紙をセットし、ホスト装置からデータやコマンドを送ると、プリンタは記録用紙を給紙して、記録ヘッドから吐出されるインクにより記録を行い、排紙部1004に排出する。
この記録装置1000には、液晶表示部1006や各種キースイッチなどを備える操作パネル1010が設けられている。1009はカードスロットで、ここにメモリカードを装着する。このメモリカードとしては、例えばコンパクトフラッシュ(登録商標)メモリ、スマートメディア、メモリスティックなどがある。
1011はこの装置に着脱可能なビューワであり、メモリカードに記憶されている画像データの表示を行う。
この装置はいわゆるシリアルタイプのプリンタである。このプリンタは、記録ヘッドを用紙に対して往復移動を行い記録用紙に記録を行う。記録ヘッドがキャリッジに搭載され記録用紙に対して走査を行う。記録用紙の搬送量は、1回の走査で記録される幅に対応する。
図7で説明したCPU3とASIC7は、記録ヘッドの走査の制御や記録用紙の搬送の制御、記録ヘッドの駆動の制御を行う。
以上、実施形態について説明したが、上述した数値に限定するものではない。例えば、スイッチの数は16個であったが、他の数であっても構わない。また、LEDの素子の数も4個に限定するものではない。LCDのデータ線についても4本に限定するものではなく、例えば8本あるいは16本であっても構わない。
本発明の電子機器についても、記録装置に限らずスキャナーや、複写機、ファクシミリ装置、あるいはこれらの複合機能を備えた機器であっても構わない。あるいは、デジタルカメラやビデオカメラや、パーソナルコンピュータなどに適用しても構わない。
操作パネルの制御部の説明図 操作パネルの制御部における信号線の状態を説明する図 操作パネルの制御部における信号線の状態を説明する図 操作パネルの制御部における信号線の状態を説明する図 操作パネルの制御部における信号線の状態を説明する図 操作パネルの制御部における信号線の状態を説明する図 電子機器の制御ブロック図 第2の実施形態に関する操作パネルの制御部の説明図 第2の実施形態に関する操作パネルの制御部における信号線の状態を説明する図 第3の実施形態に関する操作パネルの制御部の説明図 第3の実施形態に関する操作パネルの制御部における信号線の状態を説明する図 第3の実施形態に関する操作パネルの入出力ポートの信号の説明図 記録装置の斜視図

Claims (6)

  1. 1つのスイッチについて一方の端子に第1信号線の接続するとともに他方の端子に第2信号線を接続し、かつ前記スイッチを複数備えているキーマトリクスと、第1表示部と、前記第1信号線にそれぞれ接続されている表示素子を複数有する第2表示部とを備えた操作パネルの制御装置であって、
    前記第1信号線に信号を出力する端子と前記第2信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第1制御手段と、
    前記第1制御手段のそれぞれの出力端子に対応する第1信号線を介して前記出力端子から出力されるデータを入力する第1入力端子と、前記第1信号線のデータの入力を指示する指示信号を入力する第2入力端子とを備え、前記表示データに基づき第1表示部の表示の制御を行う第2制御手段と、
    前記第1制御手段は、
    前記第2表示部の表示に基づくレベル信号を各第1信号線に出力し、かつ各第1信号線に出力されているレベルと逆論理のパルス信号を予め定めた時間間隔で前記表示素子毎に順に出力する第1処理と、
    各第2信号線のそれぞれの信号レベルを前記パルス信号に同期して評価する第2処理と、
    外部から指示があった場合、前記パルス信号に周期内で前記第1表示部の表示に基づくパルス信号の出力を行う第3処理とを行うことを特徴とする操作パネルの制御装置。
  2. 前記第2処理は、前記パルス信号の出力タイミングを含む予め定めた期間において、前記信号のレベル変化の有無を評価することを特徴とする請求項1に記載の操作パネルの制御装置。
  3. 前記第2制御手段は、前記指示信号に同期して、前記第1信号線の信号を入力することを特徴とする請求項1に記載の操作パネルの制御装置。
  4. 1つのスイッチについて一方の端子に第1信号線の接続するとともに他方の端子に第2信号線を接続し、かつ前記スイッチを複数備えているキーマトリクスと、第1表示部と、前記第1信号線にそれぞれ接続されている表示素子を複数有する第2表示部とを備えた操作パネルの制御装置であって、
    前記第1信号線に信号を出力する端子と前記第2信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第1制御手段と、
    前記第1制御手段のそれぞれの出力端子に対応する第1信号線を介して前記出力端子から出力されるデータを入力する第1入力端子と、前記第1信号線のデータの入力を指示する指示信号を入力する第2入力端子とを備え、前記表示データに基づき第1表示部の表示の制御を行う第2制御手段と、
    前記第1制御手段は、
    前記第2表示部の表示に基づくレベル信号と、前記レベルと逆論理のパルス信号を重畳させ、かつ前記パルス信号の出力タイミングは予め定めた時間間隔である第1出力処理と、
    前記レベル信号に対し、更に前記パルス信号の周期内で前記第1表示部の表示に基づくパルス信号を重畳させる第2出力処理を行うことを特徴とする操作パネルの制御装置。
  5. 1つのスイッチについて一方の端子に第1信号線の接続するとともに他方の端子に第2信号線を接続し、かつ前記スイッチを複数備えているキーマトリクスと、第1表示部と、前記第1信号線にそれぞれ接続されている表示素子を複数有する第2表示部とを備えた操作パネルの入力に基づき動作を行う電子機器であって、
    前記第1信号線に信号を出力する端子と前記第2信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第1制御手段と、
    前記第1制御手段のそれぞれの出力端子に対応する第1信号線を介して前記出力端子から出力されるデータを入力する第1入力端子と、前記第1信号線のデータの入力を指示する指示信号を入力する第2入力端子とを備え、前記表示データに基づき第1表示部の表示の制御を行う第2制御手段と、
    前記第1制御手段は、
    前記第2表示部の表示に基づくレベル信号を各第1信号線に出力し、かつ各第1信号線に出力されているレベルと逆論理のパルス信号を予め定めた時間間隔で前記表示素子毎に順に出力する第1処理と、
    各第2信号線のそれぞれの信号レベルを前記パルス信号に同期して評価する第2処理と、
    外部から指示があった場合、前記パルス信号に周期内で前記第1表示部の表示に基づくパルス信号の出力を行う第3処理とを行うことを特徴とする電子機器。
  6. 1つのスイッチについて一方の端子に第1信号線の接続するとともに他方の端子に第2信号線を接続し、かつ前記スイッチを複数備えているキーマトリクスと、第1表示部と、前記第1信号線にそれぞれ接続されている表示素子を複数有する第2表示部とを備えた操作パネルの入力に基づき動作を行う電子機器であって、
    前記第1信号線に信号を出力する端子と前記第2信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第1制御手段と、
    前記第1制御手段のそれぞれの出力端子に対応する第1信号線を介して前記出力端子から出力されるデータを入力する第1入力端子と、前記第1信号線のデータの入力を指示する指示信号を入力する第2入力端子とを備え、前記表示データに基づき第1表示部の表示の制御を行う第2制御手段と、
    前記第1制御手段は、
    前記第2表示部の表示に基づくレベル信号と、前記レベルと逆論理のパルス信号を重畳させ、かつ前記パルス信号の出力タイミングは予め定めた時間間隔である第1出力処理と、
    前記レベル信号に対し、更に前記パルス信号の周期内で前記第1表示部の表示に基づくパルス信号を重畳させる第2出力処理を行うことを特徴とする電子機器。
JP2007169354A 2006-06-30 2007-06-27 操作パネルと該パネルを備えた電子機器 Active JP4845820B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007169354A JP4845820B2 (ja) 2006-06-30 2007-06-27 操作パネルと該パネルを備えた電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006181893 2006-06-30
JP2006181893 2006-06-30
JP2007169354A JP4845820B2 (ja) 2006-06-30 2007-06-27 操作パネルと該パネルを備えた電子機器

Publications (2)

Publication Number Publication Date
JP2008033915A JP2008033915A (ja) 2008-02-14
JP4845820B2 true JP4845820B2 (ja) 2011-12-28

Family

ID=39123207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007169354A Active JP4845820B2 (ja) 2006-06-30 2007-06-27 操作パネルと該パネルを備えた電子機器

Country Status (1)

Country Link
JP (1) JP4845820B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6122344B2 (ja) 2012-06-29 2017-04-26 キヤノン株式会社 電子機器及びその電子機器を用いた記録装置
EP3511812B1 (en) * 2018-01-15 2021-06-23 Canon Kabushiki Kaisha Electronic apparatus, method for controlling same, and program

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5394826A (en) * 1977-01-31 1978-08-19 Sharp Corp Control device for input/output signal
JPS59185389A (ja) * 1983-04-05 1984-10-20 株式会社大興電機製作所 表示及びキ−入力回路の制御方式
JPS6255720A (ja) * 1985-09-04 1987-03-11 Meisei Electric Co Ltd キ−スキヤン方式
JP2509668B2 (ja) * 1988-03-31 1996-06-26 株式会社東芝 電子機器
JPH05325720A (ja) * 1992-05-22 1993-12-10 Fujitsu Ltd 発光ダイオードの駆動装置
JP3317881B2 (ja) * 1997-09-05 2002-08-26 シャープ株式会社 ワンチップマイクロコンピュータシステム

Also Published As

Publication number Publication date
JP2008033915A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
US10265950B2 (en) Inkjet head control apparatus and inkjet printer
EP0774358A1 (en) Thermal Printer
EP2642480A1 (en) Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus
EP1864813B1 (en) Ink-jet recording apparatus and data transfer apparatus
JP2008516802A (ja) プリントのためのデータポンプ
EP3296111B1 (en) Ink jet printer and ink jet head
JP2008012909A (ja) インクジェット記録装置
JP4845820B2 (ja) 操作パネルと該パネルを備えた電子機器
US10264141B2 (en) Abnormality notification apparatus, image forming apparatus and abnormality notification method
US8031179B2 (en) Control apparatus for operation panel and electronic apparatus
US8067854B2 (en) Output circuit
JP2005301423A (ja) シリアルデータ転送方法、電子機器、及び記録装置
JP6122344B2 (ja) 電子機器及びその電子機器を用いた記録装置
JP5202394B2 (ja) 液滴吐出ヘッド及び液滴吐出装置
CN101104333A (zh) 图像形成装置及其方法
JP2006175680A (ja) 液体吐出装置、コンピュータプログラム、液体吐出システム、及び液体吐出方法
JP2007030253A (ja) インクジェット記録装置
US5793939A (en) Print controlling apparatus
JP6851757B2 (ja) インクジェットヘッド、及びインクジェットプリンタ
JP2016028882A (ja) データ転送装置、データ転送方法及びデータ転送装置を備えた画像形成装置
KR100398032B1 (ko) 소형프린터
JP4561590B2 (ja) 情報処理装置
JP7468647B2 (ja) インクジェット記録装置及びプログラム
CN109228698B (zh) 印刷装置及印刷装置的控制方法
CN104793907A (zh) 打印装置的控制方法、打印装置及打印系统

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100625

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4845820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3