JPS59185389A - 表示及びキ−入力回路の制御方式 - Google Patents

表示及びキ−入力回路の制御方式

Info

Publication number
JPS59185389A
JPS59185389A JP58059802A JP5980283A JPS59185389A JP S59185389 A JPS59185389 A JP S59185389A JP 58059802 A JP58059802 A JP 58059802A JP 5980283 A JP5980283 A JP 5980283A JP S59185389 A JPS59185389 A JP S59185389A
Authority
JP
Japan
Prior art keywords
display
circuit
key input
input
input circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58059802A
Other languages
English (en)
Inventor
池沢 昭博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiko Electric Works Ltd
Original Assignee
Taiko Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiko Electric Works Ltd filed Critical Taiko Electric Works Ltd
Priority to JP58059802A priority Critical patent/JPS59185389A/ja
Publication of JPS59185389A publication Critical patent/JPS59185389A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、表示回路及びキー入力回路の制御方式に関す
るもので、特にマイクロプロセッサを用いた機器の表示
及びキー入力回路に採用して効果的な制御方式である。
従来、例えばマイクロプロセッサを用いた通信機器等に
おけるデータ表示回路とキー入力回路のそれぞれの入出
力端子は、個別に設けられるとともに、表示回路を制御
する制御手段とキー入力回路を制御する制御手段の入出
力ポートもそれぞれ別々に割り当てられていたためマイ
クロプロセッサの入出力ポート数を多く必要とするとい
う問題点があった。
本発明はこの点にかんがみ案出したもので以下図面によ
って詳細に説明する。
第1図は従来の表示及びキー入力回路の制御方式を説明
するだめのブロック図であり、1はキー入力回路で、キ
ー1aが多数設けられてマトリックス状に接続され、一
方の共通端子1bと他方の共通端子ICはそれぞれ、マ
イクロプロセッサ2の出カポ−)2aと入力ボート2b
に接続されている。3は表示回路で多数の表示素子(例
えば発光ダイオード)3aがマトリックス状に接続され
、それぞれの共通端子3b、3Cはマイクロプロセッサ
2の出力ポート2Cに接続されている。
4.5は表示素子3aを駆動させるためのドライプ回路
である。マイクロプロセッサ2は例えば通信機器として
の機能実現手段を備えるため、内部のROMにプログラ
ムが書き込捷れており、又内部のCPUはこのプログラ
ムに従ってキー入力回路1又は図示されていない入力ポ
ートから必要とされる外部データを取込んだり、又内部
のRA Mとの間でデータの授受を行なったりしながら
演算処理し、必要に応じて処理したデータにより図示し
ない出力ポートに接続された入出力機器を制御するとと
もに出カポ−)2cに信号を出力して表示回路3の所定
の表示素子3aを駆動させて上記入出力機器の制御の状
態を表示する等の動作が行なわれるように構成されてお
り、本発明と直接関係する部分だけを図示しである。
第1図に示したように従来は、マトリックス状に接続さ
れたキー入力回路1及び表示回路3のクロスポイントが
指定される一方の共通端子11)及び3bと他方の共通
端子2+)、3Cはそれぞれマイクロプロセッサ2にお
ける個別の入出力ポート2a、2b、2cが割り当てら
れ、これに接続するようにしていたため、入出力ポート
数を多く必要とし、マイクロプロセッサ2の端子数が多
くなるので、外形が犬きくなりプリント基板の実装スペ
ースも大きくなる等の問題点がある。
第2図は本発明の実施例を示すブロック図で、11はマ
イクロプロセッサ、11aは出力ポート、]、 1 b
は入出力兼用ポートで、a、b・・・11はその端子で
ある。
】2は表示及びキー入力回路で、入力のだめの多数のキ
ー12a1〜12al 6と表示のための多数の発光素
子] 21) 1〜]、 2 b 16をそれぞれマト
リックス状に接続し、クロスポイントが指定される一方
の共通端子1.2 Cは表示回路とキー入力回路とで共
用にしてドライブ回路13を介し−て出力ポート1 ]
、 aの端子a % dに接続する。又他方の共通端子
】zdと126も、入出力兼用ポート]、 1 bに対
しては共用にしてそれぞれ端子e−hに接続され、表示
回路側にはドライブ回路14が挿入されている。すなわ
ち、表示回路とキー入力回路はマイクロプロセッサ11
の入出力ポート11a、Ilbに共通に接続され、それ
ぞれの動作は時分割に駆動されるように構成するもので
ある。次にこの動作について詳細に説明する。
多数のキー12a1〜12al 6の操作状態によって
マイクロプロセッサ11がこれを外部データとして取込
んだり、多数の表示素子12b1〜12bl 6のいず
れかを駆動させたりする入力制御手段及び表示制御手段
は、第1図でも説明したようにマイクロプロセッサ11
の内部のROMに書き込捷れたプログラムと、これに従
って演算処理するCPUの制御によって生じるが、上記
入力制御手段及び表示制御手段が第3図のタイムチャー
トのごとく制御されろように構成する。
第3図において、(A−)はマイクロプロセッサ11の
入出力兼用ポート11bを入力モード又は出力モードに
切替える動作波形図で「1」が出力モード「0」が入力
モードである。
(a) 〜(d)は出力ポートIlaの端子a −dに
対応した信号波形図、(e)〜(h)は入出力兼用ポー
ト11bの端子e −hに対応した信号波形図である。
波形(A)から判るように入出力兼用ポートIlbは出
力モードと入力モードを交互にくり返しており、これに
同期して、前記入力制御手段及び出力制御手段がそれぞ
れ駆動される。
従って波形(a)〜(d)及び(e)〜(h)は期間(
イ)が出力制御手段に対応して、期間(ロ)が入力制御
手段に対応してそれぞれ入力又は出力される信号波形で
ある。
すなわち期間(イ)において、端子a −dに点灯駆動
信号R1〜R4を順次送出するとともに端子e〜hには
表示として点灯すべき表示素子例えば12b1及び12
b16のクロスポイン)K対応する端子e及びhに点灯
制御信号81.82を送出する。次に期間(ロ)におい
ては、上記点灯駆動信号Pu1〜R4より短い時間で端
子a、dに検出信号T1〜T4を順次送出する。
このときキー12a2が閉成されている場合には図示の
ごとく端子fに信号Yが入力され、これによってそのク
ロスポイント(キー12a2の閉成位置)が検出される
そして波形(A)のように期間(イ)、(ロ)をくり返
すことにより表示とキー人力が制御できる。
以上説明したように本発明によれば、表示制御手段と入
力制御手段を時分割に駆動するようにしたので、例えば
マイクロプロセッサの入出力ポートを共用でき、それだ
け端子数を少くできるので、前述したとおり装置を小形
かつ安価に構成することができる。
なお、表示及びキー入力回路における表示素子、キーの
数および第3図のタイムチャートにおけるモード等は、
これらに限定されることなく、本発明の要旨の範囲内で
種々に変更が可能である。
【図面の簡単な説明】
第1図は従来の表示及びキー入力回路の制御方式を説明
するためのブロック図、第2図は本発明の実施例を示す
ブロック図、第3図は本発明の詳細な説明するためのタ
イムチャートである。 1・・・・・・・・・表示回路、2.11・・・・・・
・・・マイクロプロセッサ、3・・・・・・・・・ キ
ー入力回路、12・・・・・・・・・表示及びキー入力
回路、4、5.13.14・・・・・・・・・ドライブ
回路特許出願人 株式会社 大興電機製作所 代表者肥後犬介 手続補正書(方式) 昭和58年10月27日 特許庁長官 若杉 和犬 殿 (特許庁審査官       殿) 1、事件の表示 昭和58年特許願59802号 2、発明の名称 ヒフウシ1オヨ     ニュウリ1りカイロ セイキ
)ホウシキ表示及びキー入力回路の制御方式 3、補正をする者 事件との関係  特許出願人 シナカ゛フ ナカノフ゛ (〒142)東京部品用区中延六丁目10番13号りイ
コウテ1ンキセイサクン3 4、補正命令の日付(拒絶理由通知の日付)昭和58年
 7月 6日 (発送日 昭和58年 7月26日) 649−

Claims (1)

    【特許請求の範囲】
  1. 表示回路及びキー入力回路をそれぞれマトリックス状に
    接続し、クロスポイントが指定される一方の共通端子と
    他方の共通端子を上記表示回路とキー入力回路で共用に
    設けるとともに、表示回路を制御する表示制御手段とキ
    ー入力回路を制御する入力制御手段のそれぞれ入出力端
    子を上記一方の共通端子と他方の共通端子に対応させて
    共用に設け、上記制御手段を時分割で駆動するようにし
    たことを特徴とする表示及びキー入力回路の制御方式
JP58059802A 1983-04-05 1983-04-05 表示及びキ−入力回路の制御方式 Pending JPS59185389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58059802A JPS59185389A (ja) 1983-04-05 1983-04-05 表示及びキ−入力回路の制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58059802A JPS59185389A (ja) 1983-04-05 1983-04-05 表示及びキ−入力回路の制御方式

Publications (1)

Publication Number Publication Date
JPS59185389A true JPS59185389A (ja) 1984-10-20

Family

ID=13123759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58059802A Pending JPS59185389A (ja) 1983-04-05 1983-04-05 表示及びキ−入力回路の制御方式

Country Status (1)

Country Link
JP (1) JPS59185389A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266049B1 (en) 1997-09-05 2001-07-24 Sharp Kabushiki Kaisha One-chip microcomputer system
JP2008033915A (ja) * 2006-06-30 2008-02-14 Canon Inc 操作パネルと該パネルを備えた電子機器
JP2014029483A (ja) * 2012-06-29 2014-02-13 Canon Inc 電子機器及びその電子機器を用いた記録装置
JP2016504685A (ja) * 2012-12-21 2016-02-12 アップル インコーポレイテッド キー毎に個別ledを備えるコンピュータキーボードキースキャン共有マトリックス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266049B1 (en) 1997-09-05 2001-07-24 Sharp Kabushiki Kaisha One-chip microcomputer system
JP2008033915A (ja) * 2006-06-30 2008-02-14 Canon Inc 操作パネルと該パネルを備えた電子機器
JP2014029483A (ja) * 2012-06-29 2014-02-13 Canon Inc 電子機器及びその電子機器を用いた記録装置
JP2016504685A (ja) * 2012-12-21 2016-02-12 アップル インコーポレイテッド キー毎に個別ledを備えるコンピュータキーボードキースキャン共有マトリックス

Similar Documents

Publication Publication Date Title
JPS59185389A (ja) 表示及びキ−入力回路の制御方式
JPS61199359A (ja) ボタン電話機
JP7348232B2 (ja) 入出力インタフェースユニット
JPS622856Y2 (ja)
JPH0615311Y2 (ja) 入力装置
SU1543438A1 (ru) Устройство дл обучени
JPS5941427U (ja) 動作状態表示装置
JPH0496103A (ja) 電子制御配線装置
JPS59177281A (ja) 群管理エレベ−タの制御装置
JPH0920469A (ja) エレベータの制御装置
JPH0626944Y2 (ja) 液晶表示装置
KR200231734Y1 (ko) 메모리 소자와 스위칭 소자로 회로를 배선하는전자회로기판시스템
KR890000410Y1 (ko) 리세트 회로
JPH0432862Y2 (ja)
JPS6024120U (ja) ライン表示装置
KR0136345B1 (ko) 터치음 발생회로
JPS6154552A (ja) 電子機器の入出力チエツクシステム
EP1022628A1 (en) Read-only sequence controller having a gate array composition
JPS59120880U (ja) タイムスイツチに依る冷凍機の間欠運転プログラマ−
JPS62158794U (ja)
JPS6128125A (ja) 可変情報板装置
JPH0566707U (ja) 入出力制御装置
KR930007093A (ko) 키입력 및 표시 동시 실행방법 및 회로
JPS6068590U (ja) 制御信号出力付表示装置
JPH04372987A (ja) 液晶表示装置