JP3317881B2 - ワンチップマイクロコンピュータシステム - Google Patents

ワンチップマイクロコンピュータシステム

Info

Publication number
JP3317881B2
JP3317881B2 JP24138897A JP24138897A JP3317881B2 JP 3317881 B2 JP3317881 B2 JP 3317881B2 JP 24138897 A JP24138897 A JP 24138897A JP 24138897 A JP24138897 A JP 24138897A JP 3317881 B2 JP3317881 B2 JP 3317881B2
Authority
JP
Japan
Prior art keywords
display
scanning
time
keyboard switch
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24138897A
Other languages
English (en)
Other versions
JPH1185368A (ja
Inventor
静雄 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24138897A priority Critical patent/JP3317881B2/ja
Priority to EP98116828A priority patent/EP0901066A3/en
Priority to US09/148,308 priority patent/US6266049B1/en
Publication of JPH1185368A publication Critical patent/JPH1185368A/ja
Application granted granted Critical
Publication of JP3317881B2 publication Critical patent/JP3317881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
    • G06F3/0489—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using dedicated keyboard keys or combinations thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ワンチップマイク
ロコンピュータシステムに関し、より詳しくは、キーボ
ードスイッチ（キーボードマトリクス）及び７セグメン
トＬＥＤや蛍光表示管等の表示装置を備えた電子レジス
タ、ＰＯＳ端末装置、ＶＴＲ及びその他の電化製品に搭
載されるワンチップマイクロコンピュータシステムに関
する。
【０００２】
【従来の技術】上記の電子レジスタ等の装置において
は、従来より、安価、且つ高輝度で視認性に優れた表示
装置の提供と収容容積の小型化及びキーボード入力の高
速化が要請されており、このような要請に応えんとした
従来例として、特開昭５９−１８５３８９号公報や特開
平５−３２５７２０号公報に開示されたものがある。
【０００３】ここで、特開昭５９−１８５３８９号公報
に開示されたものは、表示制御手段と入力制御手段を時
分割に駆動することで、小型で安価な装置を提供するこ
とを目的としている。
【０００４】また、特開平５−３２５７２０号公報に開
示されたものでは、発光ダイオードの駆動とキーボード
スイッチの走査とを時分割に実行することにより、部品
点数を減少させた安価な発光ダイオード駆動装置を提供
することを目的としている。
【０００５】これらの従来技術は、いずれも表示の駆動
のための期間とキーボードスイッチの走査のための期間
が時系列上直列（シリアル）の処理になっていた。以下
にその詳細を説明する。
【０００６】図１は従来例の回路構成を示す。但し、図
１は後述の本実施形態１のワンチップマイクロコンピュ
ータシステムの回路構成と同一のものである。
【０００７】図１において、このシステムは、マイクロ
コンピュータ１、キーボードスイッチ２及び発光ダイオ
ードモジュール３，４，５を備えている。
【０００８】キーボードスイッチ２はＳ００〜Ｓ０３、
Ｓ１０〜Ｓ１３及びＳ２０〜Ｓ１３からなる多数のスイ
ッチをマトリクス状に配置して構成されている。各発光
ダイオードモジュール３，４，５は同様の構成になって
おり、発光ダイオードモジュール３を例にとって説明す
ると、７つの発光ダイオードＤ３−１〜Ｄ３−７を備え
ている。各発光ダイオードＤ３−１〜Ｄ３−７には、発
光ダイオード駆動用の電流制限抵抗Ｒ３０，Ｒ３１，Ｒ
３２，Ｒ３３，Ｒ４０，Ｒ４１，Ｒ４２が直列接続され
ており、発光ダイオードＤ３−１〜Ｄ３−７のアノード
側は一カ所にまとめられて桁信号（桁駆動信号）で駆動
されるトランジスタＱ１，Ｑ２，Ｑ３に接続されてい
る。発光ダイオードＤ３−１〜Ｄ３−７のカソード側は
セグメント駆動用の出力ポートＰ３０〜Ｐ３３，Ｐ４０
〜Ｐ４２に接続されている。
【０００９】なお、図中のＲ１０，Ｒ１１，Ｒ１２は各
発光ダイオード駆動用トランジスタＱ１，Ｑ２，Ｑ３の
べース抵抗を示す。べース抵抗Ｒ１０，Ｒ１１，Ｒ１２
の他端側はマイクロコンピュータ１の出力ポートＰ１
０，Ｐ１１，Ｐ１２に接続されている。
【００１０】べース抵抗Ｒ１０，Ｒ１１，Ｒ１２と出力
ポートＰ１０，Ｐ１１，Ｐ１２間にはダイオードＤ１
０，Ｄ１１，Ｄ１２が接続されている。ダイオードＤ１
０，Ｄ１１，Ｄ１２の他端側はキーボード２に接続され
ている。これらのダイオードＤ１０，Ｄ１１，Ｄ１２は
２個以上のキースイッチが同時に押された場合の出力ポ
ートＰ１０，Ｐ１１，Ｐ１２の短絡に起因する故障から
保護すると共に、キー入力の誤動作を防止する機能を有
する。
【００１１】キーボードスイッチ２からのリターンライ
ンの先端はマイクロコンピュータ１のポートＰ２０，Ｐ
２１，Ｐ２２，Ｐ２３に接続されており、ポートＰ２
０，Ｐ２１，Ｐ２２，Ｐ２３にはキーボードスイッチ２
からのリターン信号が入力される。なお、各リターンラ
インの途中にはプルアップ抵抗Ｒ２０，Ｒ２１，Ｒ２
２，Ｒ２３が接続されている。
【００１２】上記構成において、出力ポートＰ１０，Ｐ
１１，Ｐ１２は表示の桁信号とキーボードスイッチ２の
走査出力ポートを兼用し、マイクロコンピュータ１は、
この出力ポートＰ１０，Ｐ１１，Ｐ１２から逐次、同時
に１つのポートのみがローレベルとなる信号を送出し、
送出した桁信号に同期した発光ダイオード駆動パターン
を発光ダイオード駆動信号送出用のポートＰ３０〜Ｐ４
２に出力することで、各桁に対応した表示を行う。
【００１３】また、キーボードスイッチ２の走査におい
ては、マイクロコンピュータ１は、一つの走査信号がロ
ーレベルになっている期間にキーボードスイッチ２から
のリターン信号が入力されているポートＰ２０〜Ｐ２３
の入力パターンを調べることで、いずれのキースイッチ
が押されているかを認識できるようになっている。
【００１４】次に、図１９に基づき上記従来例の動作タ
イミングについて説明する。
【００１５】マイクロコンピュータ１は、時刻ｔ１でポ
ートＰ１０にローレベルの桁信号Ｐ１０を出力し、この
桁に対応した発光ダイオードの点灯パターン（ＬＥＤ駆
動信号）をポートＰ３０〜Ｐ４２に出力する。次に、時
刻ｔ２で一旦、桁信号Ｐ１０〜Ｐ１２の全てをオフ（ハ
イレベル）する。次に、時刻ｔ３で次の桁信号Ｐ１１を
オン（ローレベル）し、対応した桁の発光ダイオードの
点灯パターンを出力する。以下同様に桁信号Ｐ１２まで
の表示を行う。
【００１６】ここで、時刻ｔ２からｔ３までにおいて、
いずれの桁信号Ｐ１０〜Ｐ１２も出力されない期間を設
けてあるのは、桁信号の切り替わりで前桁の表示パター
ンが切り替わり後の桁で短期間表示されることを防止す
るためであり、この期間は表示のブランキング時間に相
当する。こうして時刻ｔ１からｔ７までの期間Ｔ１で表
示の処理を行う。
【００１７】次に、時刻ｔ９からｔ１２迄の期間Ｔ２に
おいては、マイクロコンピュータ１は全ての表示パター
ンをオフして、出力ポートＰ１０〜Ｐ１２にキーボード
走査信号を出力する。時刻ｔ９とｔ１０との間では、マ
イクロコンピュータ１は、Ｐ１０出力に対応したキーボ
ードスイッチ２のオン・オフ状態をタイミングＳ１でポ
ートＰ２０，Ｐ２１，Ｐ２２，Ｐ２３を介して読み込
む。以下同様に、Ｐ１１出力に対してタイミングＳ２
で、Ｐ１２出力に対してタイミングＳ３でキーボードス
イッチ２のオン・オフ状態を読み込む。
【００１８】以上のように、上記従来例では、表示の駆
動とキーボードマトリクス走査とを時系列的に直列処理
する構成をとっていた。
【００１９】
【発明が解決しようとする課題】ところで、表示の駆動
とキーボードスイッチの走査とを時系列的に直列処理す
る制御方式では、以下に示す問題点がある。
【００２０】（１）表示の駆動デューティが期間Ｔ２の
分だけ低下するため、高価で供給状況の不安定な高輝度
発光ダイオードを使用しなければならない不具合を有す
る。
【００２１】加えて、上記の従来例では、以下に示す問
題点もある。
【００２２】（２）発光ダイオードモジュールの表示駆
動方式の切り替え手段を備えていなかったため、表示デ
バイスとして、７セグメント構成の表示モジュールを使
用する場合において、駆動桁数が８桁以上に増加する場
合は、表示を桁ごとに時分割駆動するよりも表示モジュ
ールのセグメントごとに時分割駆動した方が高いデュー
ティで駆動することが可能であるのもかかわらず、制御
方式を切り替えて駆動することができないため、高いデ
ューティで表示駆動できない。
【００２３】今少し、その理由を具体的に説明すると、
一般に、表示桁数が８桁以上必要な装置では、表示の時
分割駆動を桁ごとに行っていたのでは、表示ブランキン
グ時間を無視しても１／（表示桁数）以上のデューティ
にすることが理論的に困難であるからである。
【００２４】ここで、従来例において、発光ダイオード
モジュールの表示駆動方式の切り替え手段が設けられて
いないのは、以下の理由による。
【００２５】ワンチップマイクロコンピュータを使用し
て表示及びキー入力装置を構成することは、経済性、量
産性及び信頼性を向上する上で有効であるが、制御のた
めのプログラムをマスクＲＯＭに格納しているため、キ
ーボードマトリクスや表示の構成が変わる度に最適なプ
ログラムを開発し、新たなワンチップマイクロコンピュ
ータを開発しなければならないという問題があるからで
ある。
【００２６】（３）上述のように、表示の桁間の干渉を
防止するために一定時間のブランキング時間が必要であ
るため、表示駆動とキーボードスイッチの走査を含めた
フレーム時間を一定以上に上げることが困難である。こ
のため、キーボードスイッチ２の走査を高速に実行する
ことができない。
【００２７】図２０に基づきその理由を今少し具体的に
説明する。
【００２８】今、図１において、キースイッチＳ００が
押されている場合を仮定する。図２０において、時刻Ｔ
ａでＰ１０の走査信号がオンし、スイッチＳ００を経由
してＰ２３の入力レベルをローレベルにする。
【００２９】この状態は時刻ＴｃでＰ１０の走査信号が
オフすることで終了するが、実際にはキーボードスイッ
チ２ヘの配線や表示回路（発光ダイオードモジュール）
への配線等の影響で小さな浮遊容量が存在する。このた
め、ポートＰ２３の信号は２０−１に示す曲線でゆっく
りとハイレベルに遷移する。
【００３０】ここで、入力ポートのスレッシュホールド
電圧Ｖｔｈ以上に上昇する時刻Ｔｆ１より遅い時刻に次
のＰ１１の走査信号がオンするようにブランキング時間
Ｔｂを設定するのが一般的な走査方法である。
【００３１】もし比較的大きな浮遊容量が存在する場合
や、静電気からの誤動作防止及び不要輻射ノイズの対策
のためにコンデンサなどの容量性部品をキーボードスイ
ッチ２からのリターンラインに取り付ける場合などは、
図２０中の２０−３のように更に緩やかな曲線で電圧上
昇し、キーデータの取り込み時間Ｔｅを過ぎてもローレ
ベルと判断されるような場合は、Ｐ１１の走査タイミン
グでＰ２３がローレベルと判断することになる。このこ
とにより、キーデータ処理のルーチンではスイッチＳ１
０が押されていたと誤判断してしまう。
【００３２】ブランキング時間を多くとることは、表示
の駆動デューティの低下につながるし、時定数時間（浮
遊容量、即ち、キースイッチの増加によりキースイッチ
をアレイ状にならべる場合の配線容量及びキーボードス
イッチ２とワンチップマイクロコンピュータを接続する
配線容量を含み、更に表示の駆動回路と信号を共用化す
ることに起因する容量を含む、通常キーボードスイッチ
２からのリターン信号入力ポートから見た総合的な浮遊
容量と、図１に示すプルアップ抵抗（Ｒ２２〜Ｒ２３）
により決まる時定数時間をいい、以下では単にＴｆと記
載する）を多くとると、最終走査線のキーデータを取り
込んでから次の走査線データまでの時間が不足し、キー
データの処理時間に余裕がなくなる場合がある。
【００３３】以上の理由によって、従来例では、キーマ
トリクスの走査を高速に実行することができなかった。
【００３４】（４）上述のＴｆ時間待ち処理が必要なた
めにキーボードスイッチの走査のために出力ポートを共
用できないか若しくは共用するためのソフトウエアの負
荷が大きい。
【００３５】以下にその理由を具体的に説明する。図２
１は、表示駆動を専用のハードウエアで実行する場合の
表示制御ユニットのブロック図を示す。この様なハード
ウエアは回路構成が比較的簡単であり、ソフトウエアの
負荷を軽減するために従来からワンチップマイクロコン
ピュータの周辺モジュールとしてチップに組み込んで使
用されている。
【００３６】図２１において、この表示制御ユニット
は、表示の駆動タイミングを発生させるタイミング発生
器２１−１と、ＣＰＵからのアドレスとタイミング発生
器２１−１から出力される表示バッファーのポインタ情
報（ＤＰＡ０，ＤＰＡ１）をマルチプレックスするため
のマルチプレクサ２１−２と、表示バッファーとして使
用するレジスタ２１−４，２１−５，２１−６とを備え
ている。
【００３７】この表示制御ユニットは、アドレス情報を
含む制御バス２１−８及びデータバス２１−７を介して
ＣＰＵに接続され、ＣＰＵからデータを書き込むことが
できる。
【００３８】表示制御ユニットからは表示に必要な桁信
号（Ｐ１０ａ，Ｐ１１ａ，Ｐ１２ａ，Ｐ１３ａ）とセグ
メントパターンを出力する信号（Ｐ３０ａ，Ｐ３１ａ，
Ｐ３２ａ，Ｐ３３ａ，Ｐ４０ａ，Ｐ４１ａ，Ｐ４２ａ）
が出力される。
【００３９】これらの出力信号は図１の桁信号（Ｐ１
０，Ｐ１１，Ｐ１２，Ｐ１３）とセグメント信号（Ｐ３
０，Ｐ３１，Ｐ３２，Ｐ３３，Ｐ４０，Ｐ４１，Ｐ４
２）に対応した信号である。また、表示制御ユニットか
らの出力信号でＴｐ０ａは桁信号の変化点で出力される
信号であり、表示のブランキング期間を示す信号であ
る。Ｔｐ１ａはＴｐ０ａと同期して出力される信号であ
るが、桁のカウントが規定値まで達して最初に戻るタイ
ミングでのみ出力される信号である。
【００４０】図２２は表示制御ユニットの動作タイミン
グを示す。図２２において、時刻ｔｃ０１でＰ１０ａが
オンし、同時にセグメント信号が表示バッファー０（図
２１の２１−４）から読み出だされて、Ｐ３０ａからＰ
４２ａまでの端子に出力される。
【００４１】次に、ｔｃ０１から時間Ｔｄだけ遅れた時
刻ｔｃ０２でＰ１０ａ信号がオフされる。さらに、時刻
ｔｃ０２から時間Ｔｂだけ遅れた時刻ｔｃ０３で次の桁
信号Ｐ３１ａがオンし、表示バッファー１（図２１の２
１−５）から読み出されたセグメントデータがＰ３０ａ
からＰ４２ａまでの端子に出力される。この動作を繰り
返し実行することにより表示が行われる。
【００４２】ところで、キースイッチの増加によりキー
スイッチをアレイ状に並べる場合の配線容量やキーボー
ドスイッチとワンチップマイクロコンピュータとを接続
する配線容量に加えて、上記の表示制御ユニットとワン
チップマイクロコンピュータとを接続する配線容量が存
するため、総合的な浮遊容量は大きくなる。
【００４３】また、図１において、キースイッチを同時
に複数個押下した場合に、キーボードスイッチ２の走査
出力を出力する駆動回路の短絡や誤動作を防止するため
に、保護用のダイオード（以下アイソレーションダイオ
ード）Ｄ１０〜Ｄ１２を介してキーボードスイッチ２に
接続することが一般的である。
【００４４】一つのキー走査信号がオフした場合、キー
ボードスイッチ２からのリターン信号はアイソレーショ
ンダイオードＤ１０〜Ｄ１２によりハイインピーダンス
回路となり、リターン信号がキースイッチの押下により
ローレベルに駆動されていた場合は、上述の総合的な浮
遊容量と図１に示すプルアップ抵抗（Ｒ２２〜Ｒ２３）
により決まる時定数で緩やかに上昇する。
【００４５】この場合、次のキーボードスイッチの走査
信号をオンした直後にリターン信号を読み込むと、実際
には何もキースイッチが押されていないにも拘わらずロ
ーレベルを検出してしまう危険性がある。かかる不具合
を避けるためにはキー走査信号をオンした後、上述のＴ
ｆを経過してからリターン信号を読み込む必要がある。
【００４６】近年、集積回路技術の飛躍的な向上を背景
とした装置の低価格化及び高機能化の要求に応えるた
め、表示の時分割駆動をハードウエアで処理するワンチ
ップマイクロコンピュータが開発されている。
【００４７】しかし、前述のＴｆ時間待ち処理が必要な
ためにキーマトリクス走査のために出力ポートを共用で
きないか若しくは共用するためのソフトウエアの負荷が
大ききくなるという問題を生じるのである。
【００４８】（５）前述の様に表示の時分割駆動をハー
ドウェアで処理するワンチップマイクロコンピュータが
開発されている。しかし、キーボードスイッチの走査
は、使用するキースイッチのチャタリング時間やバウン
ズ時間などの機械的な特性の差異やキーボードスイッチ
の配置や形状などから生じる浮遊容量の違い、走査する
駆動素子やリターン信号の受信回路素子の特性の違い、
キースイッチの読み込み処理が機器や設計者間で大きく
異なっているなどの事情により、ワンチップマイクロコ
ンピュータに内蔵するハードウエアで処理することが困
難であるという問題もある。
【００４９】（６）ワンチップマイクロコンピュータの
外部にプルアップ抵抗が必要になるため、機器の小型
化、低価格化及びキー走査の高速化を図る上での障害に
なっていた。
【００５０】即ち、上述のように、Ｔｆ時間がキーボー
ドスイッチの走査時間の高速化を阻害している。ここ
で、Ｔｆ時間を小さくするためには、通常５０ＫΩ以下
のプルアップ抵抗が必要な場合が一般的であり、ＭＯＳ
ＦＥＴによる負荷抵抗素子は７０ＫΩから１３０ＫΩ
程度の抵抗値が一般的である。このため、ワンチップマ
イクロコンピュータの外部にプルアップ抵抗が必要にな
るので、機器の小型化、低価格化及びキー走査の高速化
の障害となっている。
【００５１】本発明は、このような現状に鑑みてなされ
たものであり、従来例と同一の回路構成でありながら、
表示駆動とキーボードスイッチの走査とを並行処理で
き、結果的に高い表示デューティとキーボードスイッチ
の高速走査を実現できるワンチップマイクロコンピュー
タシステムを提供することを目的とする。
【００５２】本発明の他の目的は、セグメントごとの時
分割表示と桁ごとの時分割表示を切り替えることがで
き、結果的に高い表示デューティを実現でき、しかも、
一つのワンチップマイクロコンピュータを異なる機器間
で使用可能となるワンチップマイクロコンピュータシス
テムを提供することにある。
【００５３】また、本発明の他の目的は、ソフトウエア
の負荷を軽減でき、結果的に安価且つ表示及びキー走査
の高速化が可能となるワンチップマイクロコンピュータ
システムを提供することにある。
【００５４】また、本発明の他の目的は、ハードウエ
ア、即ち、マイクロコンピュータの負荷を軽減でき、結
果的にキーボードスイッチの走査に要する内蔵マスクＲ
ＯＭを削減でき、安価且つ表示及びキー走査の高速化が
可能となるワンチップマイクロコンピュータシステムを
提供することにある。
【００５５】また、本発明の他の目的は、機器の小型化
及び低価格化が図れるワンチップマイクロコンピュータ
システムを提供することにある。
【００５６】
【課題を解決するための手段】本発明のワンチップマイ
クロコンピュータシステムは、７セグメントＬＥＤや蛍
光表示管等の表示デバイスを駆動表示する表示駆動回路
及びキーボードスイッチを走査する走査回路が搭載され
たワンチップマイクロコンピュータシステムにおいて、
該キーボードスイッチを走査するためのポートの一部を
表示制御用のポートと兼用する手段と、該キーボードス
イッチの走査と該表示デバイスの表示動作を並列処理す
る手段とを備えており、そのことにより上記目的が達成
される。
【００５７】好ましくは、前記表示デバイスを駆動表示
する表示駆動回路は、表示の時分割駆動を桁毎に時分割
する手段とセグメント毎に時分割する手段とを備え、且
つ該２つの手段を選択的に切り替える手段を備える構成
とする。
【００５８】また、好ましくは、前記表示デバイスを駆
動表示する表示駆動回路から供給される表示走査信号の
オンタイミングから任意にプログラムできる一定時間を
計測するタイマーを備え、該タイマー出力をＣＰＵで検
出するように構成する。
【００５９】また、好ましくは、前記キーボードスイッ
チの各走査タイミングにおけるキー走査のキーリターン
信号のオン・オフ状態を前記ＣＰＵを介さず格納する格
納手段と、キーの取り込みを該ＣＰＵに通知する割り込
み信号をキーリターン信号の格納の度に発生する割り込
み信号発生手段と、キー走査の１フレームが完了した時
点で割り込みを発生する割り込み発生手段とを備える構
成とする。
【００６０】また、好ましくは、前記キーボードスイッ
チからのキーリターン信号の入力ポートをキー走査信号
のオフ期間に強制的に非アクティブレベルに駆動する駆
動回路と、ハイインピーダンス入力での入力レベルを固
定する電位固定手段とを備える構成とする。
【００６１】以下に本発明の作用を説明する。
【００６２】キーボードスイッチを走査するためのポー
トの一部を表示制御用のポートと兼用し、キーボードス
イッチの走査と表示デバイスの表示動作を並列処理する
構成によれば、表示に要する時間とキーボード走査に要
する時間の総合時間、即ち総合フレーム時間を短縮する
ことが可能になる。このため、表示駆動に対しては高い
デューティの駆動ができ、キーボードスイッチの走査に
対しては高速走査が可能になる。
【００６３】また、表示デバイスを駆動表示する表示駆
動回路の構成を、表示の時分割駆動を桁毎に時分割する
手段とセグメント毎に時分割する手段とを備え、且つ２
つの手段を選択的に切り替える手段を備えるものとする
と、セグメントごとの時分割表示を行うことで、セグメ
ント数の桁数以上の表示を使用する場合に桁ごとの時分
割駆動を行う場合に比べ高いデューティで表示を駆動で
きる。また、セグメントごとの時分割表示と桁ごとの時
分割表示を切り替えることができるので、桁数がセグメ
ント数より少ない場合は従来の桁ごとの時分割駆動がで
き、桁数がセグメント数より多い場合はセグメントごと
の時分割駆動を行うことで高い表示デューティを維持で
きる。
【００６４】加えて、この構成によれば、表示の駆動方
式を桁ごとの時分割方式とセグメントごとの時分割駆動
を選択できるので、一つのワンチップマイクロコンピュ
ータを異なる機器間で使用可能となる。よって、表示装
置にあった最適の表示駆動を選択できる。
【００６５】また、表示デバイスを駆動表示する表示駆
動回路から供給される表示走査信号のオンタイミングか
ら任意にプログラムできる一定時間を計測するタイマー
を備え、タイマー出力をＣＰＵで検出する構成によれ
ば、キーの走査信号の変化時点に同期して上述のＴｆ時
間を自動的にハードウエア、即ち、ＣＰＵで計測できる
ので、ソフトウエアの構造を単純化でき、ソフトウエア
の生産性を高めることができる。
【００６６】また、前記キーボードスイッチの各走査タ
イミングにおけるキー走査のキーリターン信号のオン・
オフ状態をＣＰＵを介さず格納する格納手段と、キーの
取り込みをＣＰＵに通知する割り込み信号をキーリター
ン信号の格納の度に発生する割り込み信号発生手段と、
キー走査の１フレームが完了した時点で割り込みを発生
する割り込み発生手段とを備える構成によれば、キーボ
ードスイッチの走査の１フレーム分のキーボードスイッ
チからのリターン信号をＣＰＵで読み込めるので、ＣＰ
Ｕ負荷とソフトウエアの開発負荷を軽減できる。
【００６７】加えて、この構成によれば、キーボードス
イッチ走査の１走査ごとにＣＰＵに割り込みを発生させ
ることにより、特殊なキーボード走査処理が可能にな
る。更には、キーボードスイッチ走査の１走査ごとの割
り込み処理をインターバルタイマなどに転用しやすい構
成とすれば、マイクロコンピュータのハードウエアの応
用範囲を特定のキーボードスイッチ走査の専用ハードウ
エアとして専用化する必要がないので、ワンチップマイ
クロコンピュータシステムの柔軟性、即ち設計の自由度
を向上できる。この結果、キーボードスイッチの走査に
要するマスクＲＯＭを削減できるので、その分、安価、
且つ高速処理が可能となる表示・キーの制御装置を実現
できる。
【００６８】また、キーボードスイッチからのキーリタ
ーン信号の入力ポートをキー走査信号のオフ期間に強制
的に非アクティブレベルに駆動する駆動回路と、ハイイ
ンピーダンス入力での入力レベルを固定する電位固定手
段とを備える構成によれば、後述の実施形態から明らか
なように、Ｔｆ時間を短縮できる。加えて、この構成に
よれば、低インピーダンスの駆動回路で強制的に駆動で
き、プルアップ抵抗のインピーダンスの制約を無くし、
ワンチップマイクロコンピュータの内蔵負荷回路で代用
できるので、安価、且つ高速処理が可能なキー入力装置
を実現できる。
【００６９】
【発明の実施の形態】以下に本発明の実施の形態を図面
に基づき具体的に説明する。
【００７０】（実施形態１）図１〜図４は本発明ワンチ
ップマイクロコンピュータシステムの実施形態１を示
す。まず、図１に基づきこのワンチップマイクロコンピ
ュータシステムの概略構成について説明する。
【００７１】このワンチップマイクロコンピュータシス
テムは、マイクロコンピュータ１、キーボードスイッチ
２及び発光ダイオードモジュール３，４，５を備えてい
る。
【００７２】キーボードスイッチ２はＳ００〜Ｓ０３、
Ｓ１０〜Ｓ１３及びＳ２０〜Ｓ１３からなる多数のスイ
ッチをマトリクス状に配置して構成されている。各発光
ダイオードモジュール３，４，５は同様の構成になって
おり、発光ダイオードモジュール３を例にとって説明す
ると、７つの発光ダイオードＤ３−１〜Ｄ３−７を備え
ている。各発光ダイオードＤ３−１〜Ｄ３−７には、発
光ダイオード駆動用の電流制限抵抗Ｒ３０，Ｒ３１，Ｒ
３２，Ｒ３３，Ｒ４０，Ｒ４１，Ｒ４２が直列接続され
ており、発光ダイオードＤ３−１〜Ｄ３−７のアノード
側は一カ所にまとめられて桁信号（桁駆動信号）で駆動
されるトランジスタＱ１，Ｑ２，Ｑ３に接続されてい
る。発光ダイオードＤ３−１〜Ｄ３−７のカソード側は
セグメント駆動用の出力ポートＰ３０〜Ｐ３３，Ｐ４０
〜Ｐ４２に接続されている。
【００７３】なお、図中のＲ１０，Ｒ１１，Ｒ１２は各
発光ダイオード駆動用トランジスタＱ１，Ｑ２，Ｑ３の
べース抵抗を示す。べース抵抗Ｒ１０，Ｒ１１，Ｒ１２
の他端側はマイクロコンピュータ１の出力ポートＰ１
０，Ｐ１１，Ｐ１２に接続されている。
【００７４】べース抵抗Ｒ１０，Ｒ１１，Ｒ１２と出力
ポートＰ１０，Ｐ１１，Ｐ１２間にはダイオードＤ１
０，Ｄ１１，Ｄ１２が接続されている。ダイオードＤ１
０，Ｄ１１，Ｄ１２の他端側はキーボード２に接続され
ている。これらのダイオードＤ１０，Ｄ１１，Ｄ１２は
２個以上のキースイッチが同時に押された場合の出力ポ
ートＰ１０，Ｐ１１，Ｐ１２の短絡に起因する故障から
保護すると共に、キー入力の誤動作を防止する機能を有
する。
【００７５】キーボードスイッチ２からのリターンライ
ンの先端はマイクロコンピュータ１のポートＰ２０，Ｐ
２１，Ｐ２２，Ｐ２３に接続されており、ポートＰ２
０，Ｐ２１，Ｐ２２，Ｐ２３にはキーボード２からのリ
ターン信号が入力される。なお、各リターンラインの途
中にはプルアップ抵抗Ｒ２０，Ｒ２１，Ｒ２２，Ｒ２３
が接続されている。
【００７６】以上の本実施形態１のワンチップマイクロ
コンピュータシステムは、ワンチップマイクロコンピュ
ータ１の内部処理が異なる他は従来例と同一の回路構成
になっている。
【００７７】次に、図２に基づきマイクロコンピュータ
１の構成について説明する。このマイクロコンピュータ
１は、ＣＰＵ１−１、入出力ポート１−２〜１−５、タ
イマーユニット１−６、ＲＡＭ１−７、ＲＯＭ１−８及
びクロックゼネレータ（ＣＧ）１−９を備えており、Ｃ
ＰＵ１−１とこれらの周辺デバイス１−２〜１−８は内
部データバスライン１−１０及び制御バスライン１−１
１によって接続されている。
【００７８】ＣＰＵ１−１は、このワンチップマイクロ
コンピュータシステムの制御中枢となるものであり、Ｒ
ＯＭ１−８に格納されたプログラムに従い後述の制御を
行う。入出力ポート１−２〜１−５は、図１のＰ１０〜
Ｐ４３の各ポートに対応している。タイマーユニット１
−６は、主として時刻の計測のために使用される。ＣＧ
１−９は、ＣＰＵ１−１やタイマーユニット１−６など
のワンチップマイクロコンピュータ内部のハードウエア
にクロックを供給する。
【００７９】上記のシステム構成において、ＣＰＵ１−
１は、制御バスライン１−１１の制御を行い、この制御
に従って内部データバスライン１−１０を介してＣＰＵ
１−１と、上記の周辺デバイス１−２〜１−８との間で
データの送受が行われる。
【００８０】次に、図３に基づき本実施形態１のワンチ
ップマイクロコンピュータシステムの動作タイミングに
ついて説明する。この動作タイミングは、ＲＯＭ１−８
に格納されたプログラムに従って実行される。
【００８１】図３において、ＣＰＵ１−１は、時刻ｔａ
０１で桁信号Ｐ１０をオンすると共に桁信号Ｐ１０に対
応した表示のパターン（ＬＥＤ駆動信号）をポートＰ３
０〜Ｐ４２に出力する。そして、時刻ｔａ０１から時間
Ｔｆ経過すると、走査信号Ｐ１０に対応したキーボード
スイッチ２からのリターン信号をタイミングＳａ１で読
み込む。
【００８２】次に、ＣＰＵ１−１は時刻ｔａ０２で桁信
号Ｐ１０をオフする。時刻ｔａ０２から時刻ｔａ０３ま
では全ての桁信号がオフされており、この期間が表示の
ブランキング時間である。
【００８３】同様に、ＣＰＵ１−１は、時刻ｔａ０３で
桁信号Ｐ１１をオンし、タイミングＳａ２でキーボード
スイッチ２からのリターン信号を読み込む。以下同様
に、桁信号Ｐ１２の処理を行い、時刻ｔａ１１で一周期
の処理（１フレーム）を完結する。時刻ｔａ０１〜ｔａ
１１までの期間が１フレームに相当する。以降、第２フ
レーム、第３フレーム、…を繰り返す。
【００８４】次に、図４に基づき上記の動作タイミング
を実行するためのマイクロコンピュータ１、より具体的
にはＣＰＵ１−１の制御手順を説明する。
【００８５】ＲＯＭ１−８に格納されたこの制御のため
のプログラムを読み出すと、ＣＰＵ１−１は、まず、ス
テップＳ１で、どの桁の駆動を実行しているかを判断す
るために、ＲＡＭ１−７上の領域に配置されたソフトウ
エアカウンタ（ＣＯＵＮＴ ＤＩＧ）を０に初期化する。
【００８６】次に、ＣＰＵ１−１は、タイマーユニット
１−６からの時間情報に基づきブランキング時間Ｔｂの
経過を待って待機する（ステップＳ２）。そして、時間
Ｔｂが経過したことを確認すると、ステップＳ３で、現
在の表示桁の点灯するセグメント駆動信号Ｐ３０〜Ｐ３
３及びＰ４０〜Ｐ４２の中で表示すべき信号のみを全て
オンし、続いて、現在駆動中の桁信号Ｐ１０〜Ｐ１２の
一つをソフトウエアカウンタ（ＣＯＵＮＴ＿ＤＩＧ）に
基づいてオンし、更に引き続いてタイマーユニット１−
６を再起動してステップＳ４へ進む。
【００８７】ステップＳ４では、タイマーユニット１−
６からの時間情報に基づきキーボードスイッチ２からの
リターン信号が読み込み可能となる時間Ｔｆの経過を待
って待機する。そして、Ｔｆ時間が経過したことを確認
すると、ステップＳ５に進み、キーボードスイッチ２か
らのリターン信号をポートＰ２０〜Ｐ２３を介して読み
込み、ＲＡＭ１−７上のエリアに確保されたバッファー
（ＫＤＢ）に一時的に格納し、タイマーユニット１−６
を表示駆動時間Ｔｄを計測するために再起動する。
【００８８】そして、ステップＳ６に進み、ここで前記
表示駆動時間Ｔｄが終了するのを待って待機する。ここ
で、ステップＳ６において、（Ｔｄ−Ｔｆ）時間を計測
しているのは、ステップＳ３で表示駆動を開始した後、
ステップＳ４で時間Ｔｆを計測し、その後、残り時間を
計測するため、差分時間（Ｔｄ−Ｔｆ）を計測している
のである。
【００８９】表示駆動時間Ｔｄが経過したことを確認す
ると、ステップＳ７へ進み、ここで、桁信号をオフし、
ブランキング時間Ｔｂを計測するためにタイマーユニッ
ト１−６を再起動し、ソフトウエアカウンタ（ＣＯＵＮ
Ｔ＿ＤＩＧ）を次の桁処理のためにインクリメントし、
ステップＳ８へ進む。
【００９０】ステップＳ８では桁走査がＰ１２まで終了
したか否かを判定する。この判定は、ソフトウエアカウ
ンタ（ＣＯＵＮＴ＿ＤＩＧ）の値が“３”になっている
か否かで判定する。ステップＳ８で全桁処理を終了して
いない場合はステップＳ２へ戻り以上の動作を再行す
る。
【００９１】そして、ステップＳ８で全桁処理を完了し
たことを確認すると、ステップＳ９に進む。ステップＳ
９では、バッファー（ＫＤＢ）に一時的に格納してある
キーボードスイッチ２からのリターン信号の桁ごとのサ
ンプリングデータに基づきキースイッチの押下状態の判
定処理を行い、その後、ステップＳ１に戻り、ステップ
Ｓ１〜ステップＳ９の処理を再行する。
【００９２】本実施形態１のワンチップマイクロコンピ
ュータシステムによれば、表示の駆動とキーボードスイ
ッチ２の走査を並行処理できるので、表示に要する時間
とキーボードスイッチ２の走査に要する時間の総合時
間、即ち総合フレーム時間を短縮することが可能にな
る。このため、表示駆動に対しては高いデューティの駆
動ができ、キーボードスイッチ２の走査に対しては高速
走査ができる利点がある。
【００９３】（実施形態２）図５〜図７は本発明ワンチ
ップマイクロコンピュータシステムの実施形態２を示
す。本実施形態２のワンチップマイクロコンピュータシ
ステムは、セグメントごとの表示時分割駆動を行うもの
である。
【００９４】図５は、このワンチップマイクロコンピュ
ータシステムの回路構成を示しており、図１に示す実施
形態１のワンチップマイクロコンピュータシステムの回
路構成とは、以下の点のみが異なっている。
【００９５】即ち、図１では、アイソレーションダイオ
ードＤ１０，Ｄ１１，Ｄ１２のカソードがポートＰ１
０，Ｐ１１，Ｐ１２にそれぞれ接続されていたのに対
し、図５では、アイソレーションダイオードＤ１０，Ｄ
１１，Ｄ１２のカソードがポートＰ４０，Ｐ４１，Ｐ４
２にそれぞれ接続されており、この点で異なっている。
【００９６】また、図１では記載していなかったポート
Ｐ４３を入力ポートとして使用し、ポートＰ４３を電源
に接続しており、この点でも異なっている。
【００９７】なお、図１と対応する部分については同一
の符号を付してある。但し、本実施形態２のＣＰＵ１−
１は、ポート構成と内部の構成は図１のＣＰＵ１−１と
同様であるが、表示とキーボードスイッチの走査の手順
を制御するプログラムは異なっている。なお、その詳細
については後述する。
【００９８】次に、図６に基づき本実施形態２のワンチ
ップマイクロコンピュータシステムの動作タイミングに
ついて説明する。
【００９９】図６において、ＣＰＵ１−１は、時刻ｔｂ
０１で７セグメントの内の一つに割り当てた駆動ポート
Ｐ３０出力をオンする。この時、セグメントＰ３０を点
灯させなければならない桁の桁信号を全てオンする。そ
の後、時間Ｔｆ経過したタイミングＳｂ１でＰ２０〜Ｐ
２３までのキーボードスイッチ２からのリターン信号を
読み込む。そして、時刻ｔｂ０１から時間Ｔｄ経過した
時刻ｔｂ０２で全セグメント信号をオフする。
【０１００】次に、時刻ｔｂ０２から表示ブランキング
時間Ｔｂを経過した時刻ｔｂ０３で次のセグメント信号
Ｐ３１をオンする。以下同様に、Ｐ３２，Ｐ３３，Ｐ４
０，Ｐ４１，Ｐ４２と順にセグメント信号を一つずつ駆
動して行く。
【０１０１】なお、本実施形態では、単純化のために表
示桁が３桁だけのものを例にとって説明しているが、全
セグメント数より表示桁数が多い場合は、桁数に関係無
く１／（セグメント数）に近い表示デューティを得るこ
とが可能である。
【０１０２】次に、図７に基づき上記の動作タイミング
を実行するためのＣＰＵ１−１の制御手順を説明する。
【０１０３】ＣＰＵ１−１は、ＲＯＭ１−８（図２参
照）に格納されたこの処理のためのプログラムを読み出
すと、まず、ステップＳ１１で、この処理ルーチンの実
行に先立ち、タイマーユニット１−６（図２参照）を初
期化し、起動させる。
【０１０４】次に、図５において電源に接続していた入
力ポートＰ４３を読み込み、ハイレベルかローレベルか
を判定する（ステップＳ２）。ステップＳ１２におい
て、入力ポートＰ４３がローレベルであれば桁ごとの時
分割駆動の指定であると判定し、ステップＳ２２へ進
む。
【０１０５】一方、ステップＳ１２において、入力ポー
トＰ４３がハイレベルであればセグメントごとの時分割
駆動の指定であると判定し、ステップＳ１３へ進む。
【０１０６】ステップＳ１３では、どのセグメントの駆
動を実行しているかを判断するために、ＲＡＭ１−７
（図２参照）上の領域に配置されたソフトウエアカウン
タ（ＣＯＵＮＴ＿ＤＩＧ）を０に初期化する。
【０１０７】次に、ステップＳ１４に進み、タイマーユ
ニット１−６からの時間情報に基づきブランキング時間
Ｔｂの経過を待って待機する。そして、時間Ｔｂが経過
したことを確認すると、ステップＳ１５に進み、現在の
表示セグメントを点灯する桁の桁信号Ｐ１０，Ｐ１１，
Ｐ１２の全てをオンし、続いて、現在駆動中のセグメン
ト信号の一つをソフトウエアカウンタ（ＣＯＵＮＴ＿Ｄ
ＩＧ）に基づいてオンし、引き続きタイマーユニット１
−６を再起動してステップＳ１６へ進む。
【０１０８】ステップＳ１６では、タイマーユニット１
−６からの時間情報に基づきキーボードスイッチ２から
のリターン信号が読み込み可能となる時間Ｔｆの経過を
待って待機する。そして、時間Ｔｆが経過したことを確
認すると、ステップＳ１７へ進み、キーボードスイッチ
２からのリターン信号をポートＰ２０〜Ｐ２３を介して
読み込み、ＲＡＭ１−７上のエリアに確保されたバッフ
ァー（ＫＤＢ）に一時的に格納し、タイマーユニット１
−６を表示駆動時間Ｔｄを計測するために再起動し、ス
テップＳ１８に進む。
【０１０９】ステップＳ１８では、タイマーユニット１
−６からの時間情報に基づき表示駆動時間Ｔｄの経過を
待って待機する。ここで、ステップＳ１８において、
（Ｔｄ−Ｔｆ）時間を計測しているのは、ステップＳ５
で表示駆動を関始した後、ステップＳ１６で時間Ｔｆを
計測し、その後、残り時間を計測するため、差分時間
（Ｔｄ−Ｔｆ）を計測しているのである。そして、ステ
ップＳ１８で表示駆動時間Ｔｄが経過したことを確認す
ると、ステップＳ１９へ進み、全セグメント信号をオフ
し、ブランキング時間Ｔｂを計測するためにタイマーユ
ニット１−６を再起動し、ソフトウエアカウンタ（ＣＯ
ＵＮＴ＿ＤＩＧ）を次のセグメント処理のためにインク
リメントし、ステップＳ２０へ進む。
【０１１０】ステップＳ２０では、セグメント走査がＰ
４２まで終了したか否かを判定する。この判定は、ソフ
トウエアカウンタ（ＣＯＵＮＴ＿ＤＩＧ）の値が７にな
っているか否かにより判定する。ステップＳ２０で、全
セグメントの点灯を完了していないことを確認すると、
ステップＳ１５へ戻り、ステップＳ１５以降の処理を再
行する。
【０１１１】一方、ステップＳ２０で全セグメントの点
灯が完了したことを確認すると、ステップＳ２１に進
み、バッファー（ＫＤＢ）に一時的に格納してあるキー
ボードスイッチ２からのリターン信号のサンプリングデ
ータを基にキーの押下状態の判定処理を行い、ステップ
Ｓ１３に戻り、ステップＳ１３以降の処理を再行する。
【０１１２】ステップＳ１２において、桁ごとの時分割
駆動方式が指定されたと判定すると、ステップＳ２２〜
ステップＳ３０の処理を行う。このステップＳ２２〜ス
テップＳ３０の処理内容は、上述した実施形態１のステ
ップＳ１〜ステップＳ９の処理内容と同一であるので、
ここでは説明を省略する。
【０１１３】本実施形態２のワンチップマイクロコンピ
ュータシステムによれば、実施形態１の効果に加えて以
下の効果を奏する。即ち、本実施形態２のワンチップマ
イクロコンピュータシステムは、表示デバイスを駆動表
示する表示駆動回路が、表示の時分割駆動を桁毎に時分
割する手段とセグメント毎に時分割する手段とを備え、
且つ２つの手段を選択的に切り替える手段を備えている
ので、セグメントごとの時分割表示を行うことで、セグ
メント数の桁数以上の表示を使用する場合に桁ごとの時
分割駆動を行う場合に比べ高いデューティで表示を駆動
できる。また、セグメントごとの時分割表示と桁ごとの
時分割表示を切り替えることができるので、桁数がセグ
メント数より少ない場合は従来の桁ごとの時分割駆動が
でき、桁数がセグメント数より多い場合はセグメントご
との時分割駆動を行うことで高い表示デューティを維持
できる。
【０１１４】加えて、この構成によれば、表示の駆動方
式を桁ごとの時分割方式とセグメントごとの時分割駆動
を選択できるので、一つのワンチップマイクロコンピュ
ータを異なる機器間で使用可能となる。よって、表示装
置にあった最適の表示駆動を選択できる。
【０１１５】（実施形態３）図８〜図１１は本発明ワン
チップマイクロコンピュータシステムの実施形態３を示
す。本実施形態３のワンチップマイクロコンピュータシ
ステムは、マイクロコンピュータ１１に図２１に示す表
示制御ユニットを組み込んだ構成になっている。即ち、
図８中の表示制御ユニット（ＤＳＰＣ）１１−１２は図
２１の表示制御ユニットに相当するものである。
【０１１６】まず、図８に基づきマイクロコンピュータ
１１の内部構成について説明する。このマイクロコンピ
ュータ１１は、ＣＰＵ１１−１、入出力ポート１（１１
−２），２（１１−３），３（１１−４），４（１１−
５）、タイマーユニット１１−６、ＲＡＭ１１−７、Ｒ
ＯＭ１１−８、クロックジェネレータ（ＣＧ）１１−
９、内部データバスライン１１−１０及び制御バスライ
ン１１−１１を備えており、これらの構成は図２のマイ
クロコンピュータ１と同様である。
【０１１７】上記構成に加えて、このマイクロコンピュ
ータ１１は、上述の表示制御ユニット１１−１２、マル
チプレクサ１１−１３，１１−１４，１１−１５及びＴ
ｆ計測用のカウンタ１１−１６を備えている。
【０１１８】ここで、マルチプレクサ１１−１３は、表
示制御ユニット１１−１２からの出力と本来の汎用出力
ポートであるポート１（１１−２）の出力をマルチプレ
ックスして使用するためのマルチプレクサであり、ワン
チップマイクロコンピュータ１１に汎用性を持たせるた
めに設けられている。
【０１１９】また、マルチプレクサ１１−１４，１１−
１５は、入出力ポート３（１１−４），４（１１−５）
の出力ラッチの書き込み信号と、図２１中に示す信号Ｐ
３０ａ〜Ｐ３３ａ及びＰ４０ａ〜Ｐ４３ａをそれぞれマ
ルチプレックスして出力するために設けられている。
【０１２０】なお、図８では、マルチプレクサ１１−１
３，１１−１４，１１−１５の切り替え回路は省略して
あるが、もっとも単純な構成例としては、マルチプレク
サをＯＲゲート（論理和回路）で構成し、入出力ポート
１の出力、入出力ポート３の出力及び入出力ポート４の
出力を０に設定することにより、切り替え回路なしで使
用することができる。
【０１２１】Ｔｆ計測用のタイマーユニット１１−１６
は表示制御ユニットからの出力信号に同期して上述のＴ
ｆ時間を計測するものであり、図９に示す回路構成から
なる。
【０１２２】図９に示すように、このタイマーユニット
１１−１６は、リセット機能付きのバイナリカウンタ
（ＢＣＴ）１２−１、ラッチ（ＬＴＣＨ）１２−２、デ
ジタルコンパレータ（ＣＭＰ）１２−３、フリップフロ
ップ（Ｆ／Ｆ）１２−４、ＡＮＤゲート１２−１５及び
３ステートバッファー１２−５で構成されている。以下
にその動作を説明する。
【０１２３】バイナリカウンタ１２−１は、クロックゼ
ネレータ１１−９から出力される計数クロックをカウン
トする。バイナリカウンタ１２−１のリセット入力には
表示制御ユニット１１−１２からの信号ＴｐＯａ１２−
７が入力されている。
【０１２４】ラッチ１２−２は計測数を保持するための
ものであり、ＣＰＵ１１−１から内部データバスライン
１２−６と制御バスライン１２−４を使用して任意の値
を書き込めるようにしてある。
【０１２５】デジタルコンパレータ１２−３は、バイナ
リカウンタ１２−１の出力１２−８と計測数を保持する
ラッチ１２−２の出力との一致を比較する。デジタルコ
ンパレータ１２−３の出力１２−１０は、フリップフロ
ップ１２−４のＤ端子に与えられ、フリップフロップ１
２−４は、デジタルコンパレータ出力１２−１０に現れ
るグリッチ（信号の割れ）を除去する目的で計数クロッ
クの逆相の信号でクロックしている。更に、フリップフ
ロップ１２−４のリセット端子には、ＴｐＯａ信号１２
−７とポート２のリード信号／Ｐ２ＲＤ１２−１６がＡ
ＮＤゲート１２−１５を通った信号／ＣＬＴＦ１２−１
７が与えられる。
【０１２６】以上の構成により、フリップフロップ１２
−４の出力Ｔｆｏｕｔ１２−１１には、ＴｐＯａ信号１
２−７のローレベルパルスでリセットされ、計測数を保
持するラッチ１２−２の値に等しい計数クロックの時間
後にセットされ、ポート２のリード信号／Ｐ２ＲＤ１２
−１６で再度リセットされる信号が出力される。
【０１２７】３ステートバッファー１２−５は、フリッ
プフロップ１２−４の出力Ｔｆｏｕｔ信号をＣＰＵ１１
−１の任意のタイミングで読み出すためのものである。
３ステートバッファー１２−５は、ＣＰＵ１１−１から
の読み出し信号１２−３で駆動され、駆動出力はＣＰＵ
１１−１の内部データバスライン１１−１０の１ビット
に出力される。
【０１２８】次に、図１０に基づきＴｆ計測用のタイマ
ユニット１１−６の動作タイミングについて説明する。
但し、図１０において、ＤＰＡ１から上に記述された信
号は、図２２に示すものと同一である。今、図９におい
て、計数を保持するラッチ１２−２に計測結果がＴｆと
なる値がセットされている場合の動作を例にとって説明
する。
【０１２９】図１０において、ＴｐＯａ信号がローレベ
ルになる時刻Ｔ１０−１でＴｆｏｕｔも同期してりセッ
トされる。引き続いてＴｐＯａ信号がハイレベルになる
時刻Ｔ１０−２で、図９のバイナリカウンタ１２−１が
クロックのカウントを開始する。計測時間Ｔｆが経過し
た時刻Ｔ１０−３で、Ｔｆｏｕｔは再びセットされる。
以降この動作を繰り返し行う。
【０１３０】次に、図１１に基づき図８のマイクロコン
ピュータ１１を使用してキー走査と表示駆動を行う場合
のＣＰＵ１１−１の制御処理について説明する。なお、
計数を保持するラッチ１２−２に計測結果がＴｆとなる
値が予めセットされているものとする。
【０１３１】ＣＰＵ１１−１は、この処理のためのプロ
グラムをＲＯＭ１１−８から読み出すと、まず、ステッ
プＳ４１で、表示データを表示バッファー（図２１のＤ
ＩＳＰＬＡＹ ＢＵＦＦＥＲ９−４〜９−６）に書き込
み、表示内容を更新する。
【０１３２】次に、ステップＳ４２に進み、ここで、図
１０に示すＴｆｏｕｔが１になっているか否か、即ち、
タイマーユニット１１−１６の計測時間がＴｆになって
いるか否かを判定する。ステップＳ４２において、Ｔｆ
ｏｕｔが１になっていることを確認すると、ステップＳ
４３に進み、ここで、ＣＰＵ１１−１はキーボードスイ
ッチ２からのリターン信号をポート２（１１−３）を介
して読み込み、読み込んだデータをＲＡＭ１１−７上に
確保したキーデータバッファーＫＤＢにストアして、ス
テップＳ４４に進む。
【０１３３】ステップＳ４４では、表示制御ユニット１
１−２の表示バッファーポインタＤＰＡ０とＤＰＡ１を
読み出し、キーボードスイッチ２の走査フレームが一巡
したか否かを判定する。スッテプＳ４４において、表示
バッファーポインタＤＰＡ０とＤＰＡ１が共に０でない
場合は、キーボードスイッチ２の走査フレームが完了し
ていないと判定し、ステップＳ４１に戻り、ステップＳ
４１以降の処理を再行する。
【０１３４】一方、ステップＳ４４において、表示バッ
ファーポインタＤＰＡ０とＤＰＡ１が共に０の場合は、
スッテプＳ４５に進み、ＲＡＭ１１−７上のキーデータ
バッファーＫＤＢにストアしてあった各走査タイミング
のキーボードスイッチ２からのリターン信号データを解
析し、キーの入力状態を判定する。その後、ステップＳ
１に戻り、ステップＳ１以降の処理を再行する。
【０１３５】本実施形態３のワンチップマイクロコンピ
ュータシステムによれば、表示デバイスを駆動表示する
表示駆動回路から供給される表示走査信号のオンタイミ
ングから任意にプログラムできる一定時間を計測するタ
イマーを備え、タイマー出力をＣＰＵで検出する構成を
とるので、キーの走査信号の変化時点に同期して上述の
Ｔｆ時間を自動的にハードウエア、即ち、ＣＰＵで計測
できるので、ソフトウエアの構造を単純化でき、ソフト
ウエアの生産性を高めることができる。
【０１３６】（実施形態４）図１２〜図１５は本発明ワ
ンチップマイクロコンピュータシステムの実施形態４を
示す。まず、図１２に基づきこのマイクロコンピュータ
２１の構成について説明する。但し、図示例では、説明
の単純化のためにキーボードスイッチ２の走査線数とし
て、Ｐ１０，Ｐ１１，Ｐ１２の３本を使用する場合に限
定しているが、走査線の本数は３本に限定されないこと
は勿論である。
【０１３７】このマイクロコンピュータ２１は、図８の
マイクロコンピュータ１１の構成に、キーデータバッフ
ァー回路（ＫＢＦ）２１−２６及びインタラプトコント
ローラ（ＩＲＣ）２１−２５を付加し、且つＴｆ計測用
のカウンタ２１−１６を改良した他は、図８のマイクロ
コンピュータ１１と同様の構成になっている。従って、
図８と対応する部分には、関連する符号（例えば、図８
のタイマーユニット１１−６に対して、図１２ではタイ
マーユニット２１−６と表記）を付して説明を省略し、
以下に異なる部分について説明する。
【０１３８】まず、Ｔｆ計測用のカウンタ２１−１６
は、Ｔｆ計測用のタイマーユニット２１−６にキーボー
ドスイッチの走査の終了を示す信号Ｔｋｃ２１−２１を
出力するように改良したユニットであり、Ｔｆ計測用の
カウンタ２１−１６からの出力Ｔｋｃはキーデータバッ
ファー回路２１−２６及びインタラプトコントロール回
路２１−２５に与えられるようになっている。
【０１３９】キーデータバッファー回路２１−２６は、
ポート２端子Ｐ２０〜Ｐ２３から入力されるキーボード
スイッチからのリターン信号をＴｆｏｕｔ信号２１−２
５の立ち下がりエッジに同期して、表示制御ユニット２
１−１２から出力される表示バッファーポインタＰＤＡ
０信号１５−２２及びＰＤＡ１信号２１−２１で指定さ
れるレジスターに書き込む動作を行う回路である。な
お、その詳細は後述の図１３及び図１４に基づき説明す
る。
【０１４０】インタラプトコントローラ２１−２５は、
マイクロコンピュータ２１の内部或いは外部で発生する
割り込み要求信号を優先順位に従って調停し、内部デー
タバスライン２１−１０及び制御バスライン２１−１１
を介してＣＰＵ２１−１への割り込み許可及び禁止或い
はマスク（一時的に保留する）などを行う周知のインタ
ラプトコントローラであり、その詳細な回路構成につい
ては省略する。
【０１４１】また、インタラプトコントローラ２１−２
５には、Ｔｆｏｕｔ信号とＴｋｃ信号が割り込み要求信
号として入力されており、この他にインタラプトコント
ローラ２１−２５に入力される割り込み要求信号として
は、例えば、汎用タイマーユニット２１−２３からの一
定時間計測完了割り込み要求Ｔｕ１（２１−２３）など
があるが、これ以外の割り込み要求信号は本発明と直接
関係が無いので省略してある。
【０１４２】インタラプトコントローラ２１−２５から
の出力信号ＩＲＱ２１−２４は、インタラプト要求が存
在する時にハイレベルとなり、ＣＰＵ２１−１に割り込
みを要求する信号である。ＣＰＵ２１−１が内部データ
バスライン２１−１０及び制御バスライン２１−１１を
介して、例えば、Ｔｆｏｕｔ割り込みを許可した場合
は、キーボードスイッチの１走査毎にＣＰＵ２１−１に
割り込みを発生させ、例えば、Ｔｋｃ割り込みを許可し
た場合は、キーボードスイッチの走査の１フレームが完
了するこどにＣＰＵ２１−１に割り込みを発生させる。
【０１４３】次に、図１３に基づきキーデータバッファ
ー回路２１−２６の回路構成について説明する。このキ
ーデータバッファー回路２１−２６は、アドレス入力回
路２２−１と、キーデータバッファー２２−２〜２２−
４とを備えている。
【０１４４】アドレス入力回路２２−１は、表示制御ユ
ニット２１−１２から供給されるＤＰＡ０，ＤＰＡ１
と、ＣＰＵ２１−１から供給されるアドレス信号Ａ０，
Ａ１をマルチプレックスするためのマルチプレクサ及び
マルチプレックスしたアドレス惰報をデコードするため
のデコーダ回路を有する。
【０１４５】キーデータバッファー２２−２〜２２−４
は、キーボードスイッチからのリターン信号を１走査フ
レームの期間、一時的に保持するためのバッファーであ
る。
【０１４６】図１３において、ＣＰＵ２１−１がキーデ
ータバッファー２２−２〜２２−４にアクセスしていな
い場合は、ＤＰＡ０，ＤＰＡ１の２ｂｉｔによりキーデ
ータバッファー０（２２−２）〜キーデータバッファー
２（２２−４）のいずれかのレジスターが選択される。
符号２２−５で示すＴｆｏｕｔが入力されると、ポート
２、即ち、Ｐ２０（２２−１０）〜Ｐ２３（１６−１
３）を介して入力される入力信号をラッチする。
【０１４７】次に、図１４に基づきキーデータバッファ
ー回路２１−２６を更に詳細に説明する。図１４におい
て、２１−Ｂ１は図１３のアドレス入力回路２２−１で
あり、２１−Ｂ２はキーデータバッファ０（２２−２）
〜キーデータバッファー２（２２−４）に対応してい
る。
【０１４８】図１４において、デコーダ２３−２１は、
ＣＰＵ２１−１のアドレスバスＡ０〜Ａｎまでのｎ＋１
ｂｉｔのアドレス入力をデコードして、ＣＰＵ２１−１
がキーデータバッファー回路２１−２６にアクセスする
期間ハイレベルになる信号ＣＰＵＡ２３−２５を発生さ
せる。
【０１４９】データセレクター２３−４は、ＣＰＵＡ信
号２３−２５がハイレベルの期間、キーデータバッファ
ー０〜３をアドレスするアドレス信号ａ０（２３−
５），ａ１（２３−９）にＣＰＵアドレスＡ０（２３−
３），Ａ１（２３−８）を出力し、ＣＰＵＡ信号２３−
２５がローレベルの期間、アドレス信号ａ０，ａ１にＤ
ＰＡ０（２３−２），ＤＰＡ１（２３−７）のアドレス
を出力する。
【０１５０】デコーダ２３−１は、アドレス信号ａ０，
ａ１をデコードし、／００から／０２までのキーデータ
バッファー選択信号を発生させる。
【０１５１】ＯＲゲート（論理和ゲート）２３−２２〜
２３−２４は、前記／００から／０２までのキーデータ
バッファー選択信号の内の一つと、Ｔｆｏｕｔ２３−１
０が共にローレベルの期間、ローレベルの書き込みエッ
ジを発生させる。
【０１５２】レジスター２３−１７〜２３−１９は、キ
ーデータバッファー０〜キーデータバッファー２に対応
した４ｂｉｔのＤタイプフリップフロップと、フリップ
フロップの出力を３ステート制御する出力バッファーを
備えて構成されている。
【０１５３】ＣＰＵ２１−１がアドレスＡ２〜Ａｎを非
アクティブにして、キーデータバッファー回路２１−２
６にアクセスしないと仮定した場合、キーデータバッフ
ァー回路２１−２６の２３−１７〜２３−１９は、ＤＰ
Ａ０とＤＰＡ１によりアドレスされ、Ｔｆｏｕｔに同期
してポート２の入力データ、即ち、Ｐ２０〜Ｐ２３（２
３−１１）のデータが順次書き込まれる。
【０１５４】次に、図１５に基づき上記構成のマイクロ
コンピュータ２１を使用してキーボードスイッチの走査
と表示を行う場合のＣＰＵ２１−１の制御内容について
説明する。但し、図示例は、１走査フレームごとの割り
込みを使用してキーボードスイッチの走査を行う場合を
示している。
【０１５５】ＣＰＵ２１−１は、この処理のためのプロ
グラムをＲＯＭ２１−８から読み出すと、まず、スッテ
プＳ５１で、表示制御ユニット２１−１２に対して表示
データを設定する。次に、ステップＳ５２で、Ｔｋｃイ
ンタラプトの発生を待ち、インタラプトが発生したこと
を確認すると、ステップＳ５３へ進み、ここで、キーデ
ータバッファー回路２１−２６に保存されているデータ
を処理する。
【０１５６】本実施形態４のワンチップマイクロコンピ
ュータシステムによれば、キーボードスイッチ２の各走
査タイミングにおけるキー走査のキーリターン信号のオ
ン・オフ状態をＣＰＵ２１−１を介さず格納する格納手
段と、キーの取り込みをＣＰＵ２１−１に通知する割り
込み信号をキーリターン信号の格納の度に発生する割り
込み信号発生手段と、キー走査の１フレームが完了した
時点で割り込みを発生する割り込み発生手段とを備えて
いるので、キーボードスイッチ２の走査の１フレーム分
のキーボードスイッチからのリターン信号をＣＰＵ２１
−１で読み込めるので、ＣＰＵ２１−１の負荷とソフト
ウエアの開発負荷を軽減できる。
【０１５７】加えて、この構成によれば、キーボードス
イッチ２の走査の１走査ごとにＣＰＵ２１−１に割り込
みを発生させることにより、特殊なキーボード走査処理
が可能になる。更には、キーボードスイッチ走査の１走
査ごとの割り込み処理をインターバルタイマなどに転用
しやすい構成とすれば、マイクロコンピュータのハード
ウエアの応用範囲を特定のキーボードスイッチ走査の専
用ハードウエアとして専用化する必要がないので、ワン
チップマイクロコンピュータシステムの柔軟性、即ち設
計の自由度を向上できる。この結果、キーボードスイッ
チの走査に要するマスクＲＯＭを削減できるので、その
分、安価、且つ高速処理が可能となる表示・キーの制御
装置を実現できる。
【０１５８】（実施形態５）図１６〜図１８は本発明ワ
ンチップマイクロコンピュータシステムの実施形態５を
示す。図１６は本実施形態５で使用されるマイクロコン
ピュータ３１を示し、このマイクロコンピュータ３１
は、図１２に示すマイクロコンピュータ２１とはポート
２の構造が異なる（図１７参照）他は、同一の構成にな
っている。即ち、図１２のマイクロコンピュータ２１で
は、ポート２（２１−３）が入力ポートであるのに対
し、本実施形態５のポート２（３１−３）は、入出力ポ
ートになっている。なお、図１２と対応する部分につい
ては関連する符号を付して具体的な説明は省略する。
【０１５９】図１７は図１６のマイクロコンピュータ３
１を使用した本実施形態５のワンチップマイクロコンピ
ュータシステムを示す。このワンチップマイクロコンピ
ュータシステムは、ポート２（３１−３）の出力段の構
造に特徴を有する。
【０１６０】このワンチップマイクロコンピュータシス
テムの構成は、図５中のプルアップ抵抗Ｒ２０〜Ｒ２３
を除いた点が図５のワンチップマイクロコンピュータシ
ステムの構成と異なる他は、同一の構成になっており、
対応する部分に同一又は関連する符号を付し、具体的な
説明は省略する。
【０１６１】図１７に示すように、ＣＰＵ３１−１のポ
ート２（３１−３）には、オン抵抗が比較的小さいＰチ
ャンネルＭＯＳ ＦＥＴ（Ｑ４〜Ｑ７）とプルアップ抵
抗として働く負荷ＭＯＳ ＦＥＴ（Ｑ８〜Ｑ１１）が入
出力ポートＰ２０〜Ｐ２３の各ビットに追加されてい
る。ここで、ＰチャンネルＭＯＳ ＦＥＴ（Ｑ４〜Ｑ
７）は、出力を急速にハイレベルに駆動し、高速スキャ
ンを実現するために設けられている。
【０１６２】次に、図１８に基づき本実施形態５のワン
チップマイクロコンピュータシステムの動作タイミング
について説明する。
【０１６３】一つの走査信号がオフした後、次の走査線
がオンするまでのブランキング時間に入出力ポート２
（３１−３）の出力バッファーに取り付けたＰチャンネ
ルＭＯＳ ＦＥＴ（Ｑ４〜Ｑ７）をオンさせれば、キー
ボードスイッチ２からのリターン信号を急速にハイレベ
ルにすることができるので、ブランキング時間及びＴｆ
時間を短縮することが可能である。
【０１６４】しかし、走査信号がオンしている期間に、
ポート２側から強制的にハイレベルに駆動していたので
は、ポート２のＰチャンネルＭＯＳ ＦＥＴ（Ｑ４〜Ｑ
７）からキーボードスイッチ２を経てポート１（３１−
２）のＮチャンネルＭＯＳＦＥＴに大きな電流が流れ、
キーボードスイッチ２からのリターン信号を正常に読み
込めないばかりか、マイクロコンピュータ３１の素子破
壊を引き起こす可能性がある。
【０１６５】しかるに、本実施形態５のワンチップマイ
クロコンピュータシステムでは、ポート１（３１−２）
がオンしている期間は、プルアップ抵抗の代わりにオン
抵抗の大きな負荷ＭＯＳ ＦＥＴ（Ｑ８〜Ｑ１１）で回
路をプルアップするので、上記不具合を発生することは
ない。
【０１６６】本実施形態５のワンチップマイクロコンピ
ュータシステムによれば、Ｔｆ時間を短縮でき、且つ低
インピーダンスの駆動回路で強制的に駆動でき、プルア
ップ抵抗のインピーダンスの制約を無くし、ワンチップ
マイクロコンピュータの内蔵負荷回路で代用できるの
で、安価、且つ高速処理が可能なキー入力装置を実現で
きる。
【０１６７】
【発明の効果】以上の本発明ワンチップマイクロコンピ
ュータシステムによれば、キーボードスイッチを走査す
るためのポートの一部を表示制御用のポートと兼用し、
キーボードスイッチの走査と表示デバイスの表示動作を
並列処理する構成をとるので、表示に要する時間とキー
ボード走査に要する時間の総合時間、即ち総合フレーム
時間を短縮することが可能になる。このため、表示駆動
に対しては高いデューティの駆動ができ、キーボードス
イッチの走査に対しては高速走査が可能になる。
【０１６８】また、特に請求項２記載のワンチップマイ
クロコンピュータシステムによれば、表示デバイスを駆
動表示する表示駆動回路が、表示の時分割駆動を桁毎に
時分割する手段とセグメント毎に時分割する手段とを備
え、且つ２つの手段を選択的に切り替える手段を備える
構成をとるので、セグメントごとの時分割表示を行うこ
とで、セグメント数の桁数以上の表示を使用する場合に
桁ごとの時分割駆動を行う場合に比べ高いデューティで
表示を駆動できる。また、セグメントごとの時分割表示
と桁ごとの時分割表示を切り替えることができるので、
桁数がセグメント数より少ない場合は従来の桁ごとの時
分割駆動ができ、桁数がセグメント数より多い場合はセ
グメントごとの時分割駆動を行うことで高い表示デュー
ティを維持できる。
【０１６９】加えて、表示の駆動方式を桁ごとの時分割
方式とセグメントごとの時分割駆動を選択できるので、
一つのワンチップマイクロコンピュータを異なる機器間
で使用可能となる。よって、表示装置にあった最適の表
示駆動を選択できる。
【０１７０】また、特に請求項３記載のワンチップマイ
クロコンピュータシステムによれば、表示デバイスを駆
動表示する表示駆動回路から供給される表示走査信号の
オンタイミングから任意にプログラムできる一定時間を
計測するタイマーを備え、タイマー出力をＣＰＵで検出
する構成をとるので、キーの走査信号の変化時点に同期
して上述のＴｆ時間を自動的にハードウエア、即ち、Ｃ
ＰＵで計測できるので、ソフトウエアの構造を単純化で
き、ソフトウエアの生産性を高めることができる。
【０１７１】また、特に請求項４記載のワンチップマイ
クロコンピュータシステムによれば、キーボードスイッ
チの各走査タイミングにおけるキー走査のキーリターン
信号のオン・オフ状態をＣＰＵを介さず格納する格納手
段と、キーの取り込みをＣＰＵに通知する割り込み信号
をキーリターン信号の格納の度に発生する割り込み信号
発生手段と、キー走査の１フレームが完了した時点で割
り込みを発生する割り込み発生手段とを備える構成をと
るので、キーボードスイッチの走査の１フレーム分のキ
ーボードスイッチからのリターン信号をＣＰＵで読み込
めるので、ＣＰＵ負荷とソフトウエアの開発負荷を軽減
できる。
【０１７２】加えて、キーボードスイッチ走査の１走査
ごとにＣＰＵに割り込みを発生させることにより、特殊
なキーボード走査処理が可能になる。更には、キーボー
ドスイッチ走査の１走査ごとの割り込み処理をインター
バルタイマなどに転用しやすい構成とすれば、マイクロ
コンピュータのハードウエアの応用範囲を特定のキーボ
ードスイッチ走査の専用ハードウエアとして専用化する
必要がないので、ワンチップマイクロコンピュータシス
テムの柔軟性、即ち設計の自由度を向上できる。この結
果、キーボードスイッチの走査に要するマスクＲＯＭを
削減できるので、その分、安価、且つ高速処理が可能と
なる表示・キーの制御装置を実現できる。
【０１７３】また、特に請求項５記載のワンチップマイ
クロコンピュータシステムによれば、キーボードスイッ
チからのキーリターン信号の入力ポートをキー走査信号
のオフ期間に強制的に非アクティブレベルに駆動する駆
動回路と、ハイインピーダンス入力での入力レベルを固
定する電位固定手段とを備える構成をとるので、Ｔｆ時
間を短縮できる。加えて、低インピーダンスの駆動回路
で強制的に駆動でき、プルアップ抵抗のインピーダンス
の制約を無くし、ワンチップマイクロコンピュータの内
蔵負荷回路で代用できるので、安価、且つ高速処理が可
能なキー入力装置を実現できる。
【図面の簡単な説明】
【図１】本発明ワンチップマイクロコンピュータシステ
ムの実施形態１を示す回路図。
【図２】図１のワンチップマイクロコンピュータシステ
ムで使用するマイクロコンピュータの内部構成を示すブ
ロック図。
【図３】図１のワンチップマイクロコンピュータシステ
ムの動作タイミングを示すタイミングチャート。
【図４】図３の動作タイミングを実行するＣＰＵの制御
手順を示すフローチャート。
【図５】本発明ワンチップマイクロコンピュータシステ
ムの実施形態２を示す回路図。
【図６】図２のワンチップマイクロコンピュータシステ
ムの動作タイミングを示すタイミングチャート。
【図７】図６の動作タイミングを実行するＣＰＵの制御
手順を示すフローチャート。
【図８】本発明ワンチップマイクロコンピュータシステ
ムの実施形態３を示す回路図。
【図９】図８のタイマーユニットの詳細を示すブロック
図。
【図１０】図８のワンチップマイクロコンピュータシス
テムの動作タイミングを示すタイミングチャート。
【図１１】図１０の動作タイミングを実行するＣＰＵの
制御手順を示すフローチャート。
【図１２】本発明ワンチップマイクロコンピュータシス
テムの実施形態４を示す回路図。
【図１３】図１２のキーデータバッファー回路の構成を
示すブロック図。
【図１４】図１２のキーデータバッファー回路の更に詳
細な構成を示すブロック図。
【図１５】ＣＰＵの制御手順を示すフローチャート。
【図１６】実施形態５のワンチップマイクロコンピュー
タシステムに使用するマイクロコンピュータの内部構成
図。
【図１７】本発明ワンチップマイクロコンピュータシス
テムの実施形態５を示す回路図。
【図１８】図１７のワンチップマイクロコンピュータシ
ステムの動作タイミングを示すタイミングチャート。
【図１９】従来例の動作タイミングを示すタイミングチ
ャート。
【図２０】従来例の問題点を説明するためのタイミング
チャート。
【図２１】表示制御ユニットの一例を示すブロック図。
【図２２】従来例の動作タイミングを示すタイミングチ
ャート。
【符号の説明】
１，１１，２１，３１ マイクロコンピュータ １−１，１１−１，２１−１，３１−１ ＣＰＵ １−２，１１−２，２１−２，３１−２ ポート１ １−３，１１−３，２１−３，３１−３ ポート２ １−４，１１−４，２１−４，３１−４ ポート３ １−５，１１−５，２１−５，３１−５ ポート４ １−６，１１−６，２１−６，３１−６ タイマーユニ
ット １−７，１１−７，２１−７，３１−７ ＲＡＭ １−８，１１−８，２１−８，３１−８ ＲＯＭ １−９，１１−９，２１−９，３１−９ クロックジェ
ネレータ ２ キーボードスイッチ ３ 表示モジュール（発光ダイオードモジュール）１ ４ 表示モジュール（発光ダイオードモジュール）２ ５ 表示モジュール（発光ダイオードモジュール）３ １１−１２，２１−１２，３１−１２ 表示制御ユニッ
ト １１−１３，１１−１４，１１−１５，２１−１３，２
１−１４，２１−１５，３１−１３，３１−１４，３１
−１５ マルチプレクサ １１−１６，２１−１６，３１−１６ Ｔｆ計測用のカ
ウンタ ２１−２５，３１−２５ インタラプトコントローラ ２１−２６，３１−２６ キーデータバッファ回路 Ｄ３−１〜Ｄ３−７，Ｄ１０〜Ｄ１２ 発光ダイオード Ｑ１，Ｑ２，Ｑ３ 発光ダイオード駆動用トランジスタ Ｒ２０〜Ｒ２３ プルアップ抵抗 Ｒ３０〜Ｒ３３，Ｒ４０〜Ｒ４２ 発光ダイオード駆動
用の電流制限抵抗

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 表示デバイスを駆動表示する表示駆動回
    路、キーボードスイッチを走査する走査回路及びＣＰＵ
    が搭載されたワンチップマイクロコンピュータシステム
    において、 該キーボードスイッチを走査するためのポートの一部を
    表示制御用のポートと兼用する手段と、 該キーボードスイッチの走査と該表示デバイスの表示動
    作を並列処理する手段とを備え、 前記表示デバイスを駆動表示する表示駆動回路は、表示
    の時分割駆動を桁毎に時分割する手段とセグメント毎に
    時分割する手段と、これら２つの手段を選択的に切り替
    える手段とを備えていることを特徴とするワンチップマ
    イクロコンピュータシステム。
  2. 【請求項２】 表示デバイスを駆動表示する表示駆動回
    路、キーボードスイッチを走査する走査回路及びＣＰＵ
    が搭載されたワンチップマイクロコンピュータシステム
    において、 該キーボードスイッチを走査するためのポートの一部を
    表示制御用のポートと兼用する手段と、 該キーボードスイッチの走査と該表示デバイスの表示動
    作を並列処理する手段と、 前記表示デバイスを駆動表示する表示駆動回路から供給
    される表示走査信号のオンタイミングから任意にプログ
    ラムできる一定時間を計測するタイマーとを備え、 該タイマー出力が前記ＣＰＵで検出するように構成され
    ていることを特徴とするワンチップマイクロコンピュー
    タシステム。
  3. 【請求項３】 前記キーボードスイッチの各走査タイミ
    ングにおけるキー走査のキーリターン信号のオン・オフ
    状態を前記ＣＰＵを介さず格納する格納手段と、 キーの取り込みを該ＣＰＵに通知する割り込み信号をキ
    ーリターン信号の格納の度に発生する割り込み信号発生
    手段と、 キー走査の１フレームが完了した時点で割り込みを発生
    する割り込み発生手段とを備えた請求項２記載のワンチ
    ップマイクロコンピュータシステム。
  4. 【請求項４】 表示デバイスを駆動表示する表示駆動回
    路、キーボードスイッチを走査する走査回路及びＣＰＵ
    が搭載されたワンチップマイクロコンピュータシステム
    において、 該キーボードスイッチを走査するためのポートの一部を
    表示制御用のポートと兼用する手段と、 該キーボードスイッチの走査と該表示デバイスの表示動
    作を並列処理する手段と、 前記キーボードスイッチからのキーリターン信号の入力
    ポートをキー走査信号のオフ期間に強制的に非アクティ
    ブレベルに駆動する駆動回路と、 ハイインピーダンス入力での入力レベルを固定する電位
    固定手段とを備えていることを特徴とするワンチップマ
    イクロコンピュータシステム。
JP24138897A 1997-09-05 1997-09-05 ワンチップマイクロコンピュータシステム Expired - Fee Related JP3317881B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP24138897A JP3317881B2 (ja) 1997-09-05 1997-09-05 ワンチップマイクロコンピュータシステム
EP98116828A EP0901066A3 (en) 1997-09-05 1998-09-04 One-chip microcomputer system with display driver and keyboard scanner
US09/148,308 US6266049B1 (en) 1997-09-05 1998-09-04 One-chip microcomputer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24138897A JP3317881B2 (ja) 1997-09-05 1997-09-05 ワンチップマイクロコンピュータシステム

Publications (2)

Publication Number Publication Date
JPH1185368A JPH1185368A (ja) 1999-03-30
JP3317881B2 true JP3317881B2 (ja) 2002-08-26

Family

ID=17073551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24138897A Expired - Fee Related JP3317881B2 (ja) 1997-09-05 1997-09-05 ワンチップマイクロコンピュータシステム

Country Status (3)

Country Link
US (1) US6266049B1 (ja)
EP (1) EP0901066A3 (ja)
JP (1) JP3317881B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621484B1 (en) * 2000-06-27 2003-09-16 Microsoft Corporation Keyboard key discrimination based on time division multiplexing
US6630927B2 (en) 2001-02-15 2003-10-07 Microsoft Corporation Keyboard key discrimination employing drive line/sense line combinations and accomodating simultaneous key press conditions
US6784810B2 (en) 2001-05-07 2004-08-31 National Semiconductor Corporation A/D converter with comparators and low-power detection mode for resistive matrix keyboards
JP2005221566A (ja) 2004-02-03 2005-08-18 Seiko Epson Corp 表示コントローラ、表示システム及び表示制御方法
JP4845820B2 (ja) * 2006-06-30 2011-12-28 キヤノン株式会社 操作パネルと該パネルを備えた電子機器
KR101036992B1 (ko) * 2010-10-29 2011-05-25 한화에스앤씨주식회사 인터럽트를 이용한 키 입력 처리 장치
CN103165058B (zh) * 2011-12-13 2015-07-08 无锡华润矽科微电子有限公司 多段数码管显示驱动电路结构
CN102523003B (zh) * 2011-12-15 2014-06-18 蚌埠依爱消防电子有限责任公司 用于火灾报警控制器的分时复用键盘显示扫描电路
CN103117038A (zh) * 2013-03-01 2013-05-22 丹阳市巨贸康健器材有限公司 一种用于分子筛制氧机的两位数码管显示系统
CN103354453B (zh) * 2013-06-27 2016-01-13 杭州士兰微电子股份有限公司 具有指示灯和按键端口复用的电路及方法
CN110136621A (zh) * 2019-05-23 2019-08-16 福建船政交通职业学院 减少中央处理器口线资源的显示及按键扫描方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3990070A (en) * 1975-06-23 1976-11-02 Rockwell International Corporation Strobing scheme and keyboard sensing circuit for a one chip calculator
US4188626A (en) 1977-05-23 1980-02-12 Texas Instruments Incorporated Method for scanning a keyboard and for actuating a display device via common conductors
JPS583053A (ja) 1981-06-30 1983-01-08 Toshiba Corp 電子装置の入出力信号制御方式
JPS59185389A (ja) 1983-04-05 1984-10-20 株式会社大興電機製作所 表示及びキ−入力回路の制御方式
JP3058430B2 (ja) 1990-05-28 2000-07-04 株式会社東芝 キースキャン装置
JPH05325720A (ja) 1992-05-22 1993-12-10 Fujitsu Ltd 発光ダイオードの駆動装置
US5459462A (en) * 1993-12-09 1995-10-17 Onspec Electronic, Inc. Keyboard controller state machine
JP2950458B2 (ja) * 1993-12-28 1999-09-20 株式会社河合楽器製作所 電子楽器
JPH08221174A (ja) * 1995-02-16 1996-08-30 Sanyo Electric Co Ltd キー入力処理回路
US5914677A (en) * 1997-01-15 1999-06-22 Chips & Technologies, Inc. Apparatus and method for scanning a switch array
US6040788A (en) * 1998-01-21 2000-03-21 Vlsi Technology, Inc. Cache based scan matrix keyboard controller

Also Published As

Publication number Publication date
JPH1185368A (ja) 1999-03-30
EP0901066A3 (en) 1999-11-17
EP0901066A2 (en) 1999-03-10
US6266049B1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
JP3317881B2 (ja) ワンチップマイクロコンピュータシステム
EP0919028A2 (en) A method for emulating a non-bond-out version of a microcontroller that has standard port means and a system for executing the emulation
KR20070108331A (ko) 반도체기억장치
JP2762138B2 (ja) メモリコントロールユニット
EP0718763A1 (en) System and method of debugging in a data processor
US6754740B2 (en) Interface apparatus for connecting devices operating at different clock rates, and a method of operating the interface
EP0102150A2 (en) Data processing system with diagnosis function
JPS60160727A (ja) 直並列変換回路およびこれを用いた表示駆動装置
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR100460761B1 (ko) 마이크로콘트롤러 개발 시스템을 지원하는 장치
US6487671B1 (en) Elimination of turnaround cycles on multiplexed address/data buses
AU736765B2 (en) Method and arrangement for connecting processor to ASIC
JP2850079B2 (ja) マイクロコントローラ
KR100206898B1 (ko) 멀티세트 디램 제어장치
JP3235739B2 (ja) タイミングおよび波形発生器
JP3045002B2 (ja) 集積回路のモード設定回路
KR100706241B1 (ko) 테스트 핀을 사용하지 않고 테스트할 수 있는 시스템-온-칩 및 테스트 방법
JPH1166031A (ja) マイクロコンピュータの内蔵タイマ
KR0154486B1 (ko) 고속 병렬동기버스구조를 이용하는 하위프로세서와 외부장치간의 정합회로
JPH1125030A (ja) バス拡張制御回路
CN117792359A (zh) 一种芯片外部复位管脚的复用选择电路及芯片
JPH1011414A (ja) マイクロコンピュータ
JP2943167B2 (ja) Ｉｃ，ボード等のテスター
KR0169789B1 (ko) 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로
JP2626526B2 (ja) 制御データ受信回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees