JP3058430B2 - キースキャン装置 - Google Patents
キースキャン装置Info
- Publication number
- JP3058430B2 JP3058430B2 JP2138128A JP13812890A JP3058430B2 JP 3058430 B2 JP3058430 B2 JP 3058430B2 JP 2138128 A JP2138128 A JP 2138128A JP 13812890 A JP13812890 A JP 13812890A JP 3058430 B2 JP3058430 B2 JP 3058430B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- display
- scanning
- signal
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、コンピュータシステムのキースキャン装置
に関わり、特に主としてマイクロコンピュータで用いら
れるキースキャン装置に関する。
に関わり、特に主としてマイクロコンピュータで用いら
れるキースキャン装置に関する。
（従来の技術） 第４図を参照して、一般にマイクロコンピュータ１で
は表示素子３を駆動するための表示駆動信号の出力端子
５を、キーマトリクス７のセレクトラインをスキャンす
るためのキー走査信号の出力端子としても共用する。そ
して、第３図に示すように、表示動作中に周期的にキー
スキャンタイミングが挿入され、同時にCPU（図示せ
ず）に対しキースキャンルーチンへの割り込み（以下、
キースキャン割り込みと称する）が要求される。
は表示素子３を駆動するための表示駆動信号の出力端子
５を、キーマトリクス７のセレクトラインをスキャンす
るためのキー走査信号の出力端子としても共用する。そ
して、第３図に示すように、表示動作中に周期的にキー
スキャンタイミングが挿入され、同時にCPU（図示せ
ず）に対しキースキャンルーチンへの割り込み（以下、
キースキャン割り込みと称する）が要求される。
従来のマイクロコンピュータでは、キースキャン割り
込みが発生すると、CPUはキー走査信号を表示駆動出力
端子５から出力すると共に、キーマトリックス７からの
キーデータの読み取りを行う。この動作に加え、CPUは
経過時間のモニタも行ない、キースキャンタイミングと
して定められた一定の時間が経過すると、キースキャン
タイミングが解除され表示動作を再開する。
込みが発生すると、CPUはキー走査信号を表示駆動出力
端子５から出力すると共に、キーマトリックス７からの
キーデータの読み取りを行う。この動作に加え、CPUは
経過時間のモニタも行ない、キースキャンタイミングと
して定められた一定の時間が経過すると、キースキャン
タイミングが解除され表示動作を再開する。
（発明が解決しようとする課題） マイクロコンピュータのアプリケーションの複雑化に
伴い、キースキャン能力の向上が要求されている。とこ
ろが、従来のマイクロコンピュータでは、キーデータの
読取り処理のみならず、キー走査信号の発生、キースキ
ャンタイミングのモニタ等、キースキャンのための殆ど
全ての処理がソフトウエアに依存してCPUで行われるた
め、ソフトウエア及びCPUの負担が大となり、高いキー
スキャン能力を得ることが難しい。
伴い、キースキャン能力の向上が要求されている。とこ
ろが、従来のマイクロコンピュータでは、キーデータの
読取り処理のみならず、キー走査信号の発生、キースキ
ャンタイミングのモニタ等、キースキャンのための殆ど
全ての処理がソフトウエアに依存してCPUで行われるた
め、ソフトウエア及びCPUの負担が大となり、高いキー
スキャン能力を得ることが難しい。
また、キースキャンタイミングは、その間表示が停止
されることから、表示に影響が出ない短い時間に制限さ
れる。このため、もしキースキャン割り込みに対し優先
順位の高い他の割り込み要因が並列的に発生した場合
は、第５図に示すように、割り込み受付けのディジーチ
ェインによりキースキャン割り込みの受付けが遅延さ
れ、結果として、制限時間内でのキースキャン処理が困
難となる、或いは、キースキャンタイミングの解除をCP
Uに委ねる方式においては表示停止時間が大となり、表
示品質に支障を招くおそれがある等の問題が生じる。
されることから、表示に影響が出ない短い時間に制限さ
れる。このため、もしキースキャン割り込みに対し優先
順位の高い他の割り込み要因が並列的に発生した場合
は、第５図に示すように、割り込み受付けのディジーチ
ェインによりキースキャン割り込みの受付けが遅延さ
れ、結果として、制限時間内でのキースキャン処理が困
難となる、或いは、キースキャンタイミングの解除をCP
Uに委ねる方式においては表示停止時間が大となり、表
示品質に支障を招くおそれがある等の問題が生じる。
従って、本発明の目的は、キースキャンの処理のうち
キーデータの読取り以外の処理をCPUに肩代わりして自
動的に行うことにより、CPUの負担を軽減してキースキ
ャン能力の向上に貢献するキースキャン装置を提供する
ことにある。
キーデータの読取り以外の処理をCPUに肩代わりして自
動的に行うことにより、CPUの負担を軽減してキースキ
ャン能力の向上に貢献するキースキャン装置を提供する
ことにある。
（課題を解決するための手段） 本発明に係るキースキャン装置は、 所定のタイミングで、表示素子を駆動するための表示
駆動信号およびキーマトリクスをスキャンするためのキ
ー走査信号を切り換えて出力する表示・キー走査制御手
段と、 この表示・キー走査制御手段から前記キー走査信号を
入力したキーマトリクスが出力するキーデータを取り込
んで、一時的に保持するキーデータ保持手段と、 このキーデータ保持手段が前記キーデータを取り込む
たびにキースキャン割込み要求信号を出力する割込制御
手段と、 この割込制御手段から前記キースキャン割込み要求信
号が入力されたときには前記キーデータ保持手段から前
記キーデータを入力し、且つ、前記キースキャン割込み
要求信号と当該キースキャン割込みよりも先に実行すべ
き他の割込み要求信号とが入力されたときには当該他の
割込み要求に係る処理の終了後に前記キーデータ保持手
段から前記キーデータを入力するCPUと、 を備えたことを特徴とする。
駆動信号およびキーマトリクスをスキャンするためのキ
ー走査信号を切り換えて出力する表示・キー走査制御手
段と、 この表示・キー走査制御手段から前記キー走査信号を
入力したキーマトリクスが出力するキーデータを取り込
んで、一時的に保持するキーデータ保持手段と、 このキーデータ保持手段が前記キーデータを取り込む
たびにキースキャン割込み要求信号を出力する割込制御
手段と、 この割込制御手段から前記キースキャン割込み要求信
号が入力されたときには前記キーデータ保持手段から前
記キーデータを入力し、且つ、前記キースキャン割込み
要求信号と当該キースキャン割込みよりも先に実行すべ
き他の割込み要求信号とが入力されたときには当該他の
割込み要求に係る処理の終了後に前記キーデータ保持手
段から前記キーデータを入力するCPUと、 を備えたことを特徴とする。
（作 用） このキースキャン装置は、間欠的にキー走査信号を発
生してキーマトリックスに与えると共にCPUに対しキー
スキャン割り込み要求を与え、さらにキーマトリクスか
らキーデータを取り込んでこれを保持する。従って、CP
Uはキースキャン割り込み要求を受けたらキースキャン
装置からキーデータを読取るだけでよい。
生してキーマトリックスに与えると共にCPUに対しキー
スキャン割り込み要求を与え、さらにキーマトリクスか
らキーデータを取り込んでこれを保持する。従って、CP
Uはキースキャン割り込み要求を受けたらキースキャン
装置からキーデータを読取るだけでよい。
また、デイジーチェインによりキースキャン割り込み
要求の受付けが遅れる場合であっても、キーデータがキ
ースキャン装置に保持されているため、CPUはキーデー
タを確実に読み取ることができると共に、表示品質に同
等悪影響が生じない。
要求の受付けが遅れる場合であっても、キーデータがキ
ースキャン装置に保持されているため、CPUはキーデー
タを確実に読み取ることができると共に、表示品質に同
等悪影響が生じない。
（実施例） 第１図に本発明に係るキースキャン装置の一実施例の
ブロック構成、第２図にこの実施例の動作を表すタイム
チャートを示す。
ブロック構成、第２図にこの実施例の動作を表すタイム
チャートを示す。
第１図において、表示制御回路９は表示タイミングと
キースキャンタイミングの切り替え制御及び表示データ
の転送を行うものである。即ち、この表示制御回路９
は、第２図Ａに示すような表示制御信号ａを生成し、こ
れをキー走査制御回路11及び割り込み制御回路13に与え
る。表示制御信号ａはハイレベルで表示タイミングを示
し、ローレベルでキースキャンタイミングを示す。キー
スキャンタイミングは予め定められた発生頻度で周期的
に発生され、予め定められた一定の時間幅をもつ。表示
制御回路９はまた、外部（例えば図示しないメモリ、或
いはCPU29）から所定ビット数の表示データを受け取
り、これを表示タイミングに同期してセレクタ15に転送
する（転送表示データｂ）。キースキャンタイミングで
は表示データの転送は停止され、転送表示データｂはそ
の全てのビットがローレベルに固定される。
キースキャンタイミングの切り替え制御及び表示データ
の転送を行うものである。即ち、この表示制御回路９
は、第２図Ａに示すような表示制御信号ａを生成し、こ
れをキー走査制御回路11及び割り込み制御回路13に与え
る。表示制御信号ａはハイレベルで表示タイミングを示
し、ローレベルでキースキャンタイミングを示す。キー
スキャンタイミングは予め定められた発生頻度で周期的
に発生され、予め定められた一定の時間幅をもつ。表示
制御回路９はまた、外部（例えば図示しないメモリ、或
いはCPU29）から所定ビット数の表示データを受け取
り、これを表示タイミングに同期してセレクタ15に転送
する（転送表示データｂ）。キースキャンタイミングで
は表示データの転送は停止され、転送表示データｂはそ
の全てのビットがローレベルに固定される。
キー走査制御回路11は、表示制御信号ａの立ち下がり
をカウントし、そのカウント数をキー走査位置デコード
信号Ｅとして走査位置レジスタ21に出力する。また、こ
のキー走査制御回路11は、セレクタ15に入力されるバス
17内から上記カウント数に対応する一つの信号線を選択
し、この信号線にキースキャンタイミングに同期してハ
イレベルのキー走査信号ｃを出力する。さらに、このキ
ー走査制御回路11は、キー走査信号ｃがハイレベルの間
にキーデータラッチクロックｄを生成し、これを入力ラ
ッチ19に与える。
をカウントし、そのカウント数をキー走査位置デコード
信号Ｅとして走査位置レジスタ21に出力する。また、こ
のキー走査制御回路11は、セレクタ15に入力されるバス
17内から上記カウント数に対応する一つの信号線を選択
し、この信号線にキースキャンタイミングに同期してハ
イレベルのキー走査信号ｃを出力する。さらに、このキ
ー走査制御回路11は、キー走査信号ｃがハイレベルの間
にキーデータラッチクロックｄを生成し、これを入力ラ
ッチ19に与える。
セレクタ15は、表示素子３のカソードと接続されるカ
ソード駆動端子23及び表示素子３のアノードと接続され
るアノード駆動端子25とを有する。アノード駆動端子25
はさらに、キーマトリックス７のセレクトライン27とも
接続される。このセレクタ15は、表示制御回路９から表
示データの転送を受けている間（つまり、表示タイミン
グの間）は、カソード制御端子23のいずれか１端子をハ
イレベルに固定すると共に、受けた表示データをアノー
ド駆動端子25へ転送する。これにより、表示素子３は表
示データに対応したキャラクタを表示する。
ソード駆動端子23及び表示素子３のアノードと接続され
るアノード駆動端子25とを有する。アノード駆動端子25
はさらに、キーマトリックス７のセレクトライン27とも
接続される。このセレクタ15は、表示制御回路９から表
示データの転送を受けている間（つまり、表示タイミン
グの間）は、カソード制御端子23のいずれか１端子をハ
イレベルに固定すると共に、受けた表示データをアノー
ド駆動端子25へ転送する。これにより、表示素子３は表
示データに対応したキャラクタを表示する。
一方、転送表示データｂがローレベル固定となるキー
スキャンタイミングの間は、セレクタ15はカソード制御
端子23をローレベルに固定すると共に、バス17からの入
力データをアノード駆動端子25へ転送する。これによ
り、表示素子３ではカソードがローレベル固定となるた
め表示動作が停止し、キーマトリックス７ではセレクト
ライン27内の一つのラインにキー走査信号ｃが加えられ
てそのセレクトラインがアクセス可能となる。
スキャンタイミングの間は、セレクタ15はカソード制御
端子23をローレベルに固定すると共に、バス17からの入
力データをアノード駆動端子25へ転送する。これによ
り、表示素子３ではカソードがローレベル固定となるた
め表示動作が停止し、キーマトリックス７ではセレクト
ライン27内の一つのラインにキー走査信号ｃが加えられ
てそのセレクトラインがアクセス可能となる。
入力ラッチ19は、キー走査制御回路11からのデータラ
ッチクロックｄに応答して、キーマトリックス７内の上
記アクセス可能となったセレクトラインからキーデータ
を取り込みラッチする。このラッチと同時に、入力ラッ
チ19はハイレベルのキースキャン禁止信号ｈを発生して
表示制御回路９に出力する。このキースキャン禁止信号
ｈが出力されている間、表示制御回路９は次のキースキ
ャンタイミングの発生を保留する。
ッチクロックｄに応答して、キーマトリックス７内の上
記アクセス可能となったセレクトラインからキーデータ
を取り込みラッチする。このラッチと同時に、入力ラッ
チ19はハイレベルのキースキャン禁止信号ｈを発生して
表示制御回路９に出力する。このキースキャン禁止信号
ｈが出力されている間、表示制御回路９は次のキースキ
ャンタイミングの発生を保留する。
割り込み制御回路13は、データラッチクロックｄに同
期してキースキャン割込み要求信号ｆを発生させてCPU2
9に与える。
期してキースキャン割込み要求信号ｆを発生させてCPU2
9に与える。
CPU29は、キースキャン割り込み信号ｆを受けると、
通常は直ちにキースキャン割り込み処理を実行する（第
２図Ｇ破線）。この割り込み処理では、CPUは走査位置
レジスタ21及び入力ラッチ19からそれぞれキー走査位置
デコード信号ｅ及びキーデータを読み取るだけである。
もし割り込み受付けのデイジーチェインにより第２図Ｇ
に実線で示すように割り込み実行が遅れた場合でも、キ
ー走査位置デコード信号ｅ及びキーデータはそれぞれ走
査位置レジスタ21及び入力ラッチ19に保持されているた
め、CPU29は正しいデータを読み取ることができる。
通常は直ちにキースキャン割り込み処理を実行する（第
２図Ｇ破線）。この割り込み処理では、CPUは走査位置
レジスタ21及び入力ラッチ19からそれぞれキー走査位置
デコード信号ｅ及びキーデータを読み取るだけである。
もし割り込み受付けのデイジーチェインにより第２図Ｇ
に実線で示すように割り込み実行が遅れた場合でも、キ
ー走査位置デコード信号ｅ及びキーデータはそれぞれ走
査位置レジスタ21及び入力ラッチ19に保持されているた
め、CPU29は正しいデータを読み取ることができる。
CPU29によるキーデータ読取りが終了すると、入力ラ
ッチ19はキースキャン禁止信号ｈを解除する。その後、
表示制御回路９により再びキースキャンタイミングが発
生され、上記の動作が繰り返される。
ッチ19はキースキャン禁止信号ｈを解除する。その後、
表示制御回路９により再びキースキャンタイミングが発
生され、上記の動作が繰り返される。
以上の構成により、キースキャンにおけるCPU29の負
担が大幅に軽減されるため、キースキャンの所用時間が
短縮されキー走査能力が向上する。さらに、他の優先順
位の高い割り込み要求と競合した場合も、表示品質に影
響を与えることなく、キースキャン処理を確実に行なう
ことができる。
担が大幅に軽減されるため、キースキャンの所用時間が
短縮されキー走査能力が向上する。さらに、他の優先順
位の高い割り込み要求と競合した場合も、表示品質に影
響を与えることなく、キースキャン処理を確実に行なう
ことができる。
本発明は上記の実施例にのみ限定されるものではな
く、その要旨を逸脱しない範囲で種々の他の実施態様が
可能である。例えば、上の実施例では一つのキースキャ
ンタイミング中に一本のセレクトラインをアクセスした
が、複数本をアクセスするようにしてもよい。
く、その要旨を逸脱しない範囲で種々の他の実施態様が
可能である。例えば、上の実施例では一つのキースキャ
ンタイミング中に一本のセレクトラインをアクセスした
が、複数本をアクセスするようにしてもよい。
以上説明したように、本発明に係るキースキャン装置
によれば、表示駆動信号とキー走査信号とを表示・キー
走査制御手段で適宜切り換えて出力することとし、且
つ、キーマトリクスから出力されたキーデータをキーデ
ータ保持手段で一時的に保持することとした。すなわ
ち、CPUは、表示素子に関する制御やキーマトリクスか
らキーデータを読み出すための制御（キースキャン制
御）を行う必要はなく、キースキャン割込み要求に応じ
てキーデータ保持手段からキーデータを入力する処理
と、他の割込み要求に伴なう処理とを行うだけでよい。
によれば、表示駆動信号とキー走査信号とを表示・キー
走査制御手段で適宜切り換えて出力することとし、且
つ、キーマトリクスから出力されたキーデータをキーデ
ータ保持手段で一時的に保持することとした。すなわ
ち、CPUは、表示素子に関する制御やキーマトリクスか
らキーデータを読み出すための制御（キースキャン制
御）を行う必要はなく、キースキャン割込み要求に応じ
てキーデータ保持手段からキーデータを入力する処理
と、他の割込み要求に伴なう処理とを行うだけでよい。
したがって、本発明によれば、CPUによる処理と、表
示・キー走査制御手段およびキーデータ保持手段による
制御とを並行して行うことができる。例えば、上記他の
割込み要求に伴なう処理（CPUによる処理）とキースキ
ャン制御（表示・キー走査制御手段およびキーデータ保
持手段による制御）とを並行して行うことができ、さら
には、CPUへキーデータを入力する処理（CPUによる処
理）と表示素子に関する制御（表示・キー走査制御手段
による制御）とを並行して行うことができる。
示・キー走査制御手段およびキーデータ保持手段による
制御とを並行して行うことができる。例えば、上記他の
割込み要求に伴なう処理（CPUによる処理）とキースキ
ャン制御（表示・キー走査制御手段およびキーデータ保
持手段による制御）とを並行して行うことができ、さら
には、CPUへキーデータを入力する処理（CPUによる処
理）と表示素子に関する制御（表示・キー走査制御手段
による制御）とを並行して行うことができる。
これにより、キースキャン割込みよりも先に実行すべ
き他の割込み要求があった場合でも、このためにキース
キャンの処理時間を短縮する必要はなく、また、次回の
表示タイミングの開始を遅らせる必要もない。
き他の割込み要求があった場合でも、このためにキース
キャンの処理時間を短縮する必要はなく、また、次回の
表示タイミングの開始を遅らせる必要もない。
よって、本発明によれば、キースキャン割込みよりも
先に実行すべき他の割込み要求があった場合でも、キー
マトリクスに対するキー走査能力および表示素子の表示
品質を低下させることがない。
先に実行すべき他の割込み要求があった場合でも、キー
マトリクスに対するキー走査能力および表示素子の表示
品質を低下させることがない。
第１図は本発明に係るキースキャン装置の一実施例の構
成を示すブロック線図、第２図は第１図に実施例の動作
を示すタイムチャート、第４図は一般的なマイクロコン
ピュータにおける表示およびキー走査のための概略構成
を示すブロック線図、第３図および第５図は従来のマイ
クロコンピュータにおけるキー走査の問題を説明するた
めのタイムチャートである。 ３……表示素子、７……キーマトリックス、９……表示
制御回路、11……キー走査制御回路、13……割り込み制
御回路、15……セレクタ、19……入力ラッチ、21……走
査位置レジスタ、23……カソード駆動端子、25……アノ
ード駆動端子、27……セレクトライン、29……CPU。
成を示すブロック線図、第２図は第１図に実施例の動作
を示すタイムチャート、第４図は一般的なマイクロコン
ピュータにおける表示およびキー走査のための概略構成
を示すブロック線図、第３図および第５図は従来のマイ
クロコンピュータにおけるキー走査の問題を説明するた
めのタイムチャートである。 ３……表示素子、７……キーマトリックス、９……表示
制御回路、11……キー走査制御回路、13……割り込み制
御回路、15……セレクタ、19……入力ラッチ、21……走
査位置レジスタ、23……カソード駆動端子、25……アノ
ード駆動端子、27……セレクトライン、29……CPU。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 和也 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 昭61−296420（ＪＰ，Ａ) 特開 昭61−5342（ＪＰ，Ａ) 特開 昭61−198316（ＪＰ，Ａ)
Claims (1)
- 【請求項１】所定のタイミングで、表示素子を駆動する
ための表示駆動信号およびキーマトリクスをスキャンす
るためのキー走査信号を切り換えて出力する表示・キー
走査制御手段と、 この表示・キー走査制御手段から前記キー走査信号を入
力したキーマトリクスが出力するキーデータを取り込ん
で、一時的に保持するキーデータ保持手段と、 このキーデータ保持手段が前記キーデータを保持する信
号に同期してキースキャン割込み要求信号を出力する割
込制御手段と、 この割込制御手段から前記キースキャン割込み要求信号
が入力されたときには前記キーデータ保持手段から前記
キーデータを入力し、且つ、前記キースキャン割込み要
求信号と当該キースキャン割込みよりも先に実行すべき
他の割込み要求信号とが入力されたときには当該他の割
込み要求に係る処理の終了後に前記キーデータ保持手段
から前記キーデータを入力するCPUと、 を備えたことを特徴とするキースキャン装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138128A JP3058430B2 (ja) | 1990-05-28 | 1990-05-28 | キースキャン装置 |
| US07/704,998 US5235331A (en) | 1990-05-28 | 1991-05-28 | Key scanning apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138128A JP3058430B2 (ja) | 1990-05-28 | 1990-05-28 | キースキャン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0431918A JPH0431918A (ja) | 1992-02-04 |
| JP3058430B2 true JP3058430B2 (ja) | 2000-07-04 |
Family
ID=15214636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2138128A Expired - Fee Related JP3058430B2 (ja) | 1990-05-28 | 1990-05-28 | キースキャン装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5235331A (ja) |
| JP (1) | JP3058430B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102523003A (zh) * | 2011-12-15 | 2012-06-27 | 蚌埠依爱消防电子有限责任公司 | 用于火灾报警控制器的分时复用键盘显示扫描电路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539400A (en) * | 1994-08-22 | 1996-07-23 | National Semiconductor Corporation | Ultra-low power, scan on demand keypad encoder |
| US5543786A (en) * | 1994-10-18 | 1996-08-06 | United Microelectronics Corp. | Keyboard scanning circuit |
| JP3317881B2 (ja) * | 1997-09-05 | 2002-08-26 | シャープ株式会社 | ワンチップマイクロコンピュータシステム |
| US6181262B1 (en) | 1998-05-01 | 2001-01-30 | Gateway, Inc. | Keyboard scan code snooper |
| TW201007526A (en) * | 2008-08-13 | 2010-02-16 | Elan Microelectronics Corp | Signal processing method of multi-fingers touch apparatus having invisible physical button structure |
| CN110932733B (zh) * | 2019-11-29 | 2023-08-22 | 百富计算机技术（深圳）有限公司 | 按键扫描方法及输入设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319374B2 (ja) * | 1973-04-03 | 1978-06-20 | ||
| US4068226A (en) * | 1975-06-10 | 1978-01-10 | International Business Machines Corporation | Apparatus and method for data entry and display |
| US4103289A (en) * | 1976-04-27 | 1978-07-25 | Steven Kolber | Calculator theft prevention device |
| JPS615342A (ja) * | 1984-06-19 | 1986-01-11 | Nec Corp | 表示コントロ−ラ内蔵マイクロコンピユ−タ |
| JPS61296420A (ja) * | 1985-06-25 | 1986-12-27 | Casio Comput Co Ltd | 小型電子式計算機 |
-
1990
- 1990-05-28 JP JP2138128A patent/JP3058430B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-28 US US07/704,998 patent/US5235331A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102523003A (zh) * | 2011-12-15 | 2012-06-27 | 蚌埠依爱消防电子有限责任公司 | 用于火灾报警控制器的分时复用键盘显示扫描电路 |
| CN102523003B (zh) * | 2011-12-15 | 2014-06-18 | 蚌埠依爱消防电子有限责任公司 | 用于火灾报警控制器的分时复用键盘显示扫描电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0431918A (ja) | 1992-02-04 |
| US5235331A (en) | 1993-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920007905B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| US5119496A (en) | Method and apparatus for interrupt processing in a computer system having peripheral units connected in a daisy chain | |
| EP0306043B1 (en) | Storage of input/output command timeout and acknowledge responses | |
| JP3058430B2 (ja) | キースキャン装置 | |
| EP0331487B1 (en) | Data transfer control system | |
| US4803708A (en) | Time-of-day coincidence system | |
| US5481726A (en) | Information processing system having a plurality of processors | |
| US6292853B1 (en) | DMA controller adapted for transferring data in two-dimensional mapped address space | |
| EP0336756B1 (en) | Direct memory access controller | |
| JP2731761B2 (ja) | ネットワーク制御装置 | |
| EP0753818A2 (en) | Data processor having bus controller for controlling a plurality of buses independently of each other | |
| JP2861258B2 (ja) | メモリアクセス制御装置 | |
| JP2001014266A (ja) | Ｄｍａ転送回路およびｄｍａ転送方法 | |
| JPH0644193A (ja) | Ｉ／ｏレジスタアクセス方式 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JP2002278753A (ja) | データ処理システム | |
| JP3323751B2 (ja) | 印刷装置 | |
| JP2635863B2 (ja) | 中央処理装置 | |
| JP2814849B2 (ja) | 通信制御装置 | |
| JP2773751B2 (ja) | Ｓｃｉにおけるスキャン・イン／アウト方式 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS6246017B2 (ja) | ||
| KR19990058930A (ko) | 디앰에이 컨트롤러 및 이를 이용한 디앰에이 요구신호 우선순위 변경방법 | |
| JPH05300198A (ja) | 通信データ・カウント装置 | |
| JPH0157379B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |