DE60021705T2

DE60021705T2 - Verfahren und integrierte schaltung gestaltet zur beschickung eines prüfmusters auf einen einzelnen gemeinsamen anschlussstift

Info

Publication number: DE60021705T2
Application number: DE60021705T
Authority: DE
Inventors: M. Louis MELI
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1999-11-29
Filing date: 2000-11-09
Publication date: 2006-06-01
Anticipated expiration: 2020-11-10
Also published as: KR100742406B1; DE60021705D1; EP1157278A1; US20010002790A1; EP1157278B1; KR20010101738A; JP2003515747A; US6657451B2; WO2001040816A1

Description

Verfahren und integrierte Schaltung gestaltet zur Beschickung eines Prüfmusters auf einen einzelnen gemeinsamen Anschlussstift
HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf ein System der in dem Oberbegriff des Anspruchs 1 genannten Art. Das Testen an sich soll durch Verwendung nur einer geringen Anzahl Testdatenstifte erfolgen. Das Präsentieren von selbst taktenden Testdaten als einen seriellen String würde nur einen einzigen Stift erfordern. Es bleibt dann ab ein grundsätzliches Problem, den Zeitpunkt eines Übergangs vom normalen oder funktionellen Gebrauch zum Testen zu erkennen. Eine vorteilhafte Testmethodologie würde, zur Steuerung dieses Übergangs, keinen zusätzlichen und reservierten Steuerstift, der in der funktionellen Mode keine Verwendung hätte. Was am wichtigsten ist, die Schaltungsanordnung soll nicht während der normalen Verwendung infolge irgendeines Signalmusters, das dann an demjenigen Stift empfangen wurde, der zum Empfangen des Prüfmusters verwendet werden würde, in die Testmode gleiten. Die Signale, die zur Steuerung des Übergangs da waren, sollten auf diese Weise einfach und einheitlich von denjenigen Signalen unterscheidbar gemacht werden, die bei normalem Gebrauch dem betreffenden Stift angeboten werden würden.
Die PCT Patentanmeldung WO90/18910 beschreibt eine integrierte Schaltung mit einem zusätzlichen und reservierten externen Stift zum Empfangen eines Prüfmusters unter Ansteuerung des internen integrierten Schaltungstaktgebers. Es sind keine zusätzlichen reservierten Steuerstifte vorhanden. Ein zusätzlicher und reservierter Stift ist aber erforderlich zum Empfangen der Testdaten, die zu der Stiftzahl der integrierten Schaltung hinzukommt. Auch könnte die Verwendung dieses Stiftes während der funktionellen Mode dazu führen, dass die integrierte Schaltung unbeabsichtigt in die Testmode gleitet, wie oben beschrieben.
Es wurden auch mehrere ältere Vorschläge gefördert, u. a. die Verwendung von zwei Stiften um eine spezielle Testfolge in ein schaltungsinternes Schieberegister einzuführen, wobei dieses Schema es notwendig machen würde, dass es mehr Teststeuerstifte gibt. Eine Alternative zu der vorliegenden Erfindung ist, eine hohe Spannung anzulegen um die Schaltungsanordnung in die Testmode zu steuern. Obschon dies an sich eine zuverlässige Prozedur darstellen würde, würde aber die Notwendigkeit, mit einer derartigen höheren Spannung fertig zu werden, erfordern, dass zusätzliche Maßnahmen zur einwandfreien Isolierung und dergleichen getroffen werden. Im Allgemeinen wäre es aus Gründen geringer Kosten empfehlenswert, nur einen einzigen Stift zum Präsentieren eines Musters zu verwenden, der dazu dienen würde, einen bevorstehenden Start einer Testprozedur zu detektieren, und Signale auf oder nahe bei Standard-Spannungspegeln zu verwenden.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist nun u. a. eine Aufgabe der vorliegenden Erfindung einen bevorstehenden Übergang in eine Testprozedur zu signalisieren, indem nur ein einziger Teststift verwendet wird und indem demselben Signale mit oder nahezu mit Standardspannungen zugeführt werden.
Nach einem der Aspekte ist die vorliegende Erfindung gekennzeichnet entsprechend dem kennzeichnenden Teil des Anspruchs 1.
Die vorliegende Erfindung bezieht sich ebenfalls auf eine integrierte Schaltung, vorgesehen zum Implementieren des Verfahrens nach Anspruch 1. Weitere vorteilhafte Aspekte der vorliegenden Erfindung sind in den Unteransprüchen definiert.
KURZE BESCHREIBUNG DER ZEICHNUNG
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
1 einen Teil der Basisschaltung zur Verwirklichung der vorliegenden Erfindung,
2 ein Schieberegister mit einer Vergleichsschaltung zum Detektieren der Testsequenz,
3 Wellenformen innerhalb und hinter der Flip-Flop-Schaltung,
4 eine Gesamtübersicht der prüfbaren integrierten Schaltung,
5 simulierte Signale zu der oben genannten Flip-Flop-Schaltung gehörend.
DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
1 zeigt eine Ausführungsform einer Basisschaltung zur Verwirklichung der vorliegenden Erfindung. Das Eingangssignal sig_in wird dem Dateneingang der Flip- Flop-Schaltung 26 und parallel dazu dem Verzögerungselement 22 zugeführt. Das verzögerte Signal speist den Takteingang der Flip-Flop-Schaltung 26 und wird weiterhin als Signal clock_out an der Leitung 24 zur weiteren Verwendung verwendet, siehe unten. Die Flip-Flop-Schaltung 26 ermöglicht durch Taktung durch das Ausgangssignal des Verzögerungselementes 22, dass das Signal an dem Datenausgang Q als sig_out 28 verwendet wird. Der invertierte Ausgang QN wird in der Ausführungsform nicht verwendet.
Der Takt wird dadurch wiederhergestellt, dass das Signal verzögert wird. Für eine logische "1" soll das Signal eine "EIN"-Zeit haben, die länger ist als die Verzögerung. Für eine logische "0" soll das Signal eine "EIN"-Zeit haben, die kürzer ist als die Verzögerung. Die auf diese An und Weise durchgeführte Annäherung braucht nur einen einzigen Stift zum Befördern der Takt- sowie der Dateninformation zu einem On-Chip-Schieberegister, wodurch auf diese Weise das Problem reduziert wird, nur einen einzigen Stift zu finden um in die Testmode einzutreten, während es dennoch erlaubt ist, dass dieser einzige Teststift auch für andere Allgemeinzweck-Funktionen verwendet wird. Es sei bemerkt, dass der Übergang in die Testsituation nicht durch den Standardtaktgebereingang zu der Schaltungsanordnung getaktet werden kann, und zwar wegen mangelnder gegenseitiger Synchronisation zwischen den externen Testermöglichkeiten und der normalen Taktquelle der Schaltungsanordnung.
Um Takt- sowie Dateninformation zu befördern, werden derartige Probleme, die es in der Schaltungsanordnung gibt, nun in Vorteile umgesetzt. Es wird eine bestimmte Impuls-codierte Modulation angewandt zum Codieren von Daten und auch des Test-Taktsignals. Der Test-Taktgeber wird dadurch wiederhergestellt, dass das Eingangssignal verzögert wird zum Erzeugen einer verriegelnden Steuerung eines digitalen Speicherelementes 26. Deswegen hat das Eingangssignal nun eine Periode P und eine Zeitbreite W, wenn es bestätigt wird, wobei der Taktgeber des Speicherelementes eine Verzögerung D hat. Wenn nun D > W ist, wird das Ausgangssignal der Flip-Flop-Schaltung Null sein. Wenn D < W ist wird das Ausgangssignal der Flip-Flop-Schaltung Eins sein. Dies ist in 3 dargestellt. Die wiederhergestellten Daten werden bestimmte Übergangszeitpunkte zeigen. Da das Taktsignal und die Dateninformation nun innerhalb derselben Signalsequenz codiert worden sind, liegt die einzige Beschränkung in der Erzeugung des Testsignals in der erlaubten Beziehung zwischen der Verzögerung und der Impulsbreite.
Der zum Eingeben des Prüfmusters zu wählende Stift soll bei Rückstellung der Schaltungsanordnung entweder als Eingangsstift oder als I/O-Stift definiert werden. Weiterhin wird zum Reduzieren der Wahrscheinlichkeit der Eingabe des Prüfmusters während des normalen Gebrauchs Folgendes vorgeschlagen. Das gewählt Verzögerungsintervall soll derart sein, dass in jeder Applikation das Schalten des betreffenden Stiftes niemals einen kürzeren Impuls erzeugen soll als entsprechend dem Verzögerungsintervall. Nötigenfalls kann dies durch ein variables Verzögerungsintervall effektuiert werden, durch die Verwendung einer abstimmbaren phasenverriegelten Schleife PLL. Zum Erreichen einer ausreichend geringen Wahrscheinlichkeit einer falschen Erkennung kann die Schieberegistertiefe gesteigert werden und auch die Testschlüssel können mit Sorgfalt gewählt werden.
In Situationen, in denen 50% Arbeitszyklus notwendig ist zum einwandfreien Takten des Schieberegisters kann ein System verwirklicht werden, in dem die Daten wiederholt werden. Eine "logisch Null" würde dann durch eine Reihe von zwei "1"-Bits dargestellt werden. Dies wird es ermöglichen, dass die zu teilende Taktfolge halbiert wird zum Erhalten des einwendfreien Arbeitszyklus durch Einfügung des Teilers nach dem Verzögerungsitem 22. Die Teststeuersignale an sich können auf einfache An und Weise an jedem beliebigen Standard-Digitaltester erzeugt werden.
2 zeigt ein N-Bit Schieberegister 30 einer ausreichenden Tiefe, das zusammen mit einer Vergleichsstufe 32 verwendet wird zum Detektieren der Testsequenz. Das Schieberegister 30 empfängt das clock_out Signal an der Leitung 24 von der Anordnung nach 1. Weiterhin empfängt das Schieberegister 30 als Eingangssignal sig out an der Leitung 28 von der Flip-Flop-Schaltung 26 in 1. Das Schieberegister 30 präsentiert seinen Inhalt parallel der Vergleichsstufe oder dem Schlüsseldetektor 32; bei detektion der wirklichen Schlüsselkonfiguration wird an der Leitung 34 ein Testmodesteuersignal präsentiert.
3 zeigt Wellenformen innerhalb und hinter der Flip-Flop-Schaltung, wobei die Bitzellenbegrenzungen durch vertikale Strichlinien dargestellt sind. Solange das Signal an der Kurve 36 kleiner ist als 50%, ist die Kurve 40 der wiederhergestellten Daten niedrig. Nur dann, wenn das Eingangssignal länger ist als 50%, wird das verzögerte Signal 38 die Flip-Flop-Schaltung mit dem aktuellen hohen Signal belasten.
4 zeigt ein Gesamtbild einer prüfbaren integrierten Schaltungsanordnung 58 nach der vorliegenden Erfindung. Die mit einem Bezugszeichen 20 – 34 in 1, 2 versehenen Items haben hier die gleichen Bezugszeichen und werden nicht weiter beschrieben. Das Testmode-Signalisierungssignal an der Leitung 34 wird Prüfsteuerschaltung 42 aktivieren, was dann die gesamte Schaltungsfunktionalität, insbesondere die Items 44, 46, in die Testmode treiben wird. Die Testmode kann durch ein bistabiles Element innerhalb des Schaltungsblocks 42 beibehalten werden, das durch ein Testmodesignal an der Leitung 34 eingestellt wird, so dass die Testmode nicht vorzeitig beendet wird. Das Rückstellen dieses bistabilen Schaltungselementes kann verschiedenartig durchgeführt werden: durch einen menschlichen Operator, durch ein Testentzwingungsmuster, das an dem Eingang 20 empfangen wird, durch die Verfließung eines voreingestellten Zeitintervalls, oder durch irgendeinen anderen Mechanismus.
Das Item 44 ist ein Test/Ergebnis-Speicher, der bidirektionell mit der gesamten Funktionalität 46 der eigentlichen Schaltungsanordnung kommuniziert. Diese letztere kann Daten und Steuerungen mit der Außenwelt an den Leitungen 48 austauschen, die auf Kabel-Basis in den beiden Richtungen simplex, halb-duplex oder voll-duplex sein kann. Die Kommunikation zwischen nicht dargestellten externen Testmöglichkeiten und der Registermöglichkeit 44 läuft über die Leitung 54, die ein beliebiges Layout haben kann, das für die vorliegende Erfindung nicht relevant ist. Sollte es relevant sein, so kann während des Testes auch der Eingang 20 einen Beitrag zu der Größe der Testdatenstrecke liefern und wenn zutreffend, stellen sie alle notwendigen Eingangsmöglichkeiten für ein serielles Testmuster dar. Auch das Register 30 kann während der eigentlichen Testprozedur verwendet werden. Obschon durch die Kommunikation mit dem Teil 46 nicht ausdrücklich dargestellt, kann während testfreien Zeiten auch der Stift 20 zum Erzielen der Standard-Schaltungsfunktionalität erreicht werden, und zwar dadurch, dass dieser Teil einen Teil der gesamten Eingangsfunktionalität oder der Eingangs/Ausgangsfunktionalität bildet, durch Kommunikation von Daten und/oder Steuersignalen.
5 zeigt simulierte Signale, die zu der oben genannten Flip-Flop-Schaltung nach 1 gehören. Die obere Kurve stellt die Signale an dem Eingang der 1 dar. Die untere Kurve stellt die Ausgangssignale von dem Verzögerungselement 22 dar. Die mittlere Kurve stellt die Ausgangssignale von der Flip-Flop-Schaltung an der Leitung 28 dar.
Text in der Zeichnung
1

22 Verzögerung
Taktsignal
Taktsignal Aus
Daten

2

Taktsignal Aus
Wiederhergestellte Daten
Schieberegister (Tiefe N)
Vergleichsstufe (Schlüsseldetektor)
Testmode

3

Digital Ein
Verzögertes Signal
Wiederhergestellte Daten (Q Ausgang)

Claims

Verfahren zum Einführen eines elektronischen Testmusters in eine integrierte Schaltung, wobei dieses Verfahren die nachfolgenden Verfahrensschritte umfasst: – das Präsentieren eines Testmusters an einem Subsatz der externen Stifte (20) der Schaltungsanordnung zum Betreiben der Schaltungsanordnung in die Testmode, wobei der genannte Subsatz dazu vorgesehen ist, damit auch nicht-Test-bezogene Muster mit dem funktionellen Innern der Schaltungsanordnung kommunizieren, – das Präsentieren des elektronischen Testmusters an der Schaltungsanordnung und das Durchführen des Tests selber, wobei das genannte Verfahren durch die nachfolgenden Verfahrensschritte gekennzeichnet ist: – das Präsentieren des genannten Testmusters an einem einzelnen Schaltungsstift (20) in Form eines Aggregats einer Taktfolge und einer Übergangssignalisierungsdatenfolge, wie Daten zu einem schaltungsinternen Speicherelement (26); – das Takten des genannten Speicherelementes (26) durch eine verzögerte Version (38) des genannten Testmusters; – das darauf folgende Speichern aufeinander folgender Datenteile des genannten Musters in dem genannten Speicherelement (26) unter nachfolgender Steuerung von Taktteilen des genannten Musters, wie verzögert; – das Anpassen einer vorbestimmten Reihe der genannten Datenteile, wie diese gespeichert sind, gegenüber einem Standardmuster, und wenn eine Übereinstimmung gefunden wird, das Treiben der genannten Schaltungsanordnung in einen Testzustand, um darin eine Testprozedurdurchzuführen.
Integrierte Schaltung (58) mit ersten Empfangsmitteln (22; 26; 30; 32) zum Empfangen eines Testmusters an einem Subsatz der externen Stifte (20) des Schaltungsanordnung um die Schaltungsanordnung in eine Testmode zu treiben, wobei der genannte Subsatz (20) dazu vorgesehen ist, auch nicht-Test-bezogene Muster mit dem funktionellen Innern der Schaltungsanordnung zu kommunizieren, und mit zweiten Empfangsmitteln (44) zum Empfangen des elektronischen Testmusters für die Schaltungsanordnung zum Durchführen des Testes selber, wobei die genannte Schaltungsanordnung (58) dadurch gekennzeichnet ist, dass der genannte erste Subsatz ein einzelner Schaltungsstift (20) ist, vorgesehen zum Empfangen des genannten Testmusters in Form eines Aggregats einer Taktfolge und einer Übergangssignalisierungsdatenfolge, wie Daten für ein in der Schaltungsanordnung vorhandenes Speicherelement (26), mit Verzögerungsmitteln (22) zum Empfangen des genannten Testmusters zum Takten des genannten Speicherelementes durch eine verzögerte Version des genannten Testmusters; wobei das genannte Speicherelement (26) dadurch sequentiell aufeinander folgende Datenteile des genannten Musters speichert, und zwar unter aufeinander folgender Steuerung von Taktteilen des genannten Musters, wie verzögert; mit Anpassungsmitteln (32) zum Anpassen einer vorbestimmten Reihe der genannten Datenteile, wie diese gegenüber einem Standardmuster gespeichert sind, und um beim Auftreffen einer Übereinstimmung die genannte Schaltungsanordnung (58) in einen Testzustand zu bringen, um darin eine Testprozedur durchzuführen.
Schaltungsanordnung (58) nach Anspruch 2, wobei das genannte Speicherelement (26) eine Ein-Bit-Flip-Flop-Schaltung ist, der eine sekundäre Speichermöglichkeit (30) folgt.
Schaltungsanordnung (58) nach Anspruch 3, wobei die genannte sekundäre Speichermöglichkeit (30) ein Ein-Bit breites Schieberegister ist.
Schaltungsanordnung (58) nach Anspruch 2, wobei der genannte einzelne Schaltungsstift (20) dazu vorgesehen ist, nach dem Empfang des genannten Testmusters, andere Daten und/oder Steuersignale in Bezug auf die genannte Schaltungsanordnung (58) entweder einzugeben oder einzugeben/auszugeben.
Schaltungsanordnung (58) nach Anspruch 2, wobei das genannte Verzögerungselement (22) und Speicherelement (26) dazu vorgesehen sind, aus dem genannten Testmuster einen ersten Datenwert zu speichern, und zwar unter Ansteuerung einer Mus terbitzellenperiode, die einen ersten Signalpegel hat während eines Zeitintervalls, das länger ist als die halbe Bitzellenperiode von einem Signalübergang, der Speicherung aktiviert und dazu, aus dem genannten Testmuster einen zweiten Datenwert zu speichern, und zwar unter Ansteuerung einer Musterbitzellenperiode, die einen ersten Signalpegel hat während eines Zeitintervalls, das kürzer ist als die halbe Bitzellenperiode von einem Signalübergang, der Speicherung aktiviert.
Schaltungsanordnung (58) nach Anspruch 2, wobei die genannte Verzögerung einen derartigen Wert hat, dass in keiner Applikation das Hin- und Herschalten des betreffenden Stiftes einen kürzeren Impuls erzeugen wird als dem Verzögerungsintervall entspricht.
Schaltungsanordnung (58) nach Anspruch 7, wobei der Verzögerungswert einstellbar ist.
Schaltungsanordnung (58) nach Anspruch 4, wobei das genannte Testmuster aus aufeinander folgenden gepaarten logischen "Einsen" und "Nullen" aufgebaut ist, und wobei das genannte Schieberegister (30) dazu vorgesehen ist, ein Taktsignal von etwa 50% Testverhältnis zu empfangen, das durch eine Halbierung der genannten verzögerten Version gebildet worden ist.
Schaltungsanordnung (58) nach Anspruch 2, wobei der genannte einzelne Schaltungsstift (20) es ermöglicht, dass das genannte Testmuster eingeführt wird sowie weitere Signalisierungen während der genannten Testmode kommunizieren und wobei in dem genannten Testzustand die genannte Schaltungsanordnung (58) eine Halteschaltung (42) aufweist um wenigstens vorübergehend den genannten Testzustand beizubehalten.
Schaltungsanordnung (58) nach Anspruch 2, wobei der genannte einzelne Schaltungsstift (20) dazu vorgesehen ist, bei Rückstellung der Schaltungsanordnung entweder als Eingangsstift oder als I/O-Stift definiert zu werden.