DE69919206T2

DE69919206T2 - Integrierte treiberschaltung und optischer druckkopf

Info

Publication number: DE69919206T2
Application number: DE69919206T
Authority: DE
Inventors: M. Tottori-shi OMAE
Original assignee: Tokyo Sanyo Electric Co Ltd; Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd; Sanyo Consumer Electronics Co Ltd
Priority date: 1998-11-27
Filing date: 1999-11-22
Publication date: 2005-08-04
Anticipated expiration: 2019-11-23
Also published as: EP1134084A1; WO2000032398A1; HK1040963B; HK1040963A1; DE69919206D1; CN1328503A; EP1134084A4; EP1134084B1; CN1105025C; US6608642B1

Description

Erfindungsgebiet
Die vorliegende Erfindung betrifft einen optischen Druckkopf, der für die Verwendung als Lichtquelle bei der Elektrostatografie (elektrostatisches Kopieren) oder dergleichen geeignet ist, und eine Treiber-IC zur Verwendung in einem derartigen optischen Druckkopf.
Hintergrund der Erfindung
Wie in dem veröffentlichten japanischen Gebrauchsmuster H6-48887 offenbart, sind in einer Licht emittierenden Vorrichtung (Array), die in einem herkömmlichen optischen Druckkopf verwendet wird, für eine Anzahl von Licht emittierenden Teilen, die als Licht emittierende Dioden ausgebildet sind, an der Vorderseite der Vorrichtung separate Elektroden, jeweils eine für jeden Licht emittierenden Teil, und an der Rückseite der Vorrichtung eine gemeinsame Elektrode, die für alle Licht emittierenden Teile gemeinsam ist, vorgesehen. Dadurch wird es unmöglich, in der Vorrichtung ein zeitgeteiltes Treiben durchzuführen. Wo zeitgeteiltes Treiben unmöglich ist, ist es unvermeidlich, die gleiche Anzahl von separaten Elektroden wie die Anzahl der Licht emittierenden Teile vorzusehen. Daraus folgt, dass, wenn die Licht emittierenden Teile mit erhöhter Dichte ausgebildet sind, die separaten Elektroden mit entsprechend hoher Dichte ausgebildet werden müssen, und dadurch wird es schwierig, die Vorrichtung an eine Treiber-IC anzuschließen.
Um dieses Problem zu lösen, wird in der offengelegten japanischen Patentanmeldung Nr. H6-163980 eine Licht emittierende Vorrichtung vorgeschlagen, die das Zeitgeteilte Treiben innerhalb der Vorrichtung ermöglicht. Im Einzelnen sind eine Anzahl von Licht emittierenden Teilen, die an der Licht emittierenden Vorrichtung ausgebildet sind, zu m Gruppen gruppiert. Darüber hinaus sind m gemeinsame Elektroden so vorgesehen, dass jede gemeinsame Elektrode an die Licht emittierenden Teile angeschlossen ist, welche zu einer Gruppe gehören, und n separate Elektroden sind so angeordnet, dass jede separate Elektrode an n Licht emittierende Teile angeschlossen ist, die zu unterschiedlichen Gruppen gehören. Somit ist die Licht emittierende Vorrichtung insgesamt mit m × n Licht emittierenden Teilen versehen. In dieser Licht emittierenden Vorrichtung ist es möglich, unter den m gemeinsamen Elektroden auf einer Zeitteilungsbasis zu wählen, und dadurch wird es möglich, die Anzahl der separaten Elektroden auf 1/m der Anzahl der herkömmlich erforderlichen separaten Elektroden zu reduzieren. Dadurch wird es einfach, die Vorrichtung an eine Treiber-IC anzuschließen.
Eine derartige Licht emittierende Vorrichtung kann durch die Verwendung einer Treiber-IC, wie sie herkömmlich verwendet wird, auf Zeitteilungsbasis betrieben werden. In diesem Fall ist es jedoch notwendig, getrennt eine Ansteuerschaltung vorzusehen, um die gemeinsamen Elektroden der Licht emittierenden Vorrichtung auf Zeitteilungsbasis zu wählen. Aus diesem Grund sind Anstrengungen unternommen worden, um eine Treiber-IC zu entwickeln, die für einen allgemeinen Verwendungszweck gestaltet ist und die zusätzlich für Zeitteilungstreiben geeignet ist.
Bezogen auf die vorstehend angegebenen Überlegungen, hat die Anmelderin der vorliegenden Erfindung eine Treiber-IC mit den in dem Oberbegriff des Patentanspruches definierten Merkmalen in der offengelegten japanischen Patentanmeldung Nr. H10-226102 vorgeschlagen. Die in dieser Veröffentlichung vorgeschlagene Anordnung fordert jedoch einen zusätzlichen Vorgang der Änderung der Reihenfolge des Dateneingangs, um für das Zeitteilungstreiben geeignet zu sein, und erfordert somit eine kompliziertere Datenverarbeitung.
Darüber hinaus steigt bei den herkömmlichen Anordnungen, wenn die Anzahl der Gruppen steigt, die Anzahl der Steuersignalleitungen zum Wählen derselben entsprechend an. Dies erhöht unvermeidlich die Anzahl der Anschlüsse einer Treiber-IC.
Offenbarung der Erfindung
Eine Aufgabe der vorliegenden Erfindung ist es, eine Treiber-IC zu schaffen, die für das Treiben einer Licht emittierenden Vorrichtung, welche für das Zeitteilungstreiben bereit ist, geeignet ist.
Die Erfindung ist in dem unabhängigen Patentanspruch 1 angegeben.
Kurze Beschreibung der Figuren
1 ist ein Blockschaltbild der Treiber-IC gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
2 ist ein Blockschaltbild eines prinzipiellen Teils der ersten Ausführungsform.
3 ist ein Signalformdiagramm, das die Signalformen zeigt, welche an relevanten Punkten der ersten Ausführungsform beobachtet wurden.
4 ist ein Schaltbild eines prinzipiellen Teils gemäß 2.
5 ist ein Zeitablaufplan der ersten Ausführungsform.
6 ist eine Draufsicht auf einen prinzipiellen Teil eines Beispiels des optischen Druckkopfes der ersten bis fünften Ausführungsformen der vorliegenden Erfindung.
7 ist eine Draufsicht auf einen prinzipiellen Teil eines weiteren Beispiels des optischen Druckkopfes gemäß der ersten bis fünften Ausführungsformen.
8 ist eine Ansicht im Schnitt aus 7.
9 ist ein Blockschaltbild des optischen Druckkopfes gemäß der ersten bis fünften Ausführungsformen.
10 ist ein Blockschaltbild der Treiber-IC gemäß der zweiten bis fünften Ausführungsformen.
11 ist ein Blockschaltbild eines prinzipiellen Teils der Treiber-IC gemäß der zweiten Ausführungsform.
12 ist ein Signalformdiagramm, das die Signalformen zeigt, welche an relevanten Punkten in der zweiten Ausführungsform beobachtet wurden.
13 ist ein Schaltbild eines prinzipiellen Teils gemäß 11.
14 ist ein Zeitablaufplan der zweiten Ausführungsform.
15 ist ein Blockschaltbild eines prinzipiellen Teils der Treiber-IC gemäß der dritten Ausführungsform.
16 ist ein Signalformdiagramm, das die Signalformen zeigt, welche an relevanten Punkten bei der dritten Ausführungsform beobachtet wurden.
17 ist ein Schaltbild, das einen prinzipiellen Teil gemäß 15 zeigt.
18 ist ein Zeitablaufplan der dritten Ausführungsform.
19 ist ein Blockschaltbild eines prinzipiellen Teils der Treiber-IC gemäß der vierten Ausführungsform.
20 ist ein Signalformdiagramm, das die Signalformen zeigt, welche an relevanten Punkten bei der vierten Ausführungsform beobachtet wurden.
21 ist ein Blockschaltbild eines prinzipiellen Teils der vierten Ausführungsform.
22 ist ein Zeitablaufplan der vierten Ausführungsform.
23 ist ein Blockschaltbild eines prinzipiellen Teils der Treiber-IC gemäß der fünften Ausführungsform.
24 ist ein Blockschaltbild eines prinzipiellen Teils der fünften Ausführungsform.
25 ist ein Zeitablaufplan der fünften Ausführungsform.
26 ist ein Blockschaltbild eines prinzipiellen Teils der Treiber-IC gemäß einer sechsten Ausführungsform.
27 ist ein Blockschaltbild, das ein prinzipielles Teil der Treiber-IC gemäß der sechsten Ausführungsform zeigt.
Die vierten, fünften und sechsten Ausführungsformen sind keine Verkörperungen der vorliegenden Erfindung.
Beste Art der Ausführungsform der Erfindung
Im folgenden werden Ausführungsformen der vorliegenden Erfindung beschrieben.
Erste Ausführungsform
1 ist ein Blockschaltbild, das die Grundkonfiguration der Treiber-IC einer ersten Ausführungsform der Erfindung zeigt. 2 ist ein Blockschaltbild eines prinzipiellen Teils des in der 1 gezeigten Blockschaltbildes, im Einzelnen ein Teil, der auf einen Ausgangsanschluss DO1 von einer Anzahl von Ausgangsanschlüssen DO1 bis DO96 bezogen ist. Zunächst erfolgen Beschreibungen unter Bezugnahme auf diese Figuren.
Wie in der 1 gezeigt, ist die Treiber-IC 1 versehen mit: einer separaten Anschlusssektion DO, bestehend aus einer Anzahl von (n) Ausgangsanschlüssen DO1 bis DO96 zum Treiben einer Vorrichtung (das heißt für die später beschriebenen separaten Elektroden 28); einem ersten Treiberabschnitt 2, der an die einzelnen Ausgangsanschlüsse DO1 bis DO96 angeschlossen ist, um vorbestimmte Stromausgänge als Treibsignale zu den Ausgangsanschlüssen DO1 bis DO96 zu leiten; einer gemeinsamen Anschlusssektion CD, bestehend aus einer Anzahl von (n) Ausgangsanschlüssen CD1 bis CD4 für die Gruppenauswahl (das heißt für die später beschriebenen gemeinsamen Elektroden 27); und einem zweiten Treiberabschnitt 3, der an die einzelnen Ausgangsanschlüsse CD1 bis CD4 angeschlossen ist, um diese Ausgangsanschlüsse CD1 bis CD4 an eines der Netzversorgungspotentiale selektiv zu schalten, beispielsweise an das Massepotential VSS. Anzumerken ist, dass, obwohl die folgende Beschreibung den Fall ausführt, bei dem n = 96 und m = 4 sind, die vorliegende Erfindung nicht auf irgendeine spezielle Anzahl für n und m begrenzt ist.
Der erste Treiberabschnitt 2 ist versehen mit: einer Datensignalspeicherschaltung 4 zur temporären Speicherung von seriellen Eingangsdatensignalen, die dieser über einen Dateneingangsanschluss SI sequenziell zugeführt wurden; einer Treiberschaltung 5 zum Ausgeben von Treibersignalen an die einzelnen Ausgangsanschlüsse DO1 bis DO96 auf der Basis der Datensignale, die von der Datensignalspeicherschaltung 4 ausgegeben worden sind; einer Stromversorgungsschaltung 6, um die Treiberschaltung 5 mit einem konstanten Strom zu versorgen; und einer Zeitschaltsteuerschaltung 7 zum Zuführen von vorbestimmten Zeitschaltsignalen zu verschiedenen Punkten in den ersten und zweiten Treiberabschnitten 2 und 3.
Die Datensignalspeicherschaltung 4 ist versehen mit: einem Schieberegister 8 mit einer n × m-(384)-Bit-Bauart, die synchron mit einem Taktsignal CLK1 die Datensignale, welche über den Dateneingangsanschluss SI seriell eingegeben wurden, hereinnimmt und diese über einen Datenausgangsanschluss SO seriell ausgibt; und einer Halteschaltung 9 einer n × m-(384)-Bit-Bauart, die auf der Basis eines Ladesignals LOAD1 die Datensignale, welche durch das Schieberegister 8 hereingenommen wurden, parallel hereinnimmt. Die n × m-(384)-Datensignale, die parallel vom Schieberegister 8 ausgegeben wurden, werden auch einer Speicherschaltung 10 zugeführt, ohne dass sie durch die Halteschaltung 9 hindurchgeführt werden.
In den Fällen, bei denen beispielsweise jedes Datensignal aus einer Anzahl von Bits besteht, kann die Konfiguration des Schieberegisters 8, der Halteschaltung 9 und anderer relevanter Schaltungen entsprechend modifiziert sein. Beispielsweise kann das Schieberegister 8 als ein Speicher ausgebildet sein, dessen Zugriff durch die Verwendung von Adressen gesteuert wird.
Als ihre wesentlichen Komponenten ist die Treiberschaltung 5 versehen mit: einer ersten Wählschaltung 11A, die die n × m-(384)-Datensignale, welche von der Halteschaltung 9 ausgegeben werden, sequenziell in Stapeln von n Datensignalen wählt und ausgibt; und einer ersten Treiberschaltung 12A mit einer n-(96)-Bit-Bauart, die auf der Basis der Ausgänge der ersten Wählschaltung 11A die Konstantströme über die Ausgangsanschlüsse DO1 bis DO96 ausgibt. Falls erforderlich, ist ferner zusätzlich zu diesen wesentlichen Komponenten eine Treiberschaltung 5 vorgesehen, mit: einer Kompensationsdatenspeicherschaltung 10 zum Speichern von n × m-(384)-Sätzen von Kompensationsdaten, um mit der Ausgangskompensation zu kooperieren; einer zweiten Wähl schaltung 11B zur Kompensation von Daten, die in Stapeln von n Sätzen der Daten die n × m-(384)-Sätze der Kompensationsdaten, welche von der Kompensationsdatenspeicherschaltung 10 ausgegeben werden, sequenziell wählt und ausgibt; und einer zweiten Treiberschaltung 12B zur Kompensation, die als Treibsignale Ströme ausgibt, welche Werte haben, die auf der Basis der Ausgänge der Wählschaltung 11B für die Kompensationsdaten erhöht oder gesenkt werden.
In der Speicherschaltung 10 sind Lichtmengenkompensationsdaten gespeichert, die zuvor berechnet worden sind, um die Lichtmengen, die von den einzelnen Licht emittierenden Teilen 26 emittiert werden, gleichmäßig zu gestalten (siehe 6). Die Speicherschaltung 10 ist beispielsweise als eine Halteschaltung mit einer S × n × m-Bit-Bauart ausgebildet, so dass n × m-(384)-Sätze Kompensationsdaten jeweils aus S Bit (beispielsweise 3 Bit) bestehend in dieser gespeichert werden können. Das Einschreiben der Kompensationsdaten in die Kompensationsdatenspeicherschaltung 10 wird auf der Basis der Signale erzielt, die parallel in Stapeln von n × m-Signalen von Schieberegister 8 zugeführt werden.
Das Schreiben der Kompensationsdaten in die Kompensationsdatenspeicherschaltung 10 kann zuvor durchgeführt werden; im Einzelnen kann es erzielt werden, indem die Speicherschaltung 10 allein in einen Einschreibfreigabezustand gebracht wird, indem die Speichervorgänge dreimal wiederholt werden, so dass alle Bits jedes Satzes Kompensationsdaten durch das Schieberegister 8 darin gespeichert werden.
Wie in der 2 gezeigt, hat die Treiberschaltung 12 für einen Ausgangsanschluss DO1 einen Satz von vier Stromverstärkern 12a bis 12d, die unterschiedliche Stromausgänge ausgeben; das heißt die Treiberschaltung 12 hat insgesamt die gleiche Anzahl von Sätzen derartiger Stromverstärker, wie die Ausgangsanschlüsse, welche die separate Anschlusssektion DO bilden. Die vier Stromverstärker 12a bis 12d, die mit Strömen von der Stromversorgungsschaltung 6 gespeist werden, werden einzeln so gesteuert, dass ihr Gesamtausgangsstrom in einem Bereich von ungefähr 3 bis 5 mA um einen Basisstrom von 4 mA variiert werden kann.
Die Wählschaltung 11 ist eine Schaltung zum Wählen und Extrahieren der n × m-Sätze Daten und Kompensationsdaten, die in der Halteschaltung 9 und in der Kompensationsdatenspeicherschaltung 10 gespeichert sind, in Form von Stapeln von n Datensätzen, das heißt in einer Anzahl von (m) Schritten, um ein Zeitteilungstreiben zu erzielen. Die Wählschaltung 11 besteht aus einer Anzahl von logischen Gatterschaltungen, deren Zustände, das heißt offen oder geschlossen, durch eine Auftaststeuersignalerzeugungsschaltung 14 gesteuert werden, die in der Zeitabstimmsteuerungsschaltung 7 enthalten ist.
Wie in der 3 in einem Signalformdiagramm gezeigt ist, ist die Auftaststeuersignalerzeugungsschaltung 14 eine Schaltung zum Erzeugen von internen Auftastsignalen (STB1 bis STB4), die dazu verwendet werden, die Zeitspanne, welche durch ein externes Auftastsignal STB definiert ist, in eine Anzahl von Zeitspannen zu unterteilen. Wie in der 4 gezeigt, besteht die Auftaststeuersignalerzeugungsschaltung 14 beispielsweise aus zwei Flip-Flops FF1 und FF2 und einem Zähler, bestehend aus einer Anzahl von (vier) logischen Gatterschaltungen G1 bis G4, die miteinander kombiniert sind.
Im Einzelnen empfängt das JK-Flip-Flop FF1 an seinen Eingangsanschlüssen J und K eine Versorgungsspannung VDD1, die auf einem hohen Pegel (im Nachfolgenden als H-Pegel bezeichnet) ist, und empfängt an ihrem Takteingangsanschluss CL das externe Auftastsignal STB, nachdem es durch einen Inverter 35 invertiert worden ist. Das Flip-Flop FF1 gibt an seinem Ausgangsanschluss Q ein Signal QA aus und gibt an seinem Ausgangsanschluss Q ein Signal QA aus. Das JK-Flip-Flop FF2 empfängt an seinen Eingangsanschlüssen J und K das Signal QA und empfängt an seinem Takteingangsanschluss CL das Auftastsignal STB. Das Flip-Flop FF2 gibt an seinem Ausgangsanschluss Q ein Signal QB und an seinem Ausgangsanschluss Q ein Signal QB aus. Die logische Gatterschaltung G1 führt eine UND-Operation der Signale QA, QB und des Auftastsignal STB durch und gibt ein internes Auftastsignal STB1 aus. Die logische Gatterschaltung G2 führt eine UND-Operation der Signale QA, QB und des Auftastsig nals STB durch und gibt ein internes Auftastsignal STB2 aus. Die logische Gatterschaltung G3 führt eine UND-Operation der Signale QA, QB und des Auftastsignals STB durch und gibt ein internes Auftastsignal STB3 aus. Die logische Gatterschaltung G4 führt eine UND-Operation der Signale QA, QB und des Auftastsignals STB durch und gibt ein internes Auftastsignal STB4 aus. Die Flip-Flops FF1 und FF2 empfangen an ihren Rücksetz-Eingangsanschlüssen R ein Rücksetzsignal RESET.
Auf diese Art und Weise erzeugt die Auftaststeuersignalerzeugungsschaltung 14 vier interne Auftastsignale (STB1 bis STB4) auf der Basis eines einzigen externen Auftastsignals STB. Das heißt, es können Steuersignale (externe Auftastsignale) mittels einer geringeren Anzahl an Signalleitungen als interne Auftastsignale zugeführt werden. Dadurch wird es möglich, die Anzahl der Anschlüsse zu reduzieren, die für das Empfangen von Steuersignalen von außen erforderlich sind, und dadurch wird die IC kleiner und zusätzlich wird es möglich, die Anzahl der Drähte zu verringern, wie beispielsweise die drahtbondierten für den externen Anschluss.
Die Auftaststeuersignalerzeugungsschaltung 14 kann nicht nur durch die Verwendung des Rücksetzsignals RESET, sondern auch synchron mit dem Eingang der Datensignale, die der einen Leitung entsprechen, rückgesetzt werden. Dies wird beispielsweise erzielt, indem die Flip-Flops FF1 und FF2 unter Verwendung des vorstehend genannten Ladesignals LOAD1 zurückgesetzt werden.
Als Nächstes wird unter Bezugnahme auf die 2 der Datenstrom bezogen auf einen Ausgangsanschluss DO1, beschrieben. Wenn die internen Auftastsignale STB1 bis STB4 eines nach dem anderen auf den H-Pegel umschalten, werden vier UND-Gatterschaltungen, die in der ersten Wählschaltung 11A vorgesehen sind und die an diese internen Auftastsignale STB1 und STB4 und die Halteschaltung 9 angeschlossen sind, eine nach der anderen geöffnet. Als Ergebnis werden die Daten (384 Sätze von Ein/Aus-Daten, die einer ganzen IC 1 entsprechen), die in der Halteschaltung 9 gespeichert sind, selektiv durch die UND-Gatterschaltung ausgegeben, die zu jedem Moment geöffnet ist. In dem in der 2 gezeigten Beispiel werden die ersten bis vierten Datensätze inner halb der IC einer nach dem anderen verwendet, um die Treiberschaltung 12 zu treiben. Andererseits werden auf ähnliche Art und Weise, wenn die internen Auftastsignale STB1 bis STB4 nacheinander auf den H-Pegel umschalten, vier Sätze von drei UND-Gattern, die in der zweiten Wählschaltung 11B vorgesehen sind, eines nach dem anderen geöffnet. Als Ergebnis werden die Kompensationsdaten, bestehend aus Sätzen von Drei-Bit-Daten, die in der Kompensationsdatenspeicherschaltung 10 gespeichert sind, durch die UND-Gatterschaltungen, die zu jedem Moment geöffnet sind, selektiv ausgegeben. Die Ausgänge der Kompensationsdatenspeicherschaltung 10 werden der Treiberschaltung 12 zugeführt, wo sie zusammen mit den Daten, die von der Halteschaltung 9 durch die erste Wählschaltung 11A zugeführt werden, selektiv die drei Stromverstärker 12b bis 12d aktivieren.
Als Nächstes wird der zweite Treiberabschnitt 3 beschrieben. Der zweite Treiberabschnitt 3 ist eine Schaltung zum selektiven Schalten eines der Ausgangsanschlüsse CD1 bis CD4 an das Massepotential VSS und ist so konfiguriert, dass er zeitlich synchron abgestimmt mit den internen Auftastsignalen STB1 bis STB4 das Schalten durchführt. Der zweite Treiberabschnitt 3 kann jedoch so konfiguriert sein, dass er das Schalten unter Verwendung von anderen Signalen synchron zu der Zeitabstimmung der Wahl, die von der Wählschaltung 11 durchgeführt wird, durchführt.
6 ist eine Draufsicht auf einen Hauptteil eines Beispiels eines optischen Druckkopfes 20. Hierbei wird als Treiber-IC 1 die Treiber-IC gemäß einer der ersten bis fünften Ausführungsformen der Erfindung verwendet. Bei diesem optischen Druckkopf 20 sind eine Anzahl von beispielsweise neunzehn Licht emittierenden Vorrichtungen 20 in einer Zeile an einer isolierenden Leiterplatte 21 angeordnet, und an einer Seite dieser Licht emittierenden Vorrichtungen in der Nähe derselben sind Treiber-ICs 1 in einer Zeile so angeordnet, dass sie einer der Licht emittierenden Vorrichtungen 22 entsprechen. Bei diesem Beispiel sind die Treiber-ICs 1 an einer Seite der Licht emittierenden Vorrichtungen 22 angeordnet; in Fällen, bei denen die Treiber-ICs 1 jedoch auf beiden Seiten der Licht emittierenden Vorrichtungen 22 angeordnet sind, sind sie so angeordnet, dass zwei der Treiber-ICs einer der Licht emittierenden Vorrichtungen entsprechen. Zwi schen den Licht emittierenden Vorrichtungen 22 und den Treiber-ICs 1 ist eine Verdrahtung 23 ausgelegt, um diese miteinander zu verbinden. Diese Verdrahtung 23 kann durch eine direkte Verbindung unter Verwendung von Metall oder anderen Verdrahtungsbondierdrähten realisiert sein oder durch eine indirekte Verbindung unter Verwendung von Verdrahtungsbondierdrähten mittels des Relaismusters oder sogar durch Bondieren einer hochdichten flexiblen Verdrahtung mit anisotrop leitfähigem Klebstoff realisiert sein.
Auf der Leiterplatte 21 sind eine Anzahl von Leiterbahnen 24 für die Signalübertragung und für die Stromversorgung entlang der Richtung ausgebildet, in welcher die Licht emittierenden Vorrichtungen 22 angeordnet sind. Zwischen den Treiber-ICs 1 und den Leiterbahnen 24 ist ähnlich der Verdrahtung 23 eine Verdrahtung 25 angelegt.
Die Licht emittierende Vorrichtung 22 hat eine Anzahl von (m × n = 384) Licht emittierenden Teilen 26, die an der Oberfläche derselben entlang der längeren Seiten derselben angeordnet sind. Um ein Zeitgeteiltes Treiben zu ermöglichen, sind diese Licht emittierenden Teile 26 unabhängig voneinander ausgebildet und zu einer Anzahl von (m) Gruppen gruppiert, so dass sie Gruppe für Gruppe auf einer Zeitteilungsbasis getrieben werden können. Bei dem erörterten Beispiel sind die Licht emittierenden Teile 26 gemäß dem Rest, der verbleibt, wenn die Zahl, welche die Reihenfolge der Anordnung repräsentiert, durch vier geteilt ist, wie beispielsweise die ersten, fünften, neunten, ... Licht emittierenden Teile gruppiert, die zu der ersten Gruppe gehören, die zweiten, sechsten, zehnten, ... Licht emittierende Teile gehören zu der zweiten Gruppe, die dritten, siebten, elften, ... Licht emittierenden Teile gehören zu der dritten Gruppe und die vierten, achten, zwölften, ... Licht emittierenden Teile gehören zu der vierten Gruppe.
Darüber hinaus sind in der Licht emittierenden Vorrichtung 22 eine gemeinsame Elektrode 27-1 gemeinsam für die Licht emittierenden Teile 26, die zu der ersten Gruppe gehören, eine gemeinsame Elektrode 27-2, gemeinsam für die Licht emittierenden Teile 26, die zur zweiten Gruppe gehören, eine gemeinsame Elektrode 27-3, gemeinsam für die Licht emittierenden Teile 26, die zu der dritten Gruppe gehören, eine gemeinsame Elektrode 27-4, gemeinsam für die Licht emittierenden Teile 26, die zu der vierten Gruppe gehören, und n (96) separate Elektroden 28 vorgesehen, die jeweils mit vier benachbarten einen Licht emittierenden Teilen 26 verbunden sind. Die separaten Elektroden 28 sind einzeln mit den Ausgangsanschlüssen DO1 bis DO96 der Treiber-IC 1 verbunden und die gemeinsamen Elektroden 27 sind einzeln mit deren Ausgangsanschlüssen CD1, CD2, CD3 und CD4 verbunden. Somit kann durch Wählen einer der gemeinsamen Elektroden 27 zu einem Zeitpunkt und Speisen der separaten Elektroden DO auf eine geeignete Art und Weise es möglich sein, ein Viertel nach dem nächsten der Licht emittierenden Teile 26 auf einer Zeitteilungsbasis dazu zu bringen, Licht zu emittieren.
Da L (19) Licht emittierende Vorrichtungen 22 insgesamt vorgesehen sind, ist die Anzahl der Licht emittierenden Teile 26 über den Kopf 20 verteilt L × m × n = 19 × 4 × 96 = 7296.
7 ist eine Draufsicht auf einen Hauptteil eines weiteren Beispiels des optischen Druckkopfes 20. Hier wird ebenfalls, wie bei dem in der 6 gezeigten optischen Druckkopf, eine Treiber-IC gemäß der ersten bis fünften Ausführungsformen der Erfindung als Treiber-IC 1 verwendet. 8 ist eine Ansicht im Schnitt durch einen Hauptteil dieses optischen Druckkopfes 20. Wie in dieser Figur gezeigt, hat der optische Druckkopf 20 Licht emittierende Vorrichtungen 22, die jeweils eine Anzahl von Licht emittierenden Teilen 26 haben, und Treiber-ICs 1 zum Treiben dieser Licht emittierenden Vorrichtungen 22, die auf der Oberseite einer Leiterplatte 21 montiert sind.
Die Licht emittierende Vorrichtung 22 wird durch selektives Diffundieren von P- und N-Fremdatomen in einem Halbleitersubstrat gebildet, um eine Anzahl von PN-Übergängen zu bilden, die als Licht emittierende Teile 26 in einer Zeile funktionieren. Die gemeinsamen Elektroden CD1 bis CD4 und die separaten Elektroden 28 sind an der Oberfläche der Licht emittierenden Vorrichtung 22 entlang deren einander gegenüber liegenden Seiten angeordnet, so dass die Licht emittierenden Teile 26 dazwischen lie gen. Die Licht emittierende Vorrichtung 22 ist an der Oberseite der Treiber-IC 1 mit einem elektrisch isolierenden Klebstoff 31, wie beispielsweise Epoxidharz, befestigt.
Die Treiber-IC 1 hat eine rechteckige Form mit ungefähr der gleichen Länge und ausreichend größerer Breite als die Licht emittierende Vorrichtung 22 und hat den zweiten Treiberabschnitt 3 (siehe 1 und 10) zum selektiven Treiben der gemeinsamen Elektroden 27-1, 27-2, 27-3 und 27-4 und den ersten Treiberabschnitt 2 (siehe 1 und 10 zum selektiven Treiber der separaten Elektroden 28 eingebaut. Im Zentrum der Oberseite der Treiber-IC 1 ist ein Bereich zum Platzieren der Licht emittierenden Vorrichtung 22 befestigt. An beiden Seiten dieses Bereiches sind eine erste und eine zweite Reihe von Anschlüssen, die mit der Licht emittierenden Vorrichtung 22 drahtbondiert sind, angeordnet, und an beiden Seiten dieser Reihen von Anschlüssen sind eine dritte und eine vierte Reihe von Anschlüssen angeordnet, die mit der Leiterplatte 21 drahtbondiert sind. Die erste Reihe der Anschlüsse besteht aus einer Anzahl von Anschlüssen DO entsprechend den separaten Elektroden 28, der Licht emittierenden Vorrichtung 22, und die zweite Reihe von Anschlüssen besteht aus den Anschlüssen CD1, CD2, CD3 und CD4 entsprechend den gemeinsamen Elektroden 27-1, 27-2, 27-3 und 27-4 der Licht emittierenden Vorrichtung 22. Die dritte Reihe der Anschlüsse besteht aus den Anschlüssen VDD und VSS für die Energieversorgung, und die vierte Reihe der Anschlüsse besteht aus den Anschlüssen CLK1, STB und anderen Anschlüssen für Anzeigedaten- und Zeitabstimmsignalübertragung.
Die Treiber-IC 1 ist an der Oberseite der Leiterplatte 21 mittels eines elektrisch isolierenden Klebstoffes 32, wie beispielsweise Epoxidharz, befestigt. Die Leiterplatte 21 ist als eine gedruckte Leiterplatte oder dergleichen ausgebildet, die Leiterbahnen auf einer Glasepoxidplatte ausgebildet hat. In der Mitte der oberen Oberfläche der Leiterplatte 21 ist ein Bereich zum Platzieren der Treiber-IC 1 befestigt, und an den beiden Seiten desselben sind Verdrahtungsleiterbahnen für die Signalübertragung und Verdrahtungsleiterbahnen für die Stromversorgung entlang der längeren Seiten der Leiterplatte 21 ausgebildet.
Als Nächstes wird der Herstellungsvorgang des in den 7 und 8 gezeigten optischen Druckkopfes 20 beschrieben. Als Erstes werden Licht emittierende Vorrichtungen 22 an den oberen Oberflächen der Treiber-ICs 1 mittels isolierendem Klebstoff 31 befestigt, und dann wird zwischen diesen unter Verwendung der Drähte W1 und W2 eine Verdrahtung gelegt, um eine Anzahl von Einheiten zu bilden, die jeweils aus einer auf eine Licht emittierenden Vorrichtung 22 montierten Treiber-IC 1 bestehen. Bevor diese Einheiten an der Leiterplatte 21 befestigt werden, werden sie bezüglich ihrer Charakteristika getestet, um entweder zu akzeptierende, exakt arbeitende Einheiten zu haben, oder ansonsten aussortiert zu werden. An der oberen Oberfläche der Leiterplatte 21 werden nur akzeptierte Einheiten angeordnet und an dieser mittels elektrisch isolierenden Klebstoff 32 befestigt, und dann wird zwischen der Leiterplatte 21 und den Treiber-ICs 1 unter Verwendung der Drähte W3 und W4 mittels Drahtbondierung eine Verdrahtung gelegt.
Auf diese Art und Weise ist es möglich, einen optischen Druckkopf herzustellen, der in einer Reihe entlang der längeren Seiten der Leiterplatte 21 eine Anzahl von Treiber-ICs 1 angeordnet hat und der in einer Reihe oberhalb dieser Treiber-ICs 1 eine Anzahl von Licht emittierenden Vorrichtungen 22 angeordnet hat. Indem die Treiber-ICs 1 so betrieben werden, dass sie zu einem Zeitpunkt eine der gemeinsamen Elektroden CD1 bis CD4 der Licht emittierenden Vorrichtungen 22 auf einem niedrigen Pegel (im Nachfolgenden als L-Pegel bezeichnet) halten und an die separaten Elektroden 28 in geeigneter Art und Weise eine vorbestimmte Spannung anlegen, ist es möglich, die Licht emittierenden Teile 26 selektiv einzuschalten.
Bei dieser Konfiguration wird die Drahtbondierung, die dazu durchgeführt wird, die Treiber-ICs 1 und die Leiterplatte 21 miteinander zu verbinden, auf den beiden Seiten der Treiber-ICs 1 durchgeführt. Dies trägt dazu bei, verglichen mit denjenigen Fällen, bei denen die Drahtbondierung nur an einer Seite durchgeführt wird, die Längen der Drähte W zu verkürzen und dadurch das Risiko eines Kurzschlusses zu verhindern und zusätzlich die Drahtbondierdichte zu verringern und dadurch die Drahtbondiereffizienz zu verbessern. Dies trägt wiederum dazu bei, die Flexibilität beim Design der Anord nung der Anschlüsse und der Verdrahtungsmuster auf den Treiber-ICs 1 und der Leiterplatte 21 zu erhöhen.
Nebenbei bemerkt, ist durch die Suche nach steigender hoher Auflösung des optischen Druckkopfes 20 die Größe der Licht emittierenden Teile 26 dementsprechend kleiner geworden. Dies hat vermehrt dazu geführt, dass ein Lichtemissionsausfall in den Licht emittierenden Teilen 26, resultierend aus Kristallisationsunregelmäßigkeiten in den Halbleitersubstraten, insbesondere die Absenkung der Lichtemissionshelligkeit nach einer bestimmten Erregungszeitdauer auftrat. Indem Einheiten ausgebildet werden, die jeweils aus einer Licht emittierenden Vorrichtung 22, die auf einer Treiber-IC 1 montiert ist, bestehen und diese Einheiten dann, wie vorstehend beschrieben, zuvor Erregungstests unterzogen werden, ist es möglich, einen derartigen Lichtemissionsausfall im Voraus zu detektieren und dadurch das Auftreten von Ausfall im optischen Druckkopf 20 stark zu reduzieren. Dadurch ist der optische Druckkopf 20 für höhere Auflösung bereit. Es ist klar zu ersehen, dass der optische Druckkopf 20, der die vorliegende Erfindung verkörpert, jedoch auch auf irgendeine andere Art und Weise als die vorstehend spezifisch beschriebene hergestellt werden kann; beispielsweise kann er hergestellt werden, indem zunächst eine Anzahl von Treiber-ICs 1 sequenziell auf einer Leiterplatte 5 angeordnet und befestigt werden, dann eine Anzahl von Licht emittierenden Vorrichtungen 22 sequenziell auf den oberen Oberflächen der Treiber-ICs 1 angeordnet und fixiert werden und dann zwischen den Licht emittierenden Vorrichtungen 22, den Treiber-ICs 1 und der Leiterplatte 21 eine Drahtbondierung durchgeführt wird.
Darüber hinaus sind an den oberen Oberflächen der Licht emittierenden Vorrichtungen 22 Kathoden- und Anodenelektroden ausgebildet, und die Drahtbondierung zwischen den Treiber-ICs 1 und den Licht emittierenden Vorrichtungen 22 wird an den Oberflächen der Licht emittierenden Vorrichtungen 22 durchgeführt. Dies trägt dazu bei, verglichen mit denjenigen Fällen, bei denen die Licht emittierenden Vorrichtungen auf einer einzelnen plattenförmigen gemeinsamen Elektrode angeordnet sind, wie dies herkömmlicherweise praktiziert wird, die Montageeffizienz zu verbessern.
Darüber hinaus ist es möglich, die Anordnung der Anschlüsse an den Treiber-ICs 1 und die Anordnung der Verdrahtung auf der Leiterplatte 21 relativ frei zu setzen. Beispielsweise ist es möglich, den Abstand zwischen den Stromversorgungsanschlüssen VDD der Treiber-ICs 1 und den Ausgangsanschlüssen DO der Licht emittierenden Vorrichtungen 22 zu minimieren, um somit auch den Energieverlust zwischen diesen Anschlüssen zu minimieren.
Darüber hinaus haben die Licht emittierenden Vorrichtungen 22, die auf den Treiber-ICs 1 montiert sind, annähernd den gleichen Wärmeausdehnungskoeffizient wie die Treiber-ICs 1. Dies trägt stark dazu bei, verglichen mit denjenigen Fällen, bei denen Licht emittierende Vorrichtungen 22, die einen Wärmeausdehnungskoeffizienten haben, der sich stark von demjenigen der Treiber-ICs 1 unterscheidet, auf den Treiber-ICs 1 montiert sind, die Spannung (Druckspannung), mit der die Licht emittierenden Vorrichtungen 22 beaufschlagt werden, zu reduzieren.
9 ist ein Blockschaltbild des optischen Druckkopfes 20. Der optische Druckkopf 20 hat 19 Licht emittierende Vorrichtungen 22, die in einer Zeile angeordnet sind. Die Bezugsziffern, die mit einem # beginnen, sind die seriellen Bezugsziffern der Licht emittierenden Teile 26, die über den optischen Druckkopf 20 verteilt sind. Die separaten Elektroden 28 sind jeweils an alle Licht emittierenden Teile 26 (an deren Anoden) angeschlossen, die zu einer Gruppe von vier Licht emittierenden Teilen gehören, und die Kathoden der Licht emittierenden Teile 26, die zu jeder Gruppe gehören, sind individuell an die gemeinsamen Elektroden 27-1, 27-2, 27-3 und 27-4 angeschlossen. Die separaten Elektroden 28 sind an die separaten Anschlüsse DO1 bis DO96 der Treiber-ICs 1 angeschlossen. Die gemeinsamen Elektroden 27-1, 27-2, 27-3 und 27-4 sind jeweils an die Ausgangsanschlüsse CD1, CD2, CD3 bzw. CD4 angeschlossen. Der Dateneingangsanschluss SI der ersten Treiber-IC 1 ist an dem Datenausgangsanschluss SO der zweiten Treiber-IC 1 angeschlossen. Ähnlich sind die Dateneingangsanschlüsse SI der zweiten bis achtzehnten Treiber-ICs 1 jeweils an die Datenausgangsanschlüsse SO der Treiber-ICs 1 mit der um 1 größeren Nummer angeschlossen. An den Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 werden Datensignale von außen angelegt. Jede Treiber-IC 1 empfängt die Versorgungsspannung VDD 1, das externe Auftastsignal STB, das Ladesignal LOAD1 und andere Signale.
Als Nächstes wird die Funktionsweise des vorstehenden optischen Druckkopfes 20 einschließlich der Funktionsweise der Treiber-IC 1 gemäß der ersten Ausführungsform unter Bezugnahme auf die 1 und 2 und zusätzlich 9 beschrieben, die ein Beispiel der Schaltungskonfiguration des optischen Druckkopfes zeigt, und unter Bezugnahme auf die 5, die einen Zeitablaufplan zeigt. In den folgenden Beschreibungen wird davon ausgegangen, dass die in der Speicherschaltung 10 zu speichernden Kompensationsdaten bereits in dieser gespeichert worden sind.
Als Erstes wird das Rücksetzsignal RESET zugeführt, um die relevanten Schaltungsblöcke zu initialisieren. Als Nächstes wird ein Setzsignal SET vom L-Pegel auf den H-Pegel umgeschaltet. Dadurch wird die Speicherschaltung 10 in einen Schreibsperrzustand gebracht.
Datensignale (7.296 Signale) werden dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 sequenziell zugeführt und werden sequenziell durch die Schieberegister 8 der einzelnen Treiber-ICs 1 synchron mit dem Taktsignal CLK1 hereingenommen.
Als Nächstes wird das Ladesignal LOAD1 für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Dies bewirkt, dass n × m Datensignale, die in den Schieberegistern 8 der einzelnen Treiber-ICs 1 gehalten werden, eingegeben werden. Hierbei werden an der Hinterflanke des Ladesignals LOAD1 die Halteschaltungen 9 gewählt (gehalten), so dass die n × m Datensignale, die von den Schieberegistern 8 hereingenommen wurden, den Halteschaltungen 9 zugeführt werden und in diesen gespeichert werden.
Unmittelbar nachdem das Ladesignal LOAD1 vom H-Pegel auf den L-Pegel umschaltet, schaltet das externe Auftastsignal STB, das die Zeitabstimmung der Lichtemission anzeigt, vom H-Pegel auf den L-Pegel, um den L-Pegel für eine vorbestimmte Zeitspanne beizubehalten und gleichzeitig schaltet nur das interne Auftastsignal STB1, das von der Auftaststeuersignalerzeugungsschaltung 14 ausgegeben worden ist, vom L-Pegel auf den H-Pegel. Wenn das externe Auftastsignal STB das nächste Mal vom H-Pegel auf den L-Pegel umschaltet, schaltet nur das interne Auftastsignal STB2 auf den H-Pegel. Ähnlich schaltet danach einzeln nur STB3 und dann nur STB4 auf den H-Pegel.
Wenn die internen Auftastsignale STB1 bis STB4 auf diese Art und Weise geschaltet worden sind, werden die Positionen der Datensignale, die die Wählschaltung 11 aus den Signalen auswählt, die in der Halteschaltung 9 gespeichert sind, und die Speicherschaltung 10 sequenziell für den Ausgang geschaltet. Das interne Auftastsignal STB1 wählt die ersten, fünften, ... und 7.293-sten Datensätze. Das interne Auftastsignal STB2 wählt die zweiten, sechsten, ... und 7.294-sten Datensätze. Das interne Auftastsignal STB3 wählt die dritten, siebten, ... und 7.295-sten Datensätze. Das interne Auftastsignal STB4 wählt die vierten, achten, ... und 7.296-sten Datensätze.
Diese Datensätze (mit Kompensationsdaten, bestehend aus Sätzen von Drei-Bit-Daten, die diesen, falls erforderlich, hinzugefügt sind), werden der Treiberschaltung 12 zugeführt. Auf der Basis der Datensignale und der diesen hinzugefügten Kompensationsdaten aktiviert die Treiberschaltung 12 selektiv die vier Stromverstärker 12a bis 12d, so dass deren Ausgangsströme über die Ausgangsanschlüsse DO den individuellen separaten Elektroden 28 (die Elektroden 28 sind in der 9 gezeigt) der Licht emittierenden Vorrichtungen 22 zugeführt werden.
Nun ist es möglich, die separaten Elektroden 28 aller Licht emittierenden Vorrichtungen 22 entsprechend mit den Datensignalen oder Kompensationsdatenströmen zuzuführen. Bei diesem Beispiel emittiert jedoch selektiv nur jeder vierte Licht emittierende Teil 26 Licht, da nur ein Viertel der Licht emittierenden Teile 26 über die gemeinsamen Elektroden 27 an Masse gelegt sind.
Die Zeitspanne, während welcher die so gewählten Licht emittierenden Teile 26 Licht emittieren, ist gleich der vorbestimmten Zeitspanne, während welcher das externe Auftastsignal STB auf dem L-Pegel bleibt. Somit ist es durch die Steuerung der Zeitspanne, während welcher das externe Auftastsignal STB auf dem L-Pegel gehalten wird, möglich, die Zeitspanne, während welcher die Licht emittierenden Teile 26 Licht emittieren, leicht zu steuern.
Indem ein Viertel nach dem anderen der Licht emittierenden Teile entsprechend einer Zeile durch das Zeitteilungstreiben, wie vorstehend beschrieben, Licht emittieren und indem dies wiederholt durchgeführt wird, ist es möglich, die Belichtung eines Ganzbildes zu erzielen.
Bei der vorstehend beschriebenen Konfiguration enthalten die Treiber-ICs 1 zum Treiben der Licht emittierenden Vorrichtungen 22, die für das Zeitteilungstreiben innerhalb jeder Vorrichtung bereit sind, die zweiten Treiberabschnitte 3, die synchron mit der Zeitabstimmung des Treibens Gruppe für Gruppe arbeiten, und diese Treiber-ICs 1 erzielen das Zeitteilungstreiben der entsprechenden Licht emittierenden Vorrichtungen 22. Dadurch wird es möglich, die Last zu verteilen. Somit kann die maximale Last, mit der die zweiten Treiberabschnitte 3 beaufschlagt werden, basierend auf der Anzahl der Licht emittierenden Teile 26, die zu der Gruppe der entsprechenden Licht emittierenden Vorrichtungen 22 gehören, bestimmt werden. Als Ergebnis ist es, verglichen mit denjenigen Fällen, bei denen das Zeitteilungstreiben mit ICs erzielt wird, die dem Zeitteilungstreiben zugewiesen sind, wie dies bei den herkömmlichen dynamischen Treibverfahren der Fall ist, möglich, die Last, mit der die Schaltungen für das Zeitteilungstreiben beaufschlagt werden, stark zu reduzieren. Darüber hinaus können die zweiten Treiberabschnitte 3 der Treiber-ICs 1 als Kleinschaltung gebaut werden, die kleine Ströme steuert, und somit ist es möglich, die Treiber-ICs 1 in einer Form ähnlich derjenigen der herkömmlichen ICs für statisches Treiben zu bauen und dadurch die Größe der Gesamtschaltungskonfiguration zu verkleinern.
Darüber hinaus ermöglicht diese Konfiguration ungeachtet dessen, dass sie ein Zeitteilungstreiben ermöglicht, das sequenzielle Eingeben von Daten, wie dies bei statischen Verfahren der Fall ist. Dadurch wird die Notwendigkeit beseitigt, für solche Schaltungen die Daten neu anzuordnen, wie dies bei dem herkömmlichen dynamischen Treiben der Fall ist. Darüber hinaus werden, selbst wenn die Anzahl der Teilungen, die bei dem Zeitteilungstreiben verwendet werden erhöht wird, die Zeitabstimmsignale zum Zeitteilungstreiben (interne Auftastsignale) mittels einer Anzahl von Signalleitungen für Steuersignale zugeführt, die kleiner als die Anzahl der Teilungen ist. Dadurch wird es möglich, die Anzahl der Anschlüsse der ICs und die Anzahl der Montageschritte derselben zu verringern.
Darüber hinaus können die Treiber-ICs 1 alle Kompensationsdaten speichern und bestimmte Sätze derselben zum Ausgeben wählen. Dadurch wird es einfach, beim Durchführen des Zeitteilungstreibens die Kompensationsdaten zu verwenden, um die Ausgänge auf der Basis der gespeicherten Kompensationsdaten zu korrigieren.
Die Licht emittierenden Vorrichtungen 22 können in irgendeiner anderen Art und Weise als in einer Zeile angeordnet sein; beispielsweise können sie als Zick-Zack-Linie oder in zwei oder mehr Zeilen angeordnet sein. Die Treiber-ICs 1 müssen nicht notwendigerweise an einer Seite der Licht emittierenden Vorrichtung 22 angeordnet sein, sondern können auch an beiden Seiten der Licht emittierenden Vorrichtungen 22 angeordnet sein.
Die vorliegende Erfindung ist für optische Druckköpfe geeignet, bei denen, wie vorstehend beschrieben, eine Licht emittierende Vorrichtung und eine oder mehrere ICs zum Treiben derselben eine Baueinheit bilden und eine Anzahl von derartigen Einheiten in der gleichen Richtung angeordnet sind, in welcher die Licht emittierenden Teile angeordnet sind. Die vorliegende Erfindung ist jedoch auch bei optischen Druckköpfen und ähnlichen Druckvorrichtungen anwendbar, die solche Baueinheiten als ihre Basisbaublöcke verwenden.
Darüber hinaus ist die vorliegende Erfindung auch in solchen Fällen anwendbar, bei denen eine Treiber-IC und eine Anzahl von Licht emittierenden Vorrichtungen, die durch diese angetrieben werden, eine Baueinheit bilden, und es sind eine derartige Baueinheit oder eine Anzahl derartiger Baueinheiten vorgesehen.
Bei dieser Ausführungsform ist die Anzahl (n) der Treiberschaltungen 12 der IC 1 kleiner als die Anzahl (4 × n) der Licht emittierenden Teile 26 der Licht emittierenden Vorrichtung 22, die durch die IC 1 getrieben wird. Da die Treiberschaltung 12 50% oder mehr der Fläche der Treiber-IC 1 besetzt, ist es möglich, die Fläche der Treiber-IC 1 zu verringern, indem die IC 1 mit weniger Treiberschaltungen 12 als Licht emittierenden Teilen 26 gebaut wird.
Zweite Ausführungsform
Als Nächstes wird eine zweite Ausführungsform der Erfindung beschrieben. 10 ist ein Blockschaltbild, das die Grundkonfiguration der Treiber-IC gemäß einer zweiten bis fünften Ausführungsform zeigt. Die in der 10 gezeigte Konfiguration unterscheidet sich von der in der 1 gezeigten nur dadurch, dass die Zeitabstimmsteuerungsschaltung 7 die erste Wählschaltung 11A, die zweite Wählschaltung 11B und den zweiten Treiberabschnitt 3 mit den Teilungszeitabstimmsignalen DIV1 bis DIV4 (später beschrieben) speist; daher sind in der 10 diejenigen Schaltungsblöcke, die auch in der 1 zu finden sind, mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht wiederholt. Die 11 ist ein Blockschaltbild eines Hauptteils der Treiber-IC 1 gemäß der zweiten Ausführungsform, insbesondere ein Teil, der aus dem Blockschaltbild der 10 herausgezogen ist, der sich auf einen Ausgangsanschluss DO1 der Anzahl von Ausgangsanschlüssen DO1 bis DO96 bezieht. Eine Wählsteuersignalerzeugungsschaltung 30, die in der Zeitabstimmsteuerungsschaltung 7 enthalten ist, steuert das Öffnen/Schließen der Gatter der Wählschaltung 11 und leitet die Teilungszeitabstimmsignale DIV1 bis DIV4 zu dem zweiten Treiberabschnitt 3. Auf der Basis eines Ladesignals LOADt, das von der Wählsteuersignalerzeugungsschaltung 30 zur Halteschaltung 9 geleitet wird, nimmt diese parallel die Datensignale herein, die durch das Schieberegister 8 hereingenommen wurden. Bezüglich anderer Aspekte ist die in der 11 gezeigte Konfiguration die gleiche wie die in der 2 gezeigt; daher sind in der 11 diejenigen Schaltungsblöcke, die auch in der 2 zu finden sind, mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibungen werden nicht wiederholt.
Wie in einem Signalformdiagramm in der 12 gezeigt, ist die Wählsteuersignalerzeugungsschaltung 30 eine Schaltung zum Erzeugen der Teilungszeitabstimmsignale (DIV1 bis DIV4), die dazu verwendet werden, die Zeitspanne, welche durch das Ladesignal LOADt definiert ist, welche die Ladezeitabstimmung repräsentiert, in eine Anzahl von Zeitspannen zu unterteilen. Wie in der 13 gezeigt, ist die Wählsteuersignalerzeugungsschaltung 30 aus beispielsweise zwei Flip-Flops FF1 und FF2, einem Zähler, bestehend aus einer Anzahl von (vier) logischen Gatterschaltungen G1 bis G4, die miteinander kombiniert sind, und einer logischen Gatterschaltung G5 aufgebaut. Die logische Gatterschaltung G5 wird zum Trennen des Ladesignals LOADt verwendet. Hierbei ist das Steuersignal LOAD1 ein Signal, das die Teilungszeitabstimmsignale (DIV1 bis DIV4) dem Ladesignal LOADt überlagert hat, das die Zeitabstimmung definiert, mit der die Datensignale in der Datensignalspeicherschaltung 4 gespeichert werden, und es wird von außerhalb mittels einer Signalleitung zugeführt, die von der Signalleitung getrennt ist, mittels welcher das Steuersignal (Auftastsignal) zugeführt wird, welches die Zeitspanne definiert, während welcher Licht emittiert wird.
Im Einzelnen empfängt das JK-Flip-Flop FF1 an seinen Eingangsanschlüssen J und K eine Versorgungsspannung VDD1, die auf dem H-Pegel ist, empfängt an seinem Takteingangsanschluss CL das Steuersignal (LOAD1) und empfängt an seinem Rückstelleingangsanschluss R ein Rücksetzsignal RESET. Das Flip-Flop FF1 gibt an seinem Ausgangsanschluss Q ein Signal QA und an seinem Ausgangsanschluss Q ein Signal QA aus. Das JK-Flip-Flop FF2 empfängt an seinen Eingangsanschlüssen J und K das Signal QA, empfängt an seinem Takteingangsanschluss CL das Steuersignal (LOAD1) und empfängt an seinem Rückstelleingangsanschluss R das Rücksetzsignal RESET. Das Flip-Flop FF2 gibt an seinem Ausgangsanschluss Q ein Signal QB und an seinem Ausgangsanschluss Q ein Signal QB aus. Die logische Gatterschaltung G1 führt eine UND-Operation der Signale QA und QB durch und gibt das Teilungszeitabstimmsignal DIV1 aus. Die logische Gatterschaltung G2 führt eine UND-Operation der Signale QA und QB durch und gibt das Teilungszeitabstimmsignal DIV2 aus. Die logische Gatterschaltung G3 führt eine UND-Operation der Signale QA und QB durch und gibt das Teilungszeitabstimmsignal DIV3 aus. Die logische Gatterschaltung G4 führt eine UND-Operation der Signale QA und QB durch und gibt das Teilungszeitabstimmsignal DIV4 aus. Die logische Gatterschaltung G5 führt eine UND-Operation des Steuersignals (LOAD1), des Signals QA und des Signals QB durch und gibt das Ladesignal (LOADt) aus.
Auf diese Art und Weise erzeugt die Wählsteuersignalerzeugungsschaltung 30 vier Teilungszeitabstimmsignale DIV1 bis DIV4 auf der Basis eines einzigen Steuersignals (LOAD1). Dies trägt dazu bei, die Flexibilität der Steuerung, die durch die Verwendung des Auftastsignals STB (das heißt die Einstellung der Lichtemissionszeitspanne) erzielt wird, verglichen mit denjenigen Fällen, bei denen die Teilungszeitabstimmsignale unter Verwendung des Steuersignals (Auftastsignal STB), das die Lichtemissionszeitspanne definiert, wie bei der vorstehend beschriebenen ersten Ausführungsform, zu erhöhen. Darüber hinaus kann das Steuersignal (LOAD1) mittels einer Anzahl von Signalleitungen zugeführt werden, die geringer als die Anzahl der Teilungszeitabstimmsignale ist. Dadurch wird es möglich, die Anzahl der Anschlüsse zu verringern, die für das Empfangen der Steuersignale von außerhalb erforderlich ist, und dadurch wird die IC kleiner und zusätzlich wird ermöglicht, die Anzahl der Drähte, wie beispielsweise die Drahtbondierungen für den externen Anschluss, zu reduzieren.
In der 13 ist die Wählsteuersignalerzeugungsschaltung 30 so gezeigt, dass sie durch das Rücksetzsignal RESET, das von außerhalb zugeführt worden ist, rückgesetzt wird; sie kann jedoch auch synchron mit dem Eingang der Datensignale, die einer Zeile entsprechen, rückgesetzt werden. Dies wird beispielsweise erzielt, indem die Flip-Flops FF1 und FF2 mit einem Signal rückgesetzt werden, das synchron zu dem vorstehend genannten Ladesignal LOADt ist.
Als Nächstes wird unter Bezugnahme auf die 11 der Datenfluss bezogen auf einen Ausgangsanschluss DO1 beschrieben. Wenn die Teilungszeitabstimmsignale DIV1 bis DIV4 nacheinander auf den H-Pegel umschalten, wird von den vier UND-Gatterschaltungen, die an diese Teilungszeitabstimmsignale DIV1 bis DIV4 angeschlossen sind, nur diejenige Schaltung an das Teilungszeitabstimmsignal angeschlossen, das zum gewählten Zeitpunkt auf dem H-Pegel ist, und diese UND-Gatterschaltung wird durch das interne Auftastsignal STB geöffnet. Als Ergebnis werden die Daten (784 Sätze von Ein/Aus-Daten, die einer ganzen IC 1 entsprechen), die in der Halteschaltung 9 gespeichert sind, selektiv über die UND-Gatterschaltung ausgegeben, während das interne Auftastsignal STB auf dem H-Pegel ist. Bei dem in der 11 gezeigten Beispiel werden, da die Teilungszeitabstimmsignale DIV1 bis DIV4 eines nach dem anderen auf den H-Pegel umschalten, die ersten bis vierten Sätze der Daten innerhalb der IC nacheinander verwendet, um die Treiberschaltung 12 zu treiben. Andererseits werden auf ähnliche Art und Weise, wie wenn die Teilungszeitabstimmsignale DIV1 bis DIV4 nacheinander auf den H-Pegel umschalten, vier Sätze von drei UND-Gattern geöffnet, und somit wird ein Satz nach dem anderen gewählt. Hieraus resultiert, dass die Kompensationsdaten, bestehend aus Sätzen von Drei-Bit-Daten, die in der Kompensationsdatenspeicherschaltung 10 gespeichert sind, selektiv durch diese UND-Gatterschaltungen ausgegeben werden, während das interne Auftastsignal STB auf dem H-Pegel ist. Die Ausgänge der Kompensationsdatenspeicherschaltung 10 werden der Treiberschaltung 12 zugeleitet, wo sie die drei Stromverstärker 12b bis 12d selektiv aktivieren.
Als Nächstes wird der zweite Treiberabschnitt 3 beschrieben. Der zweite Treiberabschnitt 3 ist eine Schaltung zum selektiven Schalten eines der Ausgangsanschlüsse CD1 bis CD4 an das Massepotential VSS und ist so konfiguriert, dass er das Schalten mit einer zeitlichen Abstimmung synchron zu den Teilungszeitabstimmsignalen DIV1 bis DIV4 durchführt. Der zweite Treiberabschnitt 3 kann jedoch auch so konfiguriert sein, dass er das Schalten unter Verwendung von anderen Signalen synchron zu der Zeitabstimmung der Wahl, die durch die Wählschaltung 11 durchgeführt wird, durchführt.
Als Nächstes wird die Funktionsweise des vorstehend beschriebenen optischen Druckkopfes 20, einschließlich der Funktionsweise der vorstehend beschriebenen Treiber-IC 1 unter Bezugnahme auf die vorstehend beschriebene 9 und zusätzlich die 10 und 11 beschrieben, die ein Beispiel der Schaltungskonfiguration des optischen Druckkopfes zeigen, und unter Bezugnahme auf die 14, die einen Zeitablaufplan zeigt. In den folgenden Beschreibungen wird davon ausgegangen, dass die Kompensationsdaten, die in der Speicherschaltung 10 gespeichert werden, bereits in dieser gespeichert worden sind.
Als Erstes wird das Rücksetzsignal RESET zugeleitet, um die relevanten Schaltungsblöcke zu initialisieren. Als Nächstes wird ein Setzsignal SET vom L-Pegel auf den H-Pegel umgeschaltet. Dadurch wird die Speicherschaltung 10 in einen Schreibsperrzustand gebracht.
Die Datensignale (7.296 Signale) werden dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 sequenziell zugeführt und werden durch die Schieberegister 8 der einzelnen Treiber-ICs 1 synchron mit dem Taktsignal CLK1 sequenziell hereingenommen.
Als Nächstes wird das Ladesignal LOADt, das auf der Basis des Steuersignals LOAD1 erzeugt worden ist, für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Dies bewirkt, dass n × m Datensignale, die in den Schieberegistern 8 der einzelnen Treiber ICs 1 gehalten werden, eingegeben werden. Hierbei werden an der Hinterflanke des Ladesignals LOADt die Halteschaltungen 9 gewählt (gehalten), so dass die n × m Datensignale, die von den Schieberegistern 8 hereingenommen worden sind, zu den Halteschaltungen 9 geleitet und in diesen gespeichert werden.
Andererseits steigt, unmittelbar nachdem das Steuersignal LOAD1 vom L-Pegel auf den H-Pegel umschaltet, das Teilungszeitabstimmsignal DIV1 vom L-Pegel auf den H-Pegel, um solange auf dem H-Pegel zu bleiben, bis das Steuersignal LOAD1 das nächste Mal vom L-Pegel auf den H-Pegel steigt. Wenn das Steuersignal LOAD1 das nächste Mal auf den H-Pegel schaltet, schaltet nur das Teilungszeitabstimmsignal DIV2 auf den H-Pegel. Ähnlich schalten danach nur das Zeitschaltabstimmsignal DIV3 und dann nur das Signal DIV4 allein auf den H-Pegel.
Wenn die Teilungszeitabstimmsignale DIV1 bis DIV44 auf diese Art und Weise geschaltet werden, werden die Positionen der Datensignale, die die Wählschaltung 11 aus denjenigen, die in der Halteschaltung 9 und der Speicherschaltung 10 zum Ausgeben wählt, sequenziell geschaltet. Das Teilungszeitabstimmsignal DIV1 wählt die ersten, fünften, ... und 7.293-sten Datensätze. Das Teilungszeitabstimmsignal DIV2 wählt die zweiten, sechsten, ... und 7.294-sten Datensätze. Das Teilungszeitabstimmsignal DIV3 wählt die dritten, siebten, ... und 7.295-sten Datensätze. Das Teilungszeitabstimmsignal DIV4 wählt die vierten, achten, ... und 7.296-sten Datensätze.
Innerhalb der Zeitspannen, innerhalb welcher irgendeines der Teilungszeitabstimmsignale DIV1 bis DIV4 auf dem H-Pegel gehalten wird, wird das interne Auftastsignal STB, das die Zeitspanne der Lichtemission anzeigt, für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Während das interne Auftastsignal STB auf dem H-Pegel gehalten wird, werden die vorstehend genannten Daten (mit Kompensationsdaten, bestehend aus Sätzen von Drei-Bit-Daten, die diesen, falls erforderlich, hinzugefügt worden sind) zur Treiberschaltung 12 geleitet. Auf der Basis der Datensignale und der diesen hinzugefügten Kompensationsdaten, aktiviert die Treiberschaltung 12 selektiv die vier Stromverstärker 12a bis 12d, damit deren Ausgangsströme über die Ausgangsanschlüsse DO an die einzelnen separaten Elektroden 28 der Licht emittierenden Vorrichtungen 22 geleitet werden. Da hierbei in den in der 14 gezeigten effektiven Zeitspannen das externe Auftastsignal STB anstatt eines Signals, das auf einem Pegel gehalten wird (bei diesem Beispiel der L-Pegel), gehalten wird, ist es auch möglich, ein oder mehrere alternierende Impulssignale zu verwenden, die wirksam die Zeitspannen anzeigen, indem sie in kurzen Zeitintervallen zwischen den L- und H-Pegeln hin und her gehen.
Nun ist es möglich, die separaten Elektroden 28 (die Elektroden 28 sind in der 9 gezeigt) aller Licht emittierender Vorrichtungen 22 mit Strömen gemäß der Datensignale oder der Kompensationsdaten zu versorgen. Bei diesem Beispiel emittiert jedoch nur jeder vierte Licht emittierende Teil 26 selektiv Licht, da nur ein Viertel der Licht emittierenden Teile 26 über die gemeinsamen Elektroden 27 an Masse gelegt sind.
Die Zeitspanne, während welcher die so gewählten Licht emittierenden Teile 26 Licht emittieren, ist gleich der vorbestimmten Zeitspanne, während welcher das externe Auftastsignal STB auf dem L-Pegel bleibt. Somit kann durch die Steuerung der Zeitspanne, während welcher das externe Auftastsignal STB auf dem L-Pegel gehalten wird, ermöglicht werden, die Zeitspanne zu steuern, während welcher die Licht emittierenden Teile 26 Licht emittieren.
Indem ein Viertel nach dem anderen der Licht emittierenden Teile entsprechend einer Zeile mittels Zeitteilungstreiben Licht emittieren, wie dies vorstehend beschrieben ist, und dies wiederholt durchführen, ist es möglich, die Belichtung eines Ganzbildes zu erzielen.
Indem die Teilungszeitabstimmsignale DIV1 bis DIV4 in einer Form, bei der sie dem Signal LOADt überlagert sind, zum Steuern der zeitlichen Abstimmung der Datenspeicherung auf diese Art und Weise zugeführt werden, ist es möglich, die Zeitabstimmungssignale für Zeitteilungstreiben mittels Signalleitungen durchzuführen, die von der Signalleitung getrennt sind, mittels welcher das Auftastsignal STB zugeführt wird, um die Betriebszeitdauern der Treiberschaltung 12 zu steuern. Dies trägt dazu bei, die Steuerung unter Verwendung des Auftastsignals zu vereinfachen. Im Einzelnen wird es durch die exklusive Verwendung der Signalleitung für das Auftastsignal allein möglich, die Datenverarbeitung zu vereinfachen, die durchgeführt wird, um die Dichte des gedruckten Bildes einzustellen, indem die Zeitdauern des Auftastsignals eingestellt werden. Darüber hinaus ist es nützlich, das Auftastsignal unabhängig zu halten, und zwar in denjenigen Fällen, in welchen die Zeitdauern des Auftastsignals variiert werden, oder wo eine Anzahl von Arten von Impulsen mit unterschiedlichen Zeitdauern in Kombina tion als Auftastsignal verwendet werden, um die Abstufung durch Steuern der Druckzeitdauern zu steuern.
Bei dieser Ausführungsform werden die Teilungszeitabstimmsignale DIV1 bis DIV4 mittels einer Signalleitung zugeführt, die von der Signalleitung für das Zuführen des externen Auftastsignals STB getrennt ist, indem die Teilungszeitabstimmsignale DIV1 bis DIV4 in einer Form dem Ladesignal LOADt überlagert zugeführt werden. Alternativ ist es auch möglich, die Teilungszeitabstimmsignale DIV1 bis DIV4 mittels Signalleitungen zuzuführen, die von denjenigen zum Zuführen des externen Auftastsignals STB und des Ladesignals LOADt getrennt sind.
Dritte Ausführungsform
Als Nächstes wird eine dritte Ausführungsform der Erfindung beschrieben. 15 ist ein Blockschaltbild eines Hauptteils der dritten Ausführungsform, im Einzelnen ein Teil, der aus dem Blockschaltbild gemäß 10 herausgezogen worden ist, bezogen auf einen Ausgangsanschluss DO1 von einer Anzahl von Ausgangsanschlüssen DO1 bis DO96. Die dritte Ausführungsform unterscheidet sich von der vorstehend beschriebenen und in der 11 gezeigten zweiten Ausführungsform dadurch, dass sie ein zugeordnetes Signal (Steuersignal DIVSEL) als Steuersignal verwendet, das der Wählsteuersignalerzeugungsschaltung 30 zugeführt wird. Bezüglich anderer Aspekte ist die in der 15 gezeigte Konfiguration die gleiche wie die in der 11 gezeigte; daher sind in der 15 diejenigen Schaltungsblöcke, die auch in der 11 zu finden sind, mit den gleichen Bezugsziffern bezeichnet und deren Beschreibungen werden nicht wiederholt.
16 ist ein Signalformdiagramm, das die Funktionsweise der Wählsteuersignalerzeugungsschaltung 30 zeigt. Das Steuersignal DIVSEL hat ungefähr die gleiche Zeitabstimmung wie das Steuersignal LOAD1, das in der 12 gezeigt ist, welche die vorstehend beschriebene zweite Ausführungsform zeigt. In dieser Ausführungsform wird das Steuersignal LOAD1 nicht dazu verwendet, die Teilungszeitabstimmsignale DIV1 bis DIV4 zu erzeugen, sondern dazu verwendet, die zeitliche Abstimmung zu erzeugen, mit welcher die Halteschaltung 9 und die Kompensationsdatenspeicherschaltung 10 Daten hereinnehmen.
17 ist ein Schaltbild, das ein Beispiel der Konfiguration der Wählsteuersignalerzeugungsschaltung 30 zeigt. Wie in der 16 gezeigt, ist die Wählsteuersignalerzeugungsschaltung 30 eine Schaltung zum Erzeugen der Teilungszeitabstimmsignale DIV1 bis DIV4, die dazu verwendet werden, die Zeitspanne, die durch das Steuersignal DIVSEL definiert ist, in eine Anzahl von Zeitspannen zu unterteilen, und sie besteht aus zwei Flip-Flops FF1 und FF2 und einem Zähler, bestehend aus einer Anzahl von (vier) Logikgatterschaltungen G1 bis G4, die miteinander kombiniert sind.
Im Einzelnen empfängt das JK-Flip-Flop FF1 an seinen Eingangsanschlüssen J und K eine Versorgungsspannung VDD1, die auf dem H-Pegel ist, empfängt an seinem Takteingangsanschluss CL das Steuersignal (DIVSEL) und empfängt an seinem Rückstelleingangsanschluss R das Steuersignal LOAD1. Das Flip-Flop FF1 gibt an seinem Ausgangsanschluss Q ein Signal QA und an seinem Ausgangsanschluss Q ein Signal QA aus. Das JK-Flip-Flop FF2 empfängt an seinen Eingangsanschlüssen J und K das Signal QA, empfängt an seinem Takteingangsanschluss CL das Steuersignal (DIVSEL) und empfängt an seinem Rückstelleingangsanschluss R das Steuersignal LOAD1. Das Flip-Flop FF2 gibt an seinem Ausgangsanschluss Q ein Signal QB und an seinem Ausgangsanschluss Q ein Signal QB aus. Die logische Gatterschaltung G1 führt eine UND-Operation der Signale QA und QB durch und gibt das Teilungszeitabstimmsignal DIV1 aus. Die logische Gatterschaltung G2 führt eine UND-Operation der Signale QA und QB durch und gibt das Teilungszeitabstimmsignal DIV2 aus. Die logische Gatterschaltung G3 führt eine UND-Operation der Signale QA und QB durch und gibt das Teilungszeitabstimmsignal DIV3 aus. Die logische Gatterschaltung G3 führt eine UND-Operation der Signale QA und QB durch und gibt das Teilungszeitabstimmsignal DIV4 aus.
Auf diese Art und Weise erzeugt die Wählsteuersignalerzeugungsschaltung 30 vier Teilungszeitabstimmsignale DIV1 bis DIV4 auf der Basis eines einzigen Steuersignals (DIVSEL). Somit kann das Steuersignal (DIVSEL) mittels einer Anzahl von Signalleitungen zugeführt werden, die geringer als die Anzahl der Teilungszeitabstimmsignale ist. Dadurch wird es möglich, die Anzahl der Anschlüsse zu reduzieren, die für das Empfangen von Steuersignalen von außerhalb erforderlich ist, und dadurch wird die IC kleiner, und zusätzlich wird es möglich, die Anzahl der Drähte, wie die drahtbondierten, für den externen Anschluss zu reduzieren.
Als Nächstes wird die Funktionsweise des vorstehend beschriebenen optischen Druckkopfes 20 einschließlich der Funktionsweise der vorstehend beschriebenen Treiber-IC 1 unter Bezugnahme auf die vorstehend beschriebene 9 und zusätzlich die 10 und 15, die ein Beispiel der Schaltungskonfiguration des optischen Druckkopfes 20 zeigen, und der 18, die einen Zeitablaufplan zeigt, beschrieben. In den folgenden Beschreibungen wird davon ausgegangen, dass die Kompensationsdaten, die in der Speicherschaltung 10 zu speichern sind, in dieser bereits gespeichert worden sind.
Datensignale (7.296 Signale) werden sequenziell dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 zugeführt und durch die Schieberegister 8 der einzelnen Treiber-ICs 1 synchron mit dem Taktsignal CLK1 sequenziell hereingenommen.
Als Nächstes werden an der Hinterflanke des Ladesignals LOAD1 die Halteschaltungen gewählt (gehalten), so dass n × m Datensignale, die durch die Schieberegister 8 hereingenommen worden sind, den Halteschaltungen 9 zugeführt und in diesen gespeichert werden.
Andererseits wird unmittelbar nach der Halteflanke des Ladesignals LOAD1 das Steuersignal DIVSEL für eine vorbestimmte Zeitspanne auf einem H-Pegel gehalten, so dass das Teilungszeitabstimmsignal DIV1 vom L-Pegel auf den H-Pegel umschaltet, um solange auf dem H-Pegel zu bleiben, bis das Steuersignal DIVSEL das nächste Mal vom L-Pegel auf den H-Pegel ansteigt. Wenn das Steuersignal DIVSEL das nächste Mal auf den H-Pegel ansteigt, schaltet nur das Teilungszeitabstimmsignal DIV2 auf den H-Pegel. Ähnlich schalten nur die Teilungszeitschaltsignale DIV3 und DIV4 einzeln auf den H-Pegel.
Wenn die Teilungszeitabstimmsignale DIV1 bis DIV44 auf diese Art und Weise geschaltet worden sind, werden die Positionen der Datensignale, die die Wählschaltung 11 aus denjenigen wählt, die in der Halteschaltung 9 und der Speicherschaltung 10 gespeichert worden sind, für den Ausgang sequenziell geschaltet. Das Teilungszeitabstimmsignal DIV1 wählt die ersten, fünften, ... und 7.293-sten Datensätze. Das Teilungszeitabstimmsignal DIV2 wählt die zweiten, sechsten, ... und 7.294-sten Datensätze. Das Teilungszeitabstimmsignal DIV3 wählt die dritten, siebten, ... und 7.295-sten Datensätze. Das Teilungszeitabstimmsignal DIV4 wählt die vierten, achten, ... und 7.296-sten Datensätze.
Innerhalb der Zeitspannen, während welcher eines der Teilungszeitabstimmsignale DIV1 bis DIV4 auf dem H-Pegel gehalten wird, wird das interne Auftastsignal STB, das die Zeitspanne der Lichtemission anzeigt, für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Während das interne Auftastsignal STB auf dem H-Pegel gehalten wird, werden die vorstehend genannten Daten (mit Kompensationsdaten, bestehend aus Sätzen von Drei-Bit-Daten, die diesen, falls erforderlich, hinzugefügt worden sind) der Treiberschaltung 12 zugeführt. Auf der Basis der Datensignale und der diesen zugefügten Kompensationsdaten, aktiviert die Treiberschaltung 12 selektiv die vier Stromverstärker 12a bis 12d, so dass deren Ausgangsströme über die Ausgangsanschlüsse DO den einzelnen separaten Elektroden 28 der Licht emittierenden Vorrichtungen 22 zugeführt werden. Da hierbei das externe Auftastsignal STB anstatt eines Signals, das auf einem Pegel (bei diesem Beispiel der L-Pegel) in den wirksamen Zeitspannen, wie in der 15 gezeigt, gehalten wird, ist es auch möglich, ein oder mehrere alternierende Impulssignale, die wirksame Zeitspannen anzeigen, zu verwenden, indem diese in kurzen Intervallen zwischen den L- und H-Pegeln alternieren.
Nun ist es möglich, die separaten Elektroden 28 (die Elektroden 28 sind in der 9 gezeigt) aller Licht emittierender Vorrichtungen 22 mit Strömen gemäß den Datensig nalen oder Kompensationsdaten zu versorgen. Bei diesem Beispiel emittiert jedoch selektiv nur jeder vierte Licht emittierende Teil 26 Licht, da nur ein Viertel der Licht emittierenden Teile 26 über die gemeinsame Elektrode 27 an Masse gelegt sind.
Die Zeitspanne, während welcher die so gewählten Licht emittierenden Teile 26 Licht emittieren, ist gleich der vorbestimmten Zeitspanne, während welcher das externe Auftastsignal STB auf dem L-Pegel bleibt. Somit ist es möglich, durch Steuern der Zeitspanne, während welcher das externe Auftastsignal STB auf dem L-Pegel bleibt, die Zeitspanne zu steuern, während welcher die Licht emittierenden Teile 26 Licht emittieren.
Indem ein Viertel nach dem anderen der Licht emittierenden Teile entsprechend einer Zeile durch das Zeitteilungstreiben, wie vorstehend beschrieben, Licht emittieren und durch wiederholtes Durchführen desselben, ist es möglich, eine Belichtung für ein Ganzbild zu erzielen.
Die Verwendung eines zugewiesenen Signals zum Erzeugen der Zeitabstimmungsteilungssignale DIV1 bis DIV4, wie bei dieser Ausführungsform, erfordert das zusätzliche Vorsehen eines Anschlusses und einer Signalleitung, die diesem Signal zugewiesen ist, trägt aber dazu bei, verglichen mit den Fällen, bei denen wie bei der ersten vorstehend beschriebenen Ausführungsform die internen Auftastsignale STB1 bis STB4 auf der Basis des externen Auftastsignals STB erzeugt werden (zum Einstellen der Treibzeitspannen der Treiberschaltung 12) oder wo, wie bei der zweiten vorstehend beschriebenen Ausführungsform, die Teilungszeitabstimmsignale DIV1 bis DIV4 auf der Basis des Ladesignals LOAD1 erzeugt werden (um die Speicherzeitabstimmung der Speicherschaltung 4 zu schaffen), die Einschränkungen, mit denen die anderen Steuersignale beaufschlagt sind, zu reduzieren oder zu eliminieren. Dies stellt eine zuverlässige Durchführung einer grundlegenderen Steuerung sicher.
Vierte Ausführungsform
Als Nächstes wird eine vierte Ausführungsform beschrieben. 19 ist ein Blockschaltbild der Treiber-IC gemäß der vierten Ausführungsform. Die Treiber-IC 1 ist versehen mit einer separaten Anschlusssektion DO, bestehend aus einer Anzahl von (n) Ausgangsanschlüssen DO1 bis DO96 zum Treiben einer Vorrichtung; einem ersten Treiberabschnitt 41, der an die einzelnen Ausgangsanschlüsse DO1 bis DO96 angeschlossen ist, um die vorbestimmten Stromausgänge als Treibersignale an die Ausgangsanschlüsse DO1 bis DO96 zu leiten; einer gemeinsamen Anschlusssektion CD, bestehend aus einer Anzahl von (m) Ausgangsanschlüssen CD1 bis CD4 für die Gruppenwahl; und einem zweiten Treiberabschnitt 59, der an die einzelnen Ausgangsanschlüsse CD1 bis CD4 zum wahlweisen Schalten jener Ausgangsanschlüsse CD1 bis CD4 an eines der Stromversorgungspotentiale, beispielsweise an das Massepotential VSS, zu schalten. Es ist zu ersehen, dass, obwohl die folgenden Beschreibungen einen Fall betreffen, bei dem n = 96 und m = 4 sind, die vorliegende Erfindung nicht auf irgendeine spezifische Anzahl für n und m begrenzt ist.
Der erste Treiberabschnitt 41 ist versehen mit: einer Datensignalspeicherschaltung 54 zum temporären Speichern seriell eingegebener Datensignale, die dieser sequenziell über einen Dateneingangsanschluss SI zugeführt werden; einer Treiberschaltung 55 zum Ausgeben von Treibsignalen an die einzelnen Ausgangsanschlüsse DO1 bis DO96 auf der Basis der Datensignale, die von der Datensignalspeicherschaltung 54 in einer Anzahl von Schritten ausgegeben werden; einer Stromversorgungsschaltung 46 zum Zuführen eines Konstantstroms zu der Treiberschaltung 55; und einer Teilungsschaltung 48 zum Zuführen von vorbestimmten Zeitabstimmsignalen zu dem zweiten Treiberabschnitt 49.
Die Datensignalspeicherschaltung 54 ist versehen mit: einem Schieberegister 43 der n-(96)-Bit-Bauart, das synchron mit einem Taktsignal CLK1 die Datensignale hereinnimmt, die über den Dateneingangsanschluss SI seriell eingegeben werden, und diese über einen Datenausgangsanschluss SO seriell ausgibt; und einer Halteschaltung 44 der n-(96)-Bit-Bauart, die auf der Basis eines Ladesignals LOAD1 parallel die Datensignale, welche von dem Schieberegister 43 hereingenommen werden, hereinnimmt.
In denjenigen Fällen, bei den beispielsweise jedes Datensignal aus einer Anzahl von Bits besteht, kann die Konfiguration des Schieberegisters 43, der Halteschaltung 44 und der anderen relevanten Schaltungen entsprechend modifiziert sein. Beispielsweise kann das Schieberegister 43 als ein Speicher gebaut sein, dessen Zugriff unter Verwendung von Adressen gesteuert wird.
Die Treiberschaltung 55 ist versehen mit: einer logischen Gatterschaltung 45, bestehend aus n (96) UND-Gatterschaltungen, welchen die Datensignale und ein Auftastsignal STB zugeführt werden, die unter Verwendung des Auftastsignals die Zeitspanne steuert, während die n (96) Datensignale, die von der Halteschaltung 44 ausgegeben werden, hindurch gelassen werden dürfen; und einer Treiberschaltung 47 der n-(96)-Bit-Bauart, die über die Ausgangsanschlüsse DO1 bis DO96 auf der Basis der Ausgänge dieser Logikgatterschaltungen 45 Konstantströme ausgibt. Die Treiberschaltung 47 ist mit Stromverstärkern (nicht dargestellt) für jeden Ausgangsanschluss DO versehen. Diese Stromverstärker werden jeweils mit einem Strom von der Stromversorgungsschaltung 46 gespeist und geben einen Strom von 4 mA aus, wenn ihnen über die entsprechende Logikgatterschaltung 45 ein "EIN"-Datensignal zugeführt worden ist.
21 ist ein Schaltbild der Teilungsschaltung 48. Die Teilungsschaltung 48 ist auf die gleiche Art und Weise wie die Wählsteuersignalerzeugungsschaltung 30 (17) der Treiber-IC 1 gemäß der dritten Ausführungsform konfiguriert, mit Ausnahme, dass die Flip-Flops FF1 und FF2 an ihren Rückstelleingangsanschlüssen R von außerhalb ein Rücksetzsignal RESET empfangen; daher sind in der 20 solche Schaltungsblöcke, die auch in der 17 zu finden sind, mit den gleichen Bezugsziffern identifiziert, und deren Beschreibungen werden nicht wiederholt.
20 ist ein Signalformdiagramm, das die Funktionsweise der Teilungsschaltung 48 zeigt. Nachdem die Teilungsschaltung 48 durch das Rücksetzsignal RESET zurückgesetzt worden ist, schaltet nur das Teilungszeitabstimmsignal DIV1 auf den H-Pegel an der Hinterflanke des Steuersignals DIVSEL und hält seinen H-Pegel bis das Steuersig nal DIVSEL das nächste Mal ansteigt. Wenn das Steuersignal DIVSEL das nächste Mal ansteigt, schaltet die Teilungsschaltung 48 nur das Teilungszeitabstimmsignal DIV2 auf den H-Pegel. Ähnlich schaltet danach die Teilungsschaltung 48 nur einzeln das Teilungszeitabstimmsignal DIV3 und das Signal DIV4 auf den H-Pegel.
Als Nächstes wird die Funktionsweise des vorstehend beschriebenen optischen Druckkopfes 20 einschließlich der Funktionsweise der vorstehend beschriebenen Treiber-IC 1 unter Bezugnahme auf die 9 zusätzlich zu der 19, die ein Beispiel der Schaltungskonfiguration des optischen Druckkopfes zeigt, und unter Bezugnahme auf die 22, die einen Zeitablaufplan zeigt, beschrieben.
Als Erstes wird das Rücksetzsignal RESET zugeführt, um die relevanten Schaltungsblöcke zu initialisieren. Dann werden 1.824 Datensignale (#1, #5, #9, ... und #7293) sequenziell dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 zugeführt und durch die Schieberegister 43 der einzelnen Treiber-ICs 1 synchron mit dem Taktsignal CLK1 sequenziell herausgenommen.
Als Nächstes wird das Steuersignal LOAD1 für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Dies bewirkt, dass n Datensignale, die in den Schieberegistern 43 der einzelnen Treiber-ICs 1 gehalten worden sind, eingegeben werden. Hierbei werden an der Hinterflanke des Steuersignals LOAD1, die Halteschaltungen 44 gewählt (gehalten), so dass n Datensignale, die von den Schieberegistern 43 hereingenommen worden sind, den Halteschaltungen 44 zugeführt und in diesen gespeichert werden. Unmittelbar danach steigt das Steuersignal DIVSEL vom L-Pegel auf den H-Pegel und nach dem Ablauf einer vorbestimmten Zeit kehrt es auf den L-Pegel zurück. Wenn das Steuersignal DIVSEL ansteigt, schaltet die Zeitabstimmsteuerschaltung 48 nur das Teilungszeitabstimmsignal DIV1 auf den H-Pegel.
Danach wird das Auftastsignal STB für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Während das Auftastsignal STB auf dem H-Pegel gehalten wird, werden die vorstehend genannten Daten der Treiberschaltung 47 zugeführt. Auf der Basis der Da tensignale aktiviert die Treiberschaltung 47 die Stromverstärker (nicht dargestellt), so dass deren Ausgangsströme über die Ausgangsanschlüsse DO den einzelnen separaten Elektroden 28 der Licht emittierenden Vorrichtungen 22 zugeführt werden. Da hierbei das Auftastsignal STB anstatt eines Signals auf einem Pegel (in diesem Beispiel dem H-Pegel) in den effektiven Zeitspannen, wie in der 21 gezeigt, gehalten wird, ist es auch möglich, ein oder mehrere alternierende Impulssignale zu verwenden, die die effektiven Zeitspannen anzeigen, indem diese in kurzen Intervallen zwischen den L- und H-Pegeln alternieren.
Nachdem das Steuersignal LOAD1 fällt und die Halteschaltungen 44 die 1.824 Datensignale (#1, #5, #9, ... und #7293), wie vorstehend beschrieben, wählen, werden dann die 1.824 Datensignale (#2, #6, #10, ... und #7294) sequenziell dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 synchron mit dem Taktsignal CLK1 zugeführt. Diese 1.824 Datensignale (#2, #6, #10, ... und #7294) werden dann durch die Schieberegister 43 synchron mit dem Taktsignal CLK1 sequenziell hereingenommen.
Als Nächstes wird das Steuersignal LOAD1 für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Dies bewirkt, dass n Datensignale, die in den Schieberegistern 43 der einzelnen Treiber-ICs 1 gehalten werden, eingegeben werden. Hierbei werden an der Hinterflanke des Steuersignals LOAD1 die n Datensignale, die von den Schieberegistern 43 hereingenommen wurden, den Halteschaltungen 44 zugeführt und in diesen gespeichert. Unmittelbar danach steigt das Steuersignal DIVSEL vom L-Pegel auf den H-Pegel und nach dem Ablauf einer vorbestimmten Zeit kehrt es zum L-Pegel zurück. Wenn das Steuersignal DIVSEL ansteigt, schaltet das Zeitabstimmsteuersignal 48 nur das Teilungszeitabstimmsignal DIV2 auf den H-Pegel.
Danach wird das Auftastsignal STB für eine vorbestimmte Zeit auf dem H-Pegel gehalten. Während das Auftastsignal STB für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten wird, werden die vorstehend genannten Daten der Treiberschaltung 47 zugeführt. Auf Basis der Datensignale aktiviert die Treiberschaltung 47 die Stromverstärker (nicht dargestellt), so dass deren Ausgangsströme über die Ausgangsanschlüsse DO in einzelnen separaten Elektroden 28 der Licht emittierenden Vorrichtungen 22 zugeführt werden.
Nachdem das Steuersignal LOAD1 abfällt und die Halteschaltungen 44 die 1.824 Datensignale (#2, #6, #10, ... und #7294), wie vorstehend beschrieben, wählen, werden dann die 1.824 Datensignale (#3, #7, #11, ... und #7295) dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 synchron mit dem Taktsignal CLK1 sequenziell zugeführt. Diese 1.824 Datensignale (#3, #7, #11, ... und #7295) werden dann von den Schieberegistern 43 synchron mit dem Taktsignal CLK1 sequenziell hereingenommen.
Als Nächstes wird das Steuersignal LOAD1 für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Dies bewirkt, dass n Datensignale, die in den Schieberegistern 43 der einzelnen Treiber-ICs 1 gehalten werden, eingegeben werden. Hierbei werden an der Hinterflanke des Taktsignals LOAD1 die n Datensignale, die von den Schieberegistern 43 hereingenommen worden sind, den Halteschaltungen 44 zugeführt und in diesen gespeichert. Unmittelbar danach steigt das Steuersignal DIVSEL vom L-Pegel auf den H-Pegel und nach dem Ablauf einer vorbestimmten Zeit kehrt es zu dem L-Pegel zurück. Wenn das Steuersignal DIVSEL ansteigt, schalten die Zeitabstimmsteuerschaltungen 48 nur das Teilungszeitabstimmsignal DIV3 auf den H-Pegel.
Danach wird das Auftastsignal STB für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Während das Auftastsignal STB für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten wird, werden die vorstehend genannten Daten der Treiberschaltung 47 zugeführt. Auf der Basis der Datensignale aktiviert die Treiberschaltung 47 die Stromverstärker (nicht dargestellt), so dass deren Ausgangsströme über die Ausgangsanschlüsse DO den einzelnen separaten Elektroden 28 der Licht emittierenden Vorrichtungen 22 zugeführt werden.
Nachdem das Steuersignal LOAD1 fällt und die Halteschaltungen 44 die 1.824 Datensignale (#3, #7, #11, ... und #7295), wie vorstehend beschrieben, wählen, werden dann 1.824 Datensignale (#4, #8, #12, ... und #7296) dem Dateneingangsanschluss SI der neunten Treiber-IC 1 synchron mit dem Taktsignal CLK1 sequenziell zugeführt. Diese 1.824 Datensignale (#4, #8, #12, ... und #7296) werden dann durch die Schieberegister 43 synchron mit dem Taktsignal CLK1 sequenziell hereingenommen.
Als Nächstes wird das Steuersignal LOAD1 für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten. Dies bewirkt, dass n Datensignale, die in den Schieberegistern 43 der einzelnen Treiber-ICs 1 gehalten werden, eingegeben werden. Hierbei werden an der Hinterflanke des Steuersignals LOAD1 die n Datensignale, welche von den Schieberegistern 43 hereingenommen worden sind, den Halteschaltungen 44 zugeführt und in diesen gespeichert. Unmittelbar danach steigt das Steuersignal DIVSEL vom L-Pegel auf den H-Pegel und nach dem Ablauf einer vorbestimmten Zeit kehrt es zu dem L-Pegel zurück. Wenn das Steuersignal DIVSEL ansteigt, schaltet die Zeitabstimmsteuerungsschaltung 48 nur das Teilungszeitabstimmsignal DIV4 auf den H-Pegel.
Danach wird das Auftastsignal STB für eine vorbestimmte Zeit auf dem H-Pegel gehalten. Während das Auftastsignal STB für eine vorbestimmte Zeit auf dem H-Pegel gehalten wird, werden die vorstehend genannten Daten der Treiberschaltung 47 zugeführt. Auf der Basis der Datensignale aktiviert die Treiberschaltung 47 die Stromverstärker (nicht dargestellt), so dass deren Ausgangsströme über die Ausgangsanschlüsse DO den einzelnen separaten Elektroden 28 der Licht emittierenden Vorrichtungen 22 zugeführt werden.
Nachdem das Steuersignal LOAD1 fällt und die Halteschaltungen 44 die 1.824 Datensignale (#4, #8, #12, ... und #7296), wie vorstehend beschrieben, wählen, werden dann von der nächsten Zeile 1.824 Datensignale (#1, #5, #9, ... und #7293) dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 synchron mit dem Taktsignal CLK1 sequenziell zugeführt. Danach wiederholen die Treiber-ICs 1 für die zweiten und folgenden Zeilen die gleichen Vorgänge, die für die Daten der ersten Zeile durchgeführt wurden. Indem auf diese Art und Weise für jede Zeile eine selektive Lichtemission durchgeführt wird und dies wiederholt durchgeführt wird, ist es möglich, die Belichtung eines Ganzbildes zu erzielen.
Wie vorstehend beschrieben können, selbst wenn die Anzahl der Teilungen, die bei dem Zeitteilungstreiben verwendet werden, erhöht wird, die Zeitabstimmsignale für das Zeitteilungstreiben mittels einer Anzahl von Signalleitungen für die Steuersignale zugeführt werden, die geringer als die Anzahl der Teilungen ist. Dadurch wird es möglich, die Anzahl der Anschlüsse der ICs und die Anzahl der Montageschritte derselben zu verringern.
Fünfte Ausführungsform
Als Nächstes wird eine fünfte Ausführungsform beschrieben. 23 ist ein Blockschaltbild der Treiber-IC gemäß der fünften Ausführungsform. Die Treiber-IC 1 gemäß dieser Ausführungsform empfängt anstatt des Steuersignals DIVSEL, das bei der vierten Ausführungsform verwendet wird, zwei Steuersignale DIVSEL1 und DIVSEL2 und demgemäß hat die Teilungsschaltung 48 eine unterschiedliche interne Konfiguration gegenüber der Teilungsschaltung 48 der Treiber-IC 1 (19) der vorstehend beschriebenen vierten Ausführungsform. Bezüglich anderer Aspekte ist die Konfiguration der fünften Ausführungsform die gleiche wie diejenige der vorstehend beschriebenen vierten Ausführungsform; daher sind in der 23 diejenigen Schaltungsblöcke, die auch in der 19 zu finden sind, mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibungen werden nicht wiederholt.
24 ist ein Schaltbild der Teilungsschaltung 48. Eine logische Gatterschaltung G1 führt eine UND-Operation der inversen Steuersignale DIVSEL1 und DIVSEL2 durch, um das Teilungszeitabstimmsignal DIV1 auszugeben. Eine logische Gatterschaltung D2 führt eine UND-Operation des Steuersignals DIVSEL1 und des inversen Steuersignals DIVSEL2 durch, um das Teilungszeitabstimmsignal DIV2 auszugeben. Eine logische Gatterschaltung D3 führt eine UND-Operation des inversen Steuersignals DIVSEL1 und des Steuersignals DIVSEL2 durch, um das Teilungszeitabstimmsignal DIV3 auszugeben. Eine logische Gatterschaltung G4 führt eine UND-Operation der Steuersignale DIVSEL1 und DIVSEL2 durch, um das Teilungszeitabstimmsignal DIV4 auszugeben.
Wie in der Tabelle 1 gezeigt, schaltet, wenn das Steuersignal DIVSEL1 auf dem H-Pegel ist und das Steuersignal DIVSEL2 auf dem H-Pegel ist, die Teilungsschaltung 48 nur das Teilungszeitabstimmsignal DIV4 auf den H-Pegel, während die anderen Teilungszeitabstimmsignale DIV1 bis DIV3 auf dem L-Pegel gehalten werden. Wenn das Steuersignal DIVSEL1 auf dem L-Pegel und das Steuersignal DIVSEL2 auf dem H-Pegel ist, schaltet die Teilungsschaltung 48 nur das Teilungszeitabstimmsignal DIV3 auf den H-Pegel, während die anderen Teilungszeitabstimmsignale DIV1, DIV2 und DIV4 auf dem L-Pegel gehalten werden. Wenn das Steuersignal DIVSEL1 auf dem H-Pegel und das Steuersignal DIVSEL2 auf dem L-Pegel ist, schaltet die Teilungsschaltung 48 nur das Teilungszeitabstimmsignal DIV2 auf den H-Pegel, während die anderen Teilungszeitabstimmsignale DIV1, DIV3 und DIV4 auf dem L-Pegel gehalten werden. Wenn das Steuersignal DIVSEL1 auf dem L-Pegel und das Steuersignal DIVSEL2 auf dem L-Pegel ist, schaltet die Teilungsschaltung 48 nur das Teilungszeitabstimmsignal DIV1 auf den H-Pegel, während die anderen Teilungszeitabstimmsignale DIV2 bis DIV4 auf dem L-Pegel gehalten werden. Somit ist es möglich, die Teilungszeitabstimmsignale DIV1 bis DIV4 zu steuern und dadurch die gewünschte Gruppe frei zu wählen, indem die Steuersignale DIVSEL1 und DIVSEL2 die geeigneten Pegel erhalten.
TABELLE 1
Als Nächstes wird die Funktionsweise, die von dem optischen Druckkopf 20, der die Treiber-IC 1 enthält, bei der Gruppen sequenziell in der Reihenfolge der Teilungszeitabstimmsignale DIV1 bis DIV4 gewählt werden, unter Bezugnahme auf zusätzlich zu 23 die 29, die vorstehend beschrieben ist, die ein Beispiel der Schaltungskonfiguration des optischen Druckkopfes zeigt, und unter Bezugnahme auf die 25, die einen Zeitablaufplan zeigt, beschrieben. Nachdem wie bei der vierten Ausführungsform das Rücksetzsignal RESET zugeführt worden ist, um die relevanten Schaltungsblöcke zu initialisieren, werden als Erstes 1.824 Datensignale (#1, #5, #9, ... #7293) dem Dateneingangsanschluss SI der neunten Treiber-IC 1 sequenziell zugeführt und werden durch die Schieberegister 43 der einzelnen Treiber-ICs 1 hereingenommen.
Dann bewirkt das Steuersignal LOAD1, dass die Datensignale (#1, #5, #9, ... #7293), die in den Schieberegistern 43 der einzelnen ICs 1 gehalten werden, durch die Halteschaltungen 44 gehalten werden. Zu diesem Zeitpunkt sind die Steuersignale DIVSEL1 und DIVSEL2 beide auf dem L-Pegel gehalten, und somit schaltet die Teilungsschaltung 48 nur das Teilungszeitabstimmsignal DIV1 auf den H-Pegel, während die anderen Teilungszeitabstimmsignale DIV2 bis DIV4 auf dem L-Pegel gehalten werden. Wenn demgemäß das Auftastsignal STB für eine vorbestimmte Zeitspanne auf dem H-Pegel gehalten wird, wählt das Teilungszeitabstimmsignal DIV1 die entsprechende Gruppe und die Treiber-ICs 1 treiben die Licht emittierenden Vorrichtungen 22 (die Licht emittierenden 22 sind in 9 gezeigt). Inzwischen sind die 1.824 Datensignale (#2, #6, #10, ... #7294) sequenziell dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 zugeführt worden und von den Schieberegistern 43 der einzelnen Treiber-ICs 1 hereingenommen worden.
Als Nächstes bewirkt das Steuersignal LOAD1, dass die Datensignale (#2, #6, #10, ... #7294), die in den Schieberegistern 43 der einzelnen Treiber-ICs 1 gehalten sind, durch die Halteschaltungen 44 gehalten werden, und dann bewirkt das Auftastsignal STB, dass diese Datensignale den Treiberschaltungen 47 zugeführt werden. Zu diesem Zeitpunkt ist das Steuersignal DIVSEL1 zuvor auf den H-Pegel und das Steuersignal DIVSEL2 auf den L-Pegel umgeschaltet worden; somit schaltet nur das Teilungszeitabstimmsignal DIV2 auf den H-Pegel und die anderen Teilungszeitabstimmsignale DIV1, DIV3 und DIV4 bleiben auf dem L-Pegel. Demgemäß wählt das Teilungszeitabstimmsignal DIV2 die entsprechende Gruppe und die Treiber-ICs 1 treiben die Licht emittierenden Vorrichtungen 22. Inzwischen sind 1.824 Datensignale (#3, #7, #11, ... #7295) dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 sequenziell zugeführt worden und durch die Schieberegister 43 der einzelnen Treiber-ICs 1 hereingenommen worden.
Als Nächstes bewirkt das Steuersignal LOAD1, dass die Datensignale (#3, #7, #11, ... #7295), die in den Schieberegistern 43 der einzelnen Treiber-ICs 1 gehalten werden, durch die Halteschaltungen 44 gehalten werden, und dann bewirkt das Auftastsignal STB, dass diese Datensignale den Treiberschaltungen 47 zugeführt werden. Zu diesem Zeitpunkt ist das Steuersignal DIVSEL1 zuvor auf den L-Pegel und das Steuersignal DIVSEL2 auf den H-Pegel umgeschaltet worden; somit schaltet nur das Teilungszeitabstimmsignal DIV3 auf den H-Pegel und die anderen Teilungszeitabstimmsignale DIV1, DIV2 und DIV4 bleiben auf dem L-Pegel. Demgemäß wählt das Teilungszeitabstimmsignal DIV3 die entsprechende Gruppe und die Treiber-ICs 1 treiben die Licht emittierenden Vorrichtungen 22. Inzwischen sind 1.824 Datensignale (#4, #8, #12, ... #7296) dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 sequenziell zugeführt worden und von den Schieberegistern 43 der einzelnen Treiber-ICs 1 hereingenommen worden.
Als Nächstes bewirkt das Steuersignal LOAD1, dass die Datensignale (#4, #8, #12, ... #7296), die in den Schieberegistern 43 der einzelnen Treiber-ICs 1 gehalten werden, in den Halteschaltungen 44 gehalten werden, und dann bewirkt das Auftastsignal STB, dass diese Datensignale den Treiberschaltungen 47 zugeführt werden. Zu diesem Zeitpunkt ist das Steuersignal DIVSEL1 zuvor auf den H-Pegel und das Steuersignal DIVSEL2 auf den H-Pegel umgeschaltet worden; somit schaltet nur das Teilungszeitabstimmsignal DIV4 auf den H-Pegel und die anderen Teilungszeitabstimmsignale DIV1 bis DIV3 bleiben auf dem L-Pegel. Demgemäß wählt das Teilungszeitabstimmsignal DIV4 die entsprechende Gruppe und die Treiber-ICs 1 treiben die Licht emittierenden Vorrichtungen 22. Inzwischen sind 1.428 Datensignale (#1, #5, #9, ... #7293) dem Dateneingangsanschluss SI der neunzehnten Treiber-IC 1 sequenziell zugeführt worden und durch die Schieberegister 43 der einzelnen Treiber-ICs 1 hereingenommen worden.
Danach wiederholen die Treiber-ICs für die zweiten und folgenden Zeilen die gleichen Operationen, die für die Daten der ersten Zeile durchgeführt worden sind. Indem eine selektive Lichtemission auf diese Art und Weise für jede Zeile durchgeführt wird und wiederholt durchgeführt wird, ist es möglich, eine Belichtung eines Ganzbildes zu erzielen.
In dieser Ausführungsform werden vier Teilungszeitabstimmsignale DIV1 bis DIV4 auf der Basis von zwei Steuersignalen DIVSEL1 und DIVSEL2 erzeugt. Dadurch wird es möglich, die Anzahl der Anschlüsse der ICs und die Anzahl der Montageschritte derselben zu reduzieren. Darüber hinaus kann die Wahl der gewünschten Gruppe unter Verwendung der Teilungszeitabstimmsignale DIV1 bis DIV4 erzielt werden, indem die zwei Steuersignale DIVSEL1 und DIVSEL2 geeignete Pegelkombinationen verliehen werden. Dadurch wird es möglich, die Reihenfolge der Wahl freisetzen.
Sechste Ausführungsform
Als Nächstes wird eine sechste Ausführungsform beschrieben. 26 ist ein Blockschaltbild der Grundkonfiguration der Treiber-IC gemäß der sechsten Ausführungsform. Die in der 26 gezeigte Konfiguration unterscheidet sich von der in der 10 gezeigten dadurch, dass das Schieberegister 8 und die Halteschaltung 9 vom n-(96)-Bit-Typ sind und dass Datensignale von der Halteschaltung 9 direkt in die erste Treiberschaltung 12A geleitet werden; daher sind in der 26 diejenigen Schaltungsblöcke, die ebenfalls in der 10 zu finden sind, mit den gleichen Bezugsziffern bezeichnet worden, und deren Beschreibungen werden nicht wiederholt.
27 ist ein Blockschaltbild eines Hauptteils des Blockschaltbildes gemäß 26, insbesondere eines Teils bezogen auf einen Ausgangsanschluss DO1 von einer Anzahl von Ausgangsanschlüssen DO1 bis DO96. Wie die Teilungsschaltung 48 in der fünften Ausführungsform (23), ist in der Zeitabstimmsteuerungsschaltung 7 eine Teilungsschaltung 48 enthalten, die die Teilungsabstimmsignale DIV1 bis DIV4 auf der Basis von zwei Steuersignalen DIVSEL1 und DIVSEL2 erzeugt. Der Datenausgang der Hal teschaltung 9 wird dem Stromverstärker 12a über eine UND-Gatterschaltung zugeführt, deren Öffnen/Schließen durch das Auftastsignal STB gesteuert wird. Darüber hinaus nimmt, wie bei der ersten Ausführungsform (2), die Halteschaltung 9 auf der Basis eines Ladesignals LOAD1 die Datensignale, welche durch die Schieberegister 8 hereingenommen worden sind, parallel herein. Zusätzlich ist zwischen dem Schieberegister 8 und der Kompensationsdatenspeicherschaltung 10 eine Wählschaltung 56 vorgesehen. Diese Wählschaltung 56 wird durch die Teilungszeitabstimmsignale DIV1 bis DIV4 so gesteuert, dass unter den vier Signalleitungen, die die Wählschaltung 56 mit der Kompensationsdatenspeicherschaltung 10 verbinden, eine als Signalleitung gewählt wird, mittels welcher die Daten, welche vom Schieberegister 8 ausgegeben werden, der Kompensationsdatenspeicherschaltung 10 zugeführt werden. Bezüglich anderer Aspekte ist die in der 27 gezeigte Konfiguration die gleiche wie die in der 11 gezeigte; daher sind in der 27 diejenigen Schaltungsblöcke, die auch in der 11 zu finden sind, mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibungen werden nicht wiederholt. Wie bei der zweiten Ausführungsform kann die Kompensationsdatenspeicherschaltung 10 n × m-(384)-Sätze von s-Bit-(beispielsweise 3-Bit-)-Daten speichern; das heißt, sie ist als eine Speicherschaltung der s × n × m-(1.152)-Bit-Bauart gebaut.
Wie vorstehend beschrieben, ist die Treiber-IC dieser Ausführungsform eine Version der Treiber-IC gemäß der fünften Ausführungsform, die ferner eine solche Kompensationsdatenspeicherschaltung 10 eingebaut hat, wie sie in den Treiber-ICs der ersten bis dritten Ausführungsform vorgesehen ist. Als Ergebnis werden wie bei den ersten bis dritten Ausführungsformen n × m-(384)-Kompensationsdatensignale, die für die Ausgangskompensation verwendet werden, in der Kompensationsdatenspeicherschaltung 10 gespeichert, und wie bei der fünften Ausführungsform wird gemäß den n-(96)-Bit-Daten, die vom Schieberegister 8 Viertel für Viertel einer Zeile nacheinander zugeführt werden, unter den Signalleitungen, die die Wählschaltung 56 mit der Kompensationsdatenspeicherschaltung 10 verbinden, eine gewählt. Dann leitet gemäß den n-(96)-Bit-Daten die Kompensationsdatenspeicherschaltung 10 96 Kompensationsdatensignale zur ersten Treiberschaltung 12A.
Bei dieser Ausführungsform erzeugt wie bei der fünften Ausführungsform die Teilungsschaltung 48 die Teilungszeitabstimmsignale DIV1 bis DIV4 auf der Basis der zwei Steuersignale DIVSEL1 und DIVSEL2 und leitet diese zu den Schaltungen in den darauf folgenden Stufen. Die Teilungsschaltung 48 kann jedoch so konfiguriert sein wie in der vierten Ausführungsform, um die Teilungszeitabstimmsignale DIV1 bis DIV4 auf der Basis des Steuersignals DIVSEL1 allein zu erzeugen. Dies trägt dazu bei, die Anzahl der Anschlüsse, die erforderlich sind, um Signale von außerhalb zu empfangen, zu reduzieren.
Die Auftaststeuerschaltung 14 in der ersten Ausführungsform, die Wählsteuersignalerzeugungsschaltung 30 in den zweiten und dritten Ausführungsformen und die Teilungsschaltungen 48 in der vierten Ausführungsform sind jeweils aus den Flip-Flops FF1 und FF2 und logischen Gatterschaltungen G1 bis G4 zusammengesetzt. In diesen Schaltungen, das heißt der Auftaststeuerschaltung 14, der Wählsteuersignalerzeugungsschaltung 30 und der Teilungsschaltung 48 bilden die Flip-Flops FF1 und FF2 eine 2-Bit-Zählerschaltung, und die logischen Gatterschaltungen G1 bis G4 bilden einen Decoder, der vier Signale auf der Basis des Ausgangs der Zählerschaltung erzeugt.
Auf diese Art und Weise sind in den ersten bis vierten Ausführungsformen die Auftaststeuerschaltung 14, die Wählsteuersignalerzeugungsschaltung 30 und die Teilungsschaltung 48 als eine Schaltung aufgebaut, bestehend aus einer 2-Bit-Zählerschaltung und einem Decoder, der vier Signale unter Verwendung des Ausgangs der Zählerschaltung erzeugt. Die Konfiguration dieser Schaltungen ist jedoch nicht auf diese spezifische Konfiguration begrenzt. Beispielsweise können die Auftaststeuerschaltung, die Wählsteuersignalerzeugungsschaltung und die Teilungsschaltung auch als eine Schaltung aufgebaut sein, bestehend aus einer x-Bit-Zählerschaltung, bestehend aus x-Flip-Flops und einem Decoder, bestehend aus m Logikgatterschaltungen, die m Signale auf der Basis des Ausgangs der Zählerschaltung erzeugen. In diesem Fall erfüllen x und m die Beziehung x < m ≤ 2^x.
Andererseits ist in den fünften und sechsten Ausführungsformen die Teilungsschaltung 48 als ein Decoder mit zwei Eingängen und vier Ausgängen gebaut, bestehend aus den logischen Gattern G1 bis G4. Die Konfiguration dieses Decoders ist jedoch nicht auf diese spezifische Konfiguration begrenzt. Beispielsweise kann die Teilungsschaltung 48 als ein Decoder mit x Eingängen und m Ausgängen gebaut sein. In diesem Fall erfüllt x und m die Beziehung x < m ≤ 2^x.
Industrielle Anwendbarkeit
Wie vorstehend beschrieben, ist gemäß der vorliegenden Erfindung die Anzahl der Steuersignale, die den Treiber-ICs für die Gruppenwahl von außen zugeführt werden, kleiner als die Anzahl der Gruppen. Dies trägt dazu bei, die Anzahl der Anschlüsse der Treiber-ICs zu reduzieren. Dies wiederum trägt dazu bei, die Anzahl der Drähte zu reduzieren, die für die Verdrahtung erforderlich sind und reduziert die Anzahl der Montageschritte. Somit ist es möglich, die Effizienz der Montage zu verbessern und das Auftreten von Ausfall zu verringern. Darüber hinaus ist es möglich, die Treiber-ICs kleiner zu gestalten.
Darüber hinaus sind gemäß der vorliegenden Erfindung Kompensationsdatensignale so gespeichert, dass Licht emittierende Vorrichtungen mit Datensignalen getrieben werden, die individuell mit den entsprechenden Kompensationsdatensignalen korrigiert worden sind. Dies trägt dazu bei, die Variationen der Betriebscharakteristika zwischen den Licht emittierenden Vorrichtungen zu reduzieren.
Darüber hinaus speichert gemäß der vorliegenden Erfindung jede Treiber-IC n × m Datensignale, die dieser sequenziell zugeführt worden sind, in einer Datensignalspeicherschaltung, wählt und nimmt die Datensignale, die in der Datensignalspeicherschaltung gespeichert sind, in Stapeln von n Datensignalen heraus und bewirkt unter Verwendung der so gewählten Datensignale, dass eine Treiberschaltung, die an n Ausgangsanschlüsse angeschlossen ist, in Betrieb gesetzt wird, und bewirkt, dass ein zweiter Treiberabschnitt, der an n Wählanschlüsse angeschlossen ist, synchronisiert wird. Dadurch wird die Notwendigkeit eliminiert, Datensignale selbst dann, wenn Licht emittierende Vorrichtungen in einer Anzahl von Gruppen getrieben werden, neu anzuordnen und dadurch wird die Signalverarbeitung einfach.
Wie vorstehend beschrieben, ist die vorliegende Erfindung für Treiber-ICs und optische Druckköpfe sehr nützlich.

Claims

Treiber-IC (1), welcher umfasst n Ausgangsanschlüsse (DO) zum Ansteuern eines Gerätes, einen ersten Treiberabschnitt (2), verbunden mit den einzelnen Ausgangsanschlüssen (DO), m Gruppenauswahlanschlüsse (CD) und einen zweiten Treiberabschnitt (3), verbunden mit den einzelnen Gruppenauswahlanschlüssen (CD), wobei der Treiber-IC, um Ansteuerströme an m × n Leuchtdioden (22), die in einer Reihe angeordnet sind, zu liefern, die Ausgangsanschlüsse (DO) aufweist, die jeweils mit ersten Elektroden von m Leuchtdioden (26) (mit m > 2) verbunden sind und die Gruppenauswahlanschlüsse (CD) aufweist, die jeweils mit zweiten Elektroden von n Leuchtdioden (22) verbunden sind, wobei der erste Treiberabschnitt (2) umfasst: eine Datensignalspeicherschaltung (4) zum Speichern von Datensignalen, die ihr sequenziell zugeführt werden; eine Treiberschaltung (5) zum Ausgeben der Ansteuerströme auf Basis von Datensignalen, dadurch gekennzeichnet, dass die Datensignalspeicherschaltung (4) darauf ausgelegt ist, mindestens n × m Datensignale zu speichern, der Treiber-IC eine Datenauswahlschaltung (11) umfasst, um in Stapeln von n Datensignalen die in der Datensignalspeicherschaltung (4) gespeicherten Datensignale auszuwählen und herauszuziehen, und die auf diese Weise ausgewählten Datensignale für die Treiberschaltung (5) bereitgestellt werden.
Treiber-IC gemäß Anspruch 1, welcher zusätzlich umfasst: eine Steuerschaltung zum Bestimmen eines der Gruppenauswahlanschlüsse (CD) des zweiten Treiberabschnitts (3) und zum Speisen der Datenauswahlschaltung (11) mit Bestimmungssignalen zum Bestimmen der Datensignale in Stapeln von n Datensignalen.
Treiber-IC gemäß Anspruch 1, wobei der erste Treiberabschnitt (2) eine Kompensationsdatenspeicherschaltung (10) zum individuellen Speichern von Kompensationsdaten für die Leuchtdioden (26) umfasst und die Treiberschaltung (5) die Ansteuerströme auf Basis der Datensignale und der Kompensationsdaten ausgibt.
Treiber-IC gemäß Anspruch 1, wobei der zweite Treiberabschnitt (3) so konfiguriert ist, dass er die m Gruppenauswahlanschlüsse (CD) sequenziell in Synchronität mit der Zeitabstimmung schaltet, mit welcher die Datenauswahlschaltung (11) die Datensignale auswählt.
Treiber-IC gemäß Anspruch 4, welcher außerdem umfasst: eine Kompensationsdatenspeicherschaltung (10) zum individuellen Speichern von Kompensationsdaten für die n × m Datensignale.
Treiber-IC gemäß Anspruch 4, wobei der Treiber-IC ein Treiber-IC zum Ansteuern, Gruppe für Gruppe auf Zeitteilungsbasis eines lichtemittierenden Geräts (22) ist, welches m Gruppen von n lichtemittierenden Elementen (26) aufweist.
Treiber-IC gemäß Anspruch 2, wobei die Steuerschaltung die Bestimmungssignale auf Basis von Steuersignalen ausgibt, welche ihr von außen mittels einer Anzahl von Signalleitungen kleiner als m zugeführt werden.
Treiber-IC gemäß Anspruch 7, wobei die Steuerschaltung den zweiten Treiberabschnitt (3) auf solche Weise steuert, dass die Leuchtdioden (26), die in einer Reihe angeordnet sind, sequenziell aktiviert werden, wenn die Bestimmungssignale geschaltet werden.
Treiber-IC gemäß Anspruch 8, wobei die Steuerschaltung x Eingangssignalleitungen (mit x < m) und m Ausgangsleitungen aufweist, mittels welcher die Bestimmungssignale dem zweiten Treiberabschnitt (3) zugeführt werden.
Treiber-IC gemäß Anspruch 7, wobei die Steuerschaltung zusammengesetzt ist aus einer Impulszählerschaltung zum Zählen von Impulsen, die in den Steuersignalen enthalten sind, welche jeweils aus einer Impulsfolge bestehen, und einer Logikschaltung zum Kombinieren von Signalen, die von der Impulszählerschaltung ausgegeben werden, so dass die Bestimmungssignale an die m Ausgangsleitungen ausgegeben werden.
Treiber-IC gemäß Anspruch 7, wobei die Signalleitungen den Steuersignalen fest zugeordnet sind.
Treiber-IC gemäß Anspruch 7, wobei die Signalleitungen von den Steuersignalen und anderen Signalen gemeinsam genutzt werden.
Treiber-IC gemäß Anspruch 7, wobei der erste Treiberabschnitt (2) eine Kompensationsdatenspeicherschaltung (10) zum individuellen Speichern von Kompensationsdaten für die Leuchtdioden (26) umfasst.
Treiber-IC gemäß Anspruch 1, der zusätzlich umfasst: eine Zeitabstimmsteuerschaltung (7) zum Erzeugen von m Teilungs-Zeitabstimmsignalen auf Basis einer Anzahl von Steuersignalen kleiner als m, die ihr von außen zugeführt werden, wobei die Datenauswahlschaltung (11) des ersten Treiberabschnitts (2) in Stapeln von n Datensignalen die Datensignale gemäß den m Teilungs-Zeitabstimmsignalen auswählt und herauszieht, die in der Datensignalspeicherschaltung (4) gespeichert sind, und wobei der zweite Treiberabschnitt (3) die m Gruppenauswahlanschlüsse (CD) sequenziell in Synchronität mit der Zeitabstimmung schaltet, mit welcher die Datenauswahlschaltung (11) die Datensignale auswählt.
Treiber-IC gemäß Anspruch 14, wobei die Steuersignale, welche der Zeitabstimmsteuerschaltung (7) zugeführt werden, ihr mittels Signalleitungen zum Zuführen von Signalen zum Steuern der Zeitabstimmung zugeführt werden, mit welcher die Datensignale in der Datensignalspeicherschaltung (4) gespeichert sind.
Treiber-IC gemäß Anspruch 14, wobei die Steuersignale, welche der Zeitabstimmsteuerungsschaltung (7) zugeführt werden, ihr mittels Signalleitungen zugeführt werden, welche den Steuersignalen fest zugeordnet sind.
Treiber-IC gemäß Anspruch 14, welcher zusätzlich aufweist: eine Kompensationsdatenspeicherschaltung (10) zum individuellen Speichern von Kompensationsdaten für die n × m Datensignale.
Treiber-IC gemäß Anspruch 14, wobei der Treiber-IC ein Treiber-IC zum Ansteuern, Gruppe für Gruppe auf Zeitteilungsbasis, eines lichtemittierenden Geräts (22) ist, welches m Gruppen von n lichtemittierenden Elementen (26) aufweist.
Optischer Druckkopf, der ein lichtemittierendes Gerät (22) umfasst, welches m × n Leuchtdioden (26) und einen Treiber-IC (1) gemäß einem der Ansprüche 1–18 zum Liefern von Ansteuerströmen an die Leuchtdioden (26) des lichtemittierenden Geräts (22) aufweist.
Optischer Druckkopf gemäß Anspruch 19, wobei das lichtemittierende Gerät (22) über den Treiber-IC gelegt ist.
Optischer Druckkopf gemäß Anspruch 19, wobei das lichtemittierende Gerät (22) auf einer oberen Oberfläche des Treiber-IC (1) mit einer dazwischen eingezogenen elektrisch isolierenden Schicht angeordnet ist und sich in dem Zentrum des Treiber-IC (1) befindet.