DE69320591T2

DE69320591T2 - Schaltung zur Pegelkonversion für Eingangssignal mit niedriger Amplitude

Info

Publication number: DE69320591T2
Application number: DE69320591T
Authority: DE
Inventors: Yuji C/O Sony Corporation Tokyo Hayashi; Toshikazu C/O Sony Corporation Tokyo Maekawa
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-11-25
Filing date: 1993-11-23
Publication date: 1999-04-22
Anticipated expiration: 2013-11-24
Also published as: JP3144166B2; DE69320591D1; EP0599273B1; KR100286088B1; KR940012850A; EP0599273A3; JPH06216753A; US5646642A; EP0599273A2; US5748026A

Description

Schaltung zur Pegelkonversion für Eingangssignal mit niedriger Amplitude

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Diese Erfindung bezieht sich auf eine Schaltung zur Pegelkonversion und im speziellen auf eine Schaltung zur Wandlung eines angelegten Pegels einer niedrigen Amplitude, die in eine integrierte Schaltung mit Dünnfilmtransistoren oder in eine ähnliche Schaltung eingebaut als deren Taktschnittstelle dient und ein Eingangstaktsignal mit niedriger Amplitude pulsverstärkt.

Beschreibung des Standes der Technik

Die Fig. 6 zeigt ein Beispiel einer herkömmlichen Schaltung zur Pegelkonversion. Diese Schaltung 101 zur Pegelkonversion ist in eine integrierte Schaltung 102 mit Dünnfilmtransistoren (TFT) eingebaut, um als deren Taktschnittstelle zu dienen. Die Schaltung 101 zur Pegelkonversion enthält eine Stromspiegelschaltung, die ein Paar Eingangstransistoren mn1 und mn2 und eine Paar Lasttransistoren mp1 und mp2 enthält. Jeder der Eingangstransistoren ist ein als Dünnfilmtransistor aufgebauter n-Kanal Feldeffekttransistor (FET). Jeder der Lasttransistoren ist ein als Dünnfilmtransistor aufgebauter p-Kanal FET. Die Gates des Paars Eingangstransistoren mn1 und mn2 werden jeweils mit einem Taktsignal CK1 und einem Taktsignal CK2 versorgt. Diese Taktsignale haben zueinander entgegengesetzte Phasen. An die Stromspiegelschaltung wird eine Versorgungsschaltung VDD angelegt, damit diese abhängig von den Eingangstaktsignalen CK1 und CK2 ein pulsverstärktes Ausgangstaktsignal Vout ausgeben kann. Das Ausgangstaktsignal Vout wird als interner Takt der integrierten Schaltung 102 mit Dünnfilmtransistoren verwendet. Die integrierte Schaltung 102 mit Dünnfilmtransistoren weist eine relativ hohe Betriebsspannung auf, die Versorgungsspannung VDD liegt zum Beispiel im Bereich von 11 V bis 14 V. Das Paar Eingangstaktsignale CK1 und CK2 wird von einem Zeitablaufgenerator (TG) 103 angelegt. Der Zeitablaufgenerator 103 besteht allgemein aus einem CMOS Gate-Array, das auf einem Siliziumchip gebildet ist. Seine Versorgungsspannung ist relativ niedrig.
In bezug auf die Fig. 7 wird eine von der Erfindung zu lösende Aufgabe kurz beschrieben. Wie in der Fig. 7(a) gezeigt ist, wird das Ausgangstaktsignal Vout von der herkömmlichen Schaltung 101 zur Pegelkonversion abhängig von dem Eingangstaktsignal CK1 pulsverstärkt. Zu diesem Zeitpunkt muß eine Amplitude (ein Spitzenpotential) des Eingangstaktsignals CK1 etwas höher als ein Schwellenwert Vth des Eingangstransistors mn1 liegen. Liegt der Schwellenwert Vth z.B. bei 3 V, so muß das Spitzenpotential des Eingangstaktsignals 4 V oder höher sein. Wie es in der Fig. 7(b) gezeigt ist, leitet der Eingangstransistor mn1 nicht genügend, wenn das Spitzenpotential des Eingangstaktsignals CK1 unterhalb des Schwellenwerts Vth liegt, wodurch kein geeignetes Ausgangstaktsignal Vout erzeugt wird.
Der externe Zeitablaufgenerator 103, der das Eingangstaktsignal anlegt, besteht allgemein aus einem CMOS Gate-Array. Kürzlich wurde eine zum Treiben des Gate- Arrays benötigte Versorgungsspannung schnell von herkömmlichen 5 V auf 3,3 V oder niedrigere Werte abgesenkt. Ein von einem solchen zuvor angeführten Zeitablaufgenerator mit niedriger Spannung angelegtes Taktsignal ist manchmal niedriger als der TFT-Schwellenwert der integrierten Schaltung mit Dünnfilmtransistoren. Aufgrund dieses Problems ist es sehr schwierig, eine direkte Schnittstelle zwischen dem CMOS Gate-Array mit niedriger Spannung und der integrierten Schaltung mit Dünnfilmtransistoren zu erzeugen.
In einem herkömmlichen Beispiel, wie es in der Fig. 6 gezeigt ist, wird die Schaltung zur Pegelkonversion betrieben, indem zweiphasige Eingangstaktsignale CK1 und CK2 verwendet werden, die eine zueinander entgegengesetzte Polarität aufweisen. Hierdurch wird in der Konsequenz ein Paar Verbindunganschlüsse als Taktschnittstelle benötigt. Da die Anzahl der benötigten internen Taktsignale zunimmt, nimmt auch die Anzahl der Verbindungsanschlüsse der Taktschnittstelle zu, wodurch die Verdrahtung verkompliziert wird und eine dichte Plazierung der Einzelelemente verhindert wird. Um diese Probleme zu lösen, wurde eine Schaltung zur Pegelkonversion vorgeschlagen, die mit einem einphasigen Eingangstaktsignal arbeitet. Die Fig. 8 zeigt ein Beispiel einer solchen Schaltung. Im wesentlichen hat diese Schaltung den gleichen Aufbau wie die Schaltung zur Pegelkonversion mit zwei angelegten Phasen, die in der Fig. 6 gezeigt ist. In der Figur werden zur Vereinfachung des Verständnisses gleiche Teile mit gleichen Referenzzeichen bezeichnet. Die Schaltung zur Pegelkonversion mit einer angelegten Phase ist hinsichtlich des einphasigen Pendants dadurch unterschiedlich, daß ein Gate des Eingangstransistors mn2 anstelle des invertierten Eingangstaktsignals CK2 mit einer festen Gleichstromvorspannung VG versorgt wird.
Der Betrieb der Schaltung zur Pegelkonversion mit einer angelegten Phase, die in der Fig. 8 gezeigt ist, wird in bezug auf die Fig. 9 kurz beschrieben. Ändert sich das Eingangstaktsignal CK auf einen hohen Pegel, so leiten der Eingangstransistor mn1 und der Lasttransistor mp2, worauf das pulsverstärkte Ausgangstaktsignal Vout ansteigt. Ändert sich dann das Eingangstaktsignal CK auf einen niedrigen Pegel, so sperrt der Lasttransistor mp2 und gleichzeitig arbeitet der mit der festen Vorspannung VG versorgte Eingangstransistor mn2, wodurch das Ausgangstaktsignal Vout abfällt. Um diesen Betrieb stabil auszuführen ist es nötig, die feste Vorspannung VG auf Grundlage des Spitzenpotentials des Eingangstaktsignals CK und der Schwellenspannung des Eingangstransistors mn2 geeignet zu setzen. Tatsächlich ist es jedoch extrem schwierig, die feste Vorspannung VG in einer Lösung mit integrierter Schaltung zu setzen. Auch wird für den Fall, daß die feste Vorspannung VG extern angelegt wird, eine sehr feine Einstellung benötigt, wodurch in der Praxis Schwierigkeiten entstehen. Wie im Fall der Schaltung zur Pegelkonversion mit zwei angelegten Phasen, wie sie in der Fig. 6 gezeigt ist, kann die Schaltung zur Pegelkonversion mit einer angelegten Phase, wie sie in der Fig. 8 gezeigt ist, kein geeignetes Ausgangstaktsignal Vout erzeugen, wenn das Spitzenpotential des Eingangstaktsignals auf einen Wert unterhalb der Schwellenspannung des Eingangstransistors abfällt.
Die EP-A-0 235 499 offenbart eine Schnittstellenschaltung zwischen logischen Pegeln von bipolaren Transistoren und logischen Pegeln von Feldeffekttransistoren, die eine Schaltung zur Pegelverschiebung und Multiplizierung enthält. Dieser Pegelschieber besteht aus einem Sensortransistor zur Addition einer Offsetspannung, die mehr oder weniger gleich zu einer bestimmten Schwellenspannung ist, zu einem Eingangssignal und legt anschließend das offsetkompensierte Eingangssignal an den Multiplizierer an, um das offsetkompensierte Eingangssignal in ein Ausgangssignal mit einer relativ hohen Amplitude zu wandeln, wobei der Multiplizierer einen Eingangstransistor aufweist, der die bestimmte Schwellenspannung aufweist.

AUFGABEN UND ZUSAMMENFASSUNG DER ERFINDUNG

Der Erfindung liegt demzufolge die Aufgabe zugrunde, eine Schaltung zur Pegel konversion anzugeben, die für ein einphasiges Eingangstaktsignal mit einer relativ niedrigen Amplitude stabil arbeitet.
Bei der Durchführung der Erfindung und nach einem ihrer Gesichtspunkte ist eine Schaltung zur Wandlung eines Eingangspegels mit einer niedrigen Amplitude angegeben, die einen Block zur Detektion/Offsetkompensation in einer vorderen Stufe und einen Block zur Pegelkonversion in einer hinteren Stufe enthält. Der Block zur Pegelkonversion enthält zwei Eingangstransistoren mit bestimmten Schwellenwerten und verstärkt ein Eingangssignal mit einer relativ niedrigen Amplitude in ein Ausgangstaktsignal mit einer relativ hohen Amplitude. Der Block zur Detektion/Offsetkompensation kompensiert die Schwellenwerte der zuvor erwähnten Eingangstransistoren, addiert jeweils eine Offsetspannung entsprechend des Schwellenwerts zu dem Eingangssignal und legt die jeweiligen resultierenden Signale an den zuvor erwähnten Block zur Pegelkonversion an, wobei das Eingangssignal von einem Eingangstransistor das einphasige Eingangstaktsignal ist und das Eingangssignal des anderen Eingangstransistors ein Nullpegel ist. Diese Einrichtung enthält ein Hilfselement zur Absenkung einer Treiberkapazität von einem Eingangstransistor unter die des anderen Eingangstransistors, wenn sich das Eingangstaktsignal auf den Nullpegel ändert, wodurch die Invertierung des Ausgangstaktsignals stabilisiert wird.
Entsprechend eines Modus der Erfindung enhält der zuvor erwähnte Block zur Detektion/Offsetkompensation jeweilige Sensorelemente zur Sensierung der Schwellenwerte der Eingangstransistoren, um zu den Eingangssignalen jeweils einen Offset zu addieren, der den sensierten Schwellenwerten entspricht. Ein Gate eines Eingangstransistors wird mit dem einphasigen Eingangstaktsignal versorgt, dem mittels eines korrespondierenden Sensorelements ein bestimmter Offset hinzugefügt wurde. Ein Gate des anderen Eingangstransistors wird über ein korrespondierendes Sensorelement direkt mit dem bestimmten Offset versorgt. In diesem Fall wird das einphasige Eingangstaktsignal, das an das Gate von einem Eingangstransistor angelegt wird, auch an die Source des anderen Eingangstransistors angelegt.
Jedes Sensorelement enthält einen Sensortransistor, der so ausgestaltet ist, daß er einen zu dem Schwellenwert des jeweiligen Eingangstransistors äquivalenten Schwellenwert aufweist. Ein einer Schwellenwertpegelspannung, die zwischen einem Source und Gate des Sensortransistors erzeugt wird, entsprechender Offset wird an das Eingangssignal des jeweiligen Eingangstransistors angelegt.
Der Block zur Detektion/Offsetkompensation ist auch mit einer Stromquelle zum Treiben dieses Sensortransistors versehen. Die Stromquelle enthält z.B. einen Transistor oder einen Widerstand, der in Reihe zwischen eine Versorgungsleitung und den Sensortransistor geschaltet ist.
Der Block zur Pegelkonversion mit der zuvor angeführten Konstitution enthält z.B. eine Stromspiegelschaltung. Alternativ kann als Pegelkonverter auch eine Flipflopschaltung eingesetzt werden.
Das zuvor aufgeführte Hilfselement besteht aus einem Hilfstransistor, dessen Source und Drain jeweils an die Source des zuvor ausgeführten einen Eingangstransistors und das Gate des zuvor aufgeführten anderen Eingangstransistors angeschlossen sind. Ein Gate des Hilfstransistors ist ebenfalls an das Gate des zuvor aufgeführten anderen Eingangstransistors angeschlossen.
Die Schaltung zur Pegelkonversion von angelegten niedrigen Amplituden nach der Erfindung ist z.B. in einer integrierten Schaltungseinrichtung mit Dünnfilmtransistoren enthalten, um als deren Taktschnittstelle zu dienen. Als eine solche integrierte Schaltungseinrichtung mit Dünnfilmtransistoren gibt es z.B. eine Aktivmatrix-Flüssigkristallanzeige mit einer Aktivmatrix-Anzeige, die Flüssigkristallelemente und Dünnfilmtransistoren zum Treiben der Elemente enthält, einer Ein-Ausgabe-Treiberschaltung mit einem horizontalen Schieberegister zur Steuerung des Anlegens eines Bildsignals an diese Dünnfilmtransistoren und einem vertikalen Schieberegister zum Anlegen eines Auswahlsignals, und der Schaltung zur Pegelkonversion von angelegten niedrigen Amplituden, um ein Eingangstaktsignal an diese Register anzulegen, wobei alle diese Schaltungen auf einem Substrat gebildet sind. In diesem Fall wird die Schaltung zur Pegelkonversion von angelegten niedrigen Amplituden mittels integrierten Feldeffekt-Dünnfilmtransistoren aufgebaut. Es ist festzustellen, daß diese Erfindung nicht auf die Dünnfilm-Feldeffekttransistoren begrenzt ist, sie kann auch mit einem MOS Transistor, der als inneres Material Silizium verwendet, oder einem Transistor verwendet werden, dessen halbleitendes Material GaAs ist.
Nach dieser Erfindung wird das Eingangstaktsignal mit niedriger Amplitude intern auf Grundlage eines Schwellenwerts des Dünnfilmtransistors auf einen geeigneten Pegel offsetkompensiert, wonach ein resultierendes Signal pegelkonvertiert wird. Während die herkömmliche Einrichtung eine Amplitude des Eingangstaktsignals benötigt, die höher als der Schwellenwertpegel ist, erlaubt die Einrichtung nach der Erfindung eine genügende Pulsverstärkung auch bei einem Spitzenpotential unterhalb des Pegels des Schwellenwerts. Demzufolge bietet die Schaltung zur Pegelkonversion für angelegte niedrige Amplituden nach dieser Erfindung eine direkte Taktschnittstelle auch für einen Zeitablaufgenerator, der ein CMOS Gate- Array enthält, das mit niedriger Leistung arbeitet. Zusätzlich bietet diese Erfindung eine Schaltung zur Pegelkonversion für angelegte einphasige Signale. Wird die Erfindung als die Taktschnittstelle verwendet, so wird vorteilhafterweise die Anzahl von Verbindungsanschlüssen reduziert.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die obige und andere Aufgaben, Merkmale und Vorteile dieser Erfindung werden anhand der folgenden Beschreibung in Zusammenhang mit den beigefügten Zeichnungen weiter verdeutlicht. Es zeigen:
Fig. 1 einen Schaltplan der Schaltung zur Pegelkonversion von angelegten niedrigen Amplituden nach einer Ausführungsform der Erfindung;
Fig. 2 einen Schaltplan eines Aufbaus einer Schaltung zur Detektion/ Offsetkompensation, die in die in der Fig. 1 gezeigten Ausführungsform eingebaut wird;
Fig. 3 einen Schaltplan eines Beispiels eines bestimmten Schaltungsaufbaus der in der Fig. 1 gezeigten Ausführungsform;
Fig. 4 ein Wellenformdiagramm, das ein Simulationsergebnis der in der Fig. 3 gezeigten Ausführungsform darstellt;
Fig. 5 ein Blockschaltbild eines Anwendungsbeispiels der Schaltung zur Pegelkonversion von angelegten niedrigen Eingangspegeln nach der Erfindung;
Fig. 6 einen Schaltplan eines Beispiels einer herkömmlichen Schaltung zur Pegelkonversion;
Fig. 7 ein Wellenformdiagramm zur Beschreibung eines Betriebsablaufs der herkömmlichen Schaltung zur Pegelkonversion,
Fig. 8 einen Schaltplan eines anderen Beispiels der herkömmlichen Schaltung zur Pegelkonversion;
Fig. 9 ein Wellenformdiagramm zur Beschreibung eines Betriebsablaufs der herkömmlichen Schaltung zur Pegelkonversion.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Diese Erfindung wird anhand einer ihrer bevorzugten Ausführungsformen in bezug auf die beigefügten Zeichnungen noch detaillierter beschrieben.
In bezug auf die Fig. 5 wird ein Anwendungsbeispiel der Schaltung zur Pegelkonversion von angelegten niedrigen Amplituden beschrieben. In diesem Beispiel ist die Schaltung zur Pegelkonversion von angelegten niedrigen Amplituden in einer Aktivmatrix-Flüssigkristallanzeigevorrichtung 51 enthalten, um als Taktschnittstelle für einen externen Zeitablaufgenerator 52 zu dienen. Wie gezeigt, weist die Aktivmatrix-Flüssigkristallanzeigevorrichtung 51 eine Aktivmatrixanzeige auf, die sich aus vielen Flüssigkristallbildpunkten LC zusammensetzt, die in einer Matrix angeordnet sind, wobei jeder Flüssigkristallbildpunkt LC von einem Dünnfilmtransistor TFT getrieben wird. Parallel zu jedem Bildpunkt LC ist eine Lastkapazität CS angeschlossen. Ein Drain jedes TFTs ist an einen Bildpunktanschluß angeschlossen, der ein Ende eines korrespondierenden LCs bildet. Eine Source jedes TFTs ist an eine einer Mehrzahl von Signalleitungen 53 angeschlossen. Ein Gate jedes TFTs ist an eine einer Mehrzahl von Gateleitungen 54 angeschlossen. Das andere Ende jedes LCs ist an einen gegenüberliegenden Pol COM angeschlossen. Die Mehrzahl von Gateleitungen 54 ist an ein vertikales Schieberegister 55 angeschlossen, um davon ein Auswahlsignal zu empfangen. Die Mehrzahl von Signalleitungen 53 ist jeweils über einen Abtastschalter SW an eine gemeinsame Datenleitung 56 angeschlossen, um von dieser ein Bildsignal Vsig zu empfangen. Jeder Abtastschalter SW ist über eine korrespondierende Gateschaltung 57 an ein horizontales Schieberegister 58 angeschlossen. Die Schieberegister 55 und 58 bilden einen Schaltungsblock zum Treiben der Eingangs-/Ausgangssignale.
Das vertikale Schieberegister 55 wählt die Mehrzahl von Gateleitungen 53 sequentiell aus. Das horizontale Schieberegister 58 verurscht über die korrespondierenden Gateschaltungen 57 ein sequentielles Leiten der Abtastschalter SW, um das Bildsignal Vsig an jede Signalleitung 53 zu verteilen. Wenn eine der Gateleitungen 54 ausgewählt ist, leiten alle Dünnfilmtransistoren TFT auf der ausgewählten Leitung gleichzeitig. Über diese leitenden Transistoren wird das von jeder Signalleitung 53 abgetastete Bildsignal Vsig auf den korrespondierenden Flüssigkristallbildpunkt LC geschrieben. Wenn die Auswahl der Gateleitung gelöscht ist, wird das in den Flüssigkristall LC geschriebene Bildsignal bis zu einem nächsten Auswahlbetrieb ohne Änderung gehalten.
Das horizontale Register 58 wird abhängig von einem horizontalen Startsignal HST aktiviert und transferiert das horizontale Startsignal HST synchron mit horizontalen Taktsignalen HCK1 und HCK2 sequentiell, die entgegensetzte Phasen aufweisen, um den Abtastschalter SW zu treiben. Das vertikale Schieberegister 55 wird abhängig von einem vertikalen Startsignal VST aktiviert, und transferiert das vertikale Startsignal VST synchron mit vertikalen Taktsignalen VCK1 und VCK2, um die Mehrzahl von Gateleitungen 54 sequentiell auszuwählen. Dieses horizontale Startsignal HST, die horizontalen Taktsignale HCK1 und HCK2, das vertikale Startsignal VST und die vertikalen Taktsignale VCK1 und VCK2 werden von den zuvor aufgeführten Schaltungen 61 bis 64 zur Pegelkonversion von angelegten niedrigen Amplituden intern erzeugt. Jedoch wird bei der Erzeugung des Paares von horizontalen Taktsignalen HCK1 und HCK2 oder des Paares von vertikalen Taktsignalen VCK1 und VCK2 ein Inverter benötigt, um ein invertiertes Signal intern zu erzeugen. Die zuvor angeführten Schaltungen 61 bis 64 zur Pegelkonversion von angelegten niedrigen Amplituden werden von dem externen Zeitablaufgenerator 52 jeweils mit einem zweiphasigen Eingangstaktsignal versorgt, das eine geeignet eingestellte Periode und Phase aufweist.
In dem in der Fig. 5 gezeigten Anwendungsbeispiel sind die Schaltungen 61 bis 64 zur Pegelkonversion von angelegten niedrigen Amplituden von dem Aufbau, daß sie ein zweiphasiges Eingangssignal benötigen. Demzufolge wird eine Gesamtanzahl von acht Verbindungsanschlüssen zwischen dem Zeitablaufgenerator 52 und der Taktschnittstelle benötigt, die sich aus den Schaltungen 61 bis 64 zur Pegelkonversion von zweiphasigen Eingangssignalen zusammensetzt. Werden anstelle der Schaltungen zur Pegelkonversion von zweiphasigen Eingangssignalen Schaltungen zur Pegelkonversion von einphasigen Eingangssignalen als die Taktschnittstelle verwendet, so kann die Anzahl der Verbindungsanschlüsse um die Hälfte reduziert werden. Im speziellen ist die Einrichtung mit einphasigen Eingangssignalen an sich für die Schaltung 61 zur Pegelkonversion, die das horizontale Startsignal HST ausgibt, und die Schaltung 63 zur Pegelkonversion geeignet, die das vertikale Startsignal VST ausgibt.
In dieser Hinsicht zeigt die Fig. 1 eine Schaltung zur Pegelkonversion für einphasige Eingangssignale, die eine Ausführungsform der Erfindung ist. Wie gezeigt, enthält die Schaltung zur Pegelkonversion nach der Erfindung Schaltungen 1A und 1B zur Detektion/Offsetkompensation, die in einer ersten Stufe angeordnet sind und eine Pegelschieberschaltung 2 (ein Block zur Pegelkonversion), der in einer hinteren Stufe angeordnet ist. Die Die Pegelschieberschaltung 2 enthält ein Eingangsregister mn1 mit einem bestimmten Schwellenwert Vth und verstärkt ein Eingangstaktsignal CK mit einer relativ niedrigen Amplitude auf ein Ausgangstaktsignal Vout mit einer relativ hohen Amplitude. Es ist festzustellen, daß der Eingangstransistor mn1 in dieser Ausführungsform aus einem als Dünnfilmtransistor aufgebauten n-Kanal Feldeffekttransistor besteht. Die Schaltung 1A zur Detektion/Offsetkompensation detektiert den Schwellenwert Vth des Eingangstransistors mn1, addiert auf Grundlage des detektierten Vth einen Offset zu dem Eingangstaktsignal CK und legt ein resultierendes Signal an die Pegelschieberschaltung 2 an. Diese Schaltung 1A zur Detektion/Offsetkompensation ist mit einem Detektionselement versehen. Das Detektionselement ist wiederum mit einem Detektionstransistor mnA versehen, der so ausgestaltet ist, daß er einen im wesentlichen zu dem des zuvor aufgeführten Eingangstransistors mn1 gleichen Schwellenwert aufweist. Das Detektionselement addiert auf der Grundlage einer Spannung eines Schwellenpegels, der zwischen einer Source und einem Gate des Transistors erzeugt wird, einen Offset zu dem Eingangstaktsignal CK. Das Detektionselement ist ebenfalls mit einer Stromquelle I&sub0; versehen, um den Detektionstransistor mnA zu treiben. Dieser Transistor besteht aus einem als Dünnfilmtransistor aufgebauten n-Kanal Feldeffekttransistor, dessen Drain und Gate miteinander verbunden sind und an ein Gate des korrespondierenden Eingangstransistors mn1 angeschlossen sind. Das Gate des Eingangstransistors mn1 wird mit dem Eingangstaktsignal CK versorgt. Der Detektionstransistor mnA leitet, wenn die Spannung zwischen der Source und dem Gate den Schwellenwert übersteigt, wodurch von der Stromquelle I&sub0; ein Strom fließt. Wenn der Strom fließt, fällt ein Potential am Knoten A ab, wodurch der Detektionstransistor mnA nicht mehr leitet. Demzufolge wird die Spannung zwischen der Source und dem Gate des Detektionstransistors mnA in einem normalen Zustand an der Schwellenspannung plus einem Zuschlag gehalten. Da der Schwellenwert des Detektionstransistors so gesetzt wurde, daß er im wesentlichen gleich zu dem des Eingangstransistors mn1 ist, wurde als Ergebnis der Schwellenwert des Eingangstransistors mn1 detektiert. Wie offensichtlich aus der Fig. 1 erkannt werden kann, wird das Gate des Eingangstransistors mn1 immer mit einer Vorspannung des Schwellenwerts Vth plus einem Zuschlag beaufschlagt, so daß zu dem Eingangstaktsignal CK ein Gleichstromoffset entsprechend dieser Vorspannung addiert wird.
Wie gezeigt, wird an die Schaltung 1A zur Detektion/Offsetkompensation, deren Konstitution allgemein in der Fig. 2 gezeigt ist, ein einphasiges Eingangstaktsignal CK angelegt. Die Fig. 2 zeigt einen Schaltplan bestimmter konstitutioneller Beispiele der in der Fig. 1 gezeigten Schaltung 1A zur Detektion/Offsetkompensation. In dem Beispiel (a) ist eine an einen Detektionstransistor mnA angeschlossene Stromquelle aus einem p-Kanal Feldeffekttransistor mp3 gebildet, dessen Gate geerdet ist. In dem Beispiel (b) ist die Stromquelle aus einem Widerstandselement mit hohem Wert gebildet. Dementsprechend enthält eine Schaltung 1B zur Detektion/Offsetkompensation einen Sensortransistor mnB des n-Kanal Typs. Entgegengesetzt zu dem Detektionstransistor mnA ist eine Source des Sensormittels mnB geerdet. Die Pegelschieberschaltung 2 ist zwischen den beiden Schaltungen 1A und 1B zur Detektion/Offsetkompensation angeschlossen. In der Ausführungsform setzt sich die Pegelschieberschaltung 2 aus einer differentiellen Stromspiegelschaltung zusammen. Wie gezeigt, enthält die Pegelschieberschaltung 2 ein Paar Eingangstransistoren mn1 und mn2 und ein Paar Lasttransistoren mp1 und mp2. Wie der Eingangstransistor mn1, so ist auch der Eingangstransistor mn2 ein als Dünnfilmtransistor aufgebauter n-Kanal Feldeffekttransistor und ist an die korrespondierende Schaltung 1B zur Detektion/Offsetkompensation angeschlossen. Die Lasttransistoren mp1 und mp2 sind jeweils aus einem als Dünnfilmtransistor aufgebauten p-Kanal Feldeffekttransistor aufgebaut. Ein Gate des Eingangstransistors mn1 wird mit dem einphasigen Eingangstaktsignal CK versorgt, zu dem mittels des Sensortransistors mnA ein bestimmter Offset addiert wurde. Ein Gate des Eingangstransistors mn2 wird direkt über den Detektionstransistor mnB mit dem bestimmten Offset versorgt. Gleichzeitig wird dieses einphasige Eingangstaktsignal CK an eine Source des Eingangstransistors mn2 angelegt. Die Pegelschieberschal tung 2 enthält weiter ein Zusatzelement, um eine Treiberkapazität des Eingangstransistors mn1 unterhalb die des Eingangstransistors mn2 abzusenken, wenn sich das einphasige Eingangstaktsignal CK auf den Nullpegel geändert hat, wodurch die Invertierung eines Ausgangstaktsignals Vout stabilisiert wird. Das zuvor aufgeführte Hilfselement setzt sich aus einem Hilfstransistor mnX des n-Kanal Typs zusammen. Eine Source des Hilfstransistors mnX ist mit der Source des Eingangstransistors mn2 verbunden. Ein Drain des mnX ist an das Gate des Eingangstransistors mn1 angeschlossen. Ein Gate des mnX ist ebenfalls an das Gate des Eingangstransistors mn2 angeschlossen.
Wieder unter Bezugnahme auf die Fig. 1 wird ein Betrieb der Schaltung zur Pegelkonversion mit einphasigem Eingangssignal detailliert beschrieben. Wenn das einphasige Eingangssignal CK ansteigt, leitet der Eingangstransistor mn1 über den Detektionstransistor mnA, wodurch eine Gatespannung eines Treibertransistors mp2 auf einen Nullpegel heruntergezogen wird. Demzufolge leitet der Treibertransistor mp2, um ein Potential an einem Ausgangsknoten C auf die Versorgungsspannung VDD hochzuziehen, wodurch das Ausgangstaktsignal Vout ansteigt. Anschließend wird an das Gate des Eingangstransistors mn1 eine Spannung mit Offsetpegel angelegt, wenn das einphasige Eingangstaktsignal CK auf den Nullpegel abfällt. Das Gate des Eingangstransistors mn2 wird durch den Detektionstransistor mnB immer mit der Spannung des Offsetpegels versorgt. Demzufolge wird das Potential am Knoten C unstabil oder erreicht einen Zwischenpegel zwischen der Versorgungsspannung VDD und einem Erdpotential (GND), da am Differenzeingang der die Pegelschieberschaltung 2 bildenden Stromspiegelschaltung kein Potential erzeugt wird. Um dieses Problem zu überwinden, wird in die differentielle Stromspiegelschaltung ein Hilfstransistor mnX eingebaut, um ein Potential am Knoten A genügend unter ein Potential am Knoten B anzusenken, wenn das einphasige Eingangstaktsignal CK einen Nullpegel aufweist. Wie der Eingangstransistor mn2 ist auch dieser Hilfstransistor mnX nahezu in einem Ausschaltzustand, wenn das einphasige Eingangstaktsignal CK einen hohen Pegel aufweist, wodurch das Laden an dem Ausgangsknoten C nicht beeinträchtigt wird. Weist das einphasige Eingangstaktsignal CK andererseits einen Nullpegel auf, so wird das Potential am Knoten A abgesenkt, um den Detektionstransistor mnA, den Eingangstransistor mn1 und die Lasttransistoren mp 1 und mp2 nahe an einen Ausschaltzustand zu bringen, um die Entladecharakteristik am Ausgangsknoten C zu verbessern, wodurch der Zustand des Ausgangstaktsignals Vout stabilisiert wird. Hier ist es hinsichtlich des Schaltungsaufbaus wichtig, eine Größe des Hilfstransistors mnX auf einen bestimmten Grad zu optimieren. Zum Beispiel kann das Potential am Knoten A genügend heruntergezogen werden, wenn das einphasige Eingangstaktsignal CK einen Nullpegel aufweist, wenn die Größe so groß ist, während bei einem hochpegeligen einphasigen Eingangstaktsignal CK ein Leckstrom des Hilfstransistors mnX einen genügenden Anstieg des Potentials am Knoten A verhindert, wodurch ein negativer Einfluß auf die Ladecharakteristik an dem Ausgangsknoten C riskiert wird.
Die Fig. 3 zeigt eine weitere Spezifizierung der Schaltungskonstitution der vierten Ausführungsform der Fig. 1. In diesem speziellen Beispiel ist die Versorgungsspannung VDD auf 12 V gesetzt. Als Stromquelle für einen Detektionstransistor mnA wird eine Stromspiegelkonstitution verwendet, der mittels der Transistoren mp3, mp5 und mn6 aufgebaut ist. Im speziellen wird der Transistor mn6 als Element mit hohem Widerstand zur Stromsteuerung eingesetzt. Ebenso wird eine Stromspiegelkonstitution, die sich aus den Transistoren mp4, mp5 und mn6 zusammensetzt, als Stromquelle für einen Detektionstransistor mnB eingesetzt. Ein Ausgangsknoten C ist über einen aus einem Paar Transistoren mp7 und mn7 gebildeten Inverter mit einer Lastkapazität verbunden. Dieser Inverter dient als Ausgangspuffer.
Die Fig. 4 zeigt ein Ergebnis einer Simulation mit der in der Fig. 3 gezeigten Schaltung zur Pegelkonversion eines einphasigen Eingangssignals. In der Figur wird durch (1) ein Simulationsergebnis dargestellt, das mit einer Versorgung mit dem einphasigen Eingangstaktsignal CK mit einer Amplitude von 5 V erzielt wurde. Eine Pulsbreite des Eingangstaktsignals CK liegt etwa bei 200 ns. Das Ausgangstaktsignal Vout steigt abhängig vom Eingangstaktsignal CK genügend nahe an den Pegel der Versorgungsspannung. An die Lastkapazität wird eine invertierte Ausgangsspannung VLD angelegt. (2) zeigt ein Simulationsergebnis, das mit einer auf 3 V abgesenkten Amplitude des einphasigen Taktsignals CK erhalten wurde. Im Vergleich mit dem Ergebnis von (1) wird allgemein ein gleich gutes Ausgangstaktsignal Vout und eine gleich gute Ausgangsspannung VLD erhalten.
In einer anderen Ausführungsform besteht die Pegelschieberschaltung anstelle der Stromspiegelschaltung aus einer Flipflopschaltung. Das heißt, ein Drain eines Eingangstransistors mn1 ist an ein Gate eines gegenüberliegenden Lasttransistors mp2 angeschlossen. Ein Drain eines Eingangstransistors mn2 ist an ein Gate eines gegenüberliegenden Lasttransistors mp 1 angeschlossen.
Wie beschrieben und entsprechend der Erfindung wird ein Eingangstaktsignal mit einer niedrigen Amplitude intern auf einen geeigneten Pegel angehoben und anschließend wird eine Pegelkonversion hinsichtlich der Pulsamplitude durchgeführt, um eine Taktanpassung mit einer relativ hohen Geschwindigkeit an eine z.B. unterhalb 3 V liegende geringe Spannung einer intergrierten Schaltungseinrichtung mit Dünnfilmtransistoren durchzuführen, die durch eine Aktivmatrix- Flüssigkristallanzeigeeinrichtung dargestellt ist. Hierdurch wird es ermöglicht, einem derzeitigen Trend der weiteren Reduzierung der Betriebsspannung von CMOS Gate-Arrays zu genügen, die einen externen Zeitablaufgenerator bilden, wodurch die Notwendigkeit des Aufbaus eines Pulsverstärkers in das Gate-Array eliminiert wird, der im speziellen einen dielektrisch hochstarken MOS Vorgang erfordert, wodurch eventuell die Größe des Chips reduziert werden kann. Weiter wird durch die direkte Verbindung an das CMOS Gate-Array die Produktattraktivität einer Aktivmatrix-Flüssigkristallanzeigeeinheit verbessert. Zusätzlich wird nach der Erfindung durch ein einfaches Hinzufügen eines Hilfselements an eine Schaltung zur Pegelkonversion mit zweiphasigem Eingangssignal die Wandlung des zweiphasigen Systems in ein einphasiges System erlaubt, das eine stabile Pulsverstärkung mit hoher Geschwindigkeit bietet. Der Einsatz der Schaltung zur Pegelkonversion mit einphasigem Eingangssignal implementiert die Pegelkonversion eines einphasigen Signals leicht, wie z.B. eines Schieberegister-Startpulses. Weiter wird durch den Einsatz der Schaltung zur Pegelkonversion mit einphasigem Eingangssignal als Taktschnittstelle die Anzahl der. Verbindungsanschlüsse im Vergleich mit der herkömmlichen Technik reduziert.
Während die bevorzugte Ausführungsform der Erfindung unter Verwendung von spezifischen Ausdrücken beschrieben wurde, dient diese Beschreibung nur der Darstellung und es ist selbstverständlich, daß Änderungen und Variationen ohne Abweichung vom Umfang der beigefügten Patentansprüche durchgeführt werden können.

Claims

1. Schaltung zur Pegelkonversion eines Eingangstaktsignals (CK) mit einer relativ niedrigen Amplitude, mit:

einem Mittel (2) zur Pegelkonversion, um das Eingangstaktsignal (CK) in ein Ausgangstaktsignal (Vout) mit einer relativ hohen Amplitude zu wandeln, wobei das Mittel (2) zur Pegelkonversion einen ersten und einen zweiten Eingangstransistor (mn1, mn2) enthält, die jeweils eine bestimmte Schwellenspannung (Vth) aufweisen:

gekennzeichnet durch

ein erstes und ein zweites Mittel (1A, 1B) zur Detektion/Offsetkompensation, die jeweils eine erstes und ein zweites Sensorelement (mnA, mnB) aufweisen, um jeweils die Schwellenspannungen (Vth) des ersten und des zweiten Eingangstransistors (mn1, mn2) zu kompensieren, indem jeweils eine Offsetspannung zu einem Eingangssignal des jeweiligen Eingangstransistors (mn1, mn2) addiert wird und anschließend das jeweilige offsetkompensierte Eingangssignal in dem Mittel (2) zur Pegelkonversion an ein Gate des ersten und des zweiten Eingangstransistors (mn1, mn2) angelegt wird, wobei das Eingangssignal des ersten Eingangstransistors (mn1) das Eingangstaktsignal (CK) ist und das Eingangssignal des zweiten Eingangstransistors (mn2) ein Nullsignal ist; und

ein Hilfselement (mnX) zur Absenkung einer Treiberleistung des ersten Eingangstransistors (mn1) unter die des zweiten Eingangstransistors (mn2), wenn sich das Eingangstaktsignal (CK) auf den Nullpegel ändert, wodurch die Invertierung des Ausgangstaktsignals (Vout) stabilisiert wird.

2. Schaltung zur Pegelkonversion nach Anspruch 1, dadurch gekennzeichnet, daß

das erste und das zweite Sensorelement vorgesehen sind, um die Schwellenspannungen (Vth) des ersten und des zweiten Eingangstransistors (mn1, mn2) zu sensieren;

das Mittel (2) zur Pegelkonversion ein einphasiges Eingangstaktsignal (CK) empfängt, dem die Offsetspannung durch das korrespondierende erste Sensorelement hinzugefügt wird, wobei die Offsetspannung über das korrespondierende zweite Sensorelement an ein Gate des zweiten Eingangstransistors (mn2) angelegt wird.

3. Schaltung zur Pegelkonversion nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Hilfselement einen Hilfstransistor (mnX) enthält, wobei eine Source des Hilfstransistors (mnX) an eine Source des zweiten Eingangstransistors (mn2) angeschlossen ist, ein Drain des Hilfstransistors (mnX) an das Gate des ersten Eingangstransistors (mn1) angeschlossen ist, ein Gate des Hilfstransistors (mnX) an das Gate des zweiten Eingangstransistors (mn2) angeschlossen ist.

4. Schaltung zur Pegelkonversion nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das erste und das zweite Sensorelement jeweils einen Sensortransistor (mnA, mnB), der eine Schwellenspannung aufweist, die im wesentlichen gleich zu der des jeweiligen ersten und zweiten Eingangstransistors (mn1, mn2) ist, und eine Stromquelle (I&sub0;) enthält, die jeweils den Sensortransistor (mnA, mnB) treibt.

5. Schaltung zur Pegelkonversion nach Anspruch 4, dadurch gekennzeichnet, daß die Stromquelle (I&sub0;) ein Transistorelement (mpa) enthält, das in Reihe zwischen eine Spannungsversorgungsleitung und den Sensortransistor (mnA, mnB) geschaltet ist.

6. Schaltung zur Pegelkonversion nach Anspruch 4, dadurch gekennzeichnet, daß die Stromquelle (I&sub0;) ein Widerstandselement (R) enthält.

7. Schaltung zur Pegelkonversion nach Anspruch 1, dadurch gekennzeichnet, daß das Mittel (2) zur Pegelkonversion eine Stromspiegelschaltung enthält.

8. Schaltung zur Pegelkonversion nach Anspruch 1, dadurch gekennzeichnet, daß das Mittel (2) zur Pegelkonversion eine Flipflopschaltung enthält.

9. Schaltung zur Pegelkonversion nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung zur Pegelkonversion (2) in einer integrierten Schaltung mit Dünnfilmtransistoren enthalten ist.

10. Aktivmatrix-Flüssigkristallanzeige (51), mit:

einem Anzeigebereich, der eine Mehrzahl von Bildpunkten (LC) enthält, wobei jeder Bildpunkt (LC) einem Dünnfilmtransistor (TFT) zugeordnet ist;

einer Ein-Ausgabe Treiberschaltung mit einem horizontalen Schieberegister (58) zur Steuerung des Anlegens von Videosignalen an die Dünnfilmtransistoren (TFT) und einem vertikalen Schieberegister (55) zum Anlegen eines Auswahlsignals; und

einer Schnittstelleneinheit (61-64) zum Anlegen von Taktsignalen an das horizontale und das vertikale Schieberegister (58, 55), wobei die Schnittstelleneinheit (61-64) eine Schaltung zur Pegelkonversion nach einem der vorstehenden Ansprüche enthält, um ein äußeres Eingangstaktsignal mit einer relativ niedrigen Amplitude in eine inneres Ausgangstaktsignal mit einer relativ hohen Amplitude zu wandeln.