HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
-
Die Erfindung betrifft ein Halbleiter-Speicherbauteil wie einen Masken-ROM
(Festwertspeicher), einen EPROM (löschbarer, programmierbarer ROM) oder
einen SRAM (statischer Direktzugriffsspeicher), und spezieller betrifft sie
ein Halbleiter-Speicherbauteil mit verbesserter Datenleseschaltung.
2. Beschreibung des Stands der Technik
-
In einem Halbleiter-Speicherbauteil wird, da der aus einer Speicherzelle
ausgelesene Datenwert ein schwaches Signal bildet, dieses Signal auf einer
Ausgangssignalleitung durch einen Leseverstärker verstärkt und dann
ausgegeben. Wenn der Leseverstärker sich dauernd in aktivem Zustand befindet,
wird der Energieverbrauch des Halbleiter-Speicherbauteils zu groß. Daher
wird, bei einem herkömmlichen Masken-ROM oder dergleichen, nachdem ein aus
einer Speicherzelle ausgelesener Datenwert durch einen Leseverstärker
verstärkt wurde und der ausgelesene Datenwert intern gültig wurde, der gültige
Datenwert in eine Latchschaltung eingespeichert. Danach befindet sich der
Messverstärker bis zum nächsten Lesevorgang in einem inaktiven Zustand,
wodurch der Energieverbrauch reduziert wird.
-
Eine Datenleseschaltung, wie sie in einem Masken-ROM der oben angegebenen
Konfiguration enthalten ist, ist in Fig. 7 dargestellt. An jeder
Überkreuzung zwischen einer Anzahl von Wortleitungen 2 und Bitleitungen 3 ist eine
Speicherzelle 1 angeordnet. Ein in der Speicherzelle 1 eingespeicherter
Datenwert wird über eine Bitleitung 3 mittels eines FET 5, der durch eine
Spaltenauswählleitung 4 gesteuert wird, in einen Leseverstärker 6
eingegeben. Der durch den Leseverstärker 6 verstärkte Datenwert SAUS wird in eine
Latchschaltung 7 eingespeichert und über eine Ausgangsschaltung 8 als
Ausgangsdatenwert DAUS des ROMs ausgegeben.
-
In diesem Fall empfangen der Leseverstärker 6 und die Latchschaltung 7 ein
Lesesignal ΦSA bzw. ein Latchsignal ΦLT von einer
Zeitsteuersignal-Generator(TG)(=Timing Generator)-Schaltung 9. Wie es in Fig. 8 dargestellt ist,
wird, wenn die TG-Schaltung 9 eine Änderung eines Adressensignals A
erkennt, das Lesesignal ΦSA hoch, um den Leseverstärker 6 zu aktivieren. Das
Latchsignal ΦLT befindet sich während einer kurzen Zeitperiode nachdem der
ausgelesene Datenwert intern gültig wurde, auf hohem Pegel, damit die
Latchschaltung 7 den vom Leseverstärker 6 ausgegebenen Datenwert SAUS
einspeichern kann. Wenn der Datenwert SAUS beim Anstieg des Latchsignals ΦLT
eingespeichert wird, kehrt das Lesesignal ΦSA auf niedrig zurück, so dass
der Leseverstärker 6 deaktiviert wird, wodurch Energieverbrauch dieses
Leseverstärkers 6 bis zum nächsten Lesevorgang unterdrückt wird. Der in die
Latchschaltung 7 eingespeicherte, ausgelesene Datenwert kann von der
Ausgangsschaltung 8 für eine vorbestimmte Periode als Ausgangsdatenwert DAUS
ausgegeben werden.
-
Jedoch kann bei der obigen Konfiguration dann, wenn sich das Adressensignal
A beim ersten Zugriff nach dem Einschalten der Spannungsquelle Vcc nicht
ändert, wie in Fig. 9 dargestellt, die TG-Schaltung 9 das Lesesignal ΦSA
und das anschließende Latchsignal ΦLT nicht ausgeben, so dass der
Ausgangsdatenwert DAUS dauernd ungültig bleibt. In diesem Fall muss der Betrieb auf
eine derartige komplizierte Weise ausgeführt werden, dass ein Blindzyklus
vorgenommen wird, um das Adressensignal A nach dem Einschalten der Spannung
zu ändern, woraufhin das reguläre Adressensignal ausgegeben wird, wie es in
Fig. 10 dargestellt ist.
-
Bei der oben genannten Konfiguration, bei der der aus der Speicherzelle 1
ausgelesene Datenwert einmal in die Latchschaltung 7 eingespeichert und
dann ausgegeben wird, wird, wenn ein fehlerhafter Datenwert aufgrund eines
Störsignais in der Spannungsversorgungsleitung usw. eingespeichert wird,
dieser fehlerhafte Datenwert ohne Umwandlung als Ausgangsdatenwert DAUS
ausgegeben.
-
Wie oben beschrieben, bestehen bei einem herkömmlichen
Halbleiter-Speicherbauteil Probleme dahingehend, dass ein Blindzyklus erforderlich ist, wenn
das System eingeschaltet wird., um den Energieverbrauch des Leseverstärkers
6 herabzusetzen, und dass die Wahrscheinlichkeit des Auftretens eines
Fehlers beim Datenlesen erhöht ist.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Das erfindungsgemäße Halbleiter-Speicherbauteil umfasst mehrere
Leseverstärker, die auf einer Ausgangssignalleitung vorhanden sind, um einen in
einer Speicherzelle abgespeicherten Datenwert zu lesen, wobei die
Leseverstärker parallel miteinander verbunden sind; und eine
Steuersignal-Erzeugungsschaltung zum Erzeugen eines Steuersignals, durch das die
Leseverstärker selektiv aktiviert werden.
-
Bei einer bevorzugten Ausführungsform ist das Treibervermögen mindestens
eines der Leseverstärker größer als dasjenige mindestens eines anderen der
Leseverstärker.
-
Bei einer bevorzugten Ausführungsform ist mindestens einer der
Leseverstärker so ausgebildet, dass er mit größerer Geschwindigkeit als mindestens
einer der anderen Leseverstärker arbeitet.
-
Die Steuersignal-Erzeugungsschaltung kann das Steuersignal so erzeugen,
dass mindestens ein Leseverstärker während einer vorbestimmten Zeitperiode
aktiviert ist, nachdem sich eine Adresse, aus der ein Datenwert auszulesen
ist, geändert hat, und dass dieser mindestens eine andere Leseverstärker
während einer anderen Zeitperiode aus dieser vorbestimmten Zeitperiode
aktiviert wird.
-
Alternativ kann die Steuersignal-Erzeugungsschaltung das Steuersignal so
erzeugen, dass mindestens ein Leseverstärker während einer vorbestimmten
Zeitperiode aktiviert ist, nachdem sich eine Adresse, aus der ein Datenwert
auszulesen ist, geändert hat, und dass mindestens ein anderer
Leseverstärker so betrieben wird, dass er sich immer im aktiven Zustand befindet.
-
Bei einer bevorzugten Ausführungsform sind die Leseverstärker solche vom
Differenztyp.
-
Bei der oben genannten Konfiguration kann die
Steuersignal-Erzeugungsschaltung einen geeigneten Leseverstärker oder mehrere aktivieren, wenn ein
Datenwert aus einer Speicherzelle ausgelesen wird. Z.B. wird ein
Leseverstärker mit hoher verstärkung ausgewählt und aktiviert, oder es werden
mehrere Leseverstärker aktiviert, so dass der Datenwert sicher mit hoher
Geschwindigkeit ausgegeben werden kann, wie dies beim Stand der Technik der
Fall ist. Nachdem der ausgelesene Datenwert gültig wurde, wird das
Steuersignal
umgeschaltet und es wird ein Leseverstärker mit derselben
Verstärkung, der jedoch mit niedriger Geschwindigkeit und niedrigem Stromverbrauch
arbeitet, ausgewählt und aktiviert, wodurch der Energieverbrauch
herabgesetzt werden kann, wie beim Stand der Technik. Alternativ kann die Anzahl
der zu aktivierenden Leseverstärker verringert werden.
-
Selbst nachdem ein ausgelesener Datenwert gültig wurde, ist es überflüssig,
den Datenwert in eine Latchschaltung einzuspeichern, da mindestens ein
Leseverstärker aktiviert ist. Daher ist die Wahrscheinlichkeit des
Einspeicherns fehlerhafter Daten durch ein Störsignal auf einer
Spannungsversorgungsleitung usw. stark verringert, und es kann ein Anstieg der
Wahrscheinlichkeit von Datenlesefehlern verhindert werden. Darüber hinaus ist, da
irgendeiner der Leseverstärker aktiviert wird, wenn die Spannung
eingeschaltet wird, der Nachteil beseitigt, dass ein Blindzyklus ausgeführt
werden muss.
-
So ermöglicht es die Erfindung, die folgenden Ziele zu erreichen:
-
(1) Schaffen eines Halbleiter-Speicherbauteils, das keine Latchschaltung
benötigt;
-
(2) Schaffen eines Halbleiter-Speicherbauteils, bei dem es überflüssig ist,
beim Einschalten einen Blindzyklus auszuführen; und
-
(3) Schaffen eines Halbleiter-Speicherbauteils, bei dem eine Zunahme der
Wahrscheinlichkeit von Datenlesefehlern unterdrückt werden kann.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die Erfindung wird für den Fachmann unter Bezugnahme auf die beigefügten
Zeichnungen besser verständlich, und ihre zahlreichen Aufgaben und Vorteile
gehen daraus hervor.
-
Fig. 1 ist ein Blockdiagramm, das ein Ausführungsbeispiel der Erfindung
zeigt.
-
Fig. 2 ist ein Schaltbild, das einen beim Ausführungsbeispiel von Fig. 1
verwendeten Leseverstärker zeigt.
-
Fig. 3 ist ein Kurvenbild, das die Charakteristik des Leseverstärkers von
Fig. 2 veranschaulicht.
-
Fig. 4 ist ein zeitbezogenes Diagramm, das den Betrieb einer
Datenleseschaltung
beim Ausführungsbeispiel von Fig. 1 veranschaulicht.
-
Fig. 5 ist ein Schaltbild, das einen bei einem anderen Ausführungsbeispiel
der Erfindung verwendeten Leseverstärker zeigt.
-
Fig. 6 ist ein Blockdiagramm, das ein weiteres Ausführungsbeispiel der
Erfindung zeigt.
-
Fig. 7 ist ein Blockdiagramm, das eine Datenleseschaltung in einem
bekannten ROM zeigt.
-
Fig. 8 ist ein zeitbezogenes Diagramm, das den Betrieb der
Datenleseschaltung beim Stand der Technik veranschaulicht.
-
Fig. 9 ist ein zeitbezogenes Diagramm, das den Betrieb der
Datenleseschaltung beim Stand der Technik beim Einschalten der Spannung veranschaulicht.
-
Fig. 10 ist ein zeitbezogenes Diagramm, das den Betrieb der
Datenleseschaltung gemäß dem Stand der Technik für den Fall veranschaulicht, dass beim
Einschalten der Spannung ein Blindzyklus ausgeführt wird.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
-
Die Fig. 1 bis 4 zeigen ein Ausführungsbeispiel der Erfindung. Dieses
Ausführungsbeispiel ist ein ROM, und gleiche Bezugszahlen repräsentieren
gleiche Komponenten mit denselben Funktionen wie denen beim in Fig. 7
dargestellten Stand der Technik.
-
Im ROM von Fig. 1 ist eine Speicherzelle 1 an jedem Schnittpunkt zwischen
einer Vielzahl von Wortleitungen 2 und Bitleitungen 3 angeordnet. Jede der
Bitleitungen 3 ist über einen FET 5, der durch eine Spaltenauswählleitung 4
angesteuert wird, mit Leseverstärkern 6a und 6b verbunden. Diese
Leseverstärker 6a und 6b sind parallel-geschaltet, und ihre Ausgänge sind mit
einer Ausgangsschaltung 8 verbunden. Die Ausgangsschaltung 8 gibt einen
Ausgangsdatenwert DAUS als ausgelesenen Datenwert des ROM aus. Der
Steuerausgang einer TG-Schaltung 9 ist mit den Leseverstärkern 6a und 6b
verbunden, die ein erstes Lesesignal SA&sub1; (niedrig: aktiv) bzw. ein zweites
Lesesignal SA&sub2; (niedrig: aktiv) empfangen.
-
Die Leseverstärker 6a und 6b verfügen über MOSFETs, die auf ähnliche Weise
angeordnet sind, wie es in Fig. 2 dargestellt ist. Wenn im Leseverstärker
6a das Treibervermögen von p-MOS-Transistoren Q&sub1; und Q&sub2; durch βp bezeichnet
ist und das Treibervermögen von n-MOS-Transistoren Q&sub3; und Q&sub4; durch βn
bezeichnet ist, sind im Leseverstärker 6b das Treibervermögen der
p-MOS-Transistoren Q&sub5; und Q&sub6; sowie das Treibervermögen der n-MOS-Transistoren Q&sub7; und
Q&sub8; auf βp/2 bzw. βn/2 eingestellt. Demgemäß verfügen die Leseverstärker 6a
und 6b über dieselbe Eingangs-Ausgangs-Spannungscharakteristik Vein-Vaus,
wie in Fig. 3 dargestellt. In der Nähe der Logikschwellenspannung hat der
durch den Leseverstärker 6b fließende Strom I&sub2; die halbe Stärke des durch
den Leseverstärker 6a fließenden Stroms I&sub1;. Dies bedeutet, dass der
Energieverbrauch des Leseverstärkers 6b halb so groß wie der des
Leseverstärkers 6a ist.
-
Nun wird die Funktion der Datenleseschaltung mit der oben genannten
Konfiguration beschrieben. Wenn in den ROM ein Adressensignal A eingegeben wird,
wird zunächst eine Zeile der Speicherzellen 1 durch eine der Wortleitungen
2 ausgewählt. Dann wird eine der Bitleitungen 3 durch eine entsprechende
der Spaltenauswählleitungen 4 ausgewählt, so dass der in der ausgewählten
Speicherzelle 1 abgespeicherte Datenwert von der Bitleitung 3 über den FET
5 an die jeweiligen Leseverstärker 6a und 6b geleitet wird. Die
TG-Schaltung 9 erfasst die Änderung des Adressensignals A, um das erste Lesesignal
SA&sub1; niedrig zu machen und das zweite Lesesignal SA&sub2; hoch zu machen. So wird
der Leseverstärker 6a mit hohem Treibervermögen aktiviert, um den
ausgelesenen Datenwert zu verstärken und ihn als Datenwert SAUS an die
Ausgangsschaltung 8 zu liefern. Auf diese Weise kann das schwache Signal des in der
Speicherzelle 1 abgespeicherten Datenwerts sicher mit hoher Geschwindigkeit
durch den Leseverstärker 6a ausgelesen werden.
-
Nachdem der so ausgelesene Datenwert SAUS gültig wurde, schaltet die TG-
Schaltung 9 den Pegel des ersten Messsignals SA&sub1; auf hoch und des zweiten
Messsignals SA&sub2; auf niedrig. D.h., dass der Leseverstärker 6a mit hohem
Treibervermögen deaktiviert wird, während der andere Leseverstärker 6b
aktiviert wird. Danach gibt der Leseverstärker 6b den Datenwert SAUS aus,
der an die Ausgangsschaltung 8 geliefert wird, wodurch der Energieverbrauch
des ROM herabgedrückt werden kann. Die Ausgangsschaltung 8 gibt den
Ausgangsdatenwert DAUS als ausgelesenen Datenwert des ROM aus.
-
Im Ergebnis befindet sich der Leseverstärker 6b gemäß dem
Ausführungsbeispiel im aktiven Zustand, nachdem der ausgelesene Datenwert gültig wurde,
weswegen es nicht erforderlich ist, den Datenwert in eine Latchschaltung
einzuspeichern, wie beim Stand der Technik, so dass keine Möglichkeit
besteht, dass aufgrund eines Störsignals auf einer
Spannungsversorgungsleitung usw. fehlerhafte Daten eingespeichert werden. Darüber hinaus können,
da zumindest der Leseverstärker 6b aktiviert ist, wenn das System
eingeschaltet wird, Daten selbst dann sicher ausgelesen werden, wenn keine
Änderung des Adressensignals A vorliegt.
-
Alternativ können die Leseverstärker 6a und 6b die in Fig. 5 dargestellte
Konfiguration aufweisen, um die Anzahl von Elementen zu verringern. In
diesem Fall befindet sich der Leseverstärker 6b, dessen Energieverbrauch
niedrig ist, immer im aktiven Zustand, und die Aktivierung des
Leseverstärkers 6a mit höherem Treibervermögen wird durch das erste Lesesignal SA&sub1; und
das zugehörige Umkehrsignal gesteuert. Die Leseverstärker 6a und 6b können
in Form von Differenzverstärkern aufgebaut sein, wie es in Fig. 6 darge
stellt ist. In diesem Fall ist es erforderlich, für eine Blindzelle 11 mit
derselben Charakteristik wie derjenigen der Speicherzelle 1 auf jeder
Blindbitleitung 13 zu sorgen, um eine Bezugsspannung zu erzeugen.
-
Wie es aus der obigen Beschreibung ersichtlich ist, kann mit einem
erfindungsgemäßen Halbleiter-Speicherbauteil der Energieverbrauch ohne
Verwendung einer Latchschaltung herabgedrückt werden, und demgemäß besteht keine
Möglichkeit, dass Daten aufgrund eines Störsignals auf einer
Spannungsversorgungsleitung usw. fehlerhaft eingespeichert werden, und es kann eine
Zunahme der Wahrscheinlichkeit von Datenlesefehlern verhindert werden.
Darüber hinaus kann, da ein beliebiger der Leseverstärker aktiviert ist,
wenn die Spannung eingeschaltet wird, der Nachteil beseitigt werden, dass
Daten nicht gelesen werden können, wenn nicht ein Blindzyklus ausgeführt
wird.
-
Die Erfindung kann auf andere spezielle Formen realisiert werden, ohne von
ihrem Schutzumfang abzuweichen, wie er durch die Ansprüche definiert ist.