JP3118472B2 - 出力回路 - Google Patents

出力回路

Info

Publication number
JP3118472B2
JP3118472B2 JP03200173A JP20017391A JP3118472B2 JP 3118472 B2 JP3118472 B2 JP 3118472B2 JP 03200173 A JP03200173 A JP 03200173A JP 20017391 A JP20017391 A JP 20017391A JP 3118472 B2 JP3118472 B2 JP 3118472B2
Authority
JP
Japan
Prior art keywords
output
buffer
logical value
output buffer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03200173A
Other languages
English (en)
Other versions
JPH0547185A (ja
Inventor
範幸 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP03200173A priority Critical patent/JP3118472B2/ja
Priority to US07/920,911 priority patent/US5517129A/en
Priority to EP92402222A priority patent/EP0532373B1/en
Priority to DE69229315T priority patent/DE69229315T2/de
Priority to KR1019920014315A priority patent/KR970004821B1/ko
Publication of JPH0547185A publication Critical patent/JPH0547185A/ja
Application granted granted Critical
Publication of JP3118472B2 publication Critical patent/JP3118472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、メモリなどのＩＣに用
いられる出力回路に関する。メモリなどＩＣに用いられ
る出力回路は、高速化を図るために、駆動能力を大きく
する必要がある。しかしながら、駆動能力を大きくする
と、（１）消費電力が増加する、（２）バスファイトし
た場合の貫通電流が大きくなり信頼性の問題がある、と
いったデメリットが生じる。
【０００２】このようなデメリットを回避し、しかも高
速化というメリットも生かした出力回路の開発が必要と
されていた。
【０００３】
【従来の技術】従来の出力回路をメモリに応用した例を
図６に示す。図６において、１はアドレス信号をラッチ
するアドレスラッチ、２は多数のメモリセルよりなるメ
モリセルアレイ、３は出力データをラッチする出力デー
タラッチ、４は低駆動能力のバッファ（バッファアン
プ）よりなる出力回路である。低駆動能力のバッファよ
りなる出力回路４は、消費電力がふえない、バスファイ
トが生じても信頼性の問題がないというメリットを有し
ている。
【０００４】この回路のタイミング波形を図７に示す。
図７において、Ａはアドレス、Ｂはクロック、Ｃはデー
タを、それぞれ示す。低駆動能力のバッファを用いてい
るため、出力の立上り、立下りがなまり、アクセスタイ
ムＴが大きくなる。
【０００５】
【発明が解決しようとする課題】このような従来の出力
回路にあっては、低駆動能力のバッファを使用している
ため、低消費電力となり、バスファイトが生じても信頼
性上問題にならないというメリットがあるものの、アク
セスタイムが大きく、出力の高速化を図ることができな
いという問題点があった。
【０００６】本発明は、このような従来の問題点に鑑み
てなされたものであって、高速化を図ることができ、か
つ、低消費電力でバスファイトが生じても信頼性上問題
がない出力回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】図１は本発明の原理説明
図である。図１において、本発明は、第１の論理値と第
２の論理値を交互にとるクロック信号が入力されるデー
タラッチに接続され、該データラッチに保持されるデー
タを出力する出力回路であって、 第１の論理値にある前
記クロック信号がイネーブル信号として入力され、第２
の論理値にある該クロック信号がディスイネーブル信号
として入力される第１出力バッファ５と、 第２の論理値
にある前記クロック信号がイネーブル信号として入力さ
れ、第１の論理値にある該クロック信号がディスイネー
ブル信号として入力される第２出力バッファ６とを備
え、 前記クロック信号の第１の論理値への切り替わりに
応答して、前記第１バッファ５が前記データラッチのデ
ータを出力し、該データの出力期間内に該クロック信号
が第２の論理値に切り替わり、前記第２バッファ６がイ
ネーブル状態となる。
【０００８】
【作用】図２に本発明のタイミング波形を示す。図２に
おいて、（ア）の部分は、低駆動能力の第２出力バッフ
ァ６で駆動した場合を示し、出力の立上り、立下りがな
まるため、遅延は大きくなる。この場合は、従来例と同
じである。
【０００９】（イ）の部分は、制御信号８により高駆動
能力の第１出力バッファ５が有効となった場合を示し、
速い立上り、立下りとなり、高速にデータが出力され
る。その後、制御信号８がローレベルとなり、第２出力
バッファ６が有効となった場合は（ウ）の部分で示され
る。この部分では低消費電力となり、かつ、他のドライ
バとバスファイトをおこしても信頼性上問題はない。
【００１０】このように、本発明では高速化を図るとと
もに、低消費電力で、かつ、バスファイトをおこしても
信頼性上問題になることがない。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図３〜図５は本発明の一実施例を示す図である。
図３において、５は高駆動能力の第１出力バッファ（バ
ッファアンプ）、６は低駆動能力の第２出力バッファ
（バッファアンプ）であり、第２出力バッファ６は第１
出力バッファ５に対して並列に接続されている。これら
の第１出力バッファ５および第２出力バッファ６が出力
回路７を構成している。
【００１２】第２出力バッファ６は、低駆動能力である
が、消費電力が小さく、また、バスファイトしても信頼
性の問題がないようなオン電流しか流れないようなトラ
ンジスタより構成される。これに対して、高駆動能力の
第１出力バッファ５は、オーム抵抗が小さく、大電流が
流れるトランジスタより構成される。第１出力バッファ
５および第２出力バッファ６には制御信号８が入力し、
制御信号８により第１出力バッファ５または第２出力バ
ッファ６が選択される。すなわち、制御信号８により第
１出力バッファ５に切り換えると、第１出力バッファ５
は、入力信号９をドライブし、出力信号１０として出力
し、制御信号８により第２出力バッファ６に切り換える
と、第２出力バッファ６は入力信号９をドライブし、出
力信号１０として出力する。
【００１３】次に、この出力回路７をメモリに応用した
例を図４に示す。ＳＴＲＡＭ（ＳＥＬＦ ＴＩＭＥＤ
ＳＲＡＭ）、アドレスラッチ内蔵型ＳＲＡＭなどのよう
にクロックを入力するメモリにおいては、このクロック
をドライブ能力の切換のための制御信号として代用する
ことができる。図３において、１はアドレスラッチであ
り、アドレスラッチ１はアドレス信号をラッチする。２
は多数のメモリセルよりなるメモリセルアレイであり、
メモリセルアレイ２はアドレスラッチ１からのアドレス
信号により格納されているデータの出力を行う。
【００１４】３は出力データラッチであり、出力データ
ラッチ３はメモリセルアレイ２からの出力データをラッ
チする。７は本発明に係る出力回路であり、出力回路７
は前記第１出力バッファ５と前記第２出力バッファ６か
ら構成されている。アドレスラッチ１、出力データラッ
チ３および出力回路７にはクロックがそれぞれ与えられ
る。
【００１５】図５はメモリ回路のタイミング波形を示
す。図５において、（Ａ）はアドレス、（Ｂ）はクロッ
ク、（Ｃ）はデータを示す。出力回路７に入力するクロ
ックは、第１出力バッファ５または第２出力バッファ６
を切り換える制御信号８となる。
【００１６】クロックがハイレベルの間は、第１出力バ
ッファ５が有効となる。この場合、立上り、立下りはな
まることがなく、速い立上り、立下りとなるので、アク
セスタイムＴは小さく、高速にデータが出力される。そ
の後、クロックがローレベルになると、第２出力バッフ
ァ６が有効になる。この場合には、レベルを維持するだ
けの能力で良く、第２出力バッファ６を用いることがで
きる。第２出力バッファ６を用いるので、低消費電力と
なり、かつ、他のドライバとバスファイトをおこして
も、信頼性上問題のないようなオン電流しか流れない。
【００１７】
【発明の効果】以上説明してきたように、本発明によれ
ば、高駆動能力の出力バッファと低駆動能力の出力バッ
ファを外部制御信号により切り換えるようにしたため、
高速化を図ることができ、かつ、低消費電力ですみ、バ
スファイトが生じても信頼性上問題がない。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明のタイミング波形図
【図３】本発明の一実施例を示す図
【図４】メモリに適用した例を示す図
【図５】タイミング波形図
【図６】従来例を示す図
【図７】従来のタイミング波形図
【符号の説明】
１：アドレスラッチ ２：メモリセルアレイ ３：出力データラッチ ５：第１出力バッファ ６：第２出力バッファ ７：出力回路 ８：制御信号 ９：入力信号 １０：出力信号

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の論理値と第２の論理値を交互にとる
    クロック信号が入力されるデータラッチに接続され、該
    データラッチに保持されるデータを出力する出力回路で
    あって、 第１の論理値にある前記クロック信号がイネーブル信号
    として入力され、第２の論理値にある該クロック信号が
    ディスイネーブル信号として入力される第１出力バッフ
    ァと、 第２の論理値にある前記クロック信号がイネーブル信号
    として入力され、第１の論理値にある該クロック信号が
    ディスイネーブル信号として入力される第２出力バッフ
    ァとを備え、 前記クロック信号の第１の論理値への切り替わりに応答
    して、前記第１バッファが前記データラッチのデータを
    出力し、該データの出力期間内に該クロック信号が第２
    の論理値に切り替わり、前記第２バッファがイネーブル
    状態となることを特徴とする出力回路。
JP03200173A 1991-08-09 1991-08-09 出力回路 Expired - Fee Related JP3118472B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP03200173A JP3118472B2 (ja) 1991-08-09 1991-08-09 出力回路
US07/920,911 US5517129A (en) 1991-08-09 1992-07-28 High-speed dual-buffered output circuit
EP92402222A EP0532373B1 (en) 1991-08-09 1992-08-03 An output circuit
DE69229315T DE69229315T2 (de) 1991-08-09 1992-08-03 Ausgangs-Schaltkreis
KR1019920014315A KR970004821B1 (ko) 1991-08-09 1992-08-08 출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03200173A JP3118472B2 (ja) 1991-08-09 1991-08-09 出力回路

Publications (2)

Publication Number Publication Date
JPH0547185A JPH0547185A (ja) 1993-02-26
JP3118472B2 true JP3118472B2 (ja) 2000-12-18

Family

ID=16420010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03200173A Expired - Fee Related JP3118472B2 (ja) 1991-08-09 1991-08-09 出力回路

Country Status (5)

Country Link
US (1) US5517129A (ja)
EP (1) EP0532373B1 (ja)
JP (1) JP3118472B2 (ja)
KR (1) KR970004821B1 (ja)
DE (1) DE69229315T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960004567B1 (ko) * 1994-02-04 1996-04-09 삼성전자주식회사 반도체 메모리 장치의 데이타 출력 버퍼
US5486782A (en) * 1994-09-27 1996-01-23 International Business Machines Corporation Transmission line output driver
JP3386602B2 (ja) * 1994-11-30 2003-03-17 株式会社東芝 出力回路装置
JPH08228141A (ja) * 1995-02-21 1996-09-03 Kawasaki Steel Corp 出力バッファ回路
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
GB2305082B (en) * 1995-09-06 1999-10-06 At & T Corp Wave shaping transmit circuit
US5708386A (en) * 1996-03-28 1998-01-13 Industrial Technology Research Institute CMOS output buffer with reduced L-DI/DT noise
US5777944A (en) * 1996-09-27 1998-07-07 Cypress Semiconductor Corp. Circuit and method for instruction controllable slewrate of bit line driver
US5953411A (en) * 1996-12-18 1999-09-14 Intel Corporation Method and apparatus for maintaining audio sample correlation
KR100246336B1 (ko) * 1997-03-22 2000-03-15 김영환 메모리의 출력회로
US6097220A (en) 1997-06-11 2000-08-01 Intel Corporation Method and circuit for recycling charge
US5852579A (en) * 1997-06-19 1998-12-22 Cypress Semiconductor Corporation Method and circuit for preventing and/or inhibiting contention in a system employing a random access memory
US6448812B1 (en) * 1998-06-11 2002-09-10 Infineon Technologies North America Corp. Pull up/pull down logic for holding a defined value during power down mode
US6622222B2 (en) * 2001-04-26 2003-09-16 International Business Machines Corporation Sequencing data on a shared data bus via a memory buffer to prevent data overlap during multiple memory read operations
US6975132B2 (en) * 2003-09-11 2005-12-13 Xilinx, Inc. DAC based driver with selectable pre-emphasis signal levels
JP4568046B2 (ja) * 2004-07-13 2010-10-27 三洋電機株式会社 出力回路
US20150002204A1 (en) * 2013-06-28 2015-01-01 International Business Machines Corporation Variable impedance driver for resonant clock networks
JP6780347B2 (ja) * 2016-07-28 2020-11-04 富士通株式会社 メモリ回路およびメモリ回路の制御方法
JP6982127B2 (ja) 2020-04-20 2021-12-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57150227A (en) * 1981-03-12 1982-09-17 Nec Corp Buffer circuit
US4477741A (en) * 1982-03-29 1984-10-16 International Business Machines Corporation Dynamic output impedance for 3-state drivers
JPS5942690A (ja) * 1982-09-03 1984-03-09 Toshiba Corp 半導体記憶装置
US4527081A (en) * 1983-02-11 1985-07-02 The United States Of America As Represented By The Scretary Of The Army Overshoot predriven semi-asynchronous driver
US4785201A (en) * 1986-12-29 1988-11-15 Integrated Device Technology, Inc. High speed/high drive CMOS output buffer with inductive bounce suppression
US4820942A (en) * 1988-01-27 1989-04-11 Advanced Micro Devices, Inc. High-speed, high-drive output buffer circuits with reduced ground bounce
US5046048A (en) * 1988-07-15 1991-09-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit including output buffer
US5063308A (en) * 1988-12-21 1991-11-05 Intel Corporation Output driver with static and transient parts
KR920002426B1 (ko) * 1989-05-31 1992-03-23 현대전자산업 주식회사 집적회로의 출력버퍼회로
JPH03121617A (ja) * 1989-10-04 1991-05-23 Nec Corp Ｃｍｏｓ集積回路
US5039874A (en) * 1990-03-15 1991-08-13 Hewlett-Packard Company Method and apparatus for driving an integrated-circuit output pad
US5241221A (en) * 1990-07-06 1993-08-31 North American Philips Corp., Signetics Div. CMOS driver circuit having reduced switching noise
US5122690A (en) * 1990-10-16 1992-06-16 General Electric Company Interface circuits including driver circuits with switching noise reduction
US5124579A (en) * 1990-12-31 1992-06-23 Kianoosh Naghshineh Cmos output buffer circuit with improved ground bounce
JP2680936B2 (ja) * 1991-02-13 1997-11-19 シャープ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
EP0532373B1 (en) 1999-06-02
EP0532373A3 (ja) 1995-01-11
DE69229315T2 (de) 1999-09-30
EP0532373A2 (en) 1993-03-17
JPH0547185A (ja) 1993-02-26
DE69229315D1 (de) 1999-07-08
KR930005347A (ko) 1993-03-23
US5517129A (en) 1996-05-14
KR970004821B1 (ko) 1997-04-04

Similar Documents

Publication Publication Date Title
JP3118472B2 (ja) 出力回路
JP3636477B2 (ja) プレチャージ用出力ドライバ回路
US6351427B1 (en) Stored write scheme for high speed/wide bandwidth memory devices
JPH0650599B2 (ja) 半導体メモリ
US4953130A (en) Memory circuit with extended valid data output time
US5646902A (en) Static random access memory device with low power dissipation
JP3754593B2 (ja) データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法
JP3072698B2 (ja) 半導体メモリ・システム
US6229759B1 (en) Semiconductor memory burst length count determination method
US4974205A (en) Josephson memory and read/write circuit
EP0259862B1 (en) Semiconductor memory with improved write function
JPS5819794A (ja) 半導体メモリ
US5210715A (en) Memory circuit with extended valid data output time
JPS6249676B2 (ja)
KR910014938A (ko) 향상된 di/dt 제어가 가능한 집적회로 메모리
US6677782B2 (en) Semiconductor integrated circuit and semiconductor logic circuit used in the integrated circuit
JPS60191497A (ja) スタテイツクランダムアクセスメモリ
EP0337172B1 (en) Static random access memory device with a power dissipation reduction function
US4825410A (en) Sense amplifier control circuit
JP2767834B2 (ja) 半導体記憶装置
US5563840A (en) Integrated semiconductor device
JPH10177782A (ja) 高速書き込み可能な記憶回路
JPH06223574A (ja) スタティック型メモリ
JPH09172362A (ja) 出力バッファ回路
JPH0574194A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071006

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081006

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees