DE69208297T2 - Feldeffekttransistor - Google Patents

Feldeffekttransistor

Info

Publication number
DE69208297T2
DE69208297T2 DE69208297T DE69208297T DE69208297T2 DE 69208297 T2 DE69208297 T2 DE 69208297T2 DE 69208297 T DE69208297 T DE 69208297T DE 69208297 T DE69208297 T DE 69208297T DE 69208297 T2 DE69208297 T2 DE 69208297T2
Authority
DE
Germany
Prior art keywords
channel region
semiconductor material
top surface
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69208297T
Other languages
English (en)
Other versions
DE69208297D1 (de
Inventor
Bertrand F Cambou
Robert B Davies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of DE69208297D1 publication Critical patent/DE69208297D1/de
Publication of DE69208297T2 publication Critical patent/DE69208297T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

    Hintergrund der Erfindung
  • Diese Erfindung bezieht sich allgemein auf Halbleitervorrichtungen, einschließlich, allerdings nicht darauf beschränkt, einer Galliumarsenid-Vorrichtung, die eine kurze Gatterlänge besitzt, und auf ein Verfahren zum Herstellen davon.
  • Ein wichtiges Merkmal von Gallium-Asenid-Vorrichtungen, wie beispielsweise MESFET's (Metal Semiconductor Field Effekt Transistors - Metall-Halbleiter-Feldeffektransistoren) oder HEMT's (High Electron Mobility Transistors - Tansistoren mit einer hohen Elektronenmobilität) ist deren Gatterlänge. Die Länge des Gatters ist direkt proportional zu dem Frequenzansprechverhalten dieser Galliumarsenid-Vorrichtungen. Vorrichtungen, die eine kdrzere Gatterlänge besitzen, ermöglichen, daß höhere Frequenzansprechverhalten erreicht werden. Vorrichtungen, die durch standardmäßige Behandlung hergestellt werden, besitzen typischerweise eine Eigenschaft von 20 GHz. Es wäre erwünscht, einen MESFET herzustellen, der eine Eigenschaft von 120 GHz besitzt. Allerdings war in der Vergangenheit eine Grenze vorhanden, wie kurz Gatterlängen hergestellt werden konnten, und zwar unter Verwendung standardmäßiger Verarbeitungstechniken, und zwar aufgrund der Behandlungseinschränkungen der derzeitigen, standardmäßigen, photolithographischen Einrichtungen. Eine Art, kürzere Gatterlängen zu erreichen, ist die Verwendung der Elektronenstrahltechnologie im Gegensatz zu standardmäßigen, photolithographischen Einrichtungen. Allerdings ist die Elektronenstrahlbehandlung nicht sehr gut durchführbar und sehr teuer, um sie derzeit zu verwenden. Es wäre daher wünschenswert, Vorrichtungen herzustellen, die eine kürzere Gatterlänge besitzen, und zwar ohne Verwendung einer Elektronenstrahltechnologie, und zwar unter Verwendung eines sich selbst ausrichtenden bzw. justierenden Gatterprozesses. Ein selbst ausrichtender Gatterprozeß liefert eine bessere Reproduzierbarkeit und reduziert gewisse parasitäre Kapazitäten in der Vorrichtung.
  • Die Europäische Patentanmeldung EP-A-0 030 178 beschreibt ein Verfahren zum Herstellen eines Feldeffekttransistors.
  • Die FR-A-2 446 862 beschreibt ein anderes Herstellverfahren und eine Struktur für einen Feldeffekttransistor.
    • Zusammenfassung der Erfindung
  • Gemäß der Erfindung wird eine Halbleitervorrichtung geschaffen, die aufweist: ein Halbleitermaterial, das eine Oberseitenoberfläche besitzt; einen ersten Abschnitt eines Kanalbereichs eines ersten Leitfähigkeitstyps, der in dem Halbleitermaterial gebildet ist, der sich von der Oberseitenoberfläche in das Halbleitermaterial erstreckt; einen zweiten Abschnitt des Kanalbereichs des ersten Leitfähigkeitstyps, der in dem Halbleitermaterial gebildet ist, der sich von der Oberseitenoberfläche in das Halbleitermaterial erstreckt, wobei sich der zweite Abschnitt des Kanalbereichs weiter in das Halbleitermaterial von der Oberseitenoberfläche erstreckt als der erste Abschnitt des Kanalbereichs, so daß er nicht wesentlich während des Betriebs der Halbleitervorrichtung verarmt wird und fortlaufend zu dem ersten Abschnitt des Kanalbereichs ist; gekennzeichnet durch: eine dielektrische Schicht, die auf einem ersten Abschnitt der Oberseitenoberfläche über einen Abschnitt des ersten Abschnitts des Kanalbereichs angeordnet ist und um einen vorbestimmten Abstand von dem zweiten Abschnitt des Kanalbereichs weg angeordnet ist; und eine Gatterschicht, die auf der Oberseitenoberfläche über einen Abschnitt des ersten und des zweiten Abschnitts des Kanalbereichs und angrenzend an die dielektrische Schicht angeordnet ist, wobei die effektive Gatterlänge durch den vorbestimmten Abstand festgelegt ist.
  • Beispielhafte Ausführungsformen der vorliegenden Erfindung werden nun unter Bezugnahme auf die beigefugten Zeichnungen beschrieben.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 stellt eine vergrößerte Querschnittsansicht einer Halbleitervorrichtung dar;
  • Fig. 2 stellt eine vergrößerte Querschnittsansicht einer Ausführungsform der vorliegenden Erfindung in einer Anfangsstufe der Herstellung dar;
  • Fig. 3 stellt eine vergrößerte Querschnittsansicht der Ausführungsform der vorliegenden Erfindung in einer weiteren Herstellstufe dar;
  • Fig. 4 stellt eine vergrößerte Querschnittsansicht der Ausführungsform der vorliegenden Erfindung in einer weiteren Herstellstufe dar;
  • Fig. 5 stellt eine vergrößerte Querschnittsansicht der Ausführungsform der vorliegenden Erfindung in einer weiteren Herstellstufe dar;
  • Fig. 6 stellt eine vergrößerte Querschnittsansicht der Ausführungsform der vorliegenden Erfindung in einer weiteren Herstellstufe dar;
  • Fig. 7 stellt eine vergrößerte Querschnittsansicht der Ausführungsform der vorliegenden Erfindung in einer weiteren Herstellstufe dar;
  • Fig. 8 stellt eine vergrößerte Querschnittsansicht einer alternativen Anfangsherstellstufe einer Halbleitervorrichtung dar;
  • Fig. 9 stellt eine vergrößerte Querschnittsansicht einer weiteren Stufe der Halbleitervorrichtung der Fig. 8 dar;
  • Fig. 10 stellt eine vergrdßerte Querschnittsansicht einer weiteren Herstellstufe der Halbleitervorrichtung der Fig. 9 dar;
  • Fig. 11 stellt eine vergrößerte Querschnittsansicht einer weiteren Herstellstufe der Halbleitervorrichtung der Fig. 10 dar;
  • Fig. 12 stellt eine vergrößerte Querschnittsansicht einer weiteren Herstellstufe der Halbleitervorrichtung der Fig. 11 dar;
  • Fig. 13 stellt eine vergrößerte Querschnittsansicht einer weiteren Herstellstufe der Halbleitervorrichtung der Fig. 12 dar;
  • Fig. 14 stellt eine vergrößerte Querschnittsansicht einer anderen Anfangsherstellstufe einer Halbleitervorrichtung, die die vorliegende Erfindung verkörpert, dar;
  • Fig. 15 stellt eine vergrößerte Querschnittsansicht einer weiteren Herstellstufe der Halbleitervorrichtung der Fig. 14 dar; und
  • Fig. 16 stellt eine vergrößerte Querschnittsansicht einer weiteren Herstellstufe der Halbleitervorrichtung der Fig. 15 dar.
    • Detallierte Beschreibung der Zeichnungen
  • Fig. 1 stellt eine vergrößerte Querschnittsansicht einer Zwischenherstellstufe einer Halbleitervorrichtung dar. Fig. 1 stellt ein Halbleitermaterial 10 dar, das eine erste Oberseitenoberfläche 10a besitzt. Das Halbleitermaterial 10 ist aus einem halb-isolierenden Substrat, vorzugsweise undotiertes Galliumarsenid, aufgebaut. In dem Halbleitermaterial 10 ist ein erster Abschnitt eines Kanalbereichs 13a gebildet, der sich von der ersten Oberseitenoberfläche 10a in das Halbleitermaterial 10 hinein erstreckt. Der erste Abschnitt des Kanalbereichs 13a ist von einem ersten Leitfähigkeitstyp. Vorzugsweise ist der erste Abschnitt des Kanalbereichs 13a so gebildet, daß er ein N-Typ ist, und zwar durch Ionenimplantation eines geeigneten Dotiermittels, wie beispielsweise Silizium. Ein zweiter Abschnitt des Kanalbereichs 13b ist so gebildet, daß er sich von der ersten Oberseitenoberfläche 10a in das Halbleitermaterial 10 hinein erstreckt, wobei der zweite Abschnitt des Kanalbereichs 13b fortlaufend an den ersten Abschnitt 13a vorliegt, sich allerdings weiter in das Halbleitermaterial 10 erstreckt als dies bei dem ersten Abschnitt 13a der Fall ist. Der zweite Abschnitt des Kanalbereichs 13b ist auch von dem ersten Leitfähigkeitstyp und ist auch durch Ionenimplantation gebildet. Der zweite Abschnitt des Kanalbereichs 13b ist so gebildet, daß er nicht wesentlich während des Betriebs der Haibleitervorrichtung verarmt wird.
  • Darauffolgend wird eine Gatterschicht 22 auf einem Abschnitt der ersten Oberseitenoberfläche 10a gebildet, die sich über einen Abschnitt des ersten Abschnitts des Kanalbereichs 13a und einen Abschnitt des zweiten Abschnitts des Kanalbereichs 13b erstreckt. Die Gatterschicht 22 ist aus einem Feuerfest-Metall aufgebaut. Da der zweite Abschnitt des Kanalbereichs 13b nicht wesentlich während des Betriebs verarmt wird, kann die effektive Gatterlänge durch die Überlappung der Gatterschicht 22 Uber den ersten Abschnitt des Kanalbereichs 13a festgelegt werden. Source/Drain-Bereiche 25a und 25b des ersten Leitfähigkeitstyps werden dann in dem Halbleitermaterial 10 gebildet, die die Abschnitte des ersten Abschnitts des Kanalbereichs 13a und des zweiten Abschnitts des Kanalbereichs 13b überlappen. Die Source/Drain-Bereiche 25a und 25b sind vorzugsweise durch Ionenimplantation eines geeigneten N&spplus;-Dotiermittels gebildet.
  • Fig. 1 stellt die wesentlichen Teile einer MESFET-Vorrichtung dar. Natürlich wird der Fachmann auf dem betreffenden Fachgebiet erkennen, daß viele Arten und Weisen vorhanden sind, um die Vorrichtung, die dargestellt ist, herzustellen. Zum Beispiel ist eine andere Art und Weise, um den ersten Abschnitt des Kanalbereichs 13a zu bilden, diejenige durch epitaxiales Schichtanwachsen auf dem Substrat 10. Zusätzlich kann die Vorrichtung der Fig. 1 so gebildet werden, daß sie eine HEMT-Vorrichtung ist, und zwar durch Ersetzen des ersten Abschnitts des Kanalbereichs 13a durch einen Vielschicht-Kanalbereich, der eine N&spplus;-GaAs-Schicht, eine N&supmin;-GaAs-Schicht, eine N&supmin;-GaAlAs-Schicht und eine undotierte GaAs-Schicht umfaßt. Die Bildung einer HEMT-Vorrichtung, die nicht den zweiten Abschnitt des Kanalbereichs 13b umfaßt, ist ausreichend dem Fachmann auf dem betreffenden Fachgebiet bekannt.
  • Die Figuren 2-7 stellen eine Bearbeitung einer Ausfuhrungsform eines Hableiter-MESFET's gemäß der vorliegenden Erfindung dar. Fig. 2 stellt eine Anfangsherstellstufe dar. Dieselben Bezugszeichen, die in Fig. 1 verwendet sind, werden dazu verwendet, die entsprechenden oder ähnlichen Bereiche oder Schichten zu bezeichnen. Zuerst wird ein dotierter Bereich 11 durch selektive Ionenimplantation eines geeigneten Dotiermittels eines zweiten Leitfähigkeitstyps, ein P-Typ in dieser Ausführungsform, in dem Halbleitermaterial 10 gebildet. Dann wird ein erster Abschnitt des Kanalbereichs 13a innenseitig des dotierten Bereichs 11 durch Ionenimplantation eines geeigneten Dotiermittels des ersten Leitfähigkeitstyps gebildet. In einer bevorzugten Ausführungsform wird Silizium ionenimplantiert bei einer Dosis von ungefähr 1 X 10¹³ Atome/cm³ bei einer Energie von ungefähr 40 KeV. Andere geeignete Dosen und Energien können verwendet werden. Der dotierte Bereich 11 wird dazu verwendet, die Charakteristika des ersten Abschnitts des Kanalbereichs 13a zu verstärken, und er ist nicht absolut notwendig, um eine funktionsmäßige Vorrichtung zu bilden. Demzufolge kann diese Ausführungsform, ebenso wie die anderen Ausführungsformen, die hier beschrieben sind, mit oder ohne den dotierten Abschnitt 11 gebildet sein.
  • Nachdem der erste Abschnitt des Kanalbereichs 13a gebildet ist, wird eine dielektrische Schicht 16 über der ersten Oberseitenoberfläche 10a des Halbleitermaterials 10 gebildet und darauffolgend so bemustert, daß sie auf einem Abschnitt der ersten Oberseitenoberfläche 10a angeordnet ist. Die dielektrische Schicht 16 ist vorzugsweise aus dielektrischen Schichten aufgebaut, wie beispielsweise Siliziumdioxyd, Siliziumnitrid, Siliziumoxynitrid oder einer Kombination davon. In einer bevorzugten Ausführungsform ist die dielektrische Schicht 16 aus Siliziumnitrid aufgebaut. Die Dicke der dielektrischen Schicht 16 beträgt vorzugsweise 2.0 x 10&supmin;&sup7; bis 3,0 x 10&supmin;&sup8; Meter (0,2 bis 0,3 Mikrometer).
  • Fig. 3 stellt die Struktur der Fig. 2 in der weiteren Verarbeitung dar. Eine konforme Schicht wird über der ersten Oberseitenoberfläche 10a des Substrats 10 und über der dielektrischen Schicht 16 gebildet und danach geätzt, um ein Abstandsteil 18 zu bilden. Die Bildung der Abstandteile unter Verwendung eines anisotropen Ätzens ist ausreichend nach dem Stand der Technik bekannt. Die konforme Schicht oder das Abstandsteil 18 können aus einer Metallschicht, einer dielektrischen Schicht, wie beispielsweise Siliziumdioxid, Siliziumnitrid, Siliziumoxynidtrid, oder einer Kombination davon, aufgebaut sein. In einer bevorzugten Ausführungsform ist die konforme Schicht oder das Abstandsteil 18 aus einem Feuerfest-Metall aufgebaut.
  • Fig. 4 stellt die Struktur der Fig. 3 in der weiteren Verarbeitung dar. Ein Ätzen wird durchgeführt, um einen Abschnitt des dotierten Bereichs 11 und einen ersten Abschnitt des Kanalbereichs 13a in einem Bereich benachbart dem Abstandsteil 18 zu entfernen, um eine zweite Oberseitenoberfläche 10b in dem Halbleitermaterial 10 zu bilden. Danach wird die Breite und die Dicke des Abstandsteils 18 unter Verwendung eines isotropen Ätzens reduziert. Vorzugsweise werden ungefähr 2,0 x 10&supmin;&sup8; Meter (200 Ångström) von dem Abstandsteil 18 entfernt.
  • Fig. 5 stellt die Struktur der Fig. 4 in der weiteren Verarbeitung dar. Eine selektive Ionenimplantation, ähnlich zu der Ionenimplantation, die dazu verwendet wird, den ersten Abschnitt des Kanalbereichs 13a zu bilden, wird durchgeführt, um einen zweiten Abschnitt des Kanalbereichs 13b zu bilden. Das Abstandsteil 18 der dielektrischen Schicht 16 verhindert das Eindringen von Dotiermittel darunter, so daß der zweite Abschnitt des Kanalbereichs 13b in dem Halbleitermaterial 10 gebildet wird, das sich von dem Abstandsteil 18 weg erstreckt. Die dielektrische Schicht 16 ist auf einen vorbestimmten Abstand von dem zweiten Abschnitt des Kanalbereichs 13b weg beabstandet, der durch die Breite des Abstandsteils 18 bestimmt wird. Geeignete Dotiermittel des ersten Leitfähigkeitstyps werden dazu verwendet, den Bereich 13b zu bilden. Der erste und der zweite Abschnitt des Kanalbereichs 13a und 13b zusammen bilden einen fortlaufenden Bereich. Die Gatterlänge des MESFET's in dieser Ausführungsform wird durch das Abstandsteil 18 eingerichtet, da, wie zuvor erläutert ist, der zweite Abschnitt des Kanalbereichs 13b so hergestellt ist, daß er nicht wesentlich während des Betriebs verarmt wird. Wie gesehen werden kann, ist ein Verfahren zum Herstellen eines MESFET's mit einem selbst ausgerichteten bzw. justierenden Gatter geschaffen worden.
  • Fig. 6 stellt eine Struktur, wie sie in Fig. 5 dargestellt ist, während der weiteren Verarbeitung dar. Eine Schicht, die vorzugsweise aus einem Feuerfest-Metall aufgebaut ist, ist auf der Oberfläche der Struktur, die in Fig. 6 dargestellt ist, gebildet. Die Schicht wird dann bemustert, um eine Gatterschicht 22 zu bilden, die sich über einen Abschnitt der dielektrischen Schicht 16 und über einen Abschnitt des zweiten Abschnitts des Kanalbereichs 13b erstreckt. Wenn das Abstandsteil 18 aus einer dielektrischen Schicht aufgebaut wird, wird es vor der Bildung der Gatterschicht 22 entfernt. Allerdings kann, wenn das Abstandsteil 18 aus einer Feuerfest-Metallschicht aufgebaut ist, es verbleiben, wie dies dargestellt ist.
  • Fig. 7 stellt eine Struktur, wie sie in Fig. 6 dargestellt ist, während der weiteren Verarbeitung dar. Der Abschnitt der dielektrischen Schicht 16, wo die Gatterschicht 22 nicht darüber gebildet ist, wird unter Verwendung von standardrnäßigen Ätzverfahren entfernt. Darauffolgend wird eine konforme Schicht gebildet und geätzt, um Abstandsteile 23 benachbart der Gatterschicht 22 und der dielektrischen Schicht 16 zu bilden. Ein Source/Drain-Bereich 25a wird dann in der zweiten Oberfläche 10b des Halbleitermaterials 10 gebildet und ein Source/Drain-Bereich 25b wird in der ersten Oberfläche 10a des Halbleitermaterials 10 durch Ionenimplantation geeigneter Dotiermittel des ersten Leitfähigkeitstyps, in dieser Ausführungsform Dotiermittel vorn N&spplus;-Typ, gebildet. Eine herkömmliche Behandlung wird verwendet, um den MESFET fertigzustellen, die hier nicht dargestellt ist, da sie ausreichend nach dem Stand der Technik bekannt ist.
  • Die Figuren 8-13 stellen eine alternative Behandlung eines Halbleiter-MESFET's dar. Dieselben Bezugszeichen, die in den Figuren 2-7 verwendet sind, werden dazu verwendet, dieselben oder ähnliche Bereiche oder Schichten zu bezeichnen. Dort, wo dieselben oder ähnliche Bereiche oder Schichten gebildet sind, ist die Behandlung davon im wesentlichen dieselbe wie diejenige, die unter Bezugnahme auf die Figuren 2-7 besprochen sind, und deshalb wird deren Bildung nicht weiter ausgeführt. Fig. 8 stellt eine Anfangsherstellstufe dar. In diesem Beispiel wird ein Abschnitt des Halbleitermaterials 10 zuerst geätzt, um eine zweite Oberseitenoberfläche 10b zu bilden. Dies wird durch eine standardmäßige Verarbeitung, die ausreichend nach dem Stand der Technik bekannt ist, ausgeführt.
  • Fig. 9 stellt die Struktur der Fig. 8 während der weiteren Bearbeitung dar. Ein Abstandstell 18 wird auf der zweiten Oberseitenoberfläche 10b benachbart der ersten Oberseitenoberfläche 10a gebildet. Darauffolgend wird ein Kanalbereich, der einen ersten und einen zweiten Abschnitt 13a und 13b besitzt, durch Ionenimplantation in dem Halbleitermaterial 10 gebildet, das sich von der ersten und der zweiten Oberseitenoberfläche 10a und 10b jeweils in das Halbleitermaterial 10 erstreckt.
  • Fig. 10 stellt die Struktur der Fig. 9 während der weiteren Bearbeitung dar. Das Abstandsteil 18 wird in der Dicke und der Breite reduziert. Der dotierte Bereich 11 wird dann in dem Halbleitermaterial 10 gebildet, der sich nach unten in das Halbleitermaterial 10 weiter als der erste und der zweite Abschnitt des Kanalbereichs 13a und 13b erstreckt.
  • Fig. 11 stellt die Struktur der Fig. 10 während der weiteren Bearbeitung dar. Eine Gatterschicht 22 wird gebildet und bemustert, um sich über einen Abschnitt der ersten Oberseitenoberfläche 10a und über einen Abschnitt der zweiten Oberseitenoberfläche 10b zu erstrecken.
  • Fig. 12 stellt die Struktur der Fig. 11 während der weiteren Bearbeitung dar. Abstandsteile 23 werden benachbart der Gatterschicht 22 gebildet.
  • Fig. 13 stellt die Struktur der Fig. 12 während der weiteren Bearbeitung dar. Sourceldrain-Bereiche 25a und 25b werden in dem Halbleitermaterial 10 gebildet. Eine herkömmliche Bearbeitung wird verwendet, um den MESFET fertigzustellen.
  • Die Figuren 14-16 stellen ein anderes Verfahren zum Herstellen eines Halbleiter-MESFET's dar, das auch die vorliegende Erfindung verkörpert. Dieselben Bezugszeichen werden dazu verwendet, dieselben Bereiche oder Schichten wie diejenigen, die in den Figuren 2-13 dargestellt sind, zu bezeichnen. Fig. 14 stellt eine Anfangsherstellstufe dar. In dieser Ausführungsform wird eine dielektrische Schicht 16 auf einem Abschnitt der ersten Oberseitenoberfläche 10a, wie in Fig. 2, gebildet. Als nächstes wird ein Abstandsteil 18 auf der Oberseitenoberfläche 10a benachbart der dielektrischen Schicht 16 gebildet. Dann wird ein Kanalbereich, der einen ersten und einen zweiten Abschnitt 13a und 13b besitzt, gebildet. Danach wird der dotierte Bereich 11 gebildet. Die Abfolge der Bildung der Bereiche 13a und 13b und 11 kann gegeneinander ausgetauscht werden.
  • Fig. 15 stellt die Struktur der Fig. 14 in der weiteren Bearbeitung dar. Eine Gatterschicht 22 wird gebildet und Abstandsteile 23 werden dann benachbart der Gatterschicht 22 gebildet, wie dies unter Bezug auf die zweite Ausführungsform beschrieben ist. Die dielektrische Schicht 16, die nicht durch die Gatterschicht 22 oder das Abstandsteil 23 geschützt ist, wird dann entfernt.
  • Fig. 16 stellt die Struktur der Fig. 15 während der weiteren Bearbeitung dar. Source/Drain-Bereiche 25a und 25b werden in dem Halbleitermaterial 10 gebildet. Der MESFET wird dann unter Verwendung standardmäßiger Verfahren, wie dies nach dem Stand der Technik bekannt ist, vervollständigt.
  • Wie schließlich gesehen werden kann, sind verschiedene Verfahren zur Herstellung eines selbst ausgerichteten MESFET's geschaffen worden. Die Gatterlänge des MESFET's wird durch das Abstandsteil 18 eingerichtet. Ein MESFET, der eine effektive Gatterlänge von ungefähr 1,0 x 10&supmin;&sup7; bis 2,0 x 10&supmin;&sup8; Meter (0,1 bis 0,2 Mikrometer) besitzt, kann durch die vorliegende Erfindung hergestellt werden. Diese Gatterlänge ist kürzer als diejenige, die durch standardmäßige, photolithographische Einrichtungen erreicht werden kann, wodurch demzufolge eine Vorrichtung mit einem höheren Frequenzansprechverhalten unter Verwendung der vorliegenden Erfindung hergestellt werden kann.

Claims (8)

1. Haibleitervorrichtung, die aufweist: ein Halbleitermaterial (10), das eine Oberseitenoberfläche (10a) besitzt;
einen ersten Abschnitt eines Kanalbereichs (13a) eines ersten Leitfähigkeitstyps, der in dem Halbleitermaterial (10) gebildet ist, der sich von der Oberseitenoberfläche (10a) in das Halbleitermaterial (10) erstreckt;
einen zweiten Abschnitt des Kanalbereichs (13b) des ersten Leitfähigkeitstyps, der in dem Halbleitermaterial (10) gebildet ist, der sich von der Oberseitenoberfläche (10a) in das Halbleitermaterial (10) erstreckt, wobei sich der zweite Abschnitt des Kanalbereichs (13b) weiter in das Halbleitermaterial (10) von der Oberseitenoberfläche (10a) erstreckt als der erste Abschnitt des Kanalbereichs (13a), so daß er nicht wesentlich während des Betriebs der Halbleitervorrichtung verarmt wird und fortlaufend zu dem ersten Abschnitt des Kanalbereichs (13a) ist; gekennzeichnet durch:
eine dielektrische Schicht (16), die auf einem ersten Abschnitt der Oberseitenoberfläche (10a) über einen Abschnitt des ersten Abschnitts des Kanalbereichs (13a) angeordnet ist und um einen vorbestimmten Abstand von dem zweiten Abschnitt des Kanalbereichs (13b) weg angeordnet ist; und
eine Gatterschicht (22), die auf der Oberseitenoberfläche (10a) über einen Abschnitt des ersten und des zweiten Abschnitts des Kanalbereichs (13a,13b) und angrenzend an die dielektrische Schicht (16) angeordnet ist, wobei die effektive Gatterlänge durch den vorbestimmten Abstand festgelegt ist.
2. Halbeitervorrichtung nach Anspruch 1, wobei die Oberseitenoberfläche (10a) des Halbleitermaterials (10) einen ersten Abschnitt (10a) und einen zweiten Abschnitt (10b) besitzt und wobei der zweite Abschnitt (10b) auf einem unterschiedlichen Niveau gegenüber dem ersten Abschnitt (10a) liegt und wobei weiterhin der erste Abschnitt des Kanalbereichs (13a) in dem Halbleitermaterial (10) in dem ersten Abschnitt der Oberseitenoberfläche (10a) gebildet ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin einen Bereich (11) eines zweiten Leitfähigkeitstyps aufweist, der in dem Halbleitermaterial (10) gebildet ist, wobei mindestens der Kanalbereich (13a,13b) innerhalb des Bereichs (11) des zweiten Leitfähigkeitstyps gebildet ist.
4. Halbleitervorrichtung nach Anspruch 1, 2 oder 3, die weiterhin einen ersten Source/Drain-Bereich (25b) des ersten Leitfähigkeitstyps, der in dem Halbleitermaterial (10) gebildet ist, der sich von der Oberseitenoberfläche (10a) in das Halbleitermaterial (10) hinein erstreckt und einen Abschnitt des ersten Abschnitts des Kanalbereichs (13a) überlappt, und einen zweiten Source/Drain-Bereich (25a), der in dem Halbleitermaterial (10) gebildet ist, der sich von der Oberseitenoberfläche (10a) in das Halbleitermaterial (10) erstreckt und einen Abschnitt des zweiten Abschnitts des Kanalberelchs (13b) überlappt, aufweist.
5. Halbleitervorrichtung nach Anspruch 4, wobei die dielektrische Schicht (16) aus mindestens einer ausgewählt aus einer Siliziumnitridschicht, einer Siliziumoxynitridschicht und einer Siliziumdioxydschicht aufgebaut ist.
6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Halbleitermaterial (10) aus einem halb-isolierenden Substrat aufgebaut ist.
7. Halbleitervorrichtung nach Anspruch 6, wobei das halb-isolierende Substrat undotiertes Galliumarsenid ist.
8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, die weiterhin ein erstes Abstandsteil (18) aufweist, das auf der Oberseitenoberfläche (10a) benachbart der dielektrischen Schicht (16) angeordnet ist, wobei das Gatter (22) auf dem ersten Abstandsteil (18) angeordnet ist und wobei das erste Abstandsteil (18) eine Breite besitzt, die den vorbestimmten Abstand einrichtet.
DE69208297T 1991-07-15 1992-07-13 Feldeffekttransistor Expired - Fee Related DE69208297T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US72966291A 1991-07-15 1991-07-15

Publications (2)

Publication Number Publication Date
DE69208297D1 DE69208297D1 (de) 1996-03-28
DE69208297T2 true DE69208297T2 (de) 1996-09-05

Family

ID=24932052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69208297T Expired - Fee Related DE69208297T2 (de) 1991-07-15 1992-07-13 Feldeffekttransistor

Country Status (5)

Country Link
US (2) US5281839A (de)
EP (1) EP0523593B1 (de)
JP (1) JP2871311B2 (de)
KR (1) KR100242477B1 (de)
DE (1) DE69208297T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224225A (ja) * 1993-01-27 1994-08-12 Fujitsu Ltd 電界効果半導体装置
US5384273A (en) * 1994-04-26 1995-01-24 Motorola Inc. Method of making a semiconductor device having a short gate length
US5667632A (en) * 1995-11-13 1997-09-16 Motorola, Inc. Method of defining a line width
JP3180776B2 (ja) * 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
US6867078B1 (en) 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
EP1654765A2 (de) 2004-01-10 2006-05-10 Hvvi Semiconductors, Inc. Leistungshalbleiterbauelement und verfahren dafür querverweis auf verwandte anmeldungen
US8530963B2 (en) 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor
US7402844B2 (en) 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2801085A1 (de) * 1977-01-11 1978-07-13 Zaidan Hojin Handotai Kenkyu Statischer induktionstransistor
FR2466862A1 (fr) * 1979-10-05 1981-04-10 Thomson Csf Transistor a effet de champ et amplificateur pour hyperfrequences comprenant un tel transistor
FR2471049A1 (fr) * 1979-12-04 1981-06-12 Thomson Csf Transistor a effet de champ, procede de fabrication de celui-ci, et amplificateur comprenant un tel transistor
JPS59225571A (ja) * 1983-06-03 1984-12-18 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JPH0620080B2 (ja) * 1984-06-27 1994-03-16 沖電気工業株式会社 半導体素子の製造方法
JPS6189674A (ja) * 1984-10-09 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0793317B2 (ja) * 1984-10-11 1995-10-09 日本電信電話株式会社 半導体装置の製造方法
JPS6387773A (ja) * 1986-09-30 1988-04-19 Nec Corp シヨツトキバリア型電界効果トランジスタ
JPH02205325A (ja) * 1989-02-03 1990-08-15 Sharp Corp 半導体装置
JPH02253632A (ja) * 1989-03-27 1990-10-12 Matsushita Electric Ind Co Ltd 電界効果型トランジスタの製造方法

Also Published As

Publication number Publication date
DE69208297D1 (de) 1996-03-28
EP0523593A1 (de) 1993-01-20
KR930003431A (ko) 1993-02-24
JPH05243278A (ja) 1993-09-21
KR100242477B1 (ko) 2000-02-01
JP2871311B2 (ja) 1999-03-17
EP0523593B1 (de) 1996-02-14
US5449628A (en) 1995-09-12
US5281839A (en) 1994-01-25

Similar Documents

Publication Publication Date Title
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE3884924T2 (de) Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche.
EP0186058B1 (de) Feldeffekttransistor mit hoher Spannungsfestigkeit
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE2631873A1 (de) Halbleiterbauelement mit einem schottky-kontakt mit kleinem serienwiderstand und verfahren zu seiner herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2414033B2 (de) Verfahren zur herstellung von halbleitervorrichtungen mit selektiv auf einer oberflaeche eines halbleitersubstrats angeordneten schichten aus einem oxid des substratmaterials
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE69208297T2 (de) Feldeffekttransistor
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE19543859A1 (de) Transistor und Transistorherstellungsverfahren
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3018594A1 (de) Verfahren zur herstellung eines fet
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE3538855C2 (de)
DE4409202C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee