DE69126245T2

DE69126245T2 - Leseschaltung für EPROM-Speicherzellen mit einem Betriebsfeld, unabhängig von Schwellpegelsprüngen programmierter Zellen in Beziehung zu nichtprogrammierten Zellen

Info

Publication number: DE69126245T2
Application number: DE69126245T
Authority: DE
Inventors: Marco Dallabora; Marco Maccalli; Paolo Rolandi
Original assignee: SGS Thomson Microelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1990-07-06
Filing date: 1991-06-27
Publication date: 1997-11-06
Anticipated expiration: 2011-06-28
Also published as: EP0464928B1; JP3184984B2; US5267202A; DE69126245D1; JPH056682A; EP0464928A3; IT9020877A1; IT9020877A0; EP0464928A2; IT1244293B

Description

Die vorliegende Erfindung bezieht sich auf eine EPROM-Einrichtung mit Speicherzellen mit einem Betriebsfeld unabhängig von den Schwellenwertsprüngen der programmierten Zellen in Bezug auf die nicht programmierten Zellen.
Bei EPROM-Speicherzellen mit einer doppelten Schicht aus Polysilizium, d.h. bei denen das Steuergate durch eine zwischenliegende dielektrische Schicht über einem schwebenden Gate liegt, das wiederum durch eine Oxydschicht über einem Kanalbereich liegt, der durch Diffusionen von Source und Drain in ein Halbleitersubstrat definiert ist, kann das Lesen der Zelle zuerst auf eine direkte Weise ausgeführt werden, indem eine geeignete Stromversorgungsspannung über das Steuergate (wie z.B. in der US-PS 4 258 378 beschrieben ist) und durch ein Lastelement eine verringerte Spannung über die Drain angelegt wird, und in dem Fall der Leitung der Zustand der nichtprogrammierten Zelle erfaßt wird, in dem Fall der Sperrung der Zustand der programmierten Zelle. Leitung findet statt, wenn der Referenzstrom durch das Lastelement höher als ein gegebener konstanter Wert ist.
Solch ein direktes Leseverfahren weist eine Begrenzung auf, die durch die Tatsache dargestellt wird, daß für ein korrektes und sicheres Lesen die Steuergatespannung (hier im folgenden einfach "Gatespannung" genannt) in dem Spielraum eines Bereiches von Werten bleiben muß, der eine Breite gleich dem Schwellenwertsprung zwischen der nicht programmierten Zelle und der programmierten Zelle aufweist. Eine Gatespannung niedriger als der Leitungsschwellenwert der nicht programmierten Zelle oder höher als der der programmierten Zelle würde es nicht ermöglichen, die eine von der anderen zu unterscheiden, so daß in dem ersten Fall eine Abwesenheit von Leitung und in dem zweiten Fall eine Leitung vorliegen würde, was unterschiedslos eine nicht programmierte Zelle oder eine programmierte Zelle bedeuten würde. Es muß auch berücksichtigt werden, daß solch ein Bereich im wesentlichen mit einer konstanten Breite bei höheren oder niedrigeren Werten der Spannung in Beziehung auf die Eigenschaften der Zelle und des Lastelementes sein kann.
Nur dieser letztere Nachteil kann durch die Benutzung eines differenzierten Aufbaues mit asymmetrischen Lasten oder mit Stromverschiebungen ausgeschlossen werden, wobei die zu lesende Zelle durch einen Wandler mit einem der Eingänge eines Differentialerfassungsverstärkers verbunden ist, dessen anderer Eingang wieder durch einen Wandler mit einer unprogrammierten Referenzzelle mit den gleichen Eigenschaften verbunden ist.
Aufbauten dieser Art erlauben es, die Unterscheidung zwischen dem Zustand einer unprogrammierten Zelle und dem einer programmierten Zelle in der Form von entgegengesetzten Asymmetrieen des Erfassungsverstärkers zu machen.
Solche Lösungen lösen jedoch nicht das Problem der Begrenzung des Bereiches von Werten für den Schwellenwertsprung, der nur teilweise abgeschwächt wird, indem Wandler so benutzt werden, daß Referenzströme bestimmt werden, die mit der Stromversorgungsspannung variieren.
Tatsächlich ist es mit asymmetrischen Lasten möglich, nur eine begrenzte Zunahme der maximalen Gatespannung zu erzielen, während bei einem Stromversatz es die minimale Gatespannung ist, die nicht unter einen gegebenen Wert fallen kann.
In U. Tietze und Ch. Schenk, "Halbleiter-Schaltungstechnik", Springer-verlag Berlin, 1974, Seiten 166-171 und 364-371 sind Einrichtungen mit Zener-Dioden offenbart, die eine Ausgangsspannung erzeugen können, die einen Zener-Diodenspannungsabfall unter einer Eingangsspannung liegt.
In der US-PS 4 266 233 ist eine EPROM-Einrichtung offenbart mit einer 5V-Stromversorgung, bei der eine Steuergatespannung von 3V an das Steuergate der Speicherzellen während des Lesens angelegt wird, während die Massespannung an die Source angelegt wird.
Die Aufgabe der vorliegenden Erfindung ist es, die erwähnten Nachteile bei einer Leseeinrichtung zu überwinden, deren Betriebsfeld unabhängig von dem Schwellenwertsprung der programmierten Zellen ist und die nicht unter weiteren Problemen leidet.
Gemäß der Erfindung wird solch eine Aufgabe gelöst durch eine EPROM-Einrichtung, wie sie in Anspruch 1 angegeben ist.
Somit wird eine EPROM-Einrichtung erhalten, bei der es keine Begrenzung gibt, die sich auf den Bereich der Werte bezieht, innerhalb derer die Gatespannung für ein korrektes Lesen gehalten werden muß, und bei der die Probleme, die sich auf die anderen Einrichtungen beziehen, gemäß dem Stand der Technik überwunden sind.
Es erscheint tatsächlich einsichtig, daß eine Gate-Sourcespannung, die auf diese Weise bei einer geeignet vorbestimmten Spannung konstant gehalten wird, nie höher als eine maximale Spannung wie die Schwellenspannung der Zelle für irgend einen Wert, so hoch sie auch sein mag, der Stromversorgungsspannung und somit der Gatespannung sein wird. Jeder Anstieg der Gatespannung wird sofort durch einen ähnlichen Anstieg der Sourcespannung kompensiert, während die Gate-Sourcespannung konstant an dem voreingestellten Wert bleibt.
Die Merkmale der vorliegenden Erfindung werden ersichtlicher aus einer Ausführungsform, die als nicht beschränkendes Beispiel in den beigeschlossenen Zeichnungen dargestellt ist, in denen:
Figur 1 das elektrische Diagramm einer Differentialleseeinrichtung zeigt, die gemäß der vorliegenden Erfindung erhalten ist, die bei der Anwendung auf eine einzelne EPROM-Normalzelle betrachtet wird;
Figur 2 die Kurven der Gate- und Source-Spannung der EPROM- Zelle mit den Variationen der Stromversorgungsspannung zeigt; Figur 3 das elektrische Diagramm einer möglichen Ausführungsform des in der obigen Einrichtung enthaltenen Source- Vorspannungsgenerators zeigt;
Figur 4 die Verallgemeinerung der Einrichtung gemäß der Erfindung für ein ganzes Feld von EPROM-Zellen zeigt.
Es wird Bezug genommen auf Figur 1, das elektrische Schaltbild der Leseeinrichtung weist einen Differentialerfassungsverstärker 1 auf, dessen Eingänge unter Zwischenschaltung von N- Kanal-MOS-Transistoren 8, 9, die Teil von Steuereinheiten 6, 7 bilden, die später beschrieben werden, mit den Drains einer EPROM-Feldzelle 2 bzw. einer EPROM-Referenzzelle 3 verbunden sind. Die Gates der Zellen 2, 3 werden mit einer Spannung Vg gleich der Stromversorgungsspannung Vcc versorgt, während die Sources mit dem Ausgang der Spannung VSL eines Sourcevorspannungsgenerators 4 verbunden sind.
Die oben erwähnten Steuereinheiten 6, 7 weisen die Aufgabe des Konstanthaltens der Differenz zwischen den entsprechenden Drain- und Sourcespannungen der Zellen 2, 3 auf. Zusätzlich zu den Transistoren 8, 9 weisen solche Einheiten 6, 7 entsprechende Reihen von Transistoren 10, 11 (der erste vom P-Kanal- Typ, der zweite vom N-Kanal-Typ) und 12, 13 (dito) auf, deren Gates miteinander und mit den Sources der Transistoren 8 bzw. 9 verbunden sind. Die Source des Transistors 10 in Reihe mit der Drain des Transistors 11, und die Source des Transistors 12 in Reihe mit der Drain des Transistors 13 sind mit den Gates der Transistoren 8 bzw. 9 verbunden, während die Sources der Transistoren 11, 13 entsprechend mit dem Ausgang des Sourcevorspannungsgenerators 4 verbunden sind. In Reihe mit den Steuereinheiten 6, 7 sind die Sources der N-Kanallasttransistoren 18, 19 verbunden, deren Drains auf der Stromversorgungsspannung Vcc gehalten werden und deren Gates miteinander und mit den Gates der P-Kanal-MOS-Transistoren 20, 21 verbunden sind, die parallel zu ihnen angeordnet sind, die die Aufgabe aufweisen, den von den Vorspannungszellen 14, 15 absorbierten Strom auszugleichen, deren Zweck später erläutert wird.
Es wird Bezug genommen auf Figur 3, jeder der Vorspannungsgeneratoren 4 weist als Beispiel eine Einheit 22 zum Erzeugen eines Stromes und einer Einheit 23 zum Erzeugen der Referenzspannung für einen Komparator 24 auf. An dem Ausgang von dem Komparator 24 ist eine Steuereinheit 25, deren Ausgangsspannung VSL, die die Gatespannung der Vorspannungszellen 14, 15 darstellt, zu dem Komparator 24 zurückgekoppelt wird. Mit der Steuereinheit 25 ist auch eine Hilfsschaltung 26 verknüpft, die die Aufgabe hat, die Sourcespannungen der EPROM-Zellen 2 und 3 an dem Wert des Substrates (d.h. 0) während der Programmierschritte zu halten.
Der Stromgenerator 22 weist einen Idealstromgenerator 30 auf, der zwischen Masse und der Source eines P-Kanal-MOS-Transistors 31 geschaltet ist, dessen Gate mit der Source verbunden ist und dessen Drain mit der Stromversorgung Vcc verbunden ist. Das Gate des Transistors 31 ist mit dem Gate eines weiteren P-Kanal-MOS-Transistors 32 verbunden, dessen Drain mit der Stromversorgung Vcc verbunden ist und dessen Source den Ausgang der Generatoreinheit 22 und den Eingang des Komparators 24 darstellt.
Der Generator der Referenzspannung 23 weist eine Reihe von drei diodenverbundenen MOS-Transistoren 50, 51, 52 auf. Die Drain des Transistors so ist mit der Stromversorgung Vcc verbunden, während das Gate mit der Source desselben und mit der Drain des Transistors 51 verbunden ist. Das Gate des Transistors 51 ist mit der Source desselben und mit der Drain des Transistors 52 verbunden. Das Gate des Transistors 52 ist mit der Source desselben und mit der Drain und dem Gate einer EPROM-Zelle 53 verbunden. Die Source der Zelle 53 ist mit der Drain eines N-Kanal-Transistors 54 verbunden, dessen Gate auf einer Referenzspannung Vb gehalten wird. Die Source des Transistors 54 liegt auf Masse. Die über die Source der Zelle 53 genommene Spannung stellt den Ausgang des Spannungsgenerators 23 und den Eingang des Komparators 24 dar.
Der Komparator 24 weist einen P-Kanal-MOS-Transistor 33 auf, dessen Gate auf der Referenzspannung an dem Ausgang des Spannungsgenerators 23 gehalten wird, während die Drain mit dem Ausgang der Einheit 22 und mit der Drain eines weiteren Transistors 34 verbunden ist. Die Sources der Transistoren 33, 34 sind mit den Drains der N-Kanal-Transistoren 35, 36 verbunden, deren Sources auf Masse liegen und deren Gates miteinander verbunden sind. Die Drain des Transistors 36 ist ebenfalls mit dem Gate desselben verbunden.
Die Drain des Transistors 35 ist mit dem Eingang der Steuerschaltung 25 verbunden und tatsächlich mit den Gates einer Reihe, die durch einen P-Kanal-Transistors 37 und einen N- Kanal-Transistor 38 gebildet wird. Die Drain des Transistors 37 ist mit der Stromversorgung Vcc verbunden und die Source ist mit der Drain des Transistors 38 verbunden, dessen Source auf Masse liegt. Die Steuereinheit 25 weist weiter eine Reihe eines P-Kanal-Transistors 39 auf, dessen Drain mit der Stromversorgung Vcc verbunden ist, während das Gate mit dem Gate des Transistors 37 verbunden ist, und die Source ist mit dem Drain eines N-Kanal-Transistors 40 verbunden. Die Source des Transistors 40 liegt auf Masse, während das Gate durch das Ausgangssignal der Hilfsschaltung 26 gesteuert wird.
Die Schaltung 26 weist einen Inverter 41 auf, an dessen Eingang ein PGM-Signal anliegt und dessen Ausgang mit dem Gate eines N-Kanal-MOS-Transistors 42 verbunden ist, dessen Source mit Masse verbunden ist und dessen Drain mit der Source eines P-Kanal-Transistors 43 verbunden ist, dessen Gate mit Masse verbunden ist und dessen Drain mit der Stromversorgung Vcc verbunden ist. Die Source des Transistors 43 ist ebenfalls mit dem Eingang eines weiteren Inverters 44 verbunden, dessen Ausgang mit dem Gate des Transistors 40 verbunden ist.
Wenn die Lasten 18, 19 asymmetrisch sind und wenn insbesondere die Last 19 größer als die Last 18 ist, findet der Betrieb der Leseeinrichtung auf eine bekannte Weise statt, indem die Stromversorgungsspannung Vcc über die Gates der nicht programmierten Referenzzelle 3 und der Feldzelle 3 angelegt wird, von der es gewünscht wird, den Zustand zu prüfen, und fortgefahren wird mit dem Lesen des Ausganges des Differentialverstärkers 1. Wenn die EPROM-Feldzelle 2 nicht programmiert ist, gibt es eine Asymmetrie an den zwei Eingängen des Erfassungsverstärkers 1, die solch eine Situation anzeigt. Wenn es jedoch der Fall einer programmierten Zelle ist, wird ihre Nichtleitung eine Asymmetrie des entgegengesetzten Vorzeichens bestimmen, was wiederum diesen Zustand anzeigt. In der Abwesenheit des Vorspannungsgenerators 4 sollte spezielle Aufmerksamkeit auf die Werte Vcc und somit auf die über die Zellen 2, 3 angelegte Gatespannung gerichtet werden. In solch einem Falle, bis Vcc in einem Bereich von Werten, der durch die Schwellenspannungen der nicht programmierten Zelle und einer programmierten Zelle definiert ist, verbleibt, zeigt tatsächlich die gleichzeitige Leitung der Zellen 3, 2 an, daß die Feldzelle 2 nicht programmiert ist, während die Sperrung der Feldzelle 2 den Zustand einer programmierten Zelle anzeigt; aber wenn ein Wert von Vcc erreicht wird, der höher als ein gegebener Wert entsprechend dem Leitungsschwellenwert einer programmierten Zelle ist, fällt das System in einen Zustand der Unbestimmtheit, in dem die Feldzelle 2 auf eine Weise unabhängig von ihrem Zustand leitet.
Zum Lösen solcher Lesezweideutigkeit ist der Sourcevorspannungsgenerator 4 eingeführt worden, der die Aufgabe hat, die Spannung zwischen Gate und Source der EPROM-Zellen 2, 3 bei Variationen der Stromversorgungsspannung Vcc und somit der Gatespannung konstant zu halten.
Der Generator 4 führt durch den Komparator 24 einen Vergleich zwischen der Ausgangsspannung VSL und der Referenzspannung durch, die durch den Generator 23 erzeugt wird, die, wie bereits gesagt wurde, zusammen mit der Stromversorgungsspannung Vcc ansteigt, wobei an einem vorbestimmten Auslöseschwellenwert gestartet wird, so daß durch die Steuereinheit 25 eine Spannung VSL erzeugt wird, die die Sources der EPROM-Zellen 2 und 3 derart steuert, daß beginnend an einem Auslöseschwellenwert Vsc die Sourcespannung der obigen Zellen linear mit Vcc ansteigt, wobei die Differenz Vgs zwischen den Gatespannungen Vg und den Sourcespannungen Vs der entsprechenden Zellen 2, 3 konstant gehalten wird. Wie in Figur 2 dargestellt ist, bleibt auf diese Weise, selbst wenn die Stromversorgungsspannung Vcc und mit ihr die Gatespannung Vg ansteigt, die Gate-Sourcespannung Vgs der EPROM-Zellen 2, 3 konstant und geht niemals über die Schwellenspannung der programmierten Zelle, wobei so eine Situation der Unsicherheit bei der Bestimmung des Zustandes der Zelle während des Leseschrittes bestimmt.
Die in dem Generator 4 vorgesehene Hilfsschaltung 26 wird während des Programmierschrittes der Zelle 3 so tätig, daß die Source mit dem Substrat verbunden bleibt, d.h. auf null Volt.
Es wird Bezug genommen auf Figur 4, die Leseeinrichtung gemäß der vorliegenden Erfindung kann auf eine Zahl von EPROM-Zellen angewendet werden, die in einem Feld angeordnet sind. In solch einem Fall gibt es einen Zeilendecoder 27, der mit den Gates der Feldzellen 2 verbunden ist, und einen Spaltendecoder 28, der mit den Drains der Feldzellen 2 verbunden ist. Die Sources der Feldzellen 2 sind mit dem Generator der Sourcevorspannung 4 verbunden, der auch die Gates der Vorspannungszellen 14 und 15 steuert. Diese haben die Aufgabe, die Feldspalten mit dem Knotenvls in Situationen verbunden zu halten, in denen die Spalten selbst nicht durch den Decoder 28 getrieben werden, wodurch ihre Entladung durch Leckströme der Verbindungen an den Substratspannungswert verhindert wird mit Problemen des zusätzlichen Verbrauches und der Verlangsamung während des Vorladeschritte der Spalten selbst.
Die Drains der Feldzellen 2 und der Referenzzellen 3 stellen auf eine Weise ähnlich zu der, die unter Bezugnahme auf die vorhergehenden Figuren dargestellt ist, die Eingänge des Differentialverstärkers 1 dar.
Der Lesevorgang einer jeden Feldzelle 2 ist ebenfalls ähnlich zu dem zuvor unter Bezugnahme auf die Figur 1 dargestellten, wo natürlich in Betracht gezogen werden muß, daß die Auswahl der zu lesenden Zellen mittels des Paares von Decodern 27, 28 stattfindet.

Claims

1. EPROM-Vorrichtung mit einem Halbleitersubstrat und mit mindestens einer Speicherzelle (2) mit Source- und Draindiffusionen in dem Substrat, die einen Kanalbereich dazwischen definieren, über den ein schwebendes Gate und dann ein Steuergate mit einem dazwischenliegenden Dielektrikum überlagert sind,

und einem Mittel (27) zum Anlegen einer Stromversorgungsspannung (Vcc) als eine Steuergatespannung an das Steuergate der mindestens einen Speicherzelle (2) während eines Leseschrittes,

dadurch gekennzeichnet,

daß sie weiter einen Sourcevorspannungsgenerator (4) zum Anlegen einer Sourcespannung an die Source der mindestens einen Speicherzelle (2) während des Leseschrittes aufweist, wobei die Sourcespannung mit der Steuergatespannung linear so variiert, daß die Spannung zwischen dem Steuergate und der Source konstant gehalten wird.

2. EPROM-Vorrichtung nach Anspruch 1,

dadurch gekennzeichnet, daß mit der mindestens einen Speicherzelle (2) während des Leseschrittes eine EPROM-Referenzzelle (3) verknüpft ist, die ebenfalls mit dem Sourcevorspannungsgenerator (4) verbunden ist, wobei die Drains der mindestens einen Speicherzelle (2) und der EPROM-Referenzzelle (3) mit den Eingängen eines Differentialverstärkers (1) verbunden sind, dessen Ausgang die Bestimmung des Zustandes der mindestens einen Speicherzelle (2) ermöglicht.

3. EPROM-Vorrichtung nach 2,

dadurch gekennzeichnet, daß der Sourcevorspannungsgenerator (4) einen Stromgenerator (22) und einen Referenzspannungsgenerator (23), der eine Referenzspannung für einen Komparator (24) erzeugt, und eine Steuereinheit (25) zum Erzeugen der Sourcevorspannung, deren Eingang mit dem Ausgang des Komparators (24) verbunden ist und deren Ausgang mit einem Eingang der Kopara toreinheit (24) zum Vergleichen mit der Referenzspannung verbunden ist, aufweist.

4. EPROM-Vorrichtung nach Anspruch 1,

dadurch gekennzeichnet, daß sie eine Mehrzahl von Speicherzellen (2), die in einer Matrixanordnung ausgelegt sind, einen Zeilendekoder (27) und einen Spaltendekoder (28), die geeignet zum Auswählen der zu lesenden Speicherzelle (2) sind, aufweist, wobei jede Spalte der Speicherzellen (2) mit einer Vorspannungszelle (14) verknüpft ist, die einen Teil einer Zeile von Vorspannungszellen (14) bilden, deren Sources mit dem Sourcevorspannungsgenerator (4) verbunden sind.