IT9020877A1 - Dispositivo di lettura per celle eprom con campo operativo indipendente dal salto di soglia delle celle scritte rispetto alle celle vergini - Google Patents

Description

DESCRIZIONE

dell'invenzione industriale dal titolo:

"Dispositivo di lettura per celle di memoria EPROM con campo operativo indipendente dal salto di soglia delle celle scritte rispetto alle celle vergini".

La presente invenzione riguarda un dispositivo di lettura per celle di memoria EPROM con campo operativo indipendente dal salto di soglia delle celle scritte rispetto alle celle vergini.

Nelle celle di memoria EPROM a doppio livello di polisilicio, cioè con gate di controllo sovrapposta attraverso uno strato di dielettrico intermedio ad una gate flottante a sua volta sovrapposta tramite uno strato di ossido a una regione di canale definita da diffusioni di source e drain in un substrato semiconduttore, la lettura della cella può essere effettuata in modo diretto applicando una opportuna tensione di alimentazione alla gate di controllo e, tramite un elemento di carico, una tensione ridotta al drain e rilevando in caso di conduzione lo stato di cella vergine, in caso di interdizione lo stato di cella scritta. La conduzione avviene al superamento di un determinato valore costante di corrente di riferimento attraverso l'elemento di carico.

Tale metodo di lettura diretta presenta una limitazione rappresentata dal fatto che per una carretta e sicura lettura la tensione di gate di controllo (d'ora in poi chiamata semplicemente 'tensione di gate') deve rimanere nell'ambito di un campo di valori di larghezza pari al salto di soglia tra cella vergine e cella scritta. Una tensione di gate minore della soglia di conduzione della cella vergine o maggiore di quella della cella scritta non permetterebbe infatti di distinguere l'una dall'altra, verificandosi nel primo caso un'assenza di conduzione e nel secondo caso una conduzione che potrebbero indifferentemente significare cella vergine o cella scritta. E' inoltre da tener presente che tale campo, essenzialmente di larghezza costante, può posizionarsi in corrispondenza di valori di tensione maggiori o minori in funzione delle caratteristiche della cella e dell'elemento di carico.

Soltanto quest'ultimo inconveniente è eliminabile attraverso l'uso di una struttura differenziale con carichi sbilanciati o con offset di corrente in cui la cella da leggere è collegata attraverso un convertitore a uno degli ingressi di un amplificatore differenziale di rilevamento, al cui altro ingresso, sempre attraverso un convertitore, è collegata una cella vergine di riferimento con le stesse caratteristiche.

Strutture del genere permettono di distinguere lo stato di cella vergine da quello di cella scritta sotto forma di sbilanciamenti opposti dell'amplificatore di rilevamento.

Tali soluzioni lasciano tuttavia insoluto il problema della limitazione del campo di valori al salto di soglia, che solo in parte viene attenuato utilizzando convertitori realizzati in modo da determinare correnti di riferimento variabili con la tensione di alimentazione.

Con carichi sbilanciati è infatti possibile ottenere soltanto un limitato aumento della tensione di gate massima, mentre con offset di corrente è la tensione di gate minima a non poter scendere sotto un certo valore.

Scopo della presente invenzione è quello di ovviare agli inconvenienti citati con un dispositivo di lettura il cui campo operativo risulti indipendente dal salto di soglia delle celle scritte e non soffra di problemi ulteriori.

In accordo con l’invenzione tale scopo è raggiunto attraverso un dispositivo di lettura per celle di memoria EPROM comprendenti un substrato semiconduttore con diffusioni di source e di drain atte a definire una regione di canale cui è sovrapposta una gate flottante e poi una gate di controllo con interposizione di dielettrico intermedio, caratterizzato dal fatto di comprendere una sorgente di polarizzazione di source atta a conferire alla cella EPROM in fase di lettura una tensione di source che varia linearmente con la tensione di gate di controllo in modo da mantenere costante la tensione tra gate di controllo e source.

In tal modo si è ottenuto un dispositivo di lettura in cui non è presente alcuna limitazione riguardo al campo di valori in cui deve essere contenuta la tensione di gate per una corretta lettura e in cui sono superati i problemi relativi agli altri dispositivi secondo la tecnica nota.

Appare evidente, infatti, che una tensione gate-source cosi mantenuta costante ad un valore opportunamente predeterminato non potrà mai superare un valore massimo quale la tensione di soglia della cella per qualsiasi valore, anche alto, della tensione di alimentazione e quindi della tensione di gate. L'eventuale crescita della tensione di gate verrà subito compensata da un'analoga crescita della tensione di source, mentre la tensione gate-source rimarrà costante al valore prestabilito.

Le caratteristiche della presente invenzione saranno rese maggiormente evidenti da una sua forma di realizzazione pratica illustrata a titolo di esempio, non limitativo, nei seguenti disegni, in cui:

la figura 1 mostra lo schema elettrico di un dispositivo di lettura di tipo differenziale realizzato in accordo con la presente invenzione, considerato in applicazione a una singola cella EPROM;

la figura 2 mostra l'andamento delle tensioni di gate e di source di detta cella EPROM al variare della tensione di aLimentazione;

la figura 3 mostra lo schema elettrico di una possibile foi— ma di realizzazione pratica della sorgente di polarizzazione di source compresa nel suddetto dispositivo;

la figura 4 mostra la generalizzazione del dispositivo secondo l'invenzione per un'intera matrice di celle EPROM.

Con riferimento alla figura 1, lo schema elettrico del dispositivo di lettura comprende un amplificatore differenziale di rilevamento 1 i cui ingressi, con interposizione di transistori MOS 8, 9 a canale N facenti parte di blocchi di controllo 6, 7 che verranno descritti nel seguito, sono collegati rispettivamente ai drain di una cella EPROM di matrice 2 e di una cella EPROM di riferimento 3. Le gate delle celle 2, 3 sono alimentate ad una tensione Vg pari alla tensione di alimentazione Vcc, mentre i source sono collegati all'uscita a tensione VSL di una sorgente di polarizzazione di source 4.

I sopra menzionati blocchi di controllo 6, 7 hanno il compito di mantenere costante la differenza tra le rispettive tensioni di drain e di source delle celle 2, 3. Oltre ai transistori 8, 9 tali blocchi 6, 7 comprendono rispettive serie di transistori 10, 11 (il primo a canale P, il secondo a canale N) e 12, 13 (idem come sopra), le cui gate sono collegate tra di loro e rispettivamente ai source dei transistori 8, 9. Il soui— ce del transistore 10, in serie al drain del transistore 11, e il source del transistore 12, in serie al drain del transistore 13, sono rispettivamente collegati alle gate dei transistori 8 e 9, mentre i source dei transistori 11, 13 sono rispettivamente collegati all'uscita della sorgente di polarizzazione di source 4.

In serie ai blocchi di controllo 6, 7 sono collegati i soiree di transistori di carico 18, 19 a canale N, i cui drain sono mantenuti alla tensione di alimentazione Vcc e le cui gate sono collegate tra di loro e alle gate di transistori MOS 20, 21 a canale P posti in parallelo ad essi, che hanno il compito di bilanciare la corrente assorbita da celle di polarizzazione 14, 15, il cui scopo verrà chiarito più avanti.

Con riferimento alla figura 3, ciascuna delle sorgenti di polarizzazione 4 comprende esemplificativamente un blocco generatore di corrente 22 e un blocco generatore di tensione di riferimento 23 per un comparatore 24. In uscita dal comparatore 24 è posto un blocco di comando 25, la cui tensione di uscita VSL, rappresentante la tensione di gate delle celle di polarizzazione 14, 15, è retroazionata al comparatore 24. Al blocco di comando 25 è inoltre associato un circuito ausiliario 26, che ha il compito di mantenere le tensioni di source delle celle E-PROM 2 e 3 al valore di substrato (ossia 0) durante le fasi di programmazione.

Il generatore di corrente 22 comprende un generatore di coi— rente ideale 30 interposto tra la massa e il source di un transistore MOS 31 a canale P, che ha la gate collegata al source e il drain collegato all'alimentazione Vcc. La gate del transistore 31 è collegata alla gate di un ulteriore transistore MOS 32 a canale P, il cui drain è collegato all'alimentazione Vcc ed il cui source rappresenta l'uscita del blocco generatore 22 e l'ingresso del comparatore 24.

Il generatore di tensione di riferimento 23 comprende una serie di tre transistori MOS 50, 51, 52 connessi a diodo. Il drain del transistore 50 è collegato all'alimentazione Vcc, mentre la gate è collegata al source dello stesso e al drain del transistore 51. La gate del transistore 51 è collegata al source dello stesso e al drain del transistore 52. La gate del transistore 52 è collegata al source dello stesso e a drain e gate di una cella EPROM 53. Il source della cella 53 è collegato al drain di un transistore 54 a canale N la cui gate è tenuta a una tensione di riferimento Vb. Il source del transistore 54 è a massa. La tensione prelevata sul source delta cella 53 rappresenta l'uscita del generatore di tensione 23 e l'ingresso del comparatore 24.

Il comparatore 24 comprende un transistore MOS 33 a canale P, la cui gate è tenuta alla tensione di riferimento in uscita dal generatore di tensione 23, mentre il drain è collegato all'uscita del blocco 22 e al drain di un ulteriore transistore 34. I source dei transistori 33, 34 sono collegati ai drain di transistori 35, 36 a canale N, i cui source sono a massa e le cui gate sono collegate tra di loro. Il drain del transistore 36 è inoltre collegato alla gate dello stesso.

Il drain del transistore 35 è collegato all'ingresso del blocco di comando 25 e precisamente alle gate di una serie formata da un transistore 37 a canale P e da un transistore 38 a canale N. Il drain del transistore 37 è collegato all'alimentazione Vcc e il source è collegato al drain del transistore 38, il cui source è a massa. Il blocco di comando 25 comprende una ulteriore serie di un transistore 39 a canale P, il cui drain è collegato all'alimentazione Vcc, mentre la gate è collegata alla gate del transistore 37 ed il source è collegato al drain di un transistore 40 a canale N. Il source del transistore 40 è a massa, mentre la gate è controllata dal segnale in uscita dal circuito ausiliario 26.

Il circuito 26 comprende un invertitore 41, al cui ingresso è applicato un segnale PGM e la cui uscita è collegata alla gate di un transistore MOS 42 a canale N, il cui source è collegato a massa ed il cui drain è collegato al source di un transistore 43 a canale P, la cui gate è collegata a massa ed il cui drain è collegato all'alimentazione Vcc. Il source del transistore 43 è inoltre collegato all'ingresso di un ulteriore invertitore 44, la cui uscita è collegata alla gate del transistore 40.

Nel caso che i carichi 18, 19 siano sbilanciati e in particolare che il carico 19 sia superiore al carico 18, il funzionamento del dispositivo di lettura avviene in modo noto applicando la tensione di alimentazione Vcc alle gate della cella di riferimento vergine 3 e della cella di matrice 2 di cui si vuole verificare lo stato e andando a leggere l'uscita dell'amplificatore differenziale 1. Se la cella EPROM di matrice 2 è vei— gine si avrà ai due infressi dell'amplificatore di rilevamento 1 uno sbilanciamento indicativo di tale situazione. Se invece si tratta di una cella scritta, la sua mancata conduzione determinerà uno sbilanciamento in senso opposto che sarà a sua volta indicativo di questo stato. In assenza della sorgente di polarizzazione 4 occorrerebbe prestare particolare attenzione ai valori di Vcc e quindi della tensione di gate applicata alle celle 2, 3. In tal caso, infatti, finché Vcc resta in un campo di valori definito dalle tensioni di soglia di una cella vergine e di una cella scritta la conduzione contemporanea delle celle 3, 2 indica che la cella di matrice 2 è vergine, mentre l'interdizione della cella di matrice 2 indica uno stato di cella scritta; se invece si supera un certo valore di Vcc, corrispondente alla soglia di conduzione di una cella scritta, si cade in uno stato di indeterminazione in cui la cella di matrice 2 conduce in modo indipendente dal suo stato.

Per risolvere tale ambiguità di lettura è stata introdotta la sorgente di polarizzazione di source 4, la quale ha lo scopo, come illustrato in figura 2, di mantenere costante la tensione tra gate e source delle celle EPROM 2, 3 al variare della tensione di alimentazione Vcc e quindi della tensione di gate.

La sorgente 4 attraverso il comparatore 24 opera un confronto tra la tensione di uscita VSL e la tensione di riferimento generata dal generatore 23, che come già detto cresce assieme alla tensione di alimentazione Vcc a partire da una soglia di scatto predeterminata, in modo da produrre attraverso il blocco di comando 25 una tensione VSL che controlla i source delle celle EPROM 2 e 3 in modo che, a partire da una soglia di scatto Vse, la tensione di source delle celle suddette cresca linearmente con Vec mantenendo costante la differenza Vgs tra le tensioni di gate Vg e quelle di source Vs delle rispettive celle 2, 3. Come illustrato in fig.2, in questo modo, pur aumentando la tensione di alimentazione Vcc e quindi la tensione di gate Vg, la tensione gate-source Vgs delle celle EPROM 2, 3 resta costante e non arriva mai a superare la tensione di soglia della cella scritta e a determinare cosi una situazione di incertezza nella valutazione dello stato della cella in fase di lettura.

Il circuito ausiliario 26 previsto nelle sorgente A agisce in fase di programmazione della cella 3 in modo da mantenere il source collegato al substrato, ossia a 0 volts.

Con riferimento alla figura A, il dispositivo di lettura secondo la presente invenzione è applicabile a più celle EPROM organizzate a matrice. Sono previsti in tal caso un decodificatore di riga 27 collegato alle gate delle celle di matrice 2 e un decodificatore di colonna 28 collegato ai drain delle celle di matrice 2. I source delle celle di matrice 2 sono collegati alla sorgente di tensione di polarizzazione di source A che controlla pure le gate delle celle di polarizzazione 1A e 15. Queste hanno lo scopo di mantenere le colonne di matrice connesse al nodo VSL neLle situazioni in cui le colonne stesse non sono pilotate dalla decodifica 28 evitando che queste si scarichino attraverso le correnti di perdita delle giunzioni al valore di tensione del substrato con problemi di consumo aggiuntivo e di rallentamento durante la fase di precarica delle colonne stesse.

I drain delle celle di matrice 2 e delle celle di riferimento 3 rappresentano, analogamente a quanto illustrato con riferimento alle figure precedenti, gli ingressi dell'amplificatore differenziale 1.

II procedimento di lettura di qualsiasi cella di matrice 2 è del tutto analogo a quello illustrato in precedenza con riferimento alla figura 1, naturalmente tenendo presente che la selezione della cella da leggere avviene attraverso la coppia di decodificatori 27, 28.

Claims (4)

1. RIVENDICAZIONI 1. Dispositivo di lettura per celle di memoria EPROM comprendenti un substrato semiconduttore con diffusioni di source e di drain atte a definire una regione di canate cui è sovrapposta una gate flottante e poi una gate di controllo con interposizione di dielettrico intermedio, caratterizzato dal fatto di comprendere una sorgente di polarizzazione di source (4) atta a conferire alla cella EPROM (2) in fase di lettura una tensione di source che varia linearmente con la tensione di gate di controllo in modo da mantenere costante la tensione tra gate di controllo e source.
2. 2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che a detta cella EPROM (2) in fase di lettura è associata una cella EPROM di riferimento (3) pure collegata a detta sorgente di tensione di polarizzazione di source (4), i drain della celle EPROM (2, 3) essendo gli ingressi di un amplificatore differenziale (1) la cui uscita consente di determinare lo stato della cella (2).
3. 3- Dispositivo secondo le rivendicazione 2, caratterizzato dal fatto che detta sorgente di tensione di polarizzazione di source (A) comprende un generatore di corrente (22) e un generatore di tensione di riferimento (23) per un comparatore (24), ed un blocco di comando (25) della tensione di polarizzazione di source che ha l’ingresso collegato all'uscita del comparatore (24) e l’uscita collegata in retroazione ad un ingresso del blocco comparatore (24) per il suo confronto con detta tensione di riferimento.
4. 4. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che dette celle EPROM (2) sono organizzate in una struttura a matrice, provvista di un decodificatore di riga (27) e di un decodificatore di colonna (28) atti a selezionare di volta in volta La cella (2) da leggere, e a ciascuna colonna di dette celle EPROM (2) è associata una cella di polarizzazione (14) facente parte di una riga di celle di polarizzazione (14) con source collegato a detta sorgente di tensione di polarizzazione di source (4).