DE60320373T2 - Herstellungsverfahren für nichtflüchtige widerstandsveränderbare bauelemente und herstellungsverfahren für silber-selenide beinhaltende strukturen - Google Patents

Herstellungsverfahren für nichtflüchtige widerstandsveränderbare bauelemente und herstellungsverfahren für silber-selenide beinhaltende strukturen Download PDF

Info

Publication number
DE60320373T2
DE60320373T2 DE60320373T DE60320373T DE60320373T2 DE 60320373 T2 DE60320373 T2 DE 60320373T2 DE 60320373 T DE60320373 T DE 60320373T DE 60320373 T DE60320373 T DE 60320373T DE 60320373 T2 DE60320373 T2 DE 60320373T2
Authority
DE
Germany
Prior art keywords
silver
elemental
exposure
mole percent
selenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60320373T
Other languages
English (en)
Other versions
DE60320373D1 (de
Inventor
Terry L. Boise Gilton
Kristy A. Boise CAMPBELL
John T. Boise MOORE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE60320373D1 publication Critical patent/DE60320373D1/de
Application granted granted Critical
Publication of DE60320373T2 publication Critical patent/DE60320373T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Description

  • Diese Erfindung betrifft Verfahren zum Bilden nichtflüchtiger widerstandsveränderbarer Bauelemente, und Verfahren zum Bilden von Silberselenid umfassenden Strukturen.
  • Die Halbleiterfertigung strebt weiter danach, einzelne elektronische Bauteile immer kleiner zu machen, was in noch dichter gepackten integrierten Schaltungen resultiert. Ein Typ integrierter Schaltungen umfasst Speicherschaltungen, in welchen Informationen in Form von binären Daten gespeichert werden. Die Schaltung kann so hergestellt werden, dass die Daten entweder flüchtig oder nicht flüchtig sind. Speicherelemente zur flüchtigen Speicherung führen zu Datenverlust, wenn die Stromzufuhr unterbrochen wird. Nicht flüchtige Speicherschaltungen erhalten die Daten, auch wenn die Stromzufuhr unterbrochen wird.
  • Diese Erfindung wurde in erster Linie durch Verbesserungen der Konstruktion und des Betriebs von Speicherschaltungen motiviert, wie sie in den an Kozicki et al. erteilten US-Patenten 5,761,115 ; 5,896,312 ; 5,914,893 ; und 6,084,796 offenbart sind, welche eine sogenannte programmierbare Metallisierungszelle offenbaren. Eine solche Zelle umfasst einander gegenüberliegende Elektroden mit einem dazwischen eingebrachten isolierenden dielektrischen Material. In dem dielektrischen Material ist ein Material mit variablem Widerstand aufgenommen. Der Widerstand eines solchen Materials kann zwischen Zuständen niedrigen Widerstands und solchen hohen Widerstands verändert werden. In seinem normalen Zustand hohen Widerstands wird, um einen Schreibvorgang auszuführen, ein Spannungspotenzial an eine bestimmte Elektrode angelegt, wobei die andere Elektrode auf einer Nullspannung bzw. Masse gehalten wird. Die Elektrode, an die eine Spannung angelegt ist, dient als Anode, während die auf Null oder Masse gehaltene Elektrode als Kathode dient. Die Natur des widerstandsveränderbaren Materials ist dabei derart beschaffen, dass es bei einer bestimmten angelegten Spannung eine Veränderung erfährt. Liegt eine solche Spannung an, wird in dem Material ein Zustand niedrigen Widerstands induziert, so dass eine elektrische Leitung zwischen der oberen und unteren Elektrode erfolgen kann.
  • Sobald dies geschehen ist, wird der Zustand niedrigen Widerstands beibehalten, wenn die Spannungspotenziale entfernt werden. Dies kann effektiv dazu führen, dass der Widerstand der Masse aus widerstandsveränderbarem Material zwischen den Elektroden um einen Faktor von 1.000 fällt. Ein derartiges Material kann in seinen Zustand hohen Widerstands zurückversetzt werden, indem das Spannungspotenzial zwischen der Anode und der Kathode umgekehrt wird. Der Zustand hohen Widerstands wird wiederum beibehalten, sobald die umgekehrten Spannungspotenziale entfernt werden. Dementsprechend kann ein solches Bauelement zum Beispiel als programmierbare Speicherzelle einer Speicherschaltung dienen.
  • Das bevorzugte widerstandsveränderbare Material, das zwischen den Elektroden aufgenommen ist, umfasst typischerweise und vorzugsweise ein chalkogenides Material mit darin diffundierten Metallionen. Ein spezifisches Beispiel umfasst eine oder mehrere Schichten aus Germaniumselenid mit darin diffundierten Silberionen und eine oder mehrere Schichten aus Silberselenid mit darin diffundierten überschüssigen Silberionen. Es ist jedoch schwierig, an Silber reiches Silberselenid herzustellen.
  • Das US-Patent 3,450,967 offenbart ein Beispiel einer Halbleiterspeicherzelle, die eine silberdotierte Seleniumschicht einschließt.
  • GB 1 131 740 offenbart ein weiteres Beispiel einer Halbleiterspeicherzelle, bei welcher eine dünne Schicht aus mit Silber legiertem Selenium (Selen) in einer Seleniumdiode im Gleichrichterbereich zwischen einer Schicht aus Selenium und einer Schicht aus einem weiteren Halbleiter oder aus einem Metall aufgebaut wird, welcher/welches in Verbindung mit Selenium einen Gleichrichterkontakt schafft.
  • Der Artikel "Development and properties of single-crystal silver selenide layers" (Safran et al., Thin Solid Films, 215 (1992), pp. 147–151) untersucht die Bildung und Struktur der sich entwickelnden Silberselenidphase, wenn Selenium mit Einkristall-Silberfilmen reagiert wird.
  • Obwohl die Erfindung in erster Linie darin motiviert war, die zuvor genannten Probleme zu beheben, ist sie in keiner Weise darauf beschränkt. Dem Fachmann wird die Anwendbarkeit der Erfindung auf andere, mit den zuvor genannten Problemen nicht in Verbindung stehende Aspekte klar sein.
  • Die Erfindung umfasst Verfahren zum Bilden nichtflüchtiger widerstandsveränderbarer Bauelemente, und Verfahren zum Bilden von Silberselenid umfassenden Strukturen, wie in den Ansprüchen 1, 21 und 39 definiert. In einer Implementierung, wie sie in den Ansprüchen 1 und 21 definiert wird, umfasst ein Verfahren zum Bilden des nichtflüchtigen widerstandsveränderbaren Bauelements das Bilden einer bemusterten Masse umfassend elementares Silber über einem Substrat. Eine Schicht umfassend elementares Selenium wird über dem Substrat und der bemusterten, elementares Silber umfassenden Masse gebildet. Das Substrat wird Bedingungen gegenüber ausgesetzt, die wirksam sind, um nur einen Teil des elementaren Seleniums mit dem elementaren Silber zur Bildung der bemusterten, Silberselenid umfassenden Masse zu reagieren. Unreagiertes elementares Selenium wird von dem Substrat entfernt. Eine erste leitfähige Elektrode wird in elektrischer Verbindung mit einem Teil der bemusterten, Silberselenid umfassenden Masse bereitgestellt. Ein Germaniumselenid umfassendes Material wird in elektrischer Verbindung mit einem anderen Teil der bemusterten, Silberselenid umfassenden Masse bereitgestellt. Eine zweite leitfähige Elektrode wird in elektrischer Verbindung mit dem Germaniumselenid umfassenden Material bereitgestellt.
  • In einer Implementierung, wie sie im Anspruch 39 definiert wird, umfasst eine Methode zum Bilden einer Silberselenid umfassenden Struktur das Bilden eines Substrats umfassend einen ersten äußeren Teil und einen zweiten äußeren Teil. Der erste äußere Teil umfasst eine elementares Silber umfassende bemusterte Masse. Der zweite äußere Teil umfasst kein elementares Silber. Eine Schicht umfassend elementares Selenium wird über den ersten und zweiten äußeren Teilen gebildet. Das Substrat wird oxidierenden Bedingungen gegenüber ausgesetzt, die wirksam sind, um sowohl a) elementares Selenium, das über dem ersten Teil aufgenommen worden ist, mit elementarem Silber zur Bildung einer bemusterten, Silberselenid umfassenden Masse zu reagieren, als auch b) elementares Selenium der Schicht über dem zweiten äußeren Teil vom Substrat zu entfernen.
  • Bevorzugte Ausführungsformen der Erfindung werden nun unter Bezugnahme auf die folgenden beiliegenden Zeichnungen beschrieben.
  • 1 ist eine diagrammatische perspektivische Ansicht eines gerade in Übereinstimmung mit einem Aspekt der Erfindung bearbeiteten Fragments/Abschnitts eines Halbleiter-Wafers.
  • 2 ist eine Ansicht des Wafer-Fragments von 1 während eines Verarbeitungsschritts, der auf den in 1 gezeigten Schritt folgt.
  • 3 ist eine Ansicht des Wafer-Fragments von 2 während eines Verarbeitungsschritts, der auf den in 2 gezeigten Schritt folgt.
  • 4 ist eine Ansicht des Wafer-Fragments von 3 während eines Verarbeitungsschritts, der auf den in 3 gezeigten Schritt folgt.
  • 5 ist eine alternative Ansicht des Wafer-Fragments von 3 während eines alternativen Verarbeitungsschritts, der auf den in 3 gezeigten Schritt folgt.
  • 6 ist eine Ansicht des Wafer-Fragments von 4 während eines Verarbeitungsschritts, der auf den in 4 gezeigten Schritt folgt.
  • 7 ist eine Ansicht des Wafer-Fragments von 6 während eines Verarbeitungsschritts, der auf den in 6 gezeigten Schritt folgt.
  • 8 ist eine alternative Ansicht des Wafer-Fragments von 3 während eines alternativen Verarbeitungsschritts, der auf den in 3 gezeigten Schritt folgt.
  • 9 ist eine diagrammatische perspektivische Ansicht eines gerade in Übereinstimmung mit einem Aspekt der Erfindung in einer alternativen Ausführungsform bearbeiteten Fragments/Abschnitts eines Halbleiter-Wafers.
  • 10 ist eine Ansicht des Wafer-Fragments von 9 während eines Verarbeitungsschritts, der auf den in 9 gezeigten Schritt folgt.
  • 11 ist eine Ansicht des Wafer-Fragments von 10 während eines Verarbeitungsschritts, der auf den in 10 gezeigten Schritt folgt.
  • 12 ist eine diagrammatische perspektivische Ansicht eines gerade in Übereinstimmung mit einem Aspekt der Erfindung in einer weiteren alternativen Ausführungsform bearbeiteten Fragments/Abschnitts eines Halbleiter-Wafers.
  • 13 ist eine Ansicht des Wafer-Fragments von 12 während eines Verarbeitungsschritts, der auf den in 12 gezeigten Schritt folgt.
  • 14 ist eine Ansicht des Wafer-Fragments von 13 während eines Verarbeitungsschritts, der auf den in 13 gezeigten Schritt folgt.
  • 15 ist eine Ansicht des Wafer-Fragments von 14 während eines Verarbeitungsschritts, der auf den in 14 gezeigten Schritt folgt.
  • Beispielhafte Ausführungsformen eines Verfahrens zum Bilden eines nichtflüchtigen widerstandsveränderbaren Bauelements werden zu Beginn unter Bezugnahme auf die 1–8 beschrieben. 1 stellt ein Substratfragment 10 umfassend ein Basissubstrat 12 und ein darüber ausgebildetes erstes leitfähiges Elektrodenmaterial 14 dar. Das Basissubstrat 12 kann ein beliebiges geeignetes Trägersubstrat umfassen, zum Beispiel ein Halbleitersubstrat, das monokristallines Bulk-Silizium umfasst. Im Rahmen dieses Dokuments ist der Begriff "Halbleitersubstrat" oder "halbleitendes Substrat" so definiert, dass er jegliche Konstruktion bedeutet, die ein halbleitendes Material umfasst, einschließlich, jedoch ohne darauf beschränkt zu sein, halbleitende Bulk-Materialien wie etwa ein halbleitender Wafer (entweder alleine oder in Anordnungen, die darauf andere Materialien umfassen), und halbleitende Materialschichten (entweder alleine oder in Anordnungen, die andere Materialien umfassen). Der Begriff "Substrat" bezieht sich auf jegliche Trägerstruktur, einschließlich, jedoch ohne darauf beschränkt zu sein, auf die vorstehend beschriebenen halbleitenden Substrate. Auch umfasst der Begriff "Schicht" im Kontext dieses Dokuments, sofern nicht anders angezeigt, sowohl den Singular als auch den Plural. Ein beispielhaftes bevorzugtes Material für die Schicht 14 ist elementares Wolfram.
  • Ein Isoliermaterial 16 wird über dem ersten leitfähigen Elektrodenmaterial 14 gebildet. Dieses ist zuvor durch ein beliebiges geeignetes Bemusterungsverfahren (d. h., Lithographie, wie etwa Fotolithographie) bemustert worden, um durch dasselbe hindurch eine Öffnung 18 zu einem ersten leitfähigen Elektrodenmaterial 14 zu bilden. Die Öffnung 18 umfasst eine erwünschte Gestalt mindestens eines Teils einer endgültigen widerstandseinstellbaren Struktur des hergestellten Bauelements, wie dies aus der weiterführenden Erläuterung noch klar wird.
  • Unter Bezugnahme auf 2 wurde die Öffnung 18 mit einem elementares Silber umfassenden Material 20 in elektrischer Verbindung mit dem ersten leitfähigen Elektrodenmaterial 14 gefüllt. Ein beispielhaftes bevorzugtes Material für das Material 20 umfasst zumindest 50 Molprozent elementares Silber, noch bevorzugter zumindest 95 Molprozent elementares Silber und noch bevorzugter mehr als 99 Molprozent elementares Silber. In dem gezeigten bevorzugten Beispiel weist das Isoliermaterial 16 eine im Wesentlichen planare äußerste Fläche neben der Öffnung 18 auf, und das die bemusterte Masse/elementares Silber umfassende Material 20 innerhalb der Öffnung 18 weist eine äußerste Fläche auf, die zur äußersten Fläche des Isoliermaterials koplanar ist. Des Weiteren kann davon ausgegangen werden, dass die bemusterte Masse 20 eine maximale erste Dicke aufweist, wobei ein beispielhafter Dickenbereich etwa 5 Nanometer (50 Ångström) bis etwa 200 Nanometer (2000 Ångström) beträgt.
  • Ein beispielhaftes Verfahren zur Herstellung der in 2 illustrierten Konstruktion besteht darin, eine Schicht aus Silber umfassendem Material vollständig über dem Substrat abzuscheiden, und diese Schicht dann mindestens bis zur Oberseite der äußeren Isolationsschicht 16 zurück zu planieren. Rein beispielhaft kann eine solche Abscheidung durch chemische oder physikalische Mittel erfolgen. Des Weiteren kann das Polieren oder Planieren durch Widerstands-Rückätzen, chemisches Polieren, mechanisches Polieren oder eine beliebige Kombination daraus erfolgen, oder durch ein beliebiges anderes existierendes oder noch zu entwickelndes Verfahren. Des Weiteren kann die in 2 veranschaulichte Konstruktion, alternativ und rein beispielhaft, durch stromlose oder anderweitige Abscheidung von Silber umfassendem Material 20 innerhalb der veranschaulichten Öffnung derart hergestellt werden, dass sich das Material 20 in wirksamer Weise nur darin absetzt und nach oben wächst, wobei das Wachstum vorzugsweise dort gestoppt wird, wo das Material 20 ungefähr die obere Oberfläche des Isoliermaterials 16 erreicht. Davon unabhängig zeigt 2 nur ein Beispiel dafür, wie eine bemusterte, elementares Silber umfassende Masse über einem Substrat gebildet wird.
  • Unter Bezugnahme auf 3 wird eine elementares Selenium umfassende Schicht 22 über dem Substrat 10 und einschließlich der bemusterten, elementares Silber umfassenden Masse 20 gebildet. Vorzugsweise umfasst die Schicht 22 zumindest 90 Molprozent elementares Selenium, noch bevorzugter mindestens 95 Molprozent elementares Selenium, und noch bevorzugter mehr als 99 Molprozent elementares Selenium.
  • Unter Bezugnahme auf 4 wurde das Substrat 10 Bedingungen gegenüber ausgesetzt, die wirksam sind, um elementares Selenium 22, das über dem elementaren Silber der Masse 20 aufgenommen worden ist, zu reagieren, um mindestens einen Teil der gefüllten Öffnung/bemusterten, Silberselenid umfassenden Masse 25 zu bilden. In der gezeigten und bevorzugten Ausführungsform ist dieses Aussetzen gegenüber Bedingungen wirksam, um nur einen Teil der elementares Selenium umfassenden Schicht 22 zu reagieren, wobei die über dem Isoliermaterial 16 gebildeten Teile im Wesentlichen unreagiert bleiben. In der in 4 abgebildeten und bevorzugten Ausführungsform wird das Aussetzen dargestellt als Bildung der bemusterten Masse, so dass sie vollständig Silberselenidmaterial 25 umfasst. Unabhängig davon bildet das Aussetzen vorzugsweise den Teil der bemusterten Masse, welcher umgesetzt wird, so aus, dass er mindestens 50 Molprozent Silberselenid, und noch bevorzugter mindestens 80 Molprozent Silberselenid umfasst. Vorzugsweise ist der gebildete Teil des Weiteren idealerweise im Wesentlichen homogen.
  • 5 stellt eine alternative Ausführungsform 10a dar. Es wurden, sofern passend, dieselben Bezugszeichen wie in der ersten Ausführungsform verwendet und Unterschiede mit der Beifügung "a" angezeigt. 5 zeigt die Bildung eines äußersten Teils 25a der bemusterten, Silberselenid umfassenden Masse, während ein innerster Teil 20a der bemusterten Masse verbleibt, während das abgeschiedene, Silber umfassende Material anfänglich gebildet wurde. Rein beispielhaft beträgt die verbleibende Dicke des innersten Teils 20a vorzugsweise von 0 bis 10 Prozent der Gesamtdicke der gezeigten bemusterten Masse. 4 und 5 zeigen beide nur eine Ausführungsform, wobei das Aussetzen mehr als die Hälfte der gefüllten Öffnung umfassend Silberselenid bildet. Alternativ kann rein beispielhaft eine Hälfte oder weniger als eine Hälfte gefüllt werden. Des Weiteren bildet in der dargestellten bevorzugten Ausführungsform das Aussetzen die bemusterte Masse auf eine Weise, dass diese eine maximale zweite Dicke aufweist, welche höher ist als die maximale erste Dicke.
  • Ein Beispiel für bevorzugte Verfahren für das gegenständliche Aussetzen umfasst das Tempern des Substrats bei einer Temperatur von etwa 40°C bis etwa 100°C bei einem Druck von etwa 4 Pascal (30 mTorr) bis 1,01·105 Pascal (760 Torr) für etwa eine bis drei Stunden. Höhere Temperaturen resultieren typischerweise in einer höheren Temperungsrate. Die Bedingungen und die Zeit können gesteuert werden, um zu erreichen, dass eine gewünschte Menge der Masse in ein Silberselenid umfassendes Material umgesetzt wird. Des Weiteren ist, rein beispielhaft, auch Tempern in einer geeigneten Oxidationsatmosphäre möglich, wie im Folgenden noch genauer beschrieben wird.
  • Unter Bezugnahme auf 6 wurde unreagiertes elementares Selenium 22 von dem Substrat entfernt. Die bevorzugte Entfernung entfernt, wie gezeigt, alles verbleibende unreagierte elementare Selenium von dem Substrat. Ein Beispiel für die Entfernung umfasst chemisches Ätzen, vorzugsweise auf eine selektive Art und Weise, um elementares Selenium umfassendes Material 16 selektiv in Bezug auf das Silberselenid umfassende Material 25 zu entfernen. Eine beispielhafte Nassätzmethode für diesen Zweck würde die Verwendung von Wasserstoffperoxid einschließen, zum Beispiel bei von Raumtemperatur bis 50°C und Umgebungsdruck. Ein beispielhaftes Trocknungsverfahren würde Plasmaätzen unter Verwendung von CF4 einschließen. Des Weiteren umfasst ein alternatives Verfahren zur Entfernung von unreagiertem elementarem Selenium rein beispielhaft das Erhöhen der Temperatur des Substrats näher an die Schmelztemperatur von Selenium, also von etwa 200°C bis 250°C, und bei einem atmosphärischen Druck für 10 Minuten bis zu einer Stunde, was in wirksamer Weise die Verdampfung des unreagierten Seleniums von dem Substrat verursacht.
  • Unter Bezugnahme auf 7 wird eine Germaniumselenid-Materialschicht 26 (d. h., vorzugsweise 40 Molprozent Germanium und 60 Molprozent Selenium) über und in elektrischer Verbindung mit dem Silberselenid umfassenden Material 25 gebildet. Ein zweites leitfähiges Elektrodenmaterial 28 wird darüber, und auf diese Weise durch das Material 26 mit dem Silberselenid 25 in elektrischer Verbindung stehend gebildet. Das zweite leitfähige Elektrodenmaterial 28 kann dasselbe oder ein anderes Material als das erste leitfähige Elektrodenmaterial 14 sein. Ein beispielhaftes bevorzugtes Material für die Elektrode 28 in der abgebildeten und beschriebenen Ausführungsform ist elementares Silber. Unabhängig davon erfolgt in der bevorzugten Ausführungsform die Verarbeitung rein beispielhaft durch das Bereitstellen einer ersten leitfähigen Elektrode in elektrischer Verbindung mit einem Teil der bemusterten, Silberselenid umfassenden Masse 25, das Bereitstellen eines Germaniumselenid umfassenden Materials in elektrischer Verbindung mit einem anderen Teil der bemusterten, Silberselenid umfassenden Masse, und das Bereitstellen einer zweiten leitfähigen Elektrode in elektrischer Verbindung mit dem Germaniumselenid umfassenden Material.
  • Die Verfahren der vorstehend beschriebenen, beispielhaften bevorzugten Ausführungsform führten das Aussetzen und das Entfernen in unterschiedlichen oder separaten Verarbeitungsschritten durch. Die Erfindung zieht auch in Erwägung, das Aussetzen und die Entfernung im selben oder in einem einzelnen gemeinsamen Verarbeitungsschritt durchzuführen. 8 zeigt eine alternative Ausführungsform 10c, welche eine alternative Verarbeitung des Wafers von 3 zeigt, die eine im Vergleich zu 4 geringfügig abgewandelte Konstruktion schafft. In 8 erfolgten das Aussetzen und die Entfernung in einem gemeinsamen Verarbeitungsschritt umfassend zumindest 100°C und eine Atmosphäre, welche unreagiertes elementares Selenium durch Oxidation desselben entfernt. Vorzugsweise verwendet die Oxidationsatmosphäre ein schwaches Oxidationsmittel oder ein verdünntes Oxidationsmittel, zum Beispiel weniger oder gleich fünf Volumenprozent Oxidationsmittel, wobei weniger oder gleich ein Prozent besonders bevorzugt wird. Eine beispielhafte bevorzugte Oxidationsatmosphäre umfasst zumindest ein Gas aus der Gruppe N2O, NOx, O3, F2 und Cl2. Rein beispielhaft schließen bevorzugte Bedingungen eine erhöhte Temperatur von 40°C bis 250°C, einen Druck von 4 Pascal (30 mTorr) bis 1.01·105 Pascal (760 Torr) und eine Zeit von 30 Minuten bis zwei Stunden ein.
  • Die Oxidationsbedingungen und -atmosphäre sind vorzugsweise ausreichend verdünnt oder schwach ausgewählt, wie oben kenntlich gemacht, um die vollständige Oxidation des Selenium umfassenden Materials 22 über der bemusterten Masse 20 vor dem Überführen (entweder physikalisch oder durch Reaktion) des elementaren Seleniums in die bemusterte Masse zu verhindern, so dass eine wirksame Silberselenidmasse 25c gebildet wird. Jedoch führt eine solche Oxidation typischerweise dazu, dass während der Oxidation etwas elementares Selenium auf dem äußersten Teil der elementares Selenium umfassenden Schicht 22 über der bemusterten Masse durch Oxidation entfernt wird. In diesem und jeder anderen Ausführungsform wird insbesondere bevorzugt, dass das Aussetzen mindestens einen Hauptteil des Teils des elementaren Seleniums, das über der bemusterten Masse aufgenommen worden ist, zu der bemusterten Masse überführt wird.
  • Die Erfindung zieht des Weiteren ein Verfahren zum Bilden einer beliebigen, Silberselenid umfassenden Struktur in Betracht, unabhängig davon, ob dieses in der Fertigung eines nichtflüchtigen widerstandsveränderbaren Bauelements eingesetzt wird oder nicht. Ein solches Verfahren zieht in Erwägung, ein Substrat umfassend einen ersten äußeren Teil und einen zweiten äußeren Teil zu bilden, wobei der erste äußere Teil eine elementares Silber umfassende bemusterte Masse bildet und der zweite äußere Teil kein elementares Silber umfasst. Rein beispielhaft und unter Bezugnahme auf die 2 und 3 umfasst ein äußerster Teil der bemusterten, elementares Silber umfassenden Masse 20 einen beispielhaften ersten äußeren Teil, wobei der äußerste Teil des Isoliermaterials 16 einen beispielhaften zweiten äußeren Teil bildet. Eine elementares Selenium umfassende Schicht wird über den ersten und zweiten äußeren Teilen gebildet. Das Substrat wird nun gegenüber Oxidationsbedingungen ausgesetzt, wie etwa rein beispielhaft den oben beschriebenen Bedingungen, die wirksam sind, um sowohl a) elementares Selenium, das über dem ersten Teil aufgenommen worden ist, mit elementarem Silber zur Bildung der bemusterten, Silberselenid umfassenden Masse zu reagieren als auch b) elementares Selenium von einer Schicht über dem zweiten äußeren Teil von dem Substrat zu entfernen. Dieses Aussetzen entfernt vorzugsweise alles unreagierte elementare Selenium von dem Substrat. Des Weiteren, und in Übereinstimmung mit der vorstehend beschriebenen bevorzugten Ausführungsform, neigt ein solches Aussetzen dazu, einen Teil des elementaren Seleniums der Schicht über dem ersten Teil von dem Substrat zu entfernen, aber dennoch vorzugsweise mindestens einen Hauptteil desjenigen Teils des elementaren Seleniums, der über dem ersten Teil aufgenommen worden ist, in die bemusterte Masse zu überführen, und noch bevorzugter mindestens 80 Molprozent. Des Weiteren bildet ein solches Aussetzen die bemusterte Masse vorzugsweise derart, dass diese eine maximale zweite Dicke aufweist, welche höher ist als die maximale erste Dicke unmittelbar vor dem Aussetzen.
  • Die gezeigten und vorstehend beschriebenen Ausführungsformen zeigen Verfahren, bei welchen zumindest ein Großteil des und in einem Fall im Wesentlichen das gesamte Material innerhalb der Silberselenid umfassenden Öffnung 18 gebildet wird. Die 9–11 veranschaulichen eine alternative Ausführungsform 10d. Es wurden, sofern passend, dieselben Bezugszeichen wie in der ersten Ausführungsform verwendet und Unterschiede mit der Beifügung "d" oder durch unterschiedliche Bezugszahlen angezeigt. 9 zeigt ein alternatives, elementares Silber umfassendes Material 20d, das innerhalb der Öffnung 18 aufgenommen ist. Dieses umfasst einen unteren beispielhaften Germaniumselenidteil 21 (d. h., vorzugsweise 40% Germanium und 60% Selenium), und einen darüber liegenden Bereich 23 aus vorzugsweise mehr als 99% reinem, elementarem Silber. Rein beispielhaft kann dieses durch geeignete Abscheidung und Planierung relativ zu der Isolierschicht 16 gebildet werden. Darüber wird eine Selenium umfassende Schicht 22d gebildet.
  • Unter Bezugnahme auf 10 wurde das Substrat 10d der bevorzugten Aussetzungs- und Entfernungsbearbeitung (entweder zusammen oder in unterschiedlichen Schritten) unterworfen, um wirksam eine Silberselenidmasse 25d zu bilden und zumindest einen Teil des, und vorzugsweise alles unreagierte elementare Selenium von dem Substrat zu entfernen.
  • Unter Bezugnahme auf 11 wird darüber eine weitere Germaniumselenidschicht 26d und eine zweite Elektrode 28d gebildet.
  • Die vorstehend beschriebenen Ausführungsformen beschreiben und zeigen beispielhafte Verfahren zum Bilden einer bemusterten, elementares Silber umfassenden Masse. Diese Ausführungsformen zeigen das Bilden einer bemusterten Öffnung innerhalb des Isoliermaterials über einem Substrat und das zumindest teilweise Füllen der Öffnung mit einem elementares Silber umfassenden Material. Die Erfindung zieht jedoch beliebige Verfahren zum Bilden einer bemusterten, elementares Silber umfassenden Masse in Betracht. Rein beispielhaft wird ein solches alternatives Verfahren nun unter Bezugnahme auf 12–15 beschrieben.
  • 12 zeigt eine weitere alternative Ausführungsform 10e, wobei dieselben Bezugszeichen wie in der ersten Ausführungsform verwendet werden, und Unterschiede mit der Beifügung "e" oder durch unterschiedliche Bezugszahlen angezeigt werden. 12 stellt die Abscheidung eines Silber umfassenden Materials 20e dar. Das Material 20e wurde zum Beispiel durch Fotobemusterung und anschließendes substraktives Ätzen nach der Bemusterung bemustert. Eine andere Bemusterung wie etwa Laserbemusterung oder ein beliebiges anderes Bemusterungsverfahren wird ebenfalls in Erwägung gezogen, egal ob dieses bereits existiert oder noch zu entwickeln ist.
  • Unter Bezugnahme auf 13 wird eine elementares Selenium umfassende Schicht 22e über der bemusterten Masse 20e gebildet.
  • Unter Bezugnahme auf 14 wurde das Substrat gegenüber Bedingungen ausgesetzt, die wirksam sind, um nur einen Teil des elementaren Seleniums mit dem elementaren Silber zur Bildung einer bemusterten, Silberselenid umfassenden Masse (25) zu reagieren. Dabei wird natürlich jede der oben beschriebenen Behandlungsmethoden in Erwägung gezogen, einschließlich einer Oxidationsbehandlung, welche 22e während des Aussetzens aus dem Verfahren entfernt, wobei es sich bei diesen nur um bevorzugte Beispiele handelt.
  • Unter Bezugnahme auf 15 wird darüber eine bevorzugte Germaniumselenidschicht 26e und eine bevorzugte zweite Elektrode 28e gebildet.
  • Vorzugsweise können die genannten Konstruktionen in wirksamer Weise hergestellt werden, um programmierbare Metallisierungszellen über Speicher- und anderen integrierten Schaltungen zu bilden.
  • Es versteht sich, dass die Erfindung nicht auf die speziellen gezeigten und beschriebenen Merkmale beschränkt ist, da die hierin offenbarten Mittel bevorzugte Ausführungsformen der Erfindung umfassen. Die Erfindung wird daher in allen ihren Formen und Modifikationen innerhalb des Schutzbereichs der folgenden Patentansprüche beansprucht.

Claims (51)

  1. Methode für das Bilden eines nichtflüchtigen widerstandsveränderbaren Bauelements (10) umfassend: das Bilden einer bemusterten Masse (20) umfassend elementares Silber über einem Substrat (12); das Bilden einer Schicht (22) umfassend elementares Selenium über dem Substrat und der bemusterten, elementares Silber umfassenden Masse (12); das Aussetzen des Substrats (12) Bedingungen gegenüber, die wirksam sind, um nur einen Teil des elementaren Seleniums mit dem elementaren Silber zur Bildung der bemusterten, Silberselenid umfassenden Masse (25) zu bilden; das Entfernen von unreagiertem elementarem Selenium von dem Substrat (12): das Bereitstellen einer ersten leitfähigen Elektrode (14) in elektrischer Verbindung mit einem Teil der bemusterten, Silberselenid umfassenden Masse (25); das Bereitstellen eines Germaniumselenid umfassenden Materials (26) in elektrischer Verbindung mit einem anderen Teil der bemusterten, Silberselenid umfassenden Masse (25); und das Bereitstellen einer zweiten leitfähigen Elektrode (28) in elektrischer Verbindung mit der Germaniumselenid umfassenden Material (26).
  2. Methode nach Anspruch 1, wobei die bemusterte Masse (20) vor dem Aussetzen mindestens 50 Molprozent elementares Silber umfasst.
  3. Methode nach Anspruch 1, wobei die bemusterte Masse (20) vor dem Aussetzen mindestens 95 Molprozent elementares Silber umfasst.
  4. Methode nach Anspruch 1, wobei die elementares Selenium umfassende Schicht (22) vor dem Aussetzen mindestens 90 Molprozent elementares Selenium umfasst.
  5. Methode nach Anspruch 1, wobei die elementares Selenium umfassende Schicht (22) vor dem Aussetzen mindestens 95 Molprozent elementares Selenium umfasst.
  6. Methode nach Anspruch 1, wobei das Aussetzen und Entfernen in einem gemeinsamen Verarbeitungsschritt erfolgen.
  7. Methode nach Anspruch 1, wobei das Aussetzen und Entfernen in verschiedenen Verarbeitungsschritten erfolgen.
  8. Methode nach Anspruch 1, wobei das Aussetzen und Entfernen in einem gemeinsamen Verarbeitungsschritt erfolgen, der eine Temperatur von mindestens 40°C und eine Atmosphäre involviert, die unreagiertes elementares Selenium durch Oxidation desselben entfernt.
  9. Methode nach Anspruch 1, wobei das Entfernen des unreagierten elementaren Seleniums das chemische Ätzen nach dem Aussetzen umfasst.
  10. Methode nach Anspruch 1, wobei das Entfernen des unreagierten elementaren Seleniums das Verdampfen nach dem Aussetzen umfasst.
  11. Methode nach Anspruch 1, wobei die bemusterte Masse (25) nach dem Aussetzen mindestens 50 Molprozent Silberselenid umfasst.
  12. Methode nach Anspruch 1, wobei die bemusterte Masse (25) nach dem Aussetzen mindestens 80 Molprozent Silberselenid umfasst.
  13. Methode nach Anspruch 1, wobei das Aussetzen mindestens einen Hauptteil desjenigen Teils des elementaren Seleniums, der über der bemusterten Masse aufgenommen worden ist, in eine bemusterte Masse (20) überführt.
  14. Methode nach Anspruch 1, wobei die bemusterte Masse (20) vor dem Aussetzen mehr als 50 Molprozent elementares Silber umfasst und nach dem Aussetzen ein äußerster Teil der bemusterte Masse (25) mehr als 50 Molprozent Silberselenid umfasst, wobei ein innerster Teil der bemusterten Masse (25) bei mehr als 50 Molprozent elementarem Silber verbleibt.
  15. Methode nach Anspruch 1, wobei die bemusterte Masse (20) vor dem Aussetzen mehr als 90 Molprozent elementares Silber umfasst und nach dem Aussetzen ein äußerster Teil der bemusterte Masse (25) mehr als 90 Molprozent Silberselenid umfasst, wobei ein innerster Teil der bemusterten Masse (25) bei mehr als 90 Molprozent elementarem Silber verbleibt.
  16. Methode nach Anspruch 1, wobei die bemusterte Masse (20), die vor dem Aussetzen gebildet worden ist, eine maximale erste Dicke aufweist und nach dem Aussetzen die bemusterte Masse (25) eine maximale zweite Dicke aufweist, die höher ist als die maximale erste Dicke.
  17. Methode nach Anspruch 1, wobei das Entfernen alles unreagierte elementare Selenium vom Substrat (12) entfernt.
  18. Methode nach Anspruch 1, wobei das Bilden der bemusterten Masse (20), die elementares Silber umfasst, das Absetzen eines elementares Silber umfassenden Materials, das Fotobemustern desselben und das substraktive Ätzen desselben nach dem Fotobemustern umfasst.
  19. Methode nach Anspruch 1, wobei das Bilden der bemusterten Masse (20), die elementares Silber umfasst, das Bilden einer bemusterten Öffnung (18) innerhalb des Isoliermaterials über dem Substrat und das zumindest teilweise Füllen der Öffnung (18) mit einem elementares Silber umfassenden Material umfasst.
  20. Methode nach Anspruch 1, wobei: die bemusterte Masse (20) mindestens 90 Molprozent elementares Silber umfasst und eine erste maximale Dicke aufweist; die Schicht (22) mindestens 90 Molprozent elementares Selenium umfasst; und nach dem Aussetzen: das Silberselenid an Silber reich ist; die bemusterte Masse (25) eine maximale zweite Dicke aufweist, die höher ist als die maximale erste Dicke; die bemusterte Masse (25) mindestens 80 Molprozent Silberselenid umfasst; und mindestens ein Hauptteil der Teils des elementaren Seleniums, das über der bemusterten Masse (25) aufgenommen worden ist, zu einer bemusterten Masse überführt wird.
  21. Methode zum Bilden eines nichtflüchtigen widerstandsveränderbaren Bauelements (10) umfassend: das Bilden eines ersten leitfähigen Elektrodenmaterials (14) über einem Substrat (12); das Bilden eines Isoliermaterials (16) über einem ersten leitfähigen Elektrodenmaterial und einer Öffnung (18) hindurch zum ersten leitfähigen Elektrodenmaterial (14), wobei die Öffnung eine erwünschte Gestalt mindestens eines Teils einer endgültigen widerstandseinstellbaren Struktur des Bauelements umfasst; das Füllen der Öffnung mit einem elementares Silber umfassenden Material (20) in elektrischer Verbindung mit dem ersten leitfähigen Elektrodenmaterial (14); das Bilden einer Schicht (22) umfassend elementares Selenium über dem Isoliermaterial (16) und über dem elementares Silber umfassenden Material innerhalb der Öffnung; das Aussetzen des Substrats (12) Bedingungen gegenüber, die wirksam sind, um elementares Selenium, das über dem elementaren Silber aufgenommen worden ist, zu reagieren, um Silberselenid in mindestens einem Teil der gefüllten Öffnung (18) zu bilden; das Entfernen von unreagiertem elementarem Selenium, das über dem Isoliermaterial (16) aufgenommen worden, ist vom Substrat (12); und das Bereitstellen eines Germaniumselenid umfassenden Materials (26) in elektrischer Verbindung mit dem Silberselenid; und das Bereitstellen einer zweiten leitfähigen Elektrode (28) in elektrischer Verbindung mit dem Germaniumselenid umfassenden Material (26).
  22. Methode nach Anspruch 21, wobei nach dem Aussetzen mindestens ein Hauptteil der gefüllten Öffnung (18) Silberselenid umfasst.
  23. Methode nach Anspruch 21, wobei nach dem Aussetzen weniger als die Hälfte der gefüllten Öffnung (18) Silberselenid umfasst.
  24. Methode nach Anspruch 21, wobei das elementares Silber umfassende Material vor dem Aussetzen mindestens 50 Molprozent elementares Silber umfasst.
  25. Methode nach Anspruch 21, wobei das elementares Silber umfassende Material (20) vor dem Aussetzen mindestens 95 Molprozent elementares Silber umfasst.
  26. Methode nach Anspruch 21, wobei die elementares Selenium umfassende Schicht (22) vor dem Aussetzen mindestens 90 Molprozent elementares Selenium umfasst.
  27. Methode nach Anspruch 21, wobei die elementares Selenium umfassende Schicht vor dem Aussetzen mindestens 95 Molprozent elementares Selenium umfasst.
  28. Methode nach Anspruch 21, wobei das Aussetzen und Entfernen in einem gemeinsamen Verfahrensschritt erfolgten.
  29. Methode nach Anspruch 21, wobei das Aussetzen und Entfernen in verschiedenen Verfahrensschritten erfolgen.
  30. Methode nach Anspruch 21, wobei das Aussetzen und Entfernen in einem gemeinsamen Verarbeitungsschritt erfolgen, der eine Temperatur von mindestens 40°C und eine Atmosphäre involviert, die unreagiertes elementares Selenium durch Oxidation desselben entfernt.
  31. Methode nach Anspruch 21, wobei das Entfernen des unreagierten elementaren Seleniums das chemische Ätzen nach dem Aussetzen umfasst.
  32. Methode nach Anspruch 21, wobei das Entfernen des unreagierten elementaren Seleniums das Verdampfen nach dem Aussetzen umfasst.
  33. Methode nach Anspruch 21, wobei nach dem Aussetzen mindestens 80% der gefüllten Öffnung (18) Silberselenid umfassen.
  34. Methode nach Anspruch 21, wobei das Aussetzen mindestens einen Hauptteil desjenigen Teils des elementaren Seleniums, der über dem elementares Silber umfassenden Material (20) aufgenommen worden ist, in das elementare Silber umfassende Material (20) überführt.
  35. Methode nach Anspruch 21, wobei die gefüllte Öffnung vor dem Aussetzen mehr als 50 Molprozent elementares Silber umfasst und nach dem Aussetzen ein äußerster Teil der gefüllten Öffnung (18) mehr als 50 Molprozent Silberselenid umfasst, wobei ein innerster Teil der gefüllten Öffnung (18) bei mehr als 50 Molprozent elementarem Silber verbleibt.
  36. Methode nach Anspruch 21, wobei die gefüllte Öffnung vor dem Aussetzen mehr als 90 Molprozent elementares Silber umfasst und nach dem Aussetzen ein äußerster Teil der gefüllten Öffnung (18) mehr als 90 Molprozent Silberselenid umfasst, wobei ein innerster Teil der gefüllten Öffnung (18) bei mehr als 90 Molprozent elementarem Silber verbleibt.
  37. Methode nach Anspruch 21, wobei das Isoliermaterial eine im wesentlichen planare äußerste Fläche neben der Öffnung (18) aufweist und das elementares Silber umfassende Material (20) innerhalb der gefüllten Öffnung eine äußerste Fläche aufweist, die vor dem Aussetzen zur Außenfläche des Isoliermaterials koplanar ist, wobei das elementares Silber umfassende Material (20) innerhalb der Öffnung (18) vor dem Aussetzen eine maximale erste Dicke aufweist und nach dem Aussetzen die bemusterte Masse (25) eine maximale zweite Dicke aufweist, die höher ist als die maximale erste Dicke.
  38. Methode nach Anspruch 21, wobei das Entfernen alles unreagierte elementare Selenium vom Substrat (12) entfernt.
  39. Methode zum Bilden einer Silberselenid umfassenden Struktur (10) umfassend: das Bilden eines Substrats umfassend einen ersten äußeren Teil und einen zweiten äußeren Teil (16), wobei der erste äußere Teil eine elementares Silber umfassende bemusterte Masse (20) umfasst, wobei der zweite äußere Teil (16) kein elementares Silber umfasst; das Bilden einer Schicht (22) umfassend elementares Selenium über den ersten und zweiten äußeren Teilen; und das Aussetzen des Substrats oxidierenden Bedingungen gegenüber, die wirksam sind, um sowohl a) elementares Selenium, das über dem ersten Teil aufgenommen worden ist, mit elementarem Silber zur Bildung einer bemusterten Masse umfassend Silberselenid zu reagieren als auch b) elementares Selenium der Schicht über dem zweiten äußeren Teil (16) vom Substrat zu entfernen.
  40. Methode nach Anspruch 39, wobei das Aussetzen einen Teil des elementaren Seleniums der Schicht (22) übe dem ersten Teil vom Substrat entfernt.
  41. Methode nach Anspruch 39, wobei das Aussetzen mindestens einen Hauptteil desjenigen Teils des elementaren Seleniums, der über dem ersten Teil aufgenommen worden ist, in eine bemusterte Masse (20) überführt.
  42. Methode nach Anspruch 39, wobei das Aussetzen mindestens 80 Molprozent desjenigen Teils des elementaren Seleniums, der über dem ersten Teil aufgenommenen worden ist, in eine bemusterte Masse (20) überführt.
  43. Methode nach Anspruch 39, wobei das Aussetzen das Aussetzen des Substrats einer Temperatur zwischen 40°C und 250°C gegenüber umfasst.
  44. Methode nach Anspruch 39, wobei die Oxidationsbedingungen eine Atmosphäre umfassend mindestens eines von N2O, NOx, O3, F2 und Cl2 umfasst.
  45. Methode nach Anspruch 39, wobei das Aussetzen alles elementare Selenium der Schicht über dem zweiten äußeren Teil (16) vom Substrat entfernt.
  46. Methode nach Anspruch 39, wobei das Aussetzen alles unreagierte elementare Selenium vom Substrat entfernt.
  47. Methode nach Anspruch 39, wobei die bemusterte Masse (20) vor dem Aussetzen mindestens 95 Molprozent elementares Silber umfasst.
  48. Methode nach Anspruch 30, wobei die elementares Selenium umfassende Schicht (22) vor dem Aussetzen mindestens 95 Molprozent elementares Silber umfasst.
  49. Methode nach Anspruch 39, wobei die bemusterte Masse (20), die vor dem Aussetzen gebildet worden ist, eine maximale erste Dicke aufweist und nach dem Aussetzen die bemusterte Masse (25) eine maximale zweite Dicke aufweist, die höher ist als die maximale erste Dicke.
  50. Methode nach Anspruch 39, wobei das Bilden der bemusterten Masse (20), die elementares Silber umfasst, das Absetzen eines elementares Silber umfassenden Materials, das Fotobemustern desselben und das substraktive Ätzen desselben nach dem Fotobemustern umfasst.
  51. Methode nach Anspruch 39, wobei das Bilden der bemusterten Masse (20), die elementares Silber umfasst, das Bilden einer bemusterten Öffnung (18) innerhalb des Isoliermaterials über dem Substrat und das zumindest teilweise Füllen der Öffnung (18) mit einem elementares Silber umfassenden Material umfasst.
DE60320373T 2002-01-31 2003-01-21 Herstellungsverfahren für nichtflüchtige widerstandsveränderbare bauelemente und herstellungsverfahren für silber-selenide beinhaltende strukturen Expired - Lifetime DE60320373T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61825 1997-10-14
US10/061,825 US20030143782A1 (en) 2002-01-31 2002-01-31 Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
PCT/US2003/001498 WO2003065456A2 (en) 2002-01-31 2003-01-21 Methods of forming non-volatile resistance variable devices and methods of forming silver selenide comprising structures

Publications (2)

Publication Number Publication Date
DE60320373D1 DE60320373D1 (de) 2008-05-29
DE60320373T2 true DE60320373T2 (de) 2009-02-19

Family

ID=27610193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60320373T Expired - Lifetime DE60320373T2 (de) 2002-01-31 2003-01-21 Herstellungsverfahren für nichtflüchtige widerstandsveränderbare bauelemente und herstellungsverfahren für silber-selenide beinhaltende strukturen

Country Status (10)

Country Link
US (2) US20030143782A1 (de)
EP (1) EP1470589B1 (de)
JP (1) JP2005516418A (de)
KR (1) KR100660245B1 (de)
CN (1) CN100375284C (de)
AT (1) ATE392714T1 (de)
AU (1) AU2003212814A1 (de)
DE (1) DE60320373T2 (de)
TW (1) TWI251263B (de)
WO (1) WO2003065456A2 (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US7102150B2 (en) * 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6646902B2 (en) 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US7109056B2 (en) * 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US6867064B2 (en) * 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
TWI233204B (en) * 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US7022579B2 (en) * 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
DE102004047630A1 (de) 2004-09-30 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
JP2007019305A (ja) * 2005-07-08 2007-01-25 Elpida Memory Inc 半導体記憶装置
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7924608B2 (en) * 2006-10-19 2011-04-12 Boise State University Forced ion migration for chalcogenide phase change memory device
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US8238146B2 (en) * 2008-08-01 2012-08-07 Boise State University Variable integrated analog resistor
US7825479B2 (en) 2008-08-06 2010-11-02 International Business Machines Corporation Electrical antifuse having a multi-thickness dielectric layer
US20110079709A1 (en) * 2009-10-07 2011-04-07 Campbell Kristy A Wide band sensor
US8284590B2 (en) 2010-05-06 2012-10-09 Boise State University Integratable programmable capacitive device
JP5348108B2 (ja) * 2010-10-18 2013-11-20 ソニー株式会社 記憶素子
US9478419B2 (en) 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9461134B1 (en) 2015-05-20 2016-10-04 Asm Ip Holding B.V. Method for forming source/drain contact structure with chalcogen passivation
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711396B2 (en) 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1131740A (en) * 1912-04-11 1915-03-16 Otto C Schwarz Building-block.
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3450967A (en) * 1966-09-07 1969-06-17 Vitautas Balio Tolutis Selenium memory cell containing silver up to 2 atomic percent adjacent the rectifying contact
US3622319A (en) 1966-10-20 1971-11-23 Western Electric Co Nonreflecting photomasks and methods of making same
GB1131740A (en) * 1967-08-24 1968-10-23 Inst Fysiki I Mat Semi-conductor devices
US3868651A (en) 1970-08-13 1975-02-25 Energy Conversion Devices Inc Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure
US3743847A (en) * 1971-06-01 1973-07-03 Motorola Inc Amorphous silicon film as a uv filter
US4267261A (en) * 1971-07-15 1981-05-12 Energy Conversion Devices, Inc. Method for full format imaging
US3961314A (en) * 1974-03-05 1976-06-01 Energy Conversion Devices, Inc. Structure and method for producing an image
US3966317A (en) * 1974-04-08 1976-06-29 Energy Conversion Devices, Inc. Dry process production of archival microform records from hard copy
US4177474A (en) 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
JPS5565365A (en) * 1978-11-07 1980-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method
DE2901303C2 (de) 1979-01-15 1984-04-19 Max Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen Festes Ionenleitermaterial, seine Verwendung und Verfahren zu dessen Herstellung
US4312938A (en) * 1979-07-06 1982-01-26 Drexler Technology Corporation Method for making a broadband reflective laser recording and data storage medium with absorptive underlayer
US4269935A (en) * 1979-07-13 1981-05-26 Ionomet Company, Inc. Process of doping silver image in chalcogenide layer
US4350541A (en) * 1979-08-13 1982-09-21 Nippon Telegraph & Telephone Public Corp. Doping from a photoresist layer
US4316946A (en) * 1979-12-03 1982-02-23 Ionomet Company, Inc. Surface sensitized chalcogenide product and process for making and using the same
JPS6024580B2 (ja) 1980-03-10 1985-06-13 日本電信電話株式会社 半導体装置の製法
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4405710A (en) 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
US4410421A (en) 1982-02-08 1983-10-18 Electric Power Research Institute Process for nitrogen removal from hydrocarbonaceous materials
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
US4545111A (en) * 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4608296A (en) 1983-12-06 1986-08-26 Energy Conversion Devices, Inc. Superconducting films and devices exhibiting AC to DC conversion
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US4843443A (en) * 1984-05-14 1989-06-27 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4668968A (en) * 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4673957A (en) * 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4769338A (en) 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4678679A (en) * 1984-06-25 1987-07-07 Energy Conversion Devices, Inc. Continuous deposition of activated process gases
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US4637895A (en) 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4664939A (en) * 1985-04-01 1987-05-12 Energy Conversion Devices, Inc. Vertical semiconductor processor
US4710899A (en) 1985-06-10 1987-12-01 Energy Conversion Devices, Inc. Data storage medium incorporating a transition metal for increased switching speed
US4671618A (en) * 1986-05-22 1987-06-09 Wu Bao Gang Liquid crystalline-plastic material having submillisecond switch times and extended memory
US4766471A (en) 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
US4818717A (en) * 1986-06-27 1989-04-04 Energy Conversion Devices, Inc. Method for making electronic matrix arrays
US4728406A (en) * 1986-08-18 1988-03-01 Energy Conversion Devices, Inc. Method for plasma - coating a semiconductor body
US4809044A (en) * 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4853785A (en) 1986-10-15 1989-08-01 Energy Conversion Devices, Inc. Electronic camera including electronic signal storage cartridge
US4788594A (en) 1986-10-15 1988-11-29 Energy Conversion Devices, Inc. Solid state electronic camera including thin film matrix of photosensors
US4847674A (en) * 1987-03-10 1989-07-11 Advanced Micro Devices, Inc. High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4800526A (en) * 1987-05-08 1989-01-24 Gaf Corporation Memory element for information storage and retrieval system and associated process
US4775425A (en) 1987-07-27 1988-10-04 Energy Conversion Devices, Inc. P and n-type microcrystalline semiconductor alloy material including band gap widening elements, devices utilizing same
US4891330A (en) * 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
US5272359A (en) 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
GB8910854D0 (en) 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5159661A (en) 1990-10-05 1992-10-27 Energy Conversion Devices, Inc. Vertically interconnected parallel distributed processor
US5314772A (en) * 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
JPH0770731B2 (ja) * 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5534711A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5341328A (en) 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5596522A (en) * 1991-01-18 1997-01-21 Energy Conversion Devices, Inc. Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5534712A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5128099A (en) * 1991-02-15 1992-07-07 Energy Conversion Devices, Inc. Congruent state changeable optical memory material and device
US5219788A (en) * 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5359205A (en) 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5238862A (en) 1992-03-18 1993-08-24 Micron Technology, Inc. Method of forming a stacked capacitor with striated electrode
US5512328A (en) * 1992-08-07 1996-04-30 Hitachi, Ltd. Method for forming a pattern and forming a thin film used in pattern formation
US5350484A (en) 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
BE1007902A3 (nl) * 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5500532A (en) * 1994-08-18 1996-03-19 Arizona Board Of Regents Personal electronic dosimeter
JP2643870B2 (ja) * 1994-11-29 1997-08-20 日本電気株式会社 半導体記憶装置の製造方法
US5543737A (en) 1995-02-10 1996-08-06 Energy Conversion Devices, Inc. Logical operation circuit employing two-terminal chalcogenide switches
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
KR100253029B1 (ko) 1995-06-07 2000-04-15 로데릭 더블류 루이스 불휘발성 메모리 셀내에서 다중 상태의 물질을 이용하는 스택·트랜치형 다이오드
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5694054A (en) 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
US5591501A (en) * 1995-12-20 1997-01-07 Energy Conversion Devices, Inc. Optical recording medium having a plurality of discrete phase change data recording points
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5852870A (en) 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5846889A (en) 1997-03-14 1998-12-08 The United States Of America As Represented By The Secretary Of The Navy Infrared transparent selenide glasses
US5998066A (en) 1997-05-16 1999-12-07 Aerial Imaging Corporation Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6051511A (en) 1997-07-31 2000-04-18 Micron Technology, Inc. Method and apparatus for reducing isolation stress in integrated circuits
ATE235093T1 (de) 1997-12-04 2003-04-15 Axon Technologies Corp Programmierbare metallisierungsstruktur mit oberflächennaher verfestigung undherstellungsverfahren dafür
JP3149937B2 (ja) * 1997-12-08 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
US6011757A (en) * 1998-01-27 2000-01-04 Ovshinsky; Stanford R. Optical recording media having increased erasability
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US6388324B2 (en) * 1998-08-31 2002-05-14 Arizona Board Of Regents Self-repairing interconnections for electrical circuits
US6469364B1 (en) 1998-08-31 2002-10-22 Arizona Board Of Regents Programmable interconnection system for electrical circuits
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6825489B2 (en) * 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6177338B1 (en) * 1999-02-08 2001-01-23 Taiwan Semiconductor Manufacturing Company Two step barrier process
ATE361530T1 (de) 1999-02-11 2007-05-15 Univ Arizona Programmierbare mikroelektronische struktur sowie verfahren zu ihrer herstellung und programmierung
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6143604A (en) 1999-06-04 2000-11-07 Taiwan Semiconductor Manufacturing Company Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM)
US6350679B1 (en) * 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
WO2002021542A1 (en) 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6404665B1 (en) * 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6567293B1 (en) * 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6563164B2 (en) * 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6649928B2 (en) 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6696355B2 (en) * 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6437383B1 (en) 2000-12-21 2002-08-20 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6531373B2 (en) * 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US6687427B2 (en) * 2000-12-29 2004-02-03 Intel Corporation Optic switch
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6348365B1 (en) 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6855977B2 (en) 2001-05-07 2005-02-15 Advanced Micro Devices, Inc. Memory device with a self-assembled polymer film and method of making the same
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6462984B1 (en) 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6511862B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6642102B2 (en) 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6590807B2 (en) 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
EP2112659A1 (de) * 2001-09-01 2009-10-28 Energy Convertion Devices, Inc. Verbesserte Datenspeicherung in optischen Datenspeicher- und -abrufsystemen mit blauen Lasern und/oder Plasmonlinsen
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US7109056B2 (en) * 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
US6690026B2 (en) * 2001-09-28 2004-02-10 Intel Corporation Method of fabricating a three-dimensional array of active media
AU2002362662A1 (en) 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6576921B2 (en) * 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6671710B2 (en) * 2002-05-10 2003-12-30 Energy Conversion Devices, Inc. Methods of computing with digital multistate phase change materials
US6918382B2 (en) * 2002-08-26 2005-07-19 Energy Conversion Devices, Inc. Hydrogen powered scooter

Also Published As

Publication number Publication date
AU2003212814A1 (en) 2003-09-02
US20040029351A1 (en) 2004-02-12
KR100660245B1 (ko) 2006-12-20
EP1470589A2 (de) 2004-10-27
EP1470589B1 (de) 2008-04-16
ATE392714T1 (de) 2008-05-15
DE60320373D1 (de) 2008-05-29
US6812087B2 (en) 2004-11-02
WO2003065456A2 (en) 2003-08-07
CN100375284C (zh) 2008-03-12
US20030143782A1 (en) 2003-07-31
TWI251263B (en) 2006-03-11
CN1647278A (zh) 2005-07-27
KR20040083432A (ko) 2004-10-01
JP2005516418A (ja) 2005-06-02
WO2003065456A3 (en) 2003-12-04
TW200303040A (en) 2003-08-16

Similar Documents

Publication Publication Date Title
DE60320373T2 (de) Herstellungsverfahren für nichtflüchtige widerstandsveränderbare bauelemente und herstellungsverfahren für silber-selenide beinhaltende strukturen
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE10250829B4 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
DE102007004639B4 (de) Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung
DE10343209A1 (de) Speicher- und Zugriffsbauelemente und Verfahren zu deren Herstellung
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE102004052611A1 (de) Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
DE3825734C2 (de)
DE102005012047A1 (de) Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE102008008679A1 (de) Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung mit säulenförmiger Bottom-Elektrode
DE19603165A1 (de) Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
DE102008012339A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle
EP1794821A1 (de) Resistiv schaltender halbleiterspeicher
DE102021122555A1 (de) Phasenänderungsspeicher (pcm) mit einem die widerstandsdrift reduzierenden liner
DE2703013A1 (de) Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE102020100942A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102006004218B3 (de) Elektromechanische Speicher-Einrichtung und Verfahren zum Herstellen einer elektromechanischen Speicher-Einrichtung
DE102004037450A1 (de) Schalt- bzw. Verstärker-Bauelement, insbesondere Transistor
DE102020201684B4 (de) Mehrfachniveau-FRAM-Zelle und Herstellungsverfahren
DE112022001841T5 (de) Resistiver überzug einer phasenänderungsspeicherzelle
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition