KR100660245B1 - 비휘발성 저항 가변 소자를 형성하는 방법 및 실버셀레나이드를 포함한 구조를 형성하는 방법 - Google Patents

비휘발성 저항 가변 소자를 형성하는 방법 및 실버셀레나이드를 포함한 구조를 형성하는 방법 Download PDF

Info

Publication number
KR100660245B1
KR100660245B1 KR1020047011805A KR20047011805A KR100660245B1 KR 100660245 B1 KR100660245 B1 KR 100660245B1 KR 1020047011805 A KR1020047011805 A KR 1020047011805A KR 20047011805 A KR20047011805 A KR 20047011805A KR 100660245 B1 KR100660245 B1 KR 100660245B1
Authority
KR
South Korea
Prior art keywords
silver
selenium
exposing step
forming
layer
Prior art date
Application number
KR1020047011805A
Other languages
English (en)
Other versions
KR20040083432A (ko
Inventor
테리엘. 길톤
크리스티에이. 캠벨
존티. 무어
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20040083432A publication Critical patent/KR20040083432A/ko
Application granted granted Critical
Publication of KR100660245B1 publication Critical patent/KR100660245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Chemically Coating (AREA)
  • Thermistors And Varistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

비휘발성 저항 가변 소자를 형성하는 방법은 기판 상에 실버 원소를 포함한 패턴화된 매스(mass)를 형성하는 단계를 포함한다. 상기 기판과 상기 실버 원소를 포함한 패턴화된 매스 상에 셀레늄 원소를 포함하는 층을 형성한다. 상기 패턴화된 매스를 실버 셀레나이드를 포함하도록 형성하기 위해, 상기 셀레늄 원소의 일부만을 상기 실버 원소와 반응하기에 효과적인 조건에 상기 기판을 노출시킨다. 상기 기판으로부터 미반응한 셀레늄 원소를 제거한다. 상기 실버 셀레나이드를 포함한 패턴화된 매스의 일부분과 전기적 연결한 제1 도전성 전극을 제공한다. 상기 실버 셀레나이드를 포함한 패턴화된 매스의 다른 부분과 전기적 연결한 게르마늄 셀레나이드를 포함한 물질을 제공한다. 상기 게르마늄 셀레나이드를 포함한 물질과 전기적 연결한 제2 도전성 전극을 제공한다.
비휘발성, 저항, 가변, 소자, 실버, 셀레늄, 셀레나이드, 패턴화된 매스

Description

비휘발성 저항 가변 소자를 형성하는 방법 및 실버 셀레나이드를 포함한 구조를 형성하는 방법{METHODS OF FORMING NON-VOLATILE RESISTANCE VARIABLE DEVICES AND METHODS OF FORMING SILVER SELENIDE COMPRISING STRUCTURES}
본 발명은 비휘발성 저항 가변 소자(non-volatile resistance variable device)를 형성하는 방법과, 실버 셀레나이드(silver selenide)를 포함한 구조를 형성하는 방법에 관한 것이다.
반도체 제조는 각각의 전자 부품을 점점 축소시켜서 더욱 고밀도한 집적회로를 만드는 것을 계속 추구하고 있다. 일종의 집적회로는 정보가 바이너리(binary) 데이터의 형태로 저장되는 메모리 회로를 포함한다. 이러한 회로는 데이터가 휘발성이거나 비휘발성인 회로로 제조될 수 있다. 휘발성 저장 메모리 소자는 전원이 차단되어 있을 때, 데이터의 손실을 가져온다. 비휘발성 메모리 회로는 전원이 차단되어 있을 때조차도 저장 데이터를 계속 유지한다.
본 발명은, 프로그래머블 금속 셀(programmable metallization cell)이라고 불리는 것을 개시하고 있는 1996년 5월 30일자로 출원된 미국 특허출원번호 08/652,706에서 궁극적으로 유래한, Kozicki 등의 미국특허번호 제5,761,115, 제5,896,312, 제5,914,893 및 제6,084,796에 개시되어 있는 메모리 회로의 설계 및 동작을 개선하는데 주로 동기가 되었다. 이러한 셀은 그 사이에 놓여진 절연성 유전 물질을 갖는 대향하는 전극들을 포함한다. 유전 물질 내에는 가변 저항 물질이 놓여진다. 이러한 물질의 저항은 저저항 상태 및 고저항 상태 사이에서 변화될 수 있다. 이와 같은 물질의 전형적인 고저항 상태에서는 쓰기(write) 동작을 실행하기 위해, 전압 전위(voltage potential)를 전극들의 어느 하나에 인가하며, 전극들의 다른 하나를 제로(zero) 전압 또는 접지로 유지한다. 인가된 전압을 가진 전극은 애노드(anode)로서 기능하는 반면에, 제로 또는 접지로 유지된 전극은 캐소드(cathode)로서 기능한다. 저항 가변 물질의 특성은 저항 가변 물질이 임의의 인가된 전압에서 변화를 하는 것이다. 전압이 인가되면, 전기적인 도전(conduction)이 상측 전극과 하측 전극 사이에서 일어날 수 있도록 저항 가변 질에 저저항 상태가 유도된다.
전기적인 도전이 일단 일어나면, 전압 전위가 제거될 경우 저저항 상태는 계속 유지된다. 이는 전극들 사이에 있는 저항 가변 물질의 매스(mass)의 저항이 1000분의 1로 감소하는 결과를 효과적으로 가져올 수 있다. 이러한 물질은, 애노드와 캐소드 사이의 전압 전위를 반대로 함으로써 고저항 상태로 복귀될 수 있다. 또다시, 고저항 상태가 일단 유지되면, 역(reverse) 전압 전위는 제거된다. 따라서, 이러한 소자는 예를 들면, 메모리 회로의 프로그래머블 메모리 셀로서 기능할 수 있다.
전극들 사이에 놓여진 바람직한 저항 가변 물질은, 전형적이고도 양호하게는 그 내부에 확산된 금속 이온을 가진 칼코게나이드(chalcogenide) 물질을 포함한다. 특정한 일 예는 그 내부에 확산된 실버(silver) 이온을 갖는 1층 이상의 게르마늄 셀레나이드(germanium selenide)와, 그 내부에 확산된 여분의 실버 이온을 갖는 1층 이상의 실버 셀레나이드(silver selenide)를 포함한다. 하지만, 실버가 풍부한 실버 셀레나이드를 형성하는 것은 어렵다.
본 발명은 전술한 바와 같은 문제점을 처리하는데 주로 동기가 되었을지라도, 결코 이에 한정되지 아니한다. 당업자는 전술한 문제점에 관련되지 않은 타측면에서의 본 발명의 응용 가능성을 이해할 것이며, 본 발명은 상세한 설명을 한정함 없이 문헌적으로 기술되고, 균등론(doctrine of equivalent)에 따라 적합하게 해석되는 첨부된 청구범위에 의해 한정되어야만 한다.
본 발명은 비휘발성 저항 가변 소자를 형성하는 방법과, 실버 셀레나이드를 포함한 구조를 형성하는 방법을 포함한다. 일 실시예에서, 비휘발성 저항 가변 소자를 형성하는 방법은 기판 상에 실버 원소를 포함한 패턴화된 매스(mass)를 형성하는 단계를 포함한다. 기판과 실버 원소를 포함한 패턴화된 매스 상에 셀레늄 원소를 포함하는 층을 형성한다. 패턴화된 매스를 실버 셀레나이드를 포함하도록 형성하기 위해, 셀레늄 원소의 일부만을 실버 원소와 반응하기에 효과적인 조건에 기판을 노출시킨다. 기판으로부터 미반응한 셀레늄 원소를 제거한다. 실버 셀레나이드를 포함한 패턴화된 매스의 일부분에 전기적으로 연결된 제1 도전성 전극을 제공한다. 실버 셀레나이드를 포함한 패턴화된 매스의 다른 부분에 전기적으로 연결된 게르마늄 셀레나이드를 포함한 물질을 제공한다. 게르마늄 셀레나이드를 포함한 물질에 전기적으로 연결된 제2 도전성 전극을 제공한다.
일 실시예에서, 실버 셀레나이드를 포함한 구조를 형성하는 방법은 제1 외측부와 제2 외측부를 포함한 기판을 형성하는 단계를 포함한다. 제1 외측부는 실버 원소를 포함한 패턴화된 매스를 포함한다. 제2 외측부는 실버 원소를 포함하지 않는다. 셀레늄 원소를 포함한 층을 제1 외측부와 제2 외측부 상에 형성한다. 기판을, a) 패턴화된 매스를 실버 셀레나이드를 포함하도록 형성하기 위해, 제1 외측부 상에 놓여진 셀레늄 원소와 실버 원소를 반응시키는 단계 및 b) 제2 외측부 상의 셀레늄 원소를 포함한 층의 셀레늄 원소를 기판으로부터 제거하는 단계 모두에 효과적인 산화 분위기에 노출시킨다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 양태에 따른 공정에 있어서, 반도체 웨이퍼 부분 단면도이다.
도 2는 도 1에 도시된 공정 단계에 후속하는 공정 단계에서 도 1의 웨이퍼 일부분을 나타낸 도면이다.
도 3은 도 2에 도시된 공정 단계에 후속하는 공정 단계에서 도 2의 웨이퍼 일부분을 나타낸 도면이다.
도 4는 도 3에 도시된 공정 단계에 후속하는 공정 단계에서 도 3의 웨이퍼 일부분을 나타낸 도면이다.
도 5는 도 3에 도시된 공정 단계에 후속하는 다른 공정 단계에서 도 3의 웨이퍼 일부분을 나타낸 도면이다.
도 6은 도 4에 도시된 공정 단계에 후속하는 공정 단계에서 도 4의 웨이퍼 일부분을 나타낸 도면이다.
도 7은 도 6에 도시된 공정 단계에 후속하는 공정 단계에서 도 6의 웨이퍼 일부분을 나타낸 도면이다.
도 8은 도 3에 도시된 공정 단계에 후속하는 다른 공정 단계에서 도 3의 웨이퍼 일부분을 나타낸 도면이다.
도 9는 본 발명의 양태에 따른 공정에 있어서, 다른 실시예의 반도체 웨이퍼 일부분/단면을 나타낸 도면이다.
도 10은 도 9에 도시된 공정 단계에 후속하는 공정 단계에서 도 9의 웨이퍼 일부분을 나타낸 도면이다.
도 11은 도 10에 도시된 공정 단계에 후속하는 공정 단계에서 도 10의 웨이퍼 일부분을 나타낸 도면이다.
도 12는 본 발명의 특징에 따른 공정에서의 또 다른 실시예의 반도체 웨이퍼 일부분/단면을 나타낸 도면이다.
도 13은 도 12에 도시된 공정 단계에 후속하는 공정 단계에서 도 12의 웨이퍼 일부분을 나타낸 도면이다.
도 14는 도 13에 도시된 공정 단계에 후속하는 공정 단계에서 도 13의 웨이퍼 일부분을 나타낸 도면이다.
도 15는 도 14에 도시된 공정 단계에 후속하는 공정 단계에서 도 14의 웨이퍼 일부분을 나타낸 도면이다.
본 발명의 개시(disclosure)는 "과학과 유용한 기술의 발전을 증진하기 위한" 미국 특허법의 합법적인 목적에 따른다.(제1조, 제8항).
먼저, 비휘발성 저항 가변 소자를 형성하는 예시적인 실시예의 방법을 도 1 내지 도 8을 참조하여 설명한다. 도 1은 베이스 기판(12)과 그 위에 형성된 제1 도전성 전극 물질(14)을 포함하는 기판(10)의 일부분을 나타내고 있다. 베이스 기판(12)은 어떠한 적절한 지지용 기판, 예를 들면, 벌크 단결정 실리콘(bulk monocrystalline silicon)을 갖는 반도체 기판을 포함하여도 좋다. 본 발명의 설명에서, "반도체 기판" 또는 "반도전성 기판"이라는 용어는, 한정하지는 않지만, 반도전성 웨이퍼와 같은 벌크 반도전성 물질(단일 물질 또는 그 위의 타 물질을 포함하는 복합체 중 어느 하나)을 갖는 반도전성 물질과, 반도전성 물질층(단일 물질 또는 타 물질을 포함하는 복합체 중 어느 하나)을 포함하는 모든 구조를 의미하는 것으로 정의한다. "기판"이라는 용어는, 한정하지는 않지만, 전술한 반도전성 기판을 갖는 모든 지지용 구조를 나타낸다. 또한, 본 발명의 설명에서, "층"이라는 용어는 별도로 표기되지 않으면, 단일층과 복수층을 모두 포함한다. 제1 도전성 전극 물질층(14)을 위한, 예시적인 바람직한 물질은 텅스텐 원소이다.
절연성 물질층(16)을 제1 도전성 전극 물질(14) 상에 형성한다. 절연성 물질층(16)을 적절한 패터닝 방법(즉, 포토리소그래피와 같은 리소그래피)에 의해 패턴화하여 제1 도전성 전극 물질(14) 측을 향해 관통하는 개구부(18)를 형성한다. 개구부(18)는 후술하는 설명으로부터 명백하게 되는 바와 같이, 제조되는 소자의 최종적인 저항을 설정할 수 있는 구조의 적어도 일부분의 일부 원하는 형상을 포함한다.
도 2를 참조하면, 제1 도전성 전극 물질(14)과 전기적 연결을 하는, 실버 원소를 포함하는 물질(20)로 개구부(18)를 충전한다. 실버 포함 물질(20)에 대한 예시적인 바람직한 물질은 적어도 50 몰 퍼센트(molar percent)의 실버 원소, 더욱 바람직하게는 적어도 95 몰 퍼센트의 실버 원소, 더욱 바람직하게는 99 몰 퍼센트 초과의 실버 원소를 갖는다. 도시된 바람직한 예에서, 절연성 물질(16)은 개구부(18)에 인접한, 실질적으로 평탄한 최외측 표면을 갖고, 개구부(18) 내의 패턴화된 매스/실버 포함 물질(20)은 절연성 물질(16)의 외측 표면과 동일 평면을 이루는 최외측 표면을 갖는다. 더욱이, 패턴화된 매스(20)는 임의의 제1 최대 두께를 가지는 것으로 간주할 수 있으며, 실시예의 두께 범위는 약 50Å 내지 약 2000Å이다.
도 2에 도시된 구조를 제조하는 일 실시예의 방법은 기판 상에 실버 포함 물질 층을 전면 증착하고, 그 다음에 실버 포함 물질 층을 적어도 외측의 절연성 물질 층(16)의 상부면에 평탄화시킨다. 단지 실시예로서, 이러한 증착은 화학적 또는 물리적 수단에 의해 진행할 수 있다. 더욱이, 연마 또는 평탄화는 감광막(resist) 에치백, 화학적 연마, 기계적 연마, 또는 이들의 어떠한 조합에 의해, 또는 어떠한 다른 기존 방법 또는 아직 개발중인 방법에 의해 진행할 수 있다. 더욱이, 대안이면서도 단지 실시예로서, 앞서 도시된 개구부 내에 실버 포함 물질 층(20)의 무전해 증착 또는 기타 증착에 의해 도 2의 구조를 제조하여도 좋으며, 그 결과 실버 포함 물질 층(20)이 그 내부에 효과적으로 증착만을 하여 상측으로 성장하고, 그 성장은 바람직하게도, 실버 포함 물질 층(20)이 절연성 물질 층(16)의 상부면에 거의 도달하는 곳에서 중단한다. 그럼에도 불구하고, 도 2는 기판 상에 실버 원소를 포함하는 패턴화된 매스를 형성하는 일 실시예만을 나타낸다.
도 3을 참조하면, 기판(10)과 실버 원소를 포함한 패턴화된 매스(20) 상에 셀레늄 원소를 포함하는 층(22)을 형성한다. 바람직하게는, 셀레늄 포함 층(22)은 적어도 90 몰 퍼센트의 셀레늄 원소를 포함하고, 더욱 바람직하게는 적어도 95 몰 퍼센트의 셀레늄 원소를 포함하고, 더욱 바람직하게는 99 몰 퍼센트 초과의 셀레늄 원소를 포함한다.
도 4를 참조하면, 충전된 개구부/패턴화된 매스의 적어도 일부분을, 실버 셀레나이드(25)를 포함하도록 형성하기 위해, 실버 원소의 매스(20) 상에 놓여진 셀레늄 원소(22)와 반응하기에 효과적인 조건에 기판(10)을 노출시킨다. 바람직한 실시예에서, 전술한 조건에 노출시키는 단계는 셀레늄 포함 층(22)의 일부분만과 반응하기에 효과적이며, 절연성 물질(16) 상에 형성된 부분은 본질적으로 미반응한다. 도 4의 바람직한 실시예에서, 노출 단계는 패턴화된 매스를, 실버 셀레나이드 물질(25)을 완전히 포함하도록 형성한 것처럼 도시되어 있다. 그럼에도 불구하고, 노출 단계는, 바람직하게는 적어도 50 몰 퍼센트의 실버 셀레나이드, 더욱 바람직하게는 적어도 80 몰 퍼센트의 실버 셀레나이드를 포함하도록 변형된, 패턴화된 매스의 일부분을 형성한다. 더욱 바람직하게는, 전술한 바에 따라 형성된 일부분은 이상적으로, 실질적으로 균일하다.
도 5는 다른 실시예(10a)를 나타낸다. 동일한 부분에는 제1 실시예의 부호와 동일한 부호를 사용하며, 상이한 부분은 접미사 "a"로 표기한다. 도 5는 패턴화된 매스의 최외측부(25a)를 실버 셀레나이드를 포함하도록 형성하는 반면에, 패턴화된 매스의 최내측부(20a)는 증착된 실버 포함 물질 층이 초기에 형성되었던 것처럼 유지하는 것을 나타낸다. 단지 실시예로서, 최내측부(20a)의 잔존 두께는 바람직하게는, 앞서 도시된 패턴화된 매스의 전체 두께의 0 내지 10 퍼센트이다. 도 4 및 도 5의 각각은 노출단계가 충전된 개구부의 1/2 초과의 부분을, 실버 셀레나이드를 포함하도록 형성하는 일 실시예만을 나타낸다. 또한, 단지 예로서, 1/2 이하의 부분을, 실버 셀레나이드를 포함하도록 형성하여도 좋다. 더욱이, 도시된 바와 같은 바람직한 실시예에서, 노출단계는 패턴화된 매스를, 제1 최대 두께보다 큰 제2 최대 두께를 갖도록 형성한다.
주요(subject) 노출단계를 위한 일 예의 바람직한 공정은 약 1시간 내지 3시간 동안에 약 40℃ 내지 약 100℃의 온도와 약 30 mTorr 내지 약 760 Torr의 압력에서 기판을 열처리하는 단계를 포함한다. 고온은 전형적으로 높은 열처리 속도를 가져온다. 조건과 시간은 원하는 양의 매스를 실버 셀레나이드 포함 물질로 변형하도록 제어할 수 있다. 더욱이, 단지 예로서, 적절한 산화 분위기에서의 열처리는 또한, 더욱 충분히 후술되는 바와 같이, 가능하다.
도 6을 참조하면, 미반응한 셀레늄 포함층(22)을 기판(10)으로부터 제거한다. 도시된 바와 같이, 바람직하는 제거단계는 잔존하는 미반응한 셀레늄 원소 모두를 기판(10)으로부터 제거한다. 제거단계의 일 예는 화학적 식각, 바람직하게는 실버 셀레나이드 포함 물질(25)에 대해 셀레늄 포함 층(22)을 제거하는 것이 선택적인 방식의 화학적 식각을 포함한다. 이와 같이 실시하기 위한 일 예의 습식 식각은 예를 들어, 실온 내지 50℃와 대기압에서 과산화수소를 사용하는 단계를 포함한다. 일 예의 건식 공정은 CF4를 사용한 플라즈마 식각을 포함한다. 또한, 단지 예로서, 미반응한 셀레늄 원소를 제거하기 위한 다른 공정은, 기판의 온도를, 10분 내지 1시간 동안 대기압에서 기판으로부터 미반응한 셀레늄을 증발(evaporation)시키기에 효과적인, 셀레늄의 용융 온도에 근접한 온도, 즉 200℃ 내지 250℃로 승온시키는 단계를 포함한다.
도 7을 참조하면, 게르마늄 셀레나이드 물질 층(26)(즉, 바람직하게는 40 몰 퍼센트 게르마늄과 60 몰 퍼센트 셀레늄)을 실버 셀레나이드 포함 물질층(25) 상에 실버 셀레나이드 포함 물질층(25)과 전기적인 연결을 이루며 형성한다. 제2 도전성 전극 물질층(28)을 그 위에 형성함으로써 게르마늄 셀레나이드 물질층(26)을 통하여 실버 셀레나이드(25)와 전기적 연결을 한다. 제2 도전성 전극 물질(28)은 제1 도전성 전극 물질(14)과 동일한 물질이거나 상이한 물질이어도 좋다. 실시예의 제2도전성 전극(28)을 위한 예시적인 바람직한 물질은 실버 원소이다. 그럼에도 불구하고, 바람직한 실시예에서, 이는 실버 셀레나이드를 포함하는 패턴화된 매스(25)의 일측부와 전기적 연결한 제1 도전성 전극을 제공하는 단계; 실버 셀레나이드를 포함한 패턴화된 매스의 타측부와 전기적 연결한 게르마늄 셀레나이드 포함 물질 층을 제공하는 단계; 및 게르마늄 셀레나이드 포함 물질 층과 전기적 연결한 제2 도전성 전극을 제공하는 단계의 전형적인 공정을 제공한다.
전술한 전형적이고도 바람직한 실시예의 공정은 노출단계와 제거단계를 상이하거나 별개의 공정 단계에서 실시한다. 본 발명은 또한, 노출단계와 제거단계를 동일하거나 단일의 공통 공정 단계에서 실시하는 것을 고려한다. 도 8은 도 4에 도시된 것에 대해 약간 변경된 구조를 만드는, 도 3 웨이퍼의 다른 공정을 나타낸 다른 실시예(10c)를 나타낸다. 도 8에서, 노출단계와 제거단계는 적어도 100℃와, 미반응한 셀레늄 원소를 그 산화에 의해 제거하는 분위기를 포함하는 공통 공정 단계에서 진행한다. 바람직하게는, 산화 분위기는 약(weak) 산화제 또는 희석 산화제, 예를 들면, 5 볼륨 퍼센트 이하의 산화제를 사용하고, 1 퍼센트 이하가 더욱 바람직하다. 일 예의 바람직한 산화 분위기는 N2O, NOX, O3, F2 및 Cl2 중 적어도 하나를 포함한다. 단지 예로서, 바람직한 조건은 40℃ 내지 250℃의 승온, 30 mTorr 내지 760 Torr의 압력 및 30분 내지 2시간을 포함한다.
셀레늄 원소를 패턴화된 매스(20) 속으로 (물리적으로 또는 반응에 의해) 유도하기 전에 패턴화된 매스(20) 상의 셀레늄 포함 층(22)의 완전한 산화를 방지하기 위해, 산화 조건과 분위기를 바람직하게는, 전술한 바와 같이, 충분히 희석되거나 약한 것으로 선택하여 효과적인 실버 셀레나이드 매스(25c)를 형성한다. 하지만, 이러한 산화는 전형적으로, 산화 동안에, 패턴화된 매스 상의 셀레늄 포함 층(22)의 최외측부에서 산화에 의해 셀레늄 원소를 일부 제거하는 결과를 가져올 것이다. 본 실시예와 모든 실시예에서, 가장 바람직하게는, 노출단계는 패턴화된 매스 상에 놓여진 셀레늄 원소의 적어도 대부분을 패턴화된 매스 속으로 유도한다.
본 발명은 또한, 비휘발성 저항 가변 소자의 제조에 사용되는지 여부에 상관없이 모든 실버 셀레나이드를 포함한 구조를 형성하는 방법을 고려한다. 전술한 방법은 제1 외측부와 제2 외측부를 포함한 기판을 형성하는 단계를 고려하며, 제1 외측부가 실버 원소를 포함한 패턴화된 매스를 구성하고, 제2 외측부는 실버 원소를 포함하지 않는다. 단지 예로서, 도 2 및 도 3에 대하여, 실버 원소를 포함한 패턴화된 매스(20)의 최외측부는 예시적인 제1 외측부를 포함하며, 절연성 물질 층(16)의 최외측부는 예시적인 제2 외측부를 구성한다. 셀레늄 포함 층을 제1, 제2 외측부 상에 형성한다. a) 패턴화된 매스를, 실버 셀레나이드를 포함하도록 형성하기 위해, 제1 외측부 상에 놓여진 셀레늄 원소를 실버 원소와 반응시키고 b) 제2 외측부 상의 셀레늄 원소 층을 기판으로부터 제거하기에 모두 효과적인, 전술한 바와 같은 단지 예로서, 산화 조건에 기판을 노출시킨다. 바람직하게는, 노출단계는 미반응한 셀레늄 원소 모두를 기판으로부터 제거한다. 더욱이, 전술한 바람직한 실시예에 따라, 노출단계는 제1 외측부 상의 셀레늄 원소 층의 일부를 기판으로부터 제거할 경향이 있을 것이나, 더욱 바람직하게는, 제1 외측부 상에 놓여진 셀레늄 원소의 적어도 대부분을, 더욱 바람직하게는 적어도 80 몰 퍼센트를 패턴화된 매스 속으로 유도한다. 더욱이, 노출단계는 바람직하게는, 노출단계 직전의 제1 최대 두께보다 큰 제2 최대 두께를 갖는 패턴화된 매스를 형성한다.
전술한 실시예는 적어도 대부분의 경우와 하나의 경우에서 개구부(18) 내의 물질의 본질적으로 전부를, 실버 원소를 포함하도록 형성하는 공정을 나타내고 있다. 도 9 내지 도 11은 또 다른 실시예(10d)를 나타낸다. 동일한 부분에는 제1 실시예의 부호와 동일한 부호를 사용하며, 상이한 부분에는 접미사 "d" 또는 상이한 부호로 표기한다. 도 9는 개구부(18) 내에 놓여진 또 다른 실버 포함 물질 층(20d)을 나타낸다. 이는 하측의 예시적인 게르마늄 셀레나이드 부분(21)(즉, 바람직하게는, 40 퍼센트 게르마늄과 60 퍼센트 셀레늄)과, 그 위에 놓여진 바람직한 99 퍼센트 초과의 순수 실버 원소 영역(23)을 포함한다. 단지 예로서, 이는 적절한 증착 및 절연성 물질 층(16)에 대한 평탄화에 의해 형성할 수 있다. 셀레늄 포함 층(22d)을 그 위에 형성한다.
도 10을 참조하면, 기판(10d)을, 실버 셀레나이드 매스(25d)를 형성하고 적어도 일부, 바람직하게는, 전체의 미반응한 셀레늄 원소를 기판으로부터 제거하기에 효과적인, 바람직한 노출공정과 제거공정(함께 또는 상이한 단계 중에서 어느 하나)으로 처리한다.
도 11을 참조하면, 또 다른 게르마늄 셀레나이드 층(26d)과 제2 도전성 전극(28d)을 그 위에 형성한다.
전술한 실시예는 실버 원소를 포함한 패턴화된 매스를 형성하는 예시적인 방법을 기술하고 도시한다. 전술한 실시예는 기판 상의 절연성 물질층 내에 패턴화된 개구부를 형성하는 단계와, 개구부를 실버 원소를 포함한 물질로 적어도 일부 충전하는 단계를 나타낸다. 하지만, 본 발명은 실버 원소를 포함한 패턴화된 매스를 형성하는 어떠한 방법을 고려한다. 단지 예로서, 이러한 다른 공정을 도 12 내지 도 15를 참조하여 설명한다.
도 12는 또 다른 실시예(10e)를 나타내고, 동일한 부분에는 제1 실시예의 부호와 동일한 부호를 사용하며, 상이한 부분에는 접미사 "e" 또는 상이한 부호로 표기한다. 도 12는 실버 포함 물질(20e)의 증착을 나타낸다. 실버 포함 물질층(20e)을, 예를 들어 포토패터닝과, 패터닝 후에 음각(subtractive) 식각에 의해 패턴화한다. 레이저 패터닝과 같은 다른 패터닝 또는 어떠한 다른 방법의 패터닝은 현존하거나 또는 아직 개발중인 지를 고려한다.
도 13을 참조하면, 셀레늄 포함 층(22e)을 패턴화된 매스(20e) 상에 형성한다.
도 14를 참조하면, 패턴화된 매스(25e)를 실버 셀레나이드를 포함하도록 형성하기 위해, 셀레늄 포함 층(22e)의 일부만을 실버 원소와 반응시키기에 효과적인 조건에 기판을 노출시킨다. 노출단계 동안에 전술한 공정에서 셀레늄 포함 층(22e)을 제거하는 산화 공정을 포함하는, 전술한 공정의 어떠한 것이든지 물론 고려하고, 이들은 단지 바람직한 예이다.
도 15를 참조하면, 바람직한 게르마늄 셀레나이드 층(26e)과 바람직한 제2 도전성 전극(28e)을 그 위에 형성한다.
전술한 구조를, 메모리와 기타 집적회로 상의 프로그래머블 금속화 셀을 형성하도록 효과적이고도 양호하게 제조할 수 있다.
법규에 따라, 본 발명은 구조적 특징과 방법적인 특징에 대해 다소 구체적인 언어로 설명하였다. 하지만, 본 발명에 개시된 수단들이 본 발명을 구현하기 위한 양호한 형태들을 포함하고 있기 때문에 본 발명을 도시되고 기술된 구체적인 특징들에 한정하지 아니함을 이해하여야 한다. 그러므로, 본 발명은 균등론에 따라 적절히 해석되는 첨부된 청구범위의 적합한 영역 내에서 어떠한 형태 또는 변형으로 청구한다.

Claims (51)

  1. 기판 상에 실버 원소를 포함한 패턴화된 매스를 형성하는 단계;
    상기 기판과 상기 실버 원소를 포함한 패턴화된 매스 상에 셀레늄 원소를 포함한 층을 형성하는 단계;
    상기 패턴화된 매스를 실버 셀레나이드를 포함하도록 형성하기 위해, 상기 셀레늄 원소의 일부만을 상기 실버 원소와 반응하기에 효과적인 조건에 상기 기판을 노출시키는 단계;
    상기 기판으로부터 미반응한 셀레늄 원소를 제거하는 단계;
    상기 실버 셀레나이드를 포함한 패턴화된 매스의 일측부와 전기적으로 연결되는 제1 도전성 전극을 제공하는 단계;
    상기 실버 셀레나이드를 포함한 패턴화된 매스의 타측부와 전기적으로 연결되는 게르마늄 셀레나이드를 포함한 물질층을 제공하는 단계; 및
    상기 게르마늄 셀레나이드를 포함한 물질층과 전기적으로 연결되는 제2 도전성 전극을 제공하는 단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  2. 제1항에 있어서, 상기 패턴화된 매스는 상기 노출단계 이전에 50 몰 퍼센트 이상의 실버 원소를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  3. 제1항에 있어서, 상기 패턴화된 매스는 상기 노출 단계 이전에 95 몰 퍼센트 이상의 실버 원소를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  4. 제1항에 있어서, 상기 셀레늄 원소를 포함한 층은 상기 노출단계 이전에 90 몰 퍼센트 이상의 셀레늄 원소를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  5. 제1항에 있어서, 상기 셀레늄 원소를 포함한 층은 상기 노출단계 이전에 95 몰 퍼센트 이상의 셀레늄 원소를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  6. 제1항에 있어서, 상기 노출단계와 제거단계는 공통의 공정 단계에서 진행하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  7. 제1항에 있어서, 상기 노출단계와 제거단계는 상이한 공정 단계에서 진행하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  8. 제1항에 있어서, 상기 노출단계와 제거단계는 40℃ 이상과, 미반응한 셀레늄 원소를 그 산화에 의해 제거하는 분위기를 포함한 공통의 공정 단계에서 진행하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  9. 제1항에 있어서, 상기 미반응한 셀레늄 원소의 제거단계는 상기 노출단계 이후의 화학적 식각단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  10. 제1항에 있어서, 상기 미반응한 셀레늄 원소의 제거단계는 상기 노출단계 이후의 증발단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  11. 제1항에 있어서, 상기 노출단계는 상기 패턴화된 매스를, 50 몰 퍼센트 이상의 실버 셀레나이드를 포함하도록 형성하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  12. 제1항에 있어서, 상기 노출단계는 상기 패턴화된 매스를, 80 몰 퍼센트 이상의 실버 셀레나이드를 포함하도록 형성하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  13. 제1항에 있어서, 상기 노출단계는 상기 패턴화된 매스 상에 놓여진 셀레늄 원소의 적어도 대부분을 상기 패턴화된 매스 속으로 유도하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  14. 제1항에 있어서, 상기 패턴화된 매스는, 상기 노출단계 이전에 50 몰 퍼센트 초과의 실버 원소를 포함하고, 상기 노출단계는 상기 패턴화된 매스의 최외측부를 50 몰 퍼센트 초과의 실버 셀레나이드를 포함하도록 형성하며, 상기 패턴화된 매스의 최내측부를 50 몰 퍼센트 초과의 실버 원소 상태로 유지하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  15. 제1항에 있어서, 상기 패턴화된 매스는, 상기 노출단계 이전에 90 몰 퍼센트 초과의 실버 원소를 포함하고, 상기 노출단계는 상기 패턴화된 매스의 최외측부를 90 몰 퍼센트 초과의 실버 셀레나이드를 포함하도록 형성하며, 상기 패턴화된 매스의 최내측부를 90 몰 퍼센트 초과의 실버 원소 상태로 유지하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  16. 제1항에 있어서, 상기 노출단계 이전에 형성된 상기 패턴화된 매스는 제1 최대 두께를 가지고, 상기 노출단계는 상기 패턴화된 매스를 상기 제1 최대 두께보다 큰 제2 최대 두께를 갖도록 형성하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  17. 제1항에 있어서, 상기 제거단계는 상기 기판으로부터 모든 미반응한 셀레늄 원소를 제거하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  18. 제1항에 있어서, 상기 실버 원소를 포함한 패턴화된 매스를 형성하는 단계는, 실버 원소를 포함한 물질층을 증착하는 증착단계, 상기 물질층을 포토패터닝하는 포토패터닝단계, 및 상기 포토패터닝단계 후에 상기 물질층을 음각 식각하는 식각단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  19. 제1항에 있어서, 상기 실버 원소를 포함하는 패턴화된 매스를 형성하는 단계는, 상기 기판 상의 절연성 물질층내에 패턴화된 개구부를 형성하는 단계와, 상기 개구부를 상기 실버 원소를 포함하는 물질층으로 적어도 일부 충전하는 단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  20. 기판 상에, 90 몰 퍼센트 이상의 실버 원소를 포함한 패턴화된 매스를 제 1 최대 두께로 형성하는 단계;
    상기 기판과 상기 실버 원소를 포함한 패턴화된 매스 상에, 90 몰 퍼센트 이상의 셀레늄 원소를 포함한 층을 형성하는 단계;
    상기 패턴화된 매스를 실버 셀레나이드를 포함하도록 형성하기 위해, 상기 셀레늄 원소의 일부만을 상기 실버 원소와 반응하기에 효과적인 조건에 상기 기판을 노출시키는 노출단계로서, 상기 노출단계는 상기 실버 셀레나이드를 실버 원소가 풍부하도록 형성하고, 상기 패턴화된 매스를 상기 제1 최대 두께보다 큰 제2 최대 두께를 갖도록 형성하고, 상기 노출단계는 상기 패턴화된 매스를 80 몰 퍼센트 이상의 실버 셀레나이드를 포함하도록 형성하고, 상기 노출단계는 상기 패턴화된 매스 상에 놓여진 상기 셀레늄 원소의 적어도 대부분을 상기 패턴화된 매스 속으로 유도하는 단계;
    상기 기판으로부터 모든 미반응한 셀레늄 원소를 제거하는 단계;
    상기 실버 셀레나이드를 포함한 패턴화된 매스의 일측부와 전기적으로 연결되는 제1 도전성 전극을 제공하는 단계;
    상기 실버 셀레나이드를 포함한 패턴화된 매스의 타측부와 전기적으로 연결되는 게르마늄 셀레나이드를 포함한 물질층을 제공하는 단계; 및
    상기 게르마늄 셀레나이드를 포함한 물질층과 전기적으로 연결되는 제2 도전성 전극을 제공하는 단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  21. 비휘발성 저항 가변 소자를 형성하는 방법으로서,
    기판 상에 제1 도전성 전극 물질을 형성하는 단계;
    상기 제1 도전성 전극 물질 상에 절연성 물질층과, 상기 제1 도전성 전극 물질을 향해 상기 절연성 물질층을 관통한 개구부를 형성하는 단계로서, 상기 개구부가 상기 소자의 최종 저항을 설정할 수 있는 구조의 적어도 일부분의 소정의 형상을 포함하는 단계;
    상기 개구부를, 상기 제1 도전성 전극 물질과 전기적으로 연결되는, 실버 원소를 포함한 물질층으로 충전하는 단계;
    상기 절연성 물질층 상과, 상기 개구부 내의 상기 실버 원소를 포함한 물질층 상에 셀레늄 원소를 포함한 층을 형성하는 단계;
    상기 충전된 개구부의 적어도 일부분을 실버 셀레나이드를 포함하도록 형성하기 위해, 상기 실버 원소 상에 놓여진 셀레늄 원소를 반응하기에 효과적인 조건에 상기 기판을 노출시키는 단계;
    상기 절연성 물질층 상에 놓여진 미반응한 셀레늄 원소를 상기 기판으로부터 제거하는 단계;
    상기 실버 셀레나이드와 전기적 연결한 게르마늄 셀레나이드를 포함한 물질층을 제공하는 단계; 및
    상기 게르마늄 셀레나이드를 포함한 물질층과 전기적으로 연결되는 제2 도전성 전극을 제공하는 단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  22. 제21항에 있어서, 상기 노출단계는 상기 충전된 개구부의 적어도 대부분을 실버 셀레나이드를 포함하도록 형성하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  23. 제21항에 있어서, 상기 노출단계는 상기 충전된 개구부의 1/2 미만을 실버 셀레나이드를 포함하도록 형성하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  24. 제21항에 있어서, 상기 실버 원소를 포함한 물질층은 상기 노출단계 이전에 50 몰 퍼센트 이상의 실버 원소를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  25. 제21항에 있어서, 상기 실버 원소를 포함한 물질층은 상기 노출단계 이전에 95 몰 퍼센트 이상의 실버 원소를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  26. 제21항에 있어서, 상기 셀레늄 원소를 포함한 층은 상기 노출단계 이전에 90 몰 퍼센트 이상의 셀레늄 원소를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  27. 제21항에 있어서, 상기 셀레늄 원소를 포함한 층은 상기 노출단계 이전에 95 몰 퍼센트 이상의 셀레늄 원소를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  28. 제21항에 있어서, 상기 노출단계와 제거단계는 공통의 공정 단계에서 진행하 는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  29. 제21항에 있어서, 상기 노출단계와 제거단계는 상이한 공정 단계에서 진행하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  30. 제21항에 있어서, 상기 노출단계와 제거단계는 40℃ 이상과, 미반응한 셀레늄 원소를 그 산화에 의해 제거하는 분위기를 포함한 공통의 공정 단계에서 진행하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  31. 제21항에 있어서, 상기 미반응한 셀레늄 원소의 제거단계는 상기 노출단계 이후의 화학적 식각단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  32. 제21항에 있어서, 상기 미반응한 셀레늄 원소의 제거단계는 상기 노출단계 이후의 증발단계를 포함하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  33. 제21항에 있어서, 상기 노출단계는 상기 충전된 개구부의 80% 이상을 실버 셀레나이드를 포함하도록 형성하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  34. 제21항에 있어서, 상기 노출단계는 상기 실버 원소를 포함한 물질층 상에 놓여진 셀레늄 원소의 적어도 대부분을, 상기 실버 원소를 포함한 물질층 속으로 유도하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  35. 제21항에 있어서, 상기 충전된 개구부는 상기 노출단계 이전에 50 몰 퍼센트 초과의 실버 원소를 포함하고, 상기 노출단계는 상기 충전된 개구부의 최외측부를 50 몰 퍼센트 초과의 실버 셀레나이드를 포함하도록 형성하며, 상기 충전된 개구부의 최내측부를 50 몰 퍼센트 초과의 실버 원소 상태로 유지하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  36. 제21항에 있어서, 상기 충전된 개구부는 상기 노출단계 이전에 90 몰 퍼센트 초과의 실버 원소를 포함하고, 상기 노출단계는 상기 충전된 개구부의 최외측부를 90 몰 퍼센트 초과의 실버 셀레나이드를 포함하도록 형성하며, 상기 충전된 개구부의 최내측부를 90 몰 퍼센트 초과의 실버 원소 상태로 유지하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  37. 제21항에 있어서, 상기 절연성 물질층은 상기 개구부에 인접한, 실질적으로 평탄한 최외측 표면을 가지며, 상기 충전된 개구부 내의 실버 원소를 포함한 물질층은 상기 노출단계 이전에 상기 절연성 물질층의 외측 표면과 동일 평면을 이루는 외측 표면을 가지고, 상기 노출단계 이전에 상기 개구부 내의 실버 원소를 포함한 물질층은 제1 최대 두께를 가지고, 상기 노출단계는 상기 패턴화된 매스를 상기 제1 최대 두께보다 큰 제2 최대 두께를 갖도록 형성하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  38. 제21항에 있어서, 상기 제거단계는 상기 기판으로부터 모든 미반응한 셀레늄 원소를 제거하는 것을 특징으로 하는 비휘발성 저항 가변 소자를 형성하는 방법.
  39. 제1 외측부와 제2 외측부를 포함한 기판을 형성하는 단계로서, 상기 제1 외측부가 실버 원소를 포함한 패턴화된 매스를 포함하고, 상기 제2 외측부는 실버 원소를 포함하지 않는 단계;
    상기 제1, 2 외측부 상에 셀레늄 원소를 포함한 층을 형성하는 단계; 및
    a) 상기 패턴화된 매스를 실버 셀레나이드를 포함하도록 형성하기 위해, 상기 제1 외측부 상에 놓여진 셀레늄 원소를 실버 원소와 반응시키고, b) 상기 제2 외측부 상의 셀레늄 원소 층을 상기 기판으로부터 제거하기에 모두 효과적인 산화 조건에 상기 기판을 노출시키는 단계를 포함하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  40. 제39항에 있어서, 상기 노출단계는 상기 제1 외측부 상의 층의 셀레늄 원소의 일부를 상기 기판으로부터 제거하는 것을 특징으로 하는 실버 셀레나이드를 포 함한 구조를 형성하는 방법.
  41. 제39항에 있어서, 상기 노출단계는 상기 제1 외측부 상에 놓여진 셀레늄 원소의 적어도 대부분을 상기 패턴화된 매스 속으로 유도하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  42. 제39항에 있어서, 상기 노출단계는 상기 제1 외측부 상에 놓여진 셀레늄 원소의 부분의 80 몰 퍼센트 이상을 상기 패턴화된 매스 속으로 유도하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  43. 제39항에 있어서, 상기 노출단계는 약 40℃ 내지 약 250℃의 온도를 포함하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  44. 제39항에 있어서, 상기 산화 조건은 N2O, NOX, O3, F2 및 Cl2 중 1종 이상을 포함한 분위기를 포함하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  45. 제39항에 있어서, 상기 노출단계는 상기 제2 외측부 상의 층의 모든 셀레늄 원소를 상기 기판으로부터 제거하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  46. 제39항에 있어서, 상기 노출단계는 모든 미반응한 셀레늄 원소를 상기 기판으로부터 제거하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  47. 제39항에 있어서, 상기 패턴화된 매스는 상기 노출단계 이전에 95 몰 퍼센트 이상의 실버 원소를 포함하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  48. 제39항에 있어서, 상기 셀레늄 원소를 포함한 층은 상기 노출단계 이전에 95 몰 퍼센트 이상의 셀레늄 원소를 포함하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  49. 제39항에 있어서, 상기 노출단계 이전에 형성된 상기 패턴화된 매스는 제1 최대 두께를 가지고, 상기 노출단계는 상기 패턴화된 매스를 상기 제1 최대 두께보다 큰 제2 최대 두께를 갖도록 형성하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  50. 제39항에 있어서, 상기 실버 원소를 포함한 패턴화된 매스를 형성하는 단계는 실버 원소를 포함한 물질층을 증착하는 증착단계, 상기 물질층을 포토패터닝하는 포토패터닝단계, 및 상기 포토패터닝단계 이후에 상기 물질층을 음각 식각하는 식각단계를 포함하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
  51. 제39항에 있어서, 상기 실버 원소를 포함하는 패턴화된 매스를 형성하는 단계는 상기 기판 상의 절연성 물질층 내에 패턴화된 개구부를 형성하는 단계와, 상기 개구부를 상기 실버 원소를 포함하는 물질로 적어도 일부 충전하는 단계를 포함하는 것을 특징으로 하는 실버 셀레나이드를 포함한 구조를 형성하는 방법.
KR1020047011805A 2002-01-31 2003-01-21 비휘발성 저항 가변 소자를 형성하는 방법 및 실버셀레나이드를 포함한 구조를 형성하는 방법 KR100660245B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/061,825 US20030143782A1 (en) 2002-01-31 2002-01-31 Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US10/061,825 2002-01-31
PCT/US2003/001498 WO2003065456A2 (en) 2002-01-31 2003-01-21 Methods of forming non-volatile resistance variable devices and methods of forming silver selenide comprising structures

Publications (2)

Publication Number Publication Date
KR20040083432A KR20040083432A (ko) 2004-10-01
KR100660245B1 true KR100660245B1 (ko) 2006-12-20

Family

ID=27610193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047011805A KR100660245B1 (ko) 2002-01-31 2003-01-21 비휘발성 저항 가변 소자를 형성하는 방법 및 실버셀레나이드를 포함한 구조를 형성하는 방법

Country Status (10)

Country Link
US (2) US20030143782A1 (ko)
EP (1) EP1470589B1 (ko)
JP (1) JP2005516418A (ko)
KR (1) KR100660245B1 (ko)
CN (1) CN100375284C (ko)
AT (1) ATE392714T1 (ko)
AU (1) AU2003212814A1 (ko)
DE (1) DE60320373T2 (ko)
TW (1) TWI251263B (ko)
WO (1) WO2003065456A2 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6646902B2 (en) 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US7109056B2 (en) * 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US6867064B2 (en) * 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
TWI233204B (en) * 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US7022579B2 (en) * 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
DE102004047630A1 (de) 2004-09-30 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
JP2007019305A (ja) * 2005-07-08 2007-01-25 Elpida Memory Inc 半導体記憶装置
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7924608B2 (en) * 2006-10-19 2011-04-12 Boise State University Forced ion migration for chalcogenide phase change memory device
US8238146B2 (en) * 2008-08-01 2012-08-07 Boise State University Variable integrated analog resistor
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US7825479B2 (en) 2008-08-06 2010-11-02 International Business Machines Corporation Electrical antifuse having a multi-thickness dielectric layer
US20110079709A1 (en) * 2009-10-07 2011-04-07 Campbell Kristy A Wide band sensor
US8284590B2 (en) 2010-05-06 2012-10-09 Boise State University Integratable programmable capacitive device
JP5348108B2 (ja) * 2010-10-18 2013-11-20 ソニー株式会社 記憶素子
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9478419B2 (en) 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US9461134B1 (en) 2015-05-20 2016-10-04 Asm Ip Holding B.V. Method for forming source/drain contact structure with chalcogen passivation
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711396B2 (en) 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1131740A (en) * 1912-04-11 1915-03-16 Otto C Schwarz Building-block.
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3450967A (en) * 1966-09-07 1969-06-17 Vitautas Balio Tolutis Selenium memory cell containing silver up to 2 atomic percent adjacent the rectifying contact
US3622319A (en) 1966-10-20 1971-11-23 Western Electric Co Nonreflecting photomasks and methods of making same
GB1131740A (en) * 1967-08-24 1968-10-23 Inst Fysiki I Mat Semi-conductor devices
US3868651A (en) 1970-08-13 1975-02-25 Energy Conversion Devices Inc Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure
US3743847A (en) * 1971-06-01 1973-07-03 Motorola Inc Amorphous silicon film as a uv filter
US4267261A (en) * 1971-07-15 1981-05-12 Energy Conversion Devices, Inc. Method for full format imaging
US3961314A (en) * 1974-03-05 1976-06-01 Energy Conversion Devices, Inc. Structure and method for producing an image
US3966317A (en) * 1974-04-08 1976-06-29 Energy Conversion Devices, Inc. Dry process production of archival microform records from hard copy
US4177474A (en) 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
JPS5565365A (en) * 1978-11-07 1980-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method
DE2901303C2 (de) 1979-01-15 1984-04-19 Max Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen Festes Ionenleitermaterial, seine Verwendung und Verfahren zu dessen Herstellung
US4312938A (en) * 1979-07-06 1982-01-26 Drexler Technology Corporation Method for making a broadband reflective laser recording and data storage medium with absorptive underlayer
US4269935A (en) * 1979-07-13 1981-05-26 Ionomet Company, Inc. Process of doping silver image in chalcogenide layer
US4350541A (en) * 1979-08-13 1982-09-21 Nippon Telegraph & Telephone Public Corp. Doping from a photoresist layer
US4316946A (en) * 1979-12-03 1982-02-23 Ionomet Company, Inc. Surface sensitized chalcogenide product and process for making and using the same
JPS6024580B2 (ja) 1980-03-10 1985-06-13 日本電信電話株式会社 半導体装置の製法
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4405710A (en) 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
US4410421A (en) 1982-02-08 1983-10-18 Electric Power Research Institute Process for nitrogen removal from hydrocarbonaceous materials
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
US4545111A (en) * 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4608296A (en) 1983-12-06 1986-08-26 Energy Conversion Devices, Inc. Superconducting films and devices exhibiting AC to DC conversion
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US4843443A (en) * 1984-05-14 1989-06-27 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4769338A (en) 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4668968A (en) * 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4673957A (en) * 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4678679A (en) * 1984-06-25 1987-07-07 Energy Conversion Devices, Inc. Continuous deposition of activated process gases
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US4664939A (en) * 1985-04-01 1987-05-12 Energy Conversion Devices, Inc. Vertical semiconductor processor
US4637895A (en) * 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4710899A (en) 1985-06-10 1987-12-01 Energy Conversion Devices, Inc. Data storage medium incorporating a transition metal for increased switching speed
US4671618A (en) * 1986-05-22 1987-06-09 Wu Bao Gang Liquid crystalline-plastic material having submillisecond switch times and extended memory
US4766471A (en) 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
US4818717A (en) * 1986-06-27 1989-04-04 Energy Conversion Devices, Inc. Method for making electronic matrix arrays
US4728406A (en) * 1986-08-18 1988-03-01 Energy Conversion Devices, Inc. Method for plasma - coating a semiconductor body
US4809044A (en) * 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4788594A (en) 1986-10-15 1988-11-29 Energy Conversion Devices, Inc. Solid state electronic camera including thin film matrix of photosensors
US4853785A (en) 1986-10-15 1989-08-01 Energy Conversion Devices, Inc. Electronic camera including electronic signal storage cartridge
US4847674A (en) * 1987-03-10 1989-07-11 Advanced Micro Devices, Inc. High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4800526A (en) * 1987-05-08 1989-01-24 Gaf Corporation Memory element for information storage and retrieval system and associated process
US4891330A (en) * 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
US4775425A (en) 1987-07-27 1988-10-04 Energy Conversion Devices, Inc. P and n-type microcrystalline semiconductor alloy material including band gap widening elements, devices utilizing same
US5272359A (en) 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
GB8910854D0 (en) 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5159661A (en) 1990-10-05 1992-10-27 Energy Conversion Devices, Inc. Vertically interconnected parallel distributed processor
US5314772A (en) * 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
JPH0770731B2 (ja) * 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5341328A (en) 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5596522A (en) * 1991-01-18 1997-01-21 Energy Conversion Devices, Inc. Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5534711A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5534712A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5128099A (en) * 1991-02-15 1992-07-07 Energy Conversion Devices, Inc. Congruent state changeable optical memory material and device
US5219788A (en) * 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5359205A (en) 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5238862A (en) 1992-03-18 1993-08-24 Micron Technology, Inc. Method of forming a stacked capacitor with striated electrode
KR940004732A (ko) * 1992-08-07 1994-03-15 가나이 쯔또무 패턴 형성 방법 및 패턴 형성에 사용하는 박막 형성 방법
US5350484A (en) 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
BE1007902A3 (nl) * 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5500532A (en) * 1994-08-18 1996-03-19 Arizona Board Of Regents Personal electronic dosimeter
JP2643870B2 (ja) * 1994-11-29 1997-08-20 日本電気株式会社 半導体記憶装置の製造方法
US5543737A (en) 1995-02-10 1996-08-06 Energy Conversion Devices, Inc. Logical operation circuit employing two-terminal chalcogenide switches
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
KR100253029B1 (ko) 1995-06-07 2000-04-15 로데릭 더블류 루이스 불휘발성 메모리 셀내에서 다중 상태의 물질을 이용하는 스택·트랜치형 다이오드
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5694054A (en) 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
US5591501A (en) * 1995-12-20 1997-01-07 Energy Conversion Devices, Inc. Optical recording medium having a plurality of discrete phase change data recording points
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5852870A (en) 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5846889A (en) 1997-03-14 1998-12-08 The United States Of America As Represented By The Secretary Of The Navy Infrared transparent selenide glasses
US5998066A (en) 1997-05-16 1999-12-07 Aerial Imaging Corporation Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6051511A (en) 1997-07-31 2000-04-18 Micron Technology, Inc. Method and apparatus for reducing isolation stress in integrated circuits
EP1235227B1 (en) 1997-12-04 2004-08-25 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure
JP3149937B2 (ja) * 1997-12-08 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
US6011757A (en) * 1998-01-27 2000-01-04 Ovshinsky; Stanford R. Optical recording media having increased erasability
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6388324B2 (en) * 1998-08-31 2002-05-14 Arizona Board Of Regents Self-repairing interconnections for electrical circuits
US6469364B1 (en) 1998-08-31 2002-10-22 Arizona Board Of Regents Programmable interconnection system for electrical circuits
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6825489B2 (en) * 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6177338B1 (en) * 1999-02-08 2001-01-23 Taiwan Semiconductor Manufacturing Company Two step barrier process
ATE361530T1 (de) 1999-02-11 2007-05-15 Univ Arizona Programmierbare mikroelektronische struktur sowie verfahren zu ihrer herstellung und programmierung
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6143604A (en) 1999-06-04 2000-11-07 Taiwan Semiconductor Manufacturing Company Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM)
US6350679B1 (en) * 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
WO2002021542A1 (en) 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) * 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6404665B1 (en) * 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US6563164B2 (en) * 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6649928B2 (en) 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6696355B2 (en) * 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US6437383B1 (en) 2000-12-21 2002-08-20 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6531373B2 (en) * 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US6687427B2 (en) * 2000-12-29 2004-02-03 Intel Corporation Optic switch
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
WO2002091384A1 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. A memory device with a self-assembled polymer film and method of making the same
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6462984B1 (en) 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6642102B2 (en) 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
US6511862B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6590807B2 (en) 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
EP2112659A1 (en) * 2001-09-01 2009-10-28 Energy Convertion Devices, Inc. Increased data storage in optical data storage and retrieval systems using blue lasers and/or plasmon lenses
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US7109056B2 (en) * 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
US6690026B2 (en) * 2001-09-28 2004-02-10 Intel Corporation Method of fabricating a three-dimensional array of active media
AU2002362662A1 (en) 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6576921B2 (en) * 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6671710B2 (en) 2002-05-10 2003-12-30 Energy Conversion Devices, Inc. Methods of computing with digital multistate phase change materials
US6918382B2 (en) * 2002-08-26 2005-07-19 Energy Conversion Devices, Inc. Hydrogen powered scooter

Also Published As

Publication number Publication date
US6812087B2 (en) 2004-11-02
DE60320373T2 (de) 2009-02-19
AU2003212814A1 (en) 2003-09-02
ATE392714T1 (de) 2008-05-15
US20040029351A1 (en) 2004-02-12
CN100375284C (zh) 2008-03-12
CN1647278A (zh) 2005-07-27
TW200303040A (en) 2003-08-16
WO2003065456A3 (en) 2003-12-04
EP1470589B1 (en) 2008-04-16
EP1470589A2 (en) 2004-10-27
US20030143782A1 (en) 2003-07-31
JP2005516418A (ja) 2005-06-02
DE60320373D1 (de) 2008-05-29
WO2003065456A2 (en) 2003-08-07
KR20040083432A (ko) 2004-10-01
TWI251263B (en) 2006-03-11

Similar Documents

Publication Publication Date Title
KR100660245B1 (ko) 비휘발성 저항 가변 소자를 형성하는 방법 및 실버셀레나이드를 포함한 구조를 형성하는 방법
US7199444B2 (en) Memory device, programmable resistance memory cell and memory array
US6348365B1 (en) PCRAM cell manufacturing
US7348205B2 (en) Method of forming resistance variable devices
JP3896576B2 (ja) 不揮発性メモリおよびその製造方法
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US7642549B2 (en) Phase change memory cells delineated by regions of modified film resistivity
US7294527B2 (en) Method of forming a memory cell
KR20060037328A (ko) 비아 개구에 형성된 폴리머 메모리 디바이스
JP5043044B2 (ja) 半導体記憶装置の製造方法
JP2008529275A (ja) 窒化酸化物層を有する半導体デバイスおよびこのための方法
JP2000068469A (ja) 強誘電体メモリデバイス及びその製造方法
JP4940494B2 (ja) 不揮発性半導体記憶装置およびその製造方法
CN109728163B (zh) 一种阻变存储器及其制造方法
JP2000208727A (ja) 強誘電体メモリデバイスの製造方法
KR19990005905A (ko) 비휘발성 메모리 셀의 플로팅 게이트 형성 방법
JPH11289057A (ja) 強誘電体キャパシタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111122

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee