JP2005516418A - 不揮発性可変抵抗装置の形成方法及びセレン化銀含有構造体の形成方法 - Google Patents

不揮発性可変抵抗装置の形成方法及びセレン化銀含有構造体の形成方法 Download PDF

Info

Publication number
JP2005516418A
JP2005516418A JP2003564939A JP2003564939A JP2005516418A JP 2005516418 A JP2005516418 A JP 2005516418A JP 2003564939 A JP2003564939 A JP 2003564939A JP 2003564939 A JP2003564939 A JP 2003564939A JP 2005516418 A JP2005516418 A JP 2005516418A
Authority
JP
Japan
Prior art keywords
forming
variable resistance
silver
elemental
resistance device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003564939A
Other languages
English (en)
Inventor
エル ギルトン テリー
エイ キャンベル クリスティー
ティー ムーア ジョーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2005516418A publication Critical patent/JP2005516418A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Thermistors And Varistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Chemically Coating (AREA)

Abstract

不揮発性可変抵抗装置の形成方法は、元素状態の銀を含むパターン化した材料を基板の上方に形成する工程を含む。元素状態の銀を含むパターン化した材料を有する基板部分上に元素状態のセレンを含有する層を形成する。元素状態のセレンを含有する層の一部のみが元素状態の銀を含む材料と反応してセレン化銀を含有するパターン化した材料を形成するのに有効な状態に基板部分をさらす。この基板部分から反応しなかった元素状態のセレンを含有する層を除去する。セレン化銀を含有するパターン化した材料の一部分と電気接続するように第１導電性電極を設ける。セレン化銀を含有するパターン化した材料の他の一部分と電気接続するようにセレン化ゲルマニウム含有材料を設ける。このセレン化ゲルマニウム含有材料と電気接続するように第２導電性電極を設ける。

Description

本発明は、不揮発性可変抵抗装置の形成方法及びセレン化銀含有構造体の形成方法に関するものである。
半導体製造業界では、個々の電子部材をより小さくし、より高密度の集積回路を得ようという努力が続けられている。ある種の集積回路は、情報を二進データの形態で記憶するメモリ回路を有している。このようなメモリ回路は、データが揮発性又は不揮発性になるように製造することができる。揮発性の記憶を行うメモリ装置では、電力が遮断されるとデータが失われる。不揮発性の記憶を行うメモリ回路では、電力が遮断されても記憶されたデータは残る。
本発明は、プログラマブルメタライゼーションセルを開示する1996年5 月30日に出願された米国特許出願第08/652,706号に基づく、Kozicki 氏等による米国特許第5,761,115 号、同第5,896,312 号、同第5,914,893 号及び同第6,084,796 号明細書に開示されたメモリ回路の設計及び動作を改良することを主たる目的としたものである。このようなセルは対向電極を具えており、これら対向電極間には絶縁性誘電体材料が設けられている。この絶縁性誘電体材料内には可変抵抗材料が収容されている。この可変抵抗材料の抵抗は、低い抵抗状態と高い抵抗状態との間で変化させることができる。通常の高い抵抗状態で、書き込み操作を行うために、一方の電極にある電圧の電位が加えられ、他方の電極はゼロ電圧すなわち接地電圧に保持される。電圧を加えた電極はアノードとして作用し、これに対しゼロ電圧すなわち接地電圧に保持された電極はカソードとして作用する。可変抵抗材料の特性は、ある印可電圧で変化するようになっている。このような電圧が印加されると、可変抵抗材料が低い抵抗状態になるためこれら電極間が導電状態となる。
一旦導電状態になると、電位を除いても低い抵抗状態が維持される。このことにより、電極間の可変抵抗材料の抵抗は1000分の1 にまで有効に減少しうる。この可変抵抗材料は、アノード及びカソード間の電位を逆にすることにより高い抵抗状態に戻すことができる。この場合も、逆転した電位を除いても高い抵抗状態が維持される。従って、このような装置は、例えばメモリ回路のプログラマブルメモリセルとして機能させることができるものである。
電極間に設ける好適な可変抵抗材料は、代表的に金属イオンを拡散させたカルコゲニド材料を有するようにするのが好ましい。特定例は、銀イオンを拡散させた1層以上のセレン化ゲルマニウム及び多量の銀イオンを拡散させた1層以上のセレン化銀を有する。しかし、銀に富んだセレン化銀を形成するのは困難である。
本発明は、主として上述した課題を解決することを目的としたものであるが、これに限定されるものではない。当業者は、上述した課題と関連のない他の観点において本発明を利用しうることを理解するであろう。本発明は、明細書中の表現に文字通り限定されることなく均等の法則に従って適切に解釈される特許請求の範囲によってのみ限定されるものである。
本発明は、不揮発性可変抵抗装置の形成方法及びセレン化銀含有構造体の形成方法を含むものである。一例では、不揮発性可変抵抗装置の形成方法は、元素状態の銀を含むパターン化した材料を基板の上方に形成する処理を含む。元素状態の銀を含むパターン化した材料を有する基板部分上に元素状態のセレンを含有する層を形成する。元素状態のセレンの一部のみが元素状態の銀と反応してセレン化銀を含有するパターン化した材料を形成するのに有効な状態に基板部分をさらす。この基板部分から反応しなかった元素状態のセレンを除去する。セレン化銀を含有するパターン化した材料の一部分と電気接続するように第１導電性電極を設ける。セレン化銀を含有するパターン化した材料の他の一部分と電気接続するようにセレン化ゲルマニウム含有材料を設ける。このセレン化ゲルマニウム含有材料と電気接続するように第２導電性電極を設ける。
一例では、セレン化銀含有構造体の形成方法は、第１外側部分及び第２外側部分を有する基板を形成する処理を含む。この第１外側部分は、元素状態の銀を含有するパターン化した材料を有する。第２外側部分は、元素状態の銀を含有しない。これら第１外側部分及び第２外側部分上に元素状態のセレンを含有する層を形成する。基板を酸化性状態にさらす処理を行うにあたり、この酸化性状態が、ａ）第１外側部分上に設けた元素状態のセレンを元素状態の銀と反応させて、パターン化した材料がセレン化銀を含むように形成するのに有効であり、且つ、ｂ）第２外側部分部分上の元素状態のセレンを基板から除去するのに有効な状態となるようにする。
本発明の開示は、米国特許法に関する、「科学及び有用なアートの進歩を奨励する」という憲法上の目的（第１条第８節）に寄与するものである。
まず、図１〜８を参照して不揮発性可変抵抗装置の形成方法の代表的な実施例について説明する。図１は、基板１２と、その上に形成した第１導電性電極材料１４とを有する基板部分１０を示す。基板１２は、いかなる適切な支持基板、例えば、バルク単結晶シリコンを含む半導体基板をも有しうるものである。本明細書において、「半導体基板」の用語は、半導体ウェーハのようなバルク半導体材料（単体又はその上に他の材料を有するアセンブリ）及び半導体材料層（単体又は他の材料を有するアセンブリ）を含む、半導体材料を有するいかなる構造体をも意味するものであるが、これに限定されるものではない。「基板」の用語は、上述した半導体基板を含むいかなる支持構造体をも示すものであるが、これに限定されるものではない。また、本明細書における「層」の用語は、示唆がなければ単数又は複数の層の双方を含むものである。第１導電性電極材料１４の好ましい材料の例としては元素状態のタングステンがある。
第１導電性電極材料１４上に絶縁材料１６を形成する。この絶縁材料１６を任意の適切なパターン化処理（例えば、ホトリソグラフ処理のようなリソグラフ処理）によりパターン化し、この絶縁材料にこれを貫通して第１導電性電極材料１４まで通じる開口部１８を形成する。以下の説明から明らかとなるように、開口部１８は、製造される装置の最終的な抵抗設定可能構造体の少なくとも一部のいかなる所望の形状にもしうる。
図２を参照するに、開口部１８を、第１導電性電極材料１４と電気接続するように、元素状態の銀を含有する材料２０により充填する。この材料２０の好適な材料は、少なくとも５０モルパーセントの元素状態の銀、より好ましくは少なくとも９５モルパーセントの元素状態の銀、さらに好ましくは９９モルパーセントを超える元素状態の銀を有する。図示する好適例では、絶縁材料１６は開口部１８近傍にほぼ平坦な最外側面を有し、開口部１８内のパターン化した元素状態の銀を含有する材料（質量）２０は、この絶縁材料１６の外側面と同一平面の最外側面を有する。さらに、パターン化した材料２０は、ある最大の第１の厚さ、例えば約５０オングストローム〜約２０００オングストロームの範囲の厚さとすることができる。
図２に示す構造体を製造する方法の例として、図１の基板部分全体に亘り銀含有材料の層を堆積し、堆積したこの層を外側絶縁層１６の少なくとも頂部に至るまで平坦化する方法がある。一例として、このような堆積処理は化学的又は物理的手段により行うことができる。さらに、研摩すなわち平坦化処理は、レジストエッチバック処理、化学研摩処理、機械研摩処理又はこれらの組み合わせ、或いは他のいかなる既存の若しくは開発中の方法によっても行うことができる。或いは又、一例として、図２の構造体は、図示した開口部１８内に銀含有材料２０を無電界堆積又は他の方法で堆積させ、銀含有材料２０が開口部１８内でのみ有効に堆積して上方に成長し、好ましくはこの材料２０が絶縁材料１６の上面にほぼ到達したところで成長が止まるようにすることにより製造することができる。このことに拘わらず、図２は、元素状態の銀を含有するパターン化した材料を基板部分上に形成する方法の一例を示すものにすぎない。
図３を参照するに、元素状態の銀を含有するパターン化した材料２０を有する基板部分１０上に、元素状態のセレンを含む層２２を形成する。このセレンを含む層２２は、少なくとも９０モルパーセントの元素状態のセレンを含むのが好ましく、少なくとも９５モルパーセントの元素状態のセレンを含むのがより好ましく、９９モルパーセントを超える元素状態のセレンを含むのが更に好ましい。
図４を参照するに、元素状態の銀を含有する材料２０上に設けた元素状態のセレン２２が有効に反応して、開口部を充填したパターン化した材料の少なくとも一部がセレン化銀２５を有するようにする状態に基板部分１０をさらす。図示する好適例では、このような状態に基板をさらすと、元素状態のセレンを含有する層２２のある部分のみが反応し、絶縁材料１６の上方に形成した部分は基本的には反応しない。図４に示す好適例では、基板部分をさらすこの処理は、セレン化銀材料２５を全体に含むパターン化した材料を形成する処理として示されている。このことに拘わらず、この基板部分をさらす処理により、好ましくは少なくとも５０モルパーセントのセレン化銀を含む、より好ましくは少なくとも８０モルパーセントのセレン化銀を含むように変換させたパターン化材料の部分を形成するのが好ましい。更に好ましくは、形成したこの部分を理想的にはほぼ均質とする。
図５は他の例の基板部分１０ａを示すものである。本例においては、第１の実施例と同じ部分には第１の実施例と同じ符号を用いているが、異なる部分は添字ａを付してある。図５は、パターン化した材料の最外側部２５ａがセレン化銀を含むように形成するとともに、パターン化した材料の最内側部２０ａが最初に形成した堆積した銀含有材料として残るようにする処理を示す。例示にすぎないが、この最内側部２０ａとして残す厚さは、図示するパターン化した材料の全体の厚さの０〜１０パーセントとするのが好ましい。図４及び５の各々は、基板部分をさらすことにより、充填した開口の半分より多くの部分がセレン化銀を含むように形成する例を示している。或いは又、例示にすぎないが、充填した開口部のセレン化銀を含む部分が半分以下となるようにすることもできる。さらに、図示する好適例では、基板をさらす処理を行うことにより、パターン化した材料が、前述した最大の第１の厚さより厚い最大の第２の厚さを有するように形成する。
基板部分をさらす処理の一好適例として、約４０℃〜約１００℃の温度で、約３０ｍＴｏｒｒ〜７６０Ｔｏｒｒ（１Ｔｏｒｒ＝133.322 Pa）の圧力で、約１〜３時間に亘り基板部分をアニールする処理がある。一般的には、温度を高くすればするほど、アニール速度は速くなる。条件及び時間を制御して、パターン化した材料の所望の量をセレン化銀含有材料に変換することができる。さらに、一例にすぎないが、以下により詳細に説明するようにアニール処理を適切な酸化雰囲気中で行うこともできる。
図６を参照するに、反応してない元素状態のセレンを含有する層２２を基板部分から除去する。図示するように、この除去処理により、基板部分から反応してない元素状態のセレンを含有する層を全て除去するのが好ましい。セレン除去処理の例としては、化学エッチング処理があり、この処理はセレン化銀含有材料２５に対してセレン含有層２２を選択的に除去するように行うのが好ましい。このような除去処理を行うためのウェットエッチング処理の例は、過酸化水素を用いて、例えば室温〜５０℃の温度で且つ周囲圧力で処理を行うものである。例示的なドライエッチング処理には、ＣＦ4 を用いるプラズマエッチング処理がある。さらに、一例にすぎないが、反応してない元素状態のセレンを含有する層を除去する他の方法には、基板部分の温度をセレンの融点の温度付近、例えば２００℃〜２５０℃まで高め、１０分〜１時間にわたり周囲圧力に保持することにより、反応してないセレンを含有する層を基板部分から気化させる処理がある。
図７を参照するに、セレン化銀含有材料２５上に当該材料と電気接続するようにセレン化ゲルマニウム材料層２６（例えば、４０モルパーセントのゲルマニウムと６０モルパーセントのセレンとを含むのが好ましい）を形成する。このセレン化ゲルマニウム材料層２６の上に第２導電性電極材料２８を形成し、それによりこの第２導電性電極材料がセレン化ゲルマニウム材料層２６を介してセレン化銀含有材料２５と電気接続するようにする。第２導電性電極材料２８は、第１導電性電極材料１４と同じ材料とすることもできるし、異なる材料としてもよい。図示の上述した実施例における、第２導電性電極材料２８に対する代表的な好ましい材料は元素状態の銀である。このことに拘わらず、好適例は、セレン化銀を含有するパターン化した材料２５の一部分と第１導電性電極材料とを電気接続し、このセレン化銀を含有するパターン化した材料２５の他の一部分とセレン化ゲルマニウム含有材料層とを電気的に接続し、このセレン化ゲルマニウム含有材料層と第２導電性電極材料とを電気接続する代表的な処理を示すものである。
上述した代表的な好適例は、基板部分をさらす処理とセレン含有層を除去する処理とを異なる又は別個の処理工程で行うものであった。本発明は、基板部分をさらす処理とセレン含有層を除去する処理とを同一のすなわち単一の共通する処理工程で行うことも考慮する。図８は、図３のウェーハについて他の処理を行った他の例の基板部分１０ｃを示すもので、この処理では図４に示した構造と僅かに異なる構造が得られる。図８においては、基板部分をさらす処理とセレン含有層を除去する処理とを、少なくとも１００℃の温度と、反応してない元素状態のセレンを含有する層をその酸化により除去する酸化性雰囲気とを有する共通する処理工程により行っている。酸化性雰囲気には、弱い又は希釈した酸化剤、例えば１容積パーセント以下とするのが好ましい５容積パーセント以下の酸化剤を用いるのが好ましい。例えば、好ましい酸化性雰囲気は、N2 O、NOx 、Ｏ3 、Ｆ2 及びCl2 の少なくとも１種を含むものである。一例にすぎないが、４０℃〜２５０℃の高温で、３０ｍＴｏｒｒ〜７６０Ｔｏｒｒの圧力において、３０分〜２時間にわたり処理を行うのが好ましい条件である。
元素状態のセレンが（物理的に又は反応により）パターン化した材料２０中に導入される前に、このパターン化した材料２０上のセレン含有材料２２が完全に酸化されてしまうのを防止し有効なセレン化銀含有材料層２５ｃが形成されるように、上述したように、酸化条件及び雰囲気を充分弱くなるように選択するのが好ましい。しかし、通常は、このような酸化処理により、酸化処理中にパターン化した材料上の元素状態の銀を含有する層２２の最も外側部分において、酸化により元素状態のセレン化銀含有材料の一部が除去されることになる。この及び任意の実施例において、基板部分をさらす処理により、パターン化した材料上に設けた元素状態のセレン含有材料の少なくとも大部分を、パターン化した材料中に導入するのが最も好ましい。
さらに、本発明は、不揮発性可変抵抗装置の製造に用いるか否かに拘わらず、いかなるセレン化銀含有構造体の形成方法をも考慮するものである。このような方法は、元素状態の銀を有するパターン化した材料を構成する第１外側部分と、元素状態の銀を有していない第２外側部分とを含む基板を形成する処理を考慮するものである。一例としてにすぎないが、図２及び３を参照するに、元素状態の銀を有するパターン化した材料２０は代表的な第１外側部分であり、絶縁材料１６の最外側部分は代表的な第２外側部分を構成している。これら第１及び第２外側部分上に元素状態のセレンを含有する層を形成する。一例としてにすぎないが、基板部分を、上述したように、ａ）第１外側部分上に設けた元素状態のセレンを元素状態の銀と反応させて、パターン化した材料を、セレン化銀を含むように形成するのに有効であり、且つ、ｂ）第２外側部分上の元素状態のセレンを基板から除去するのに有効な酸化性状態にさらす。この基板部分をさらす処理により基板部分から反応しなかった全ての元素状態のセレンを含有する層を除去するのが好ましい。さらに、上述した好適例によれば、このような基板部分をさらす処理により、第１部分上の層の元素状態のセレンが基板から一部除去されやすくなるが、それでも第１部分上に設けた元素状態のセレンの少なくとも大部分をパターン化した材料に導入するのが好ましく、少なくとも８０モルパーセントをパターン化した材料に導入するのがさらに好ましい。さらに、このようにして基板をさらす処理を行うことにより、さらす直前のパターン化した材料の最大の第１の厚さよりも大きい最大の第２の厚さを有するパターン化した材料を形成するのが好ましい。
上述した実施例は、開口部１８内の材料の少なくとも大部分、ある場合には、実質的に全ての材料が元素状態の銀を含むように形成する処理を示すものである。図９〜１１はさらに他の例の基板部分１０ｄを示す。この場合にも、最初に説明した実施例と同じ部分には同じ参照符号を用い、異なる部分には添字「ｄ」を付して、或いは異なる参照符号で示す。図９は、開口部１８内に設けた他の元素状態の銀を含有する材料２０ｄを示す。この元素状態の銀を含有する材料２０ｄは、代表的には下側のセレン化ゲルマニウム部分２１（例えば４０パーセントのゲルマニウムと６０パーセントのセレンとを含むのが好ましい）と、その上にある９９パーセント以上とするのが好ましい純粋な元素状態の銀の領域２３とを含むものである。これらは、一例にすぎないが、適切な堆積処理と絶縁層１６に対する平坦化処理とにより形成することができる。その上にセレン含有層２２ｄが形成される。
図１０を参照するに、基板部分１０ｄに対して好適なさらす処理及び除去処理を（一緒の又は別の工程で）行って、セレン化銀含有材料２５ｄを有効に形成するとともに反応してない元素状態のセレンの少なくとも一部、好ましくは全てを基板部分から有効に除去する。
図１１を参照するに、上述した処理を行った基板部分の上に他のセレン化ゲルマニウム層２６ｄ及び第２導電性電極材料２８ｄを形成する。
上述した実施例は、元素状態の銀を含有するパターン化した材料を形成する代表的な方法を説明するものである。これら実施例は、基板の上方の絶縁性材料内にパターン化した開口部を形成し、この開口部を少なくとも部分的に元素状態の銀を含有する材料により充填する処理を示すものである。しかし、本発明は、元素状態の銀を含有するパターン化した材料を形成するいかなる方法をも考慮するものである。一例にすぎないが、このような他の処理を図１２〜１５を参照して説明する。
図１２は他の代替的実施例の基板部分１０ｅを示すものであり、第１の実施例と同じ部分には同じ参照符号を用い、異なる部分は添字「ｅ」を付して又は異なる参照符号により示す。図１２は銀含有材料２０ｅの堆積処理を示すものである。銀含有材料２０ｅを、例えばホトパターン化処理とその後のサブトラクティブ法のエッチング処理とによりパターン化する。既知のものであるか或いは開発中のものであるかに拘わらず、レーザーパターン化処理や、他の任意のパターン化処理のような他のパターン化処理も考慮する。
図１３を参照するに、パターン化した材料２０ｅの上に元素状態のセレンを含有する層２２ｅを形成する。
図１４を参照するに、元素状態のセレンを含有する層２２ｅの一部のみが元素状態の銀と反応してセレン化銀を含むパターン化した材料２５ｅを形成するような状態に基板部分をさらす。基板部分をさらしている間に元素状態のセレンを含有する層２２ｅを除去する酸化処理を含む上述した処理のいずれをも考慮しうること勿論であるが、これら処理は単なる好適例にすぎない。
図１５を参照するに、図１４の基板部分の上に好適なセレン化ゲルマニウム層２６ｅ及び好適な第２導電性電極材料２８ｅを形成する。
上述した構造体を製造して、メモリ及び他の集積回路上にプログラマブルメタライゼーションセルを形成するのが有効であり且つ好ましい。
上述したところでは、本発明を、構造的及び方法的特徴についてある程度具体的な言葉を用いて説明したが、上述した手段は本発明を実効あらしめるための好適な形態を表したものであるため、本発明はこれらに限定されるものでないことを理解されたい。従って、本発明は、均等の法理に従って適切に解釈される特許請求の範囲のいかなる形態のもの又はその変形についても保護を請求するものである。
図１は、本発明の観点による処理における半導体ウェーハ部分の断面の線図である。 図２は、図１に示す処理工程の次の処理工程における図１の半導体ウェーハ部分を示す線図である。 図３は、図２に示す処理工程の次の処理工程における図２の半導体ウェーハ部分を示す線図である。 図４は、図３に示す処理工程の次の処理工程における図３の半導体ウェーハ部分を示す線図である。 図５は、図３に示す処理工程の次の他の処理工程における図３の半導体ウェーハ部分を示す線図である。 図６は、図４に示す処理工程の次の処理工程における図４の半導体ウェーハ部分を示す線図である。 図７は、図６に示す処理工程の次の処理工程における図６の半導体ウェーハ部分を示す線図である。 図８は、図３に示す処理工程の次のさらに他の処理工程における図３の半導体ウェーハ部分を示す線図である。 図９は、本発明の観点による処理における他の例の半導体ウェーハ部分の線図である。 図１０は、図９に示す処理工程の次の処理工程における図９の半導体ウェーハ部分を示す線図である。 図１１は、図１０に示す処理工程の次の処理工程における図１０の半導体ウェーハ部分を示す線図である。 図１２は、本発明の観点による処理におけるさらに他の例の半導体ウェーハ部分の線図である。 図１３は、図１２に示す処理工程の次の処理工程における図１２の半導体ウェーハ部分を示す線図である。 図１４は、図１３に示す処理工程の次の処理工程における図１３の半導体ウェーハ部分を示す線図である。 図１５は、図１４に示す処理工程の次の処理工程における図１４の半導体ウェーハ部分を示す線図である。

Claims (51)

  1. 基板の上方に、元素状態の銀を含有するパターン化した材料を形成する工程と、
    この元素状態の銀を含有するパターン化した材料を有する基板部分上に元素状態のセレンを含有する層を形成する工程と、
    前記元素状態のセレンの一部のみが前記元素状態の銀と反応してセレン化銀を含有するパターン化した材料を形成するのに有効な状態に基板部分をさらす工程と、
    この基板から反応しなかった元素状態のセレンを除去する工程と、
    前記セレン化銀を含有するパターン化した材料の一部分と電気接続するように第１導電性電極を設ける工程と、
    前記セレン化銀を含有するパターン化し材料の他の一部分と電気接続するようにセレン化ゲルマニウム含有材料を設ける工程と、
    このセレン化ゲルマニウム含有材料と電気接続するように第２導電性電極を設ける工程と
    を有する不揮発性可変抵抗装置の形成方法。
  2. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程を行う前に、元素状態の銀を含有するパターン化した材料が、少なくとも５０モルパーセントの元素状態の銀を含有するようにする不揮発性可変抵抗装置の形成方法。
  3. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程を行う前に、元素状態の銀を含有するパターン化した材料が、少なくとも９５モルパーセントの元素状態の銀を含有するようにする不揮発性可変抵抗装置の形成方法。
  4. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程を行う前に、前記元素状態のセレンを含有する層が、少なくとも９０モルパーセントの元素状態のセレンを含有するようにする不揮発性可変抵抗装置の形成方法。
  5. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程を行う前に、前記元素状態のセレンを含有する層が、少なくとも９５モルパーセントの元素状態のセレンを含有するようにする不揮発性可変抵抗装置の形成方法。
  6. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程と、前記セレンを除去する工程とを共通する処理工程で行う不揮発性可変抵抗装置の形成方法。
  7. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程と、前記セレンを除去する工程とを異なる処理工程で行う不揮発性可変抵抗装置の形成方法。
  8. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程及び前記セレンを除去する工程を、少なくとも４０℃の温度と、反応しなかった元素状態のセレンをその酸化により除去する雰囲気とを有する共通する処理工程で行う不揮発性可変抵抗装置の形成方法。
  9. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記反応しなかった元素状態のセレンを除去する工程が、前記基板部分をさらす工程後の化学エッチング処理を含む不揮発性可変抵抗装置の形成方法。
  10. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記反応しなかった元素状態のセレンを除去する工程が、前記基板部分をさらす工程後の気化処理を含む不揮発性可変抵抗装置の形成方法。
  11. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程により、少なくとも５０モルパーセントのセレン化銀を含有するパターン化した材料を形成する不揮発性可変抵抗装置の形成方法。
  12. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程により、少なくとも８０モルパーセントのセレン化銀を含有するパターン化した材料を形成する不揮発性可変抵抗装置の形成方法。
  13. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程により、パターン化した材料上に設けた元素状態のセレンの少なくとも大部分を、このパターン化した材料中に導入する不揮発性可変抵抗装置の形成方法。
  14. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程の前に、パターン化した材料が５０モルパーセントを超える元素状態の銀を含むようにし、この基板部分をさらす工程により、前記パターン化した材料の最外側部分を、５０モルパーセントを超えるセレン化銀を含むように形成し、前記パターン化した材料の最内側部分は、５０モルパーセントを超える元素状態の銀が維持されるようにする不揮発性可変抵抗装置の形成方法。
  15. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程の前に、パターン化した材料が、９０モルパーセントを超える元素状態の銀を含むようにし、この基板部分をさらす工程により、前記パターン化した材料の最外側部分を、９０モルパーセントを超えるセレン化銀を含むように形成し、前記パターン化した材料の最内側部分は、９０モルパーセントを超える元素状態の銀が維持されるようにする不揮発性可変抵抗装置の形成方法。
  16. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程の前に形成したパターン化した材料は最大の第１の厚さを有しており、この基板部分をさらす工程により、前記パターン化した材料を、前記最大の第１の厚さより厚い最大の第２の厚さを有するように形成する不揮発性可変抵抗装置の形成方法。
  17. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記セレンを除去する工程により、基板部分から、反応しなかった元素状態のセレンを全て除去する不揮発性可変抵抗装置の形成方法。
  18. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記元素状態の銀を含有するパターン化した材料を形成する工程が、元素状態の銀を含有する材料を堆積する処理と、これをホトパターン化する処理と、その後サブトラクティブ法でエッチングする処理とを有する不揮発性可変抵抗装置の形成方法。
  19. 請求項１に記載の不揮発性可変抵抗装置の形成方法において、
    前記元素状態の銀を含有するパターン化した材料を形成する工程が、基板の上方の絶縁材料内にパターン化した開口部を形成する処理と、この開口部を元素状態の銀を含有する材料により少なくとも一部充填する処理とを有する不揮発性可変抵抗装置の形成方法。
  20. 基板の上方に、少なくとも９０モルパーセントの元素状態の銀を含有するパターン化した材料を最大の第１の厚さまで形成する工程と、
    この元素状態の銀を含有するパターン化した材料を有する基板部分上に少なくとも９０モルパーセントの元素状態のセレンを含有する層を形成する工程と、
    前記元素状態のセレンの一部のみが前記元素状態の銀と反応してセレン化銀を含有するパターン化した材料を形成するのに有効な状態に基板部分をさらす工程であって、この工程によって、銀が豊富なセレン化銀を形成し、パターン化した材料を前記最大の第１の厚さより厚い最大の第２の厚さを有するように形成し、また、パターン化した材料を、少なくとも８０モルパーセントのセレン化銀を含有するように形成し、さらに、元素状態の銀を含有するパターン化した材料上に設けた元素状態のセレンの少なくとも大部分をこのパターン化した材料に導入する当該基板部分をさらす工程と、
    反応しなかった元素状態のセレンを基板部分から全て除去する工程と、
    前記セレン化銀を含有するパターン化した材料の一部分と電気接続するように第１導電性電極を設ける工程と、
    前記セレン化銀を含有するパターン化した材料の他の一部分と電気接続するようにセレン化ゲルマニウム含有材料を設ける工程と、
    このセレン化ゲルマニウム含有材料と電気接続するように第２導電性電極を設ける工程と
    を有する不揮発性可変抵抗装置の形成方法。
  21. 基板上に第１導電性電極材料を形成する工程と、
    この第１導電性電極材料上に絶縁材料を形成し、この絶縁材料を貫通し前記第１導電性電極材料に至る開口部をこの絶縁材料に形成する工程であって、この開口部が不揮発性可変抵抗装置の最終的な抵抗設定可能構造体の少なくとも一部の所望の形状を有するようにする工程と、
    前記第１導電性電極材料と電気接続するように、前記開口部を元素状態の銀を含有する材料により充填する工程と、
    前記絶縁材料上と、前記開口部内の前記元素状態の銀を含有する材料上とに元素状態のセレンを含有する層を形成する工程と、
    前記元素状態の銀の上に設けた前記元素状態のセレンが反応して、充填した前記開口部の少なくとも一部を、セレン化銀を含有するように形成するのに有効な状態に基板部分をさらす処理と、
    前記絶縁材料上に設けた、反応しなかった元素状態のセレンをこの基板部分から除去する工程と、
    前記セレン化銀と電気接続するようにセレン化ゲルマニウム含有材料を設ける工程と、
    このセレン化ゲルマニウム含有材料と電気接続するように第２導電性電極を設ける工程と
    を有する不揮発性可変抵抗装置の形成方法。
  22. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程により、充填した前記開口部の少なくとも大部分を、セレン化銀を含有するように形成する不揮発性可変抵抗装置の形成方法。
  23. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程により、充填した前記開口部の半分より少ない部分を、セレン化銀を含有するように形成する不揮発性可変抵抗装置の形成方法。
  24. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程の前に、前記元素状態の銀を含有する材料が少なくとも５０モルパーセントの元素状態の銀を含有するようにする不揮発性可変抵抗装置の形成方法。
  25. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程の前に、前記元素状態の銀を含有する材料が少なくとも９５モルパーセントの元素状態の銀を含有するようにする不揮発性可変抵抗装置の形成方法。
  26. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程の前に、前記元素状態のセレンを含有する層が少なくとも９０モルパーセントの元素状態のセレンを含有するようにする不揮発性可変抵抗装置の形成方法。
  27. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程の前に、前記元素状態のセレンを含有する層が少なくとも９５モルパーセントの元素状態のセレンを含有するようにする不揮発性可変抵抗装置の形成方法。
  28. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程と、前記セレンを除去する工程とを共通の処理工程で行う不揮発性可変抵抗装置の形成方法。
  29. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程と、前記セレンを除去する工程とを異なる処理工程で行う不揮発性可変抵抗装置の形成方法。
  30. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程及び前記セレンを除去する工程を、少なくとも４０℃の温度と、反応しなかった元素状態のセレンをセレンの酸化により除去する雰囲気とを有する共通する処理工程で行う不揮発性可変抵抗装置の形成方法。
  31. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記反応しなかった元素状態のセレンを除去する工程が、前記基板部分をさらす工程後の化学エッチング処理を含む不揮発性可変抵抗装置の形成方法。
  32. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記反応しなかった元素状態のセレンを除去する工程が、前記基板部分をさらす工程後の気化処理を含む不揮発性可変抵抗装置の形成方法。
  33. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程により、充填した前記開口部の少なくとも８０パーセントを、セレン化銀を含むように形成する不揮発性可変抵抗装置の形成方法。
  34. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程により、前記元素状態の銀を含有する材料上に設けた元素状態のセレンの少なくとも大部分を、元素状態の銀を含有する材料中に導入する不揮発性可変抵抗装置の形成方法。
  35. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程を行う前に、充填した前記開口部が５０モルパーセントを超える元素状態の銀を含有するようにし、この基板部分をさらす処理により、充填した前記開口部の最外側部分を、５０モルパーセントを超えるセレン化銀を含むように形成し、パターン化した材料の最内側部分は５０モルパーセントを超える元素状態の銀が維持されるようにする不揮発性可変抵抗装置の形成方法。
  36. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記基板部分をさらす工程を行う前に、充填した前記開口部が９０モルパーセントを超える元素状態の銀を含有するようにし、この基板部分をさらす処理により、充填した前記開口部の最外側部分を、９０モルパーセントを超えるセレン化銀を含むように形成し、パターン化した材料の最内側部分は９０モルパーセントを超える元素状態の銀が維持されるようにする不揮発性可変抵抗装置の形成方法。
  37. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記絶縁材料は、前記開口部の近傍に実質的に平坦な最外側面を有し、充填した前記開口部内の元素状態の銀を含有する材料は、前記基板部分をさらす工程の前の前記絶縁性材料の外側表面と同一平面の最外側面を有しており、前記基板部分をさらす工程の前の充填した開口部内の元素状態の銀を含有する材料は、最大の第１の厚さを有しており、前記基板部分をさらす工程により、パターン化した材料を、この最大の第１の厚さより厚い最大の第２の厚さを有するように形成する不揮発性可変抵抗装置の形成方法。
  38. 請求項２１に記載の不揮発性可変抵抗装置の形成方法において、
    前記セレンを除去する工程により、反応しなかった元素状態のセレンを全て基板部分から除去する不揮発性可変抵抗装置の形成方法。
  39. 元素状態の銀を含有するパターン化した材料を有する第１外側部分と、元素状態の銀を含有しない第２外側部分とを具える基板部分を形成する工程と、
    前記第１外側部分及び前記第２外側部分上に元素状態のセレンを含有する層を形成する工程と、
    ａ）前記第１外側部分上に設けた元素状態のセレンを前記元素状態の銀と反応させて、パターン化した材料を、セレン化銀を含むように形成するのに有効であり、且つ、ｂ）前記第２外側部分上の元素状態のセレンを基板部分から除去するのに有効な酸化状態に基板部分をさらす工程と
    を有するセレン化銀含有構造体の形成方法。
  40. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程により、前記第１外側部分上の前記元素状態のセレンの一部を基板部分から除去するセレン化銀含有構造体の形成方法。
  41. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程により、前記第１外側部分上に設けた前記元素状態のセレンの少なくとも大部分を、パターン化した材料中に導入するセレン化銀含有構造体の形成方法。
  42. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程により、前記第１外側部分上に設けた前記元素状態のセレンの少なくとも８０モルパーセントを、パターン化した材料中に導入するセレン化銀含有構造体の形成方法。
  43. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程を約４０℃〜約２５０℃の温度で行うセレン化銀含有構造体の形成方法。
  44. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記酸化状態は、N2 O、NOx 、Ｏ3 、Ｆ2 及びCl2 のうちの少なくとも１種を含む雰囲気を有するセレン化銀含有構造体の形成方法。
  45. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程により、前記第２外側部分上の前記元素状態のセレンの層を基板部分から全て除去するセレン化銀含有構造体の形成方法。
  46. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程により、反応しなかった元素状態のセレンを基板部分から全て除去するセレン化銀含有構造体の形成方法。
  47. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程の前に、パターン化した材料が少なくとも９５モルパーセントの元素状態の銀を有するようにするセレン化銀含有構造体の形成方法。
  48. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程の前に、前記元素状態のセレンを含有する層が少なくとも９５モルパーセントの元素状態のセレンを含有するようにするセレン化銀含有構造体の形成方法。
  49. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記基板部分をさらす工程の前に形成したパターン化した材料は最大の第１の厚さを有しており、この基板部分をさらす工程により、前記パターン化した材料を、この最大の第１の厚さより厚い最大の第２の厚さを有するように形成するセレン化銀含有構造体の形成方法。
  50. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記元素状態の銀を含有するパターン化した材料を形成する工程が、元素状態の銀を含有する材料を堆積する処理と、これをホトパターン化する処理と、その後のサブトラクティブ法のエッチングする処理とを有するセレン化銀含有構造体の形成方法。
  51. 請求項３９に記載のセレン化銀含有構造体の形成方法において、
    前記元素状態の銀を含有するパターン化した材料を形成する工程が、基板上の絶縁材料内にパターン化した開口部を形成する処理と、この開口部を元素状態の銀を含有する材料により少なくとも一部充填する処理とを有するセレン化銀含有構造体の形成方法。
JP2003564939A 2002-01-31 2003-01-21 不揮発性可変抵抗装置の形成方法及びセレン化銀含有構造体の形成方法 Pending JP2005516418A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/061,825 US20030143782A1 (en) 2002-01-31 2002-01-31 Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
PCT/US2003/001498 WO2003065456A2 (en) 2002-01-31 2003-01-21 Methods of forming non-volatile resistance variable devices and methods of forming silver selenide comprising structures

Publications (1)

Publication Number Publication Date
JP2005516418A true JP2005516418A (ja) 2005-06-02

Family

ID=27610193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003564939A Pending JP2005516418A (ja) 2002-01-31 2003-01-21 不揮発性可変抵抗装置の形成方法及びセレン化銀含有構造体の形成方法

Country Status (10)

Country Link
US (2) US20030143782A1 (ja)
EP (1) EP1470589B1 (ja)
JP (1) JP2005516418A (ja)
KR (1) KR100660245B1 (ja)
CN (1) CN100375284C (ja)
AT (1) ATE392714T1 (ja)
AU (1) AU2003212814A1 (ja)
DE (1) DE60320373T2 (ja)
TW (1) TWI251263B (ja)
WO (1) WO2003065456A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019305A (ja) * 2005-07-08 2007-01-25 Elpida Memory Inc 半導体記憶装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6646902B2 (en) 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US7109056B2 (en) * 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US6867064B2 (en) * 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
TWI233204B (en) * 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7022579B2 (en) * 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
DE102004047630A1 (de) * 2004-09-30 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7924608B2 (en) * 2006-10-19 2011-04-12 Boise State University Forced ion migration for chalcogenide phase change memory device
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US8238146B2 (en) * 2008-08-01 2012-08-07 Boise State University Variable integrated analog resistor
US7825479B2 (en) 2008-08-06 2010-11-02 International Business Machines Corporation Electrical antifuse having a multi-thickness dielectric layer
US20110079709A1 (en) * 2009-10-07 2011-04-07 Campbell Kristy A Wide band sensor
US8284590B2 (en) 2010-05-06 2012-10-09 Boise State University Integratable programmable capacitive device
JP5348108B2 (ja) * 2010-10-18 2013-11-20 ソニー株式会社 記憶素子
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9478419B2 (en) 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US9461134B1 (en) 2015-05-20 2016-10-04 Asm Ip Holding B.V. Method for forming source/drain contact structure with chalcogen passivation
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications
US9711396B2 (en) 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1131740A (en) * 1912-04-11 1915-03-16 Otto C Schwarz Building-block.
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3450967A (en) * 1966-09-07 1969-06-17 Vitautas Balio Tolutis Selenium memory cell containing silver up to 2 atomic percent adjacent the rectifying contact
US3622319A (en) 1966-10-20 1971-11-23 Western Electric Co Nonreflecting photomasks and methods of making same
GB1131740A (en) * 1967-08-24 1968-10-23 Inst Fysiki I Mat Semi-conductor devices
US3868651A (en) 1970-08-13 1975-02-25 Energy Conversion Devices Inc Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure
US3743847A (en) * 1971-06-01 1973-07-03 Motorola Inc Amorphous silicon film as a uv filter
US4267261A (en) * 1971-07-15 1981-05-12 Energy Conversion Devices, Inc. Method for full format imaging
US3961314A (en) * 1974-03-05 1976-06-01 Energy Conversion Devices, Inc. Structure and method for producing an image
US3966317A (en) * 1974-04-08 1976-06-29 Energy Conversion Devices, Inc. Dry process production of archival microform records from hard copy
US4177474A (en) 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
JPS5565365A (en) * 1978-11-07 1980-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method
DE2901303C2 (de) 1979-01-15 1984-04-19 Max Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen Festes Ionenleitermaterial, seine Verwendung und Verfahren zu dessen Herstellung
US4312938A (en) * 1979-07-06 1982-01-26 Drexler Technology Corporation Method for making a broadband reflective laser recording and data storage medium with absorptive underlayer
US4269935A (en) * 1979-07-13 1981-05-26 Ionomet Company, Inc. Process of doping silver image in chalcogenide layer
US4350541A (en) * 1979-08-13 1982-09-21 Nippon Telegraph & Telephone Public Corp. Doping from a photoresist layer
US4316946A (en) * 1979-12-03 1982-02-23 Ionomet Company, Inc. Surface sensitized chalcogenide product and process for making and using the same
JPS6024580B2 (ja) 1980-03-10 1985-06-13 日本電信電話株式会社 半導体装置の製法
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4405710A (en) 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
US4410421A (en) 1982-02-08 1983-10-18 Electric Power Research Institute Process for nitrogen removal from hydrocarbonaceous materials
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
US4545111A (en) * 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4608296A (en) 1983-12-06 1986-08-26 Energy Conversion Devices, Inc. Superconducting films and devices exhibiting AC to DC conversion
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US4843443A (en) * 1984-05-14 1989-06-27 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4769338A (en) 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4673957A (en) * 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4668968A (en) * 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4678679A (en) * 1984-06-25 1987-07-07 Energy Conversion Devices, Inc. Continuous deposition of activated process gases
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US4664939A (en) * 1985-04-01 1987-05-12 Energy Conversion Devices, Inc. Vertical semiconductor processor
US4637895A (en) * 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4710899A (en) 1985-06-10 1987-12-01 Energy Conversion Devices, Inc. Data storage medium incorporating a transition metal for increased switching speed
US4671618A (en) * 1986-05-22 1987-06-09 Wu Bao Gang Liquid crystalline-plastic material having submillisecond switch times and extended memory
US4766471A (en) 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
US4818717A (en) * 1986-06-27 1989-04-04 Energy Conversion Devices, Inc. Method for making electronic matrix arrays
US4728406A (en) * 1986-08-18 1988-03-01 Energy Conversion Devices, Inc. Method for plasma - coating a semiconductor body
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4809044A (en) * 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US4853785A (en) 1986-10-15 1989-08-01 Energy Conversion Devices, Inc. Electronic camera including electronic signal storage cartridge
US4788594A (en) 1986-10-15 1988-11-29 Energy Conversion Devices, Inc. Solid state electronic camera including thin film matrix of photosensors
US4847674A (en) * 1987-03-10 1989-07-11 Advanced Micro Devices, Inc. High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4800526A (en) * 1987-05-08 1989-01-24 Gaf Corporation Memory element for information storage and retrieval system and associated process
US4891330A (en) * 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
US4775425A (en) 1987-07-27 1988-10-04 Energy Conversion Devices, Inc. P and n-type microcrystalline semiconductor alloy material including band gap widening elements, devices utilizing same
US5272359A (en) 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
GB8910854D0 (en) 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5159661A (en) 1990-10-05 1992-10-27 Energy Conversion Devices, Inc. Vertically interconnected parallel distributed processor
US5314772A (en) * 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
JPH0770731B2 (ja) * 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5341328A (en) 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5596522A (en) * 1991-01-18 1997-01-21 Energy Conversion Devices, Inc. Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5534711A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5534712A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5128099A (en) * 1991-02-15 1992-07-07 Energy Conversion Devices, Inc. Congruent state changeable optical memory material and device
US5219788A (en) * 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5359205A (en) 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5238862A (en) 1992-03-18 1993-08-24 Micron Technology, Inc. Method of forming a stacked capacitor with striated electrode
US5512328A (en) * 1992-08-07 1996-04-30 Hitachi, Ltd. Method for forming a pattern and forming a thin film used in pattern formation
US5350484A (en) 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
BE1007902A3 (nl) * 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5500532A (en) * 1994-08-18 1996-03-19 Arizona Board Of Regents Personal electronic dosimeter
JP2643870B2 (ja) * 1994-11-29 1997-08-20 日本電気株式会社 半導体記憶装置の製造方法
US5543737A (en) 1995-02-10 1996-08-06 Energy Conversion Devices, Inc. Logical operation circuit employing two-terminal chalcogenide switches
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
JP3363154B2 (ja) 1995-06-07 2003-01-08 ミクロン テクノロジー、インコーポレイテッド 不揮発性メモリセル内のマルチステート材料と共に使用するスタック／トレンチダイオード
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5694054A (en) 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
US5591501A (en) * 1995-12-20 1997-01-07 Energy Conversion Devices, Inc. Optical recording medium having a plurality of discrete phase change data recording points
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5852870A (en) 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5846889A (en) 1997-03-14 1998-12-08 The United States Of America As Represented By The Secretary Of The Navy Infrared transparent selenide glasses
US5998066A (en) 1997-05-16 1999-12-07 Aerial Imaging Corporation Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6051511A (en) 1997-07-31 2000-04-18 Micron Technology, Inc. Method and apparatus for reducing isolation stress in integrated circuits
KR100371102B1 (ko) 1997-12-04 2003-02-06 엑손 테크놀로지스 코포레이션 프로그램형 표면하 군집 금속화 구조체 및 그 제조 방법
JP3149937B2 (ja) * 1997-12-08 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
US6011757A (en) * 1998-01-27 2000-01-04 Ovshinsky; Stanford R. Optical recording media having increased erasability
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US6388324B2 (en) * 1998-08-31 2002-05-14 Arizona Board Of Regents Self-repairing interconnections for electrical circuits
US6469364B1 (en) 1998-08-31 2002-10-22 Arizona Board Of Regents Programmable interconnection system for electrical circuits
US6985378B2 (en) 1998-12-04 2006-01-10 Axon Technologies Corporation Programmable microelectronic device, structure, and system and method of forming the same
US6825489B2 (en) * 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6177338B1 (en) * 1999-02-08 2001-01-23 Taiwan Semiconductor Manufacturing Company Two step barrier process
JP2002536840A (ja) 1999-02-11 2002-10-29 アリゾナ ボード オブ リージェンツ プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6143604A (en) 1999-06-04 2000-11-07 Taiwan Semiconductor Manufacturing Company Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM)
US6350679B1 (en) * 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
WO2002021542A1 (en) 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6563164B2 (en) * 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6567293B1 (en) * 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6404665B1 (en) * 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6649928B2 (en) 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6696355B2 (en) * 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6437383B1 (en) 2000-12-21 2002-08-20 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6531373B2 (en) * 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US6687427B2 (en) * 2000-12-29 2004-02-03 Intel Corporation Optic switch
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
JP4886160B2 (ja) 2001-05-07 2012-02-29 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアセンブリによるポリマーフィルムを用いた記憶装置およびその製造方法
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6462984B1 (en) 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6642102B2 (en) 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6511862B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
WO2003021589A1 (en) * 2001-09-01 2003-03-13 Energy Conversion Devices, Inc. Increased data storage in optical data storage and retrieval systems using blue lasers and/or plasmon lenses
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US7109056B2 (en) * 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
US6690026B2 (en) * 2001-09-28 2004-02-10 Intel Corporation Method of fabricating a three-dimensional array of active media
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6576921B2 (en) * 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6671710B2 (en) * 2002-05-10 2003-12-30 Energy Conversion Devices, Inc. Methods of computing with digital multistate phase change materials
US6918382B2 (en) * 2002-08-26 2005-07-19 Energy Conversion Devices, Inc. Hydrogen powered scooter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019305A (ja) * 2005-07-08 2007-01-25 Elpida Memory Inc 半導体記憶装置

Also Published As

Publication number Publication date
TWI251263B (en) 2006-03-11
TW200303040A (en) 2003-08-16
KR100660245B1 (ko) 2006-12-20
DE60320373D1 (de) 2008-05-29
AU2003212814A1 (en) 2003-09-02
US20040029351A1 (en) 2004-02-12
EP1470589A2 (en) 2004-10-27
CN1647278A (zh) 2005-07-27
ATE392714T1 (de) 2008-05-15
WO2003065456A2 (en) 2003-08-07
CN100375284C (zh) 2008-03-12
DE60320373T2 (de) 2009-02-19
WO2003065456A3 (en) 2003-12-04
EP1470589B1 (en) 2008-04-16
US6812087B2 (en) 2004-11-02
KR20040083432A (ko) 2004-10-01
US20030143782A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
JP2005516418A (ja) 不揮発性可変抵抗装置の形成方法及びセレン化銀含有構造体の形成方法
US6955940B2 (en) Method of forming chalcogenide comprising devices
JP4067490B2 (ja) 不揮発性抵抗可変装置の形成方法及びメモリ回路のプログラマブルメモリセルの形成方法
US6727192B2 (en) Methods of metal doping a chalcogenide material
US7030410B2 (en) Resistance variable device
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
JP5471134B2 (ja) 半導体記憶装置及の製造方法
JP2006352082A (ja) 半導体記憶装置及びその製造方法
WO2007148405A1 (ja) 半導体装置
JP5043044B2 (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209