DE102008012339A1

DE102008012339A1 - Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle

Info

Publication number: DE102008012339A1
Application number: DE102008012339A
Authority: DE
Inventors: Faiz Dahmani
Original assignee: Qimonda AG; Altis Semiconductor SNC
Current assignee: Altis Semiconductor SNC; Adesto Technologies Corp
Priority date: 2007-03-05
Filing date: 2008-03-03
Publication date: 2008-09-11
Anticipated expiration: 2028-03-04
Also published as: DE102008012339B4; US20080217670A1; US8268664B2

Abstract

Es werden Verfahren zum Herstellen einer Halbleitervorrichtung, ein Verfahren zum Herstellen einer Speicherzelle, eine Halbleitervorrichtung, eine Halbleiter-Prozessierungsvorrichtung und eine Speicherzelle bereitgestellt. In einer Ausführungsform wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, welches aufweist, das Bilden einer Metall-dotierten Chalkogenid-Schicht mittels Lichteinstrahlens zumindest teilweise während des Bereitstellens des Metalls.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, eine Halbleitervorrichtung, eine Halbleiter-Prozessierungsvorrichtung, ein Verfahren zum Herstellen einer Speicherzelle, eine Speicherzelle und einen integrierten Schaltkreis, der eine Speicherzelle aufweist.
Das Dotieren einer Chalkogenid-Schicht mit einem Metall, wie zum Beispiel Silber, erfolgt herkömmlicherweise durch Abscheiden der Metallschicht auf einer zuvor gebildeten Chalkogenid-Schicht. Das Dotier-Metall wird dann in die Chalkogenid-Schicht diffundiert.
Der Diffusionsprozess kann herkömmlicherweise unter der Anwendung verschiedener Prinzipien erfolgen:

a) Thermisch induzierte Diffusion: Bei diesem Prozess sind hohe Erhitzungstemperaturen erforderlich, die zu einer möglichen Verschlechterung der Struktur und dann zu einer Verringerung der Ausbeute führen könnten. Ein weiterer Effekt dieses Prozesses ist, dass der Wafer von einem Werkzeug zum nächsten Werkzeug bewegt wird, wodurch physikalische Schäden und Partikelverunreinigung erzeugt werden können.
b) Optisch induzierte Diffusion: • Atmoshphären-UV-Licht-Foto-Dissolution nach der Metallabscheidung auf der Chalkogenid-Schicht. Dieser Prozess wird nach der Vakuum-Abscheidung in Atmosphäre durchgeführt, was zu einer Oxidierungs- Gefahr führt, wodurch eine Verminderung des UV-Bestrahlungseffekts verursacht wird. • UV-Lichtbestrahlung vor Ort nach einer Metallabscheidung. Obwohl dieser Prozess zuverlässiger wirkt als die vorhergehenden Prozesse, ist der Effekt dieses Prozesses, dass die Metallschicht bereits ausgebildet ist und die Foto-Diffusions-Leistung beschränkt sein könnte.
c) Plasma-induzierte Diffusion mittels eines Helium-Gases oder Neon-Gases während des Metall-Sputterns: Dieser Prozess wird durch die Intensität des aus dem Plasma emittierten UV-Lichts beschränkt.

Gemäß einer Ausführungsform der Erfindung kann ein Verfahren zum Herstellen einer Halbleitervorrichtung vorgesehen sein, welches aufweist das Bilden einer Metall-dotierten Chalkogenid-Schicht mittels Einstrahlens von Licht zumindest teilweise während der Bereitstellung des Metalls.
Gemäß einem Ausführungsbeispiel kann das Verfahren ferner aufweisen: Bilden einer unteren Elektrode, und Bilden einer Metall-dotierten Chalkogenid-Schicht auf oder über der unteren Elektrode.
Gemäß einem weiteren Ausführungsbeispiel kann das Verfahren ferner das Bilden einer oberen Elektrode auf oder über der Metall-dotierten Chalkogenid-Schicht aufweisen.
Es kann vorgesehen sein, dass das Verfahren zum Dotieren der Chalkogenid-Schicht ein Metall aus einer Gruppe von Metallen verwendet, bestehend aus Silber (Ag), Kupfer (Cu), und einer Legierung aus Silber mit mindestens einem anderen Metall.
Ferner kann vorgesehen sein, dass gemäß dem Verfahren für die Chalkogenid-Material-Schicht ein Material aus einer Gruppe von Materialien verwendet wird, bestehend aus Schwefel (S), Selen (Se), Germanium (Ge), und Tellur (Te).
Gemäß einer Weiterbildung der Erfindung kann vorgesehen sein, dass gemäß dem Verfahren für die Chalkogenid-Material-Schicht ein Material aus einer Gruppe von Materialien verwendet wird, bestehend aus Germanium-Sulfid (GeS), Germanium-Selenid (GeSe), Wolfram-Oxid (WOx), Kupfer-Sulfid (CuS) und Silizium-Germanium-Sulfid (GeSSi).
Gemäß einer anderen Weiterbildung der Erfindung kann vorgesehen sein, dass die Lichteinstrahlung mittels Licht mit einer Wellenlänge von maximal ungefähr 400 nm erfolgt.
Es kann ferner vorgesehen sein, dass die Lichteinstrahlung mittels Licht mit einer Wellenlänge von maximal ungefähr 380 nm erfolgt.
Die Lichteinstrahlung kann ferner mittels Licht mit einer Wellenlänge von maximal ungefähr 200 nm erfolgen.
Gemäß einer Ausgestaltung der Erfindung kann vorgesehen sein, dass die Lichteinstrahlung mittels UV-Licht erfolgt.
Ferner kann vorgesehen sein, dass das Bilden der Metalldotierten Chalkogenid-Schicht aufweist: Bilden einer Chalkogenid-Schicht, Dotieren der Chalkogenid-Schicht mit Metall mittels eines Metall-Abscheidungsprozesses mittels Einstrahlens von Licht zumindest teilweise während des Metall-Abscheidungsprozesses.
Gemäß einer weiteren Ausgestaltung der Erfindung kann vorgesehen sein, dass das Bilden der Metall-dotierten Chalkogenid-Schicht das Co-Abscheiden des Chalkogenid-Materials und des Metalls mittels Einstrahlens von Licht zumindest teilweise während des Co-Abscheidungsprozesses aufweist.
Des Weiteren kann vorgesehen sein, dass der Co-Abscheidungsprozess einen Co-Sputter-Prozess aufweist.
Gemäß einer Weiterbildung der Erfindung kann das Verfahren ferner das Bilden einer Leitfähige-Brücke-Vielfachzugriffsspeicherzelle (Conductive Bridging Random Access Memory, CBRAM) aufweisen.
Gemäß noch einer Weiterbildung der Erfindung kann vorgesehen sein, dass das Verfahren ferner das Bilden einer Phasenänderungs-Vielfachzugriffsspeicherzelle (Phase Change Random Access Memory, PCRAM) aufweist.
Gemäß einer Ausführungsform der Erfindung kann eine Halbleitervorrichtung vorgesehen sein, die eine Metall-dotierte Chalkogenid-Schicht aufweist, die mittels Lichteinstrahlung zumindest teilweise während des Bereitstellens des Metalls gebildet wird.
Gemäß einem Ausführungsbeispiel kann die Halbleitervorrichtung ferner aufweisen: eine untere Elektrode und die Metall-dotierte Schicht, die über der unteren Elektrode angeordnet ist.
Ferner kann die Halbleitervorrichtung eine obere Elektrode aufweisen, die über der Metall-dotierten Chalkogenid-Schicht angeordnet ist.
Es kann vorgesehen sein, dass die Halbleitervorrichtung weiterhin aufweist: das Metall, das ein Metall aus einer Gruppe von Metallen ist, bestehend aus Silber (Ag), Kupfer (Cu), und einer Legierung von Silber mit mindestens einem anderen Metall.
Gemäß einer Weiterbildung der Erfindung kann die Halbleitervorrichtung ferner das Chalkogenid-Material aufweisen, das ein Material aus einer Gruppe von Materialien ist, bestehend aus Schwefel (S), Selen (Se), Germanium (Ge) und Tellur (Te).
Gemäß noch einer Weiterbildung der Erfindung kann die Halbleitervorrichtung ferner das Chalkogenid-Material aufweisen, das ein Material aus einer Gruppe von Materialien ist, bestehend aus Germanium-Sulfid (GeS), Germanium-Selenid (GeSe), Wolfram-Oxid (WOx) und Kupfer-Sulfid (CuS) und Silizium-Germanium-Sulfid (GeSSi).
Gemäß einer Ausführungsform der Erfindung kann eine Halbleiter-Prozessierungsvorrichtung vorgesehen sein, aufweisend: eine Abscheidungsprozess-Kammer, die ein Trägerelement aufweist, das eine zu bearbeitende Halbleitervorrichtung trägt, eine Lichtquelle, die dem Trägerelement zum Bestrahlen einer zu bearbeitenden Halbleitervorrichtung Licht bereitstellt, eine Steuerungseinheit, die mit der Abscheidungsprozess-Kammer und der Lichtquelle gekoppelt ist, wobei die Steuerungseinheit derart eingerichtet ist, dass sie die Lichtquelle und den Abscheidungsprozess so steuert, dass Lichteinstrahlung zumindest teilweise während des Abscheidungsprozesses bereitgestellt wird.
Es kann vorgesehen sein, dass die Abscheidungsprozess-Kammer einen Co-Abscheidungsprozess bereitstellt.
Ferner kann vorgesehen sein, dass die Lichtquelle Licht mit einer Wellenlänge von maximal ungefähr 400 nm bereitstellt.
Gemäß einer Weiterbildung der Erfindung kann vorgesehen sein, dass die Lichtquelle Licht mit einer Wellenlänge von maximal ungefähr 380 nm bereitstellt.
Gemäß noch einer Weiterbildung der Erfindung kann vorgesehen sein, dass die Lichtquelle Licht mit einer Wellenlänge von maximal ungefähr 200 nm bereitstellt.
Ferner kann vorgesehen sein, dass die Lichtquelle UV-Licht bereitstellt.
Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Speicherzelle bereitgestellt, aufweisend: Bilden einer unteren Elektrode, Bilden einer Metall-dotierten Chalkogenid-Schicht auf oder über der unteren Elektrode mittels Lichteinstrahlens zumindest teilweise während des Bereitstellens des Metalls, und Bilden einer oberen Elektrode auf oder über der Metall-dotierten Chalkogenid-Schicht.
Es kann vorgesehen sein, dass gemäß dem Verfahren zum Dotieren der Chalkogenid-Schicht ein Metall aus einer Gruppe von Metallen verwendet wird, bestehend aus Silber, Kupfer, und einer Legierung von Silber mit einem anderen Metall.
Des Weiteren kann vorgesehen sein, dass gemäß dem Verfahren für die Chalkogenid-Material-Schicht ein Metall aus einer Gruppe von Materialien verwendet wird, bestehend aus Schwefel (S), Selen (Se), Germanium (Ge) und Tellur (Te).
Gemäß einer Weiterbildung der Erfindung kann vorgesehen sein, dass die Lichteinstrahlung mittels Licht mit einer Wellenlänge von maximal ungefähr 400 nm erfolgt.
Gemäß noch einer Weiterbildung der Erfindung kann vorgesehen sein, dass das Bilden der Metall-dotierten Chalkogenid-Schicht aufweist: Bilden einer Chalkogenid-Schicht, und Dotieren der Chalkogenid-Schicht mit Metall mittels eines Metall-Abscheidungsprozesses mittels Lichteinstrahlung zumindest teilweise während des Metall-Abscheidungsprozesses.
Ferner kann vorgesehen sein, dass das Bilden der Metalldotierten Chalkogenid-Schicht das Co-Abscheiden des Chalkogenid-Materials und des Metalls mittels Lichteinstrahlung zumindest teilweise während des Co-Abscheidungsprozesses aufweist.
Gemäß einer Ausführungsform der Erfindung wird eine Speicherzelle bereitgestellt, die aufweist: eine untere Elektrode, eine Metall-dotierte Chalkogenid-Schicht, die über der unteren Elektrode angeordnet ist, die mittels Lichteinstrahlung zumindest teilweise während der Bereitstellung des Metalls gebildet wird, und eine obere Elektrode, die über der Metall-dotierten Chalkogenid-Schicht angeordnet ist.
Gemäß einer Weiterbildung der Erfindung kann vorgesehen sein, dass die Speicherzelle eine Leitfähige-Brücke-Vielfachzugriffsspeicherzelle ist.
Gemäß noch einer Weiterbildung der Erfindung kann vorgesehen sein, dass die Speicherzelle eine Phasenänderungs-Vielfachzugriffsspeicherzelle ist.
Gemäß einer Ausführungsform der Erfindung kann ein Verfahren zum Herstellen einer Speicherzelle vorgesehen sein, aufweisend: Bilden einer unteren Elektrode, Bilden einer Metall-dotierten Chalkogenid-Schicht auf oder über der unteren Elektrode mittels UV-Licht-Einstrahlung zumindest teilweise während der Bereitstellung des Metalls, und Bilden einer oberen Elektrode auf oder über der Metall-dotierten Chalkogenid-Schicht.
Gemäß einer weiteren Ausführungsform der Erfindung kann ein integrierter Schaltkreis vorgesehen sein, der eine Speicherzelle aufweist, wobei die Speicherzelle aufweist: eine untere Elektrode, eine Metall-dotierte Chalkogenid-Schicht, die über der unteren Elektrode angeordnet ist, die mittels UV-Licht-Einstrahlung zumindest teilweise während der Bereitstellung des Metalls gebildet wird, und eine obere Elektrode, die über der Metall-dotierten Chalkogenid-Schicht angeordnet ist.
In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf die gleichen Teile durch die verschiedenen Ansichten. Die Zeichnungen sind nicht zwangsläufig maßstabsgetreu, stattdessen liegt der Schwerpunkt im Allgemeinen darauf, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Figuren beschrieben.
Es zeigen
1A und 1B eine schematische Querschnittsansicht einer in einen ersten Schalt-Zustand gesetzten Festkörper-Elektrolyt-Speichervorrichtung (1A) und eine schematische Querschnittsansicht einer in einen zweiten Schalt-Zustand gesetzten Festkörper-Elektrolyt-Speichervorrichtung (1B);
2 eine Halbleiter-Prozessierungsvorrichtung gemäß einer beispielgebenden Ausführungsform der Erfindung;
3 ein Ablaufdiagramm, das ein Verfahren zum Herstellen einer Speicherzelle gemäß einer beispielgebenden Ausführungsform der Erfindung darstellt;
4A bis 4C die Herstellung einer Speicherzelle gemäß einer beispielgebenden Ausführungsform der Erfindung in verschiedenen Herstellungsstufen,
5A bis 5C die Herstellung einer Speicherzelle gemäß einer weiteren beispielgebenden Ausführungsform in verschiedenen Herstellungsstufen, und
6 ein Ablaufdiagramm, das ein Verfahren zum Herstellen einer Speicherzelle gemäß einer weiteren beispielgebenden Ausführungsform der Erfindung darstellt.
Da die Ausführungsformen der vorliegenden Erfindung auf Festkörper-Elektrolyt-Vorrichtungen, wie Leitfähige-Brücke-Vielfachzugriffsspeicher-Vorrichtungen (engl. CBRAM, Conductive Bridging Random Access Memory, auch als PMC, Programmable Metallization Cell [Programmierbare Metallisierungszelle] bezeichnet) angewendet werden können, wird in der folgenden Beschreibung unter Bezugnahme auf 1A und 1B ein einer CBRAM-Vorrichtung zugrunde liegendes Grundprinzip gemäß einer Ausführungsform der Erfindung erläutert. Die Ausführungsformen der vorliegenden Erfindung können auch auf andere Arten von resistiven Speichervorrichtungen, wie zum Beispiel Phasenänderungs-Vielfachzugriffsspeicher-Vorrichtungen (PCRAM, engl. Phase Changing Random Access Memory) angewendet werden. Alternative Ausführungsformen der Erfindung können auf andere Chalkogenid-Strukturen angewendet werden, unabhängig davon, ob die Struktur eine Speicherzellen-Struktur ist oder nicht.
Wie in 1A dargestellt, weist eine CBRAM-Zelle 100 auf: eine erste Elektrode 101, eine zweite Elektrode 102, und einen Festkörper-Elektrolyt-Block 103 (im Folgenden auch als Ionenleiterblock bezeichnet), der das aktive Material ist und der zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 angeordnet ist. Die erste Elektrode 101 kontaktiert eine erste Fläche 104 des Ionenleiterblocks 103, die zweite Elektrode 102 kontaktiert eine zweite Fläche 105 des Ionenleiterblocks 103. Der Ionenleiterblock 103 ist durch eine Isolationsstruktur 106 gegen seine Umgebung isoliert. Die erste Fläche 104 ist üblicherweise die obere Fläche, die zweite Fläche 105 die untere Fläche des Ionenleiters 103. Gleichermaßen ist die erste Elektrode 101 im Allgemeinen die obere Elektrode und die zweite Elektrode 102 die untere Elektrode der CBRAM-Zelle. Eine Elektrode der ersten Elektrode 101 und der zweiten Elektrode 102 ist eine reaktive Elektrode, die andere ist eine inerte Elektrode. Hier ist die erste Elektrode 101 die reaktive Elektrode und die zweite Elektrode 102 ist die inerte Elektrode. Bei diesem Beispiel weist die erste Elektrode 101 Silber (Ag) auf, der Ionenleiterblock 103 weist ein Silber-dotiertes Chalkogenid-Material auf, und die Isolationsstruktur 106 weist Silizium-Dioxid (SiO₂) auf.
Wenn eine wie in 1A angezeigte Spannung über den Ionenleiterblock 103 angelegt wird, wird eine Redoxreaktion initiiert, die Ag⁺-Ionen aus der ersten Elektrode 101 in den Ionenleiterblock 103 treibt, wo sie auf Ag reduziert werden, wodurch in dem Ionenleiterblock 103 Ag-reiche Cluster gebildet werden. Wenn die über den Ionenleiterblock 103 angelegte Spannung über einen langen Zeitraum angelegt wird, dann werden die Größe und die Anzahl von Ag-reichen Clustern im Ionenleiterblock derart vergrößert, dass eine leitfähige Brücke 107 zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 gebildet wird. In dem Fall, dass eine Spannung, wie sie in 1B dargestellt ist (eine im Vergleich zu der in 1A angelegten Spannung inverse Spannung), über den Innenleiter 103 angelegt wird, wird eine Redoxreaktion initiiert, die Ag⁺-Ionen aus dem Ionenleiterblock 103 in die erste Elektrode 101 treibt, wo diese auf Ag reduziert werden. Als Folge werden die Größe und die Anzahl von Ag-reichen Clustern im Ionenleiterblock 103 reduziert, wodurch die leitfähige Brücke 107 gelöscht wird.
Zum Ermitteln des aktuellen Speicherzustandes der CBRAM-Zelle 100 wird zum Beispiel ein Lese-Strom durch die CBRAM-Zelle 100 geleitet. Der Lese-Strom erfährt einen hohen Widerstand, wenn es in der CBRAM-Zelle 100 keine leitfähige Brücke 107 gibt, und erfährt einen niedrigen Widerstand, wenn es in der CBRAM-Zelle 100 eine leitfähige Brücke 107 gibt. Ein hoher Widerstand kann zum Beispiel eine logische "0" darstellen, während ein niedriger Widerstand eine logische "1" darstellt, oder umgekehrt. Die Speicherzustand-Detektierung kann auch mittels Lese-Spannungen erfolgen, wie es in der vorliegenden Erfindung beschrieben ist.
In einer Ausführungsform der Erfindung kann der Ionenleiterblock 103 aus einem Chalkogenid-Material hergestellt sein. Im Zusammenhang mit dieser Beschreibung soll Chalkogenid-Material zum Beispiel als jede Verbindung verstanden werden, die Schwefel (S), Selen (Se), Germanium (Ge) und/oder Tellur (Te) enthält. Gemäß einer Ausführungsform der Erfindung ist das Innenleiter-Material zum Beispiel eine Verbindung, die aus einem Chalkogenid und mindestens einem Metall der Gruppe I oder der Gruppe II des Periodensystems gebildet ist, zum Beispiel Arsen-Trisulfid-Silber (AsS₃Ag). Alternativ enthält das Chalkogenid-Material Germanium-Sulfid (GeS), Germanium-Disulfid (GeS₂), Germanium-Selenid (GeSe), Wolfram-Oxid (Wo), Kupfer-Sulfid (CuS) oder dergleichen. Das Innenleiter-Material kann ein Festkörper-Elektrolyt sein.
Des Weiteren kann das Ionenleiter-Material aus einem Chalkogenid-Material hergestellt sein, das Metallionen aufweist, wobei die Metallionen aus einem Metall hergestellt sein können, das aus einer Gruppe ausgewählt ist, bestehend aus Silber (Ag), Kupfer (Cu) und Zink (Zn) oder aus einer Kombination oder einer Legierung dieser Metalle.
2 zeigt eine Halbleiter-Prozessierungsvorrichtung 200. Die Halbleiter-Prozessierungsvorrichtung 200 weist eine Abscheidungsprozess-Kammer 202, zum Beispiel eine Gasphasen-Abscheidungsprozess-Kammer 202 auf. In einer Ausführungsform der Erfindung kann die Gasphasen-Abscheidungsprozess-Kammer 202 eine chemische Gasphasen-Abscheidungsprozess-Kammer 202 (CVD, engl. Chemical Vapor Deposition) sein. In einer weiteren Ausführungsform der Erfindung kann die Gasphasen- Abscheidungsprozess-Kammer 202 eine physikalische Gasphasen-Abscheidungsprozess-Kammer 202 (PVD, engl. Physical Vapor Deposition), zum Beispiel eine Sputter-Abscheidungsprozess-Kammer 202, sein. Wie an späterer Stelle noch genauer beschrieben wird, kann die Sputter-Abscheidungsprozess-Kammer 202 in einer Ausführungsform der Erfindung eine Co-Sputter-Abscheidungsprozess-Kammer 202 sein.
Die Abscheidungsprozess-Kammer 202 weist ein Trägerelement 204 auf, das eine zu bearbeitende Halbleitervorrichtung 206 trägt. In einer Ausführungsform der Erfindung kann das Trägerelement 204 ein Wafer-Chuck, zum Beispiel ein elektrostatischer Wafer-Chuck, sein. Es kann jedoch in einer alternativen Ausführungsform der Erfindung auch jedes andere geeignete Trägerelement 204 zum Tragen oder Halten der zu bearbeitenden Halbleitervorrichtung 206 vorgesehen sein. In einer Ausführungsform der Erfindung kann die zu bearbeitende Halbleitervorrichtung 206 ein Halbleiter-Wafer, zum Beispiel ein Silizium-Wafer jeder geeigneten Größe sein. Es kann jedoch auch jedes andere geeignete Material für den Wafer verwendet werden, wie zum Beispiel ein Wafer, der aus einem isolierenden Material, wie zum Beispiel Silizium-Oxid, hergestellt ist. Es kann jedoch in einer alternativen Ausführungsform der Erfindung auch jedes andere geeignete Material für den Wafer verwendet werden.
Die Abscheidungsprozess-Kammer 202 weist ferner einen oder eine Mehrzahl von Gaseinlässen 208 auf, über die die Prozessgase, zum Beispiel Precursor-Gase in den reagierenden Bereich der Abscheidungsprozess-Kammer 202 eingeleitet werden. Eine oder eine Mehrzahl von Gasquellen kann zum Bereitstellen des (der) für den jeweiligen Abscheidungsprozess (die jeweiligen Abscheidungsprozesse) verwendeten Gases (Gase) an den einen oder die Mehrzahl von Gaseinlässen 208 angeschlossen sein. In dem Fall, dass die Abscheidungsprozess-Kammer 202 eine Sputter-Abscheidungsprozess-Kammer 202 ist, ist/sind auch ein Sputter-Target oder eine Mehrzahl von Sputter-Targets (nicht dargestellt) in der Sputter-Abscheidungsprozess-Kammer 202 vorgesehen. In dem Fall, dass die Abscheidungsprozess-Kammer 202 eine Co-Sputter-Abscheidungsprozess-Kammer 202 ist, ist/sind auch ein Co-Sputter-Target oder eine Mehrzahl von Co-Sputter-Targets (nicht dargestellt) in der Sputter-Abscheidungsprozess-Kammer 202 vorgesehen.
Des Weiteren ist eine Lichtquelle 210 (oder eine Mehrzahl von Lichtquellen 210) in der Abscheidungsprozess-Kammer 202 vorgesehen. Die Lichtquelle 210 kann so angeordnet sein, dass sie zumindest einen Abschnitt der oberen Fläche, in einer Ausführungsform der Erfindung die gesamte Fläche der zu bearbeitenden Halbleitervorrichtung 206 bestrahlt. In einer Ausführungsform der Erfindung stellt die Lichtquelle 210 Licht mit einer Wellenlänge von maximal ungefähr 400 nm bereit, zum Beispiel Licht mit einer Wellenlänge von maximal ungefähr 380 nm, zum Beispiel Licht mit einer Wellenlänge von maximal ungefähr 200 nm. In einer Ausführungsform der Erfindung stellt die Lichtquelle 210 UV-Licht (zum Beispiel im Bereich von ungefähr 1 nm bis ungefähr 380 nm), zum Beispiel schwaches UV-Licht (zum Beispiel Licht mit einer Wellenlänge im Bereich von ungefähr 200 nm bis ungefähr 380 nm) bereit. In einer anderen Ausführungsform der Erfindung stellt die Lichtquelle 210 starkes UV-Licht (zum Beispiel Licht mit einer Wellenlänge im Bereich von ungefähr 50 nm bis ungefähr 200 nm) bereit. In noch einer weiteren Ausführungsform der Erfindung stellt die Lichtquelle 210 tiefes UV-Licht (zum Beispiel Licht mit einer Wellenlänge im Bereich von ungefähr 1 nm bis ungefähr 50 nm) bereit.
Die Abscheidungsprozess-Kammer 202 weist ferner eine Steuer-Eingangs-/Ausgangs-Schnittstelle 212 auf, die mit dem einen oder der Mehrzahl von Gaseinlässen 208 (zum Beispiel über eine erste Verbindung 214, zum Beispiel ein erstes Kabel 214) und mit der Lichtquelle 210 (zum Beispiel über eine zweite Verbindung 216, zum Beispiel ein zweites Kabel 216) verbunden ist. In einer weiteren Ausführungsform der Erfindung können getrennte und unabhängige Eingangs-/Ausgangs-Schnittstellen vorgesehen sein, zum Beispiel eine erste Eingangs-/Ausgangs-Schnittstelle, die mit dem einen oder der Mehrzahl von Gaseinlässen 208 zum Steuern des Gasstroms in die Abscheidungsprozess-Kammer 202 gekoppelt ist, und eine zweite Eingangs-/Ausgangs-Schnittstelle, die mit der Lichtquelle 210 zum Steuern der Zeitabstimmung und optional der Intensität und optional der Wellenlänge des Lichts (zum Beispiel des UV-Lichts) gekoppelt ist, das auf die Fläche der zu bearbeitenden Halbleitervorrichtung 206 gestrahlt wird. Die Steuer-Eingangs-/Ausgangs-Schnittstelle 212 stellt eine Verbindung zu einer Steuerungseinheit-Vorrichtung 218 bereit, die an späterer Stelle genauer beschrieben wird.
Es sollte angemerkt werden, dass die Steuer-Eingangs-/Ausgangs-Schnittstelle 212 eine unidirektionale Schnittstelle sein kann, über die Steuersignale nur von der Steuerungseinheit-Vorrichtung 218 aus bereitgestellt werden können. In einer alternativen Ausführungsform der Erfindung jedoch kann die Steuer-Eingangs-/Ausgangs-Schnittstelle 212 eine bidirektionale Schnittstelle sein, die einen bidirektionalen Signalstrom zwischen der jeweils gesteuerten Vorrichtung (wie zum Beispiel dem einen oder der Mehrzahl von Gaseinlässen 208 oder der einen oder der Mehrzahl von Lichtquellen 210) und der Steuerungseinheit-Vorrichtung 218 vorsieht. In einer Ausführungsform der Erfindung kann (können) die gesteuerte(n) Vorrichtung(en) somit Sensor-Signale oder Status-Signale an die Steuerungseinheit-Vorrichtung 218 bereitstellen, die dann diese Signale während der Steuerung der Prozesse berücksichtigen könnte, was an späterer Stelle genauer erläutert wird.
In einer Ausführungsform der Erfindung kann die Abscheidungsprozess-Kammer 202 zusätzliche Komponenten aufweisen, die aus Gründen der Klarheit hier nicht beschrieben werden.
Wie weiter oben kurz erläutert, weist die Halbleiter-Prozessierungsvorrichtung 200 ferner die Steuerungseinheit-Vorrichtung 218 auf. Die Steuerungseinheit-Vorrichtung 218 weist eine Steuerungseinheit-Eingangs-/Ausgangs-Schnittstelle 220 (unidirektional oder bidirektional) auf. In einer Ausführungsform der Erfindung ist die Steuerungseinheit-Eingangs-/Ausgangs-Schnittstelle 220 über eine Steuerverbindung 222, zum Beispiel über ein Steuerkabel 222 oder eine drahtlose Verbindung 222 mit der Steuerungs-Eingangs-/Ausgangs-Schnittstelle 212 verbunden.
Die Steuerungseinheit-Vorrichtung 218 weist ferner einen oder eine Mehrzahl von Speichern, zum Beispiel einen Festwertspeicher (ROM, Read-Only-Memory) 224 auf, der ein löschbarer programmierbarer Festwertspeicher (EPROM, engl. Erasable Programmable Read Only Memory), ein elektrisch löschbarer programmierbarer Festwertspeicher (EEPROM, engl. Electrically Erasable Programmable Read Only Memory), zum Beispiel ein nichtflüchtiger Vielfachzugriffsspeicher, wie zum Beispiel ein Flash-Speicher sein kann. In einer Ausführungsform der Erfindung wird ein Computerprogramm-Code in dem Festwertspeicher (ROM) 224 gespeichert, der eingerichtet ist zum Steuern der Komponenten der Abscheidungsprozess-Kammer 202 zum Ausführen der bereitgestellten Prozesse. In einer Ausführungsform der Erfindung weist die Steuerungseinheit-Vorrichtung 218 ferner einen Vielfachzugriffsspeicher (RAM, engl. Random Access Memory) 226 auf, zum Beispiel einen flüchtigen Vielfachzugriffsspeicher oder einen nichtflüchtigen Vielfachzugriffsspeicher, der zum Beispiel während des Ausführens des (der) jeweiligen Prozesses (Prozesse) verwendete Daten speichert. In einer Ausführungsform der Erfindung weist die Steuerungseinheit-Vorrichtung 218 ferner eine Steuerungseinheit 228 auf. Die Steuerungseinheit 228 kann ein programmierbarer Prozessor, zum Beispiel ein Mikroprozessor sein. Die Steuerungseinheit 228 kann jedoch in einer alternativen Ausführungsform der Erfindung eine festverdrahtete Steuerlogik sein. Die Steuerungseinheit 228, der Vielfachzugriffsspeicher 226 und der Festwertspeicher 224 und die Steuerungseinheit-Eingangs-/Ausgangs-Schnittstelle 220 sind miteinander über eine (unidirektionale oder bidirektionale) Steuerungseinheit-Verbindung 230, wie zum Beispiel einen Steuerungseinheit-Bus 230 verbunden.
Wie an späterer Stelle noch genauer erläutert wird, führt die Steuerungseinheit 228 Steuer-Computerprogramm-Code (der in dem Festwertspeicher 224 gespeichert sein kann) aus, und generiert Steuersignale (die in Steuernachrichten eingefügt werden können) und sendet die Steuersignale (möglicherweise in Steuernachrichten) an die jeweils gesteuerte Komponente der Abscheidungsprozess-Kammer 202, wodurch zum Beispiel die Lichtquelle 210 und der Abscheidungsprozess gesteuert werden. Wie an späterer Stelle noch genauer beschrieben wird, werden in einer Ausführungsform der Erfindung die Lichtquelle 210 und der Abscheidungsprozess so gesteuert, dass Lichteinstrahlung zumindest teilweise während eines Abscheidungsprozesses während eines oder einer Mehrzahl von Prozessen zur Herstellung einer Halbleitervorrichtung bereitgestellt wird.
Unter Bezugnahme auf ein Ablaufdiagramm 300 in 3 wird nun ein Verfahren zur Herstellung einer Speicherzelle gemäß einer beispielgebenden Ausführungsform der Erfindung im Einzelnen beschrieben. Es wird jedoch angemerkt, dass in einer anderen Ausführungsform der Erfindung jede andere Vorrichtung anstelle einer Speicherzelle hergestellt werden kann.
Wie in 3 dargestellt, wird bei 302 eine erste Elektrode (im Folgenden auch als eine untere Elektrode bezeichnet) auf oder über einem leitfähigen Bereich in der Substratanordnung gebildet. In einer besonderen Ausführungsform der Erfindung wird ein Wafer (zum Beispiel der Wafer 206), wie ein weiter oben beschriebener Wafer, in die Abscheidungsprozess-Kammer 202 auf das Trägerelement 204 platziert.
Bei 304 wird eine Metall-dotierte Chalkogenid-Schicht auf oder über der unteren Elektrode mittels Lichteinstrahlung zumindest teilweise während der Bereitstellung eines Metalls zum Bilden einer aktiven Schicht gebildet. In einer Ausführungsform der Erfindung wird das Metall aus einer Gruppe von Metallen ausgewählt, bestehend aus reinem Silber (Ag), Silber-Tantal (AgTa), Silber-Kupfer (AgCu), Silber-Aluminium (AgAl), Silber-Molybdän (AgMo), Silber-Ruthenium (AgRu), Silber-Magnesium (AgMg) oder jeglicher Silberlegierungs-Verbindung, die aus mindestens zwei Elementen gebildet ist, wobei die Silber-(Ag)-Konzentration die höchste ist. In einer Ausführungsform der Erfindung hat die Metallschicht eine Dicke im Bereich von ungefähr 20 Nanometern (nm) bis ungefähr 60 Nanometer (nm). In einer Ausführungsform der Erfindung hat die Metallschicht eine Dicke im Bereich von ungefähr 10 Nanometern (nm) bis ungefähr 40 Nanometer (nm). In einer Ausführungsform der Erfindung wird das Licht (zum Beispiel UV-Licht oder Licht mit einer Wellenlänge in einem der weiter oben beschriebenen Bereiche) auf die obere Fläche des Wafers (zum Beispiel 206) während eines Abscheidungsprozesses innerhalb des Prozesses zum Bilden der Metall-dotierten Chalkogenid-Schicht gestrahlt. In einer Ausführungsform der Erfindung werden das Metall oder das Chalkogenid und das Metall zur gleichen Zeit bereitgestellt (zum Beispiel mittels Co-Sputterns).
Wie in 4A bis 4C dargestellt, wird in einer Ausführungsform der Erfindung zuerst eine Chalkogenid-Schicht 404 (die aus einem der oben beschriebenen Materialien hergestellt ist) auf oder über der oberen Fläche der zuvor gebildeten unteren Elektrode 402 (siehe Struktur 400 in 4A) abgeschieden. Anschließend wird die Chalkogenid-Schicht 404 mit Metallpartikeln 406 mittels zum Beispiel eines Sputter-Prozesses (dargestellt in 4A durch Pfeile 408) in der Abscheidungsprozess-Kammer 202 dotiert, die gemäß dieser Ausführungsform der Erfindung eine Sputter-Prozess-Kammer 202 ist. Bei dieser Ausführungsform der Erfindung wird die Lichtquelle 210 derart gesteuert, dass das Licht während des Sputterns des Metalls auf die obere Fläche der Chalkogenid-Schicht 404 gestrahlt wird.
In einer besonderen Ausführungsform der Erfindung sind die Prozess-Parameter wie folgt:

• Gase: Argon (Ar), Helium (He), Neon (Ne), Argon-Helium (Ar-He), Argon-Neon (Ar-Ne), Krypton (Kr), Argon-Krypton (Ar-Kr),
• Strömung: 10 Standard-Kubikzentimeter pro Minute (sccm) bis 50 Standard-Kubikzentimeter pro Minute (sccm),
• Druck: 0,05 Millitorr (mT) bis 10 Millitorr (mT),
• Prozessleistung: 30 Watt (W) bis 500 Watt (W),
• Wellenlänge des Lichts: 200 Nanometer (nm) bis 400 Nanometer (nm),
• Lichtintensität: 1 Milliwatt pro Quadratzentimeter (mW/cm²) bis 100 Milliwatt pro Quadratzentimeter (mW/cm²),
• Schicht-Dicken: 5 Nanometer (nm) bis 400 Nanometer (nm),
• Abscheidungsdauer: 20 Sekunden (sec) bis 800 Sekunden (sec).

In einer besonderen Ausführungsform der Erfindung ist das für das Dotieren der Chalkogenid-Schicht 404 verwendete Metall ein Metall aus einer Gruppe von Metallen, bestehend aus Silber, Kupfer, und einer Legierung aus Silber mit einem anderen Material. Das Ergebnis des Sputter-Prozesses ist in der Struktur 410 in 4B dargestellt, die eine Metalldotierte Chalkogenid-Schicht 412 aufweist.
In einer weiteren Ausführungsform von 304, wie sie in 5A bis 5C dargestellt ist, wird das Ausbilden der Metalldotierten Chalkogenid-Schicht durch das Co-Abscheiden von Chalkogenid-Material und Metall mittels Lichteinstrahlung zumindest teilweise während des Co-Abscheidungsprozesses durchgeführt. Wie in der Struktur 500 in 5A dargestellt, werden Metallpartikel 504 und Chalkogenid-Partikel 506 auf oder über der oberen Fläche der zuvor gebildeten unteren Elektrode 502 co-gesputtert. In dieser Ausführungsform der Erfindung wird die Lichtquelle 210 derart gesteuert, dass das Licht während des Co-Sputterns des Metalls und des Chalkogenids auf die obere Fläche der unteren Elektrode 502 gestrahlt wird.
In einer besonderen Ausführungsform der Erfindung ist das Metall, das zum Bilden der Metall-dotierten Chalkogenid-Schicht 512 verwendet wird, ein Metall aus einer Gruppe von Metallen, bestehend aus Silber, Kupfer, und einer Legierung von Silber mit einem anderen Metall. Das Ergebnis des Co-Sputter-Prozesses ist in der Struktur 510 in 5B dargestellt, die die Metall-dotierte Chalkogenid-Schicht 512 aufweist.
In einer besonderen Ausführungsform der Erfindung sind die Prozess-Parameter wie folgt:

• Gase: Argon (Ar), Helium (He), Neon (Ne), Argon-Helium (Ar-He), Argon-Neon (Ar-Ne), Krypton (Kr), Argon-Krypton (Ar-Kr),
• Gas-Strömung: 10 Standard-Kubikzentimeter pro Minute (sccm) bis 50 Standard-Kubikzentimeter pro Minute (sccm),
• Druck: 0,05 Millitorr (mT) bis 10 Millitorr (mT),
• Prozessleistung: 30 Watt (W) bis 500 Watt (W),
• Wellenlänge des Lichts: 200 Nanometer (nm) bis 400 Nanometer (nm),
• Lichtintensität: 1 Milliwatt pro Quadratzentimeter (mW/cm²) bis 100 Milliwatt pro Quadratzentimeter (mW/cm²),
• Schicht-Dicken: 30 Nanometer (nm) bis 80 Nanometer (nm).

In einer Ausführungsform der Erfindung wählt der Abscheidungsprozess der Metallpartikel 504 eine relativ konstante Abscheidungsrate für das Metall aus. In einer anderen Ausführungsform der Erfindung wählt der Abscheidungsprozess der Metallpartikel 504 eine variable Abscheidungsrate für das Metall aus, die zum Variieren der Metallkonzentration in der resultierenden Metall-dotierten Chalkogenid-Schicht verwendet werden kann. Die Abscheidungsrate für die Metallpartikel 504 steht im Verhältnis zu der Sputter-Leistung, die auf das Metall-Target angelegt wird, wodurch auf diese Weise ermöglicht wird, dass die Sputter-Leistung die Abscheidungsrate steuert. Der Fachmann wird erkennen, dass die Abscheidungsrate im Vergleich zu der Sputter-Leistung je nach Konfiguration des Abscheidungssystems und des Materials, das gesputtert wird, variiert.
In einer Ausführungsform der Erfindung ist die Abscheidungsrate für die Chalkogenid-Partikel 506 relativ konstant. In einer anderen Ausführungsform der Erfindung kann die Abscheidungsrate für die Chalkogenid-Partikel 506 variieren, und kann zum Variieren der Konzentration des Metalls in der Metall-dotierten Chalkogenid-Schicht verwendet werden. Die Abscheidungsrate für das Chalkogenid steht im Verhältnis zu der Sputter-Leistung, die auf das Chalkogenid-Target angelegt wird, wodurch die Auswahl der entsprechenden Abscheidungsrate durch die Auswahl einer entsprechenden Sputter-Leistung ermöglicht wird.
In einer Ausführungsform der Erfindung bestimmen die relativen Abscheidungsraten zwischen dem Metall und dem Chalkogenid die Konzentration des Metalls in dem Metalldotierten Chalkogenid. In einer Ausführungsform der Erfindung und lediglich zum Zweck der Veranschaulichung betragen die Sputter-Leistungen für Silber (Ag) und Germanium-Disulfid (GeS₂) 50 Watt (W) beziehungsweise 300 Watt (W), wodurch ein dotierter Film mit ungefähr 30% Silber (Ag) in Atommasse produziert wird.
In einer Ausführungsform der Erfindung wird durch das Hinzufügen einer externen oder Vor-Ort-UV-Strahlungsquelle zu einem Abscheidungswerkzeug eine verbesserte Steuerung über die Menge von UV-Strahlung erreicht, die zum Diffundieren eines Metall-Materials in ein Chalkogenid-Material benötigt wird. Ein Effekt ist die Tatsache, dass die UV-Strahlung während der Abscheidung des Metall-Materials auf einer Chalkogenid-Schicht oder während des Co-Sputterns eines Chalkogenid-Materials mit einem Metall-Material erfolgt. In einer Ausführungsform der Erfindung erfolgen die UV-Bestrahlung und die Abscheidung des Metall-Materials auf einer Chalkogenid-Schicht oder das Co-Sputtern eines Chalkogenid-Materials mit einem Metall-Material gleichzeitig. Dies kombiniert gleichzeitig das Bilden von Elekronenlöchern in einem Chalkogenid-Material, wenn es bereits abgeschieden ist oder während des Co-Sputterns von Chalkogenid-Metall-Materialien mit einer besseren Beweglichkeit der Metallpartikel (da sie eine kinetische Energie größer als Null aufweisen, wenn sie das Chalkogenid-Material erreichen, haben die Metallpartikel eine bessere Diffusion) während der Abscheidung auf das Chalkogenid-Material, was zu einer stark verbesserten und gleichmäßigen Diffusion der Metallpartikel in das Chalkogenid-Material führt.
Unter erneuter Bezugnahme auf 3 wird bei 306 eine zweite Elektrode (im Folgenden auch als obere Elektrode bezeichnet) gebildet. In einer besonderen Ausführungsform der Erfindung wird die obere Elektrode (wie zum Beispiel die obere Elektrode 416 in der Speicherzelle 414 in 4C oder die obere Elektrode 516 in der Speicherzelle 514 in 5C) auf oder über der oberen Fläche der Metall-dotierten Chalkogenid-Schicht (zum Beispiel 412, 512) abgeschieden. In einer besonderen Ausführungsform der Erfindung weist die zweite Elektrode Silber (Ag) auf. In einer alternativen Ausführungsform der Erfindung kann jedes andere geeignete Metall für die zweite Elektrode verwendet werden. In einer Ausführungsform der Erfindung hat die zweite Elektrode eine Dicke im Bereich von ungefähr 5 Nanometern (nm) bis ungefähr 50 Nanometern (nm). In einer Ausführungsform der Erfindung hat die zweite Elektrode eine Dicke im Bereich von ungefähr 5 Nanometern (nm) bis ungefähr 30 Nanometer (nm). In einer Ausführungsform der Erfindung kann das Metall der zweiten Elektrode ein Metall sein, das aus einer Gruppe von Metallen ausgewählt ist, bestehend aus Silber (Ag), Silber-Kupfer (Ag-Cu), Silber-Tantal (Ag-Ta), Silber-Aluminium (Ag-Al), Silber-Molybdän (Ag-Mo), Silber-Ruthenium (Ag-Ru), Silber-Tantal-Nitrid (Ag-TaN), Silber-Schwefel (Ag.sub.x S.sub.1-x), Silber-Titan (Ag-Ti), Silber-Platin-Palladium-Kupfer (Ag-Pt-Pd-Cu).
6 zeigt ein Ablaufdiagramm 600, das ein Verfahren zum Herstellen einer Speicherzelle gemäß einer weiteren beispielgebenden Ausführungsform der Erfindung darstellt.
Die Prozesse 302 und 304 gemäß der in 6 dargestellten Ausführungsform sind mit den Prozessen 302 und 304 gemäß der in 3 dargestellten Ausführungsform identisch und werden aus diesem Grund nicht noch einmal beschrieben.
Nach dem Bilden der Metall-dotierten Chalkogenid-Schicht (zum Beispiel 412, 512) wird bei 602 eine Metallschicht auf oder über der oberen Fläche der Metall-dotierten Chalkogenid-Schicht (zum Beispiel 412, 512) gebildet. In einer Ausführungsform der Erfindung kann ein Metall-Material aus der Gruppe der Metalle, die weiter oben für die Verwendung beim Dotieren des Chalkogenids beschrieben wurde, zum Beispiel das gleiche Material verwendet werden.
Dann wird das Abscheiden der Metallschicht bei 604 gestoppt, und dann wird bei 606 ein weiterer Foto-Dissolutions-Prozess durch Bestrahlen der Metallschicht mit Licht, zum Beispiel mit UV-Licht durchgeführt, wodurch eine zusätzliche Diffusion von Metallpartikeln der Metallschicht in die Metall-dotierte Chalkogenid-Schicht (zum Beispiel 412, 512) verursacht wird.
Nach dem Durchführen des Foto-Dissolutions-Prozesses wird in 608 ermittelt, ob eine weitere Metallschicht auf oder über der Metallschicht (in dem Fall, dass nicht das gesamte Metall in die Metall-dotierte Chalkogenid-Schicht (zum Beispiel 412, 512) diffundiert wurde), oder auf oder über der Metalldotierten Chalkogenid-Schicht (zum Beispiel 412, 512) abgeschieden werden soll (in dem Fall, dass das gesamte Metall in die Metall-dotierte Chalkogenid-Schicht (zum Beispiel 412, 512) diffundiert wurde).
Wenn eine weitere Metallschicht abgeschieden werden soll ("Ja" in 608), dann geht der Prozess bei 602 weiter.
Wenn keine weitere Metallschicht abgeschieden werden soll ("Nein" in 608), dann geht der Prozess bei 610 weiter, bei welchem die obere Elektrode zum Beispiel auf eine ähnliche Weise wie weiter oben in Prozess 306 beschrieben ist, gebildet wird.
Obwohl die Erfindung insbesondere unter Bezugnahme auf besondere Ausführungsformen gezeigt und beschrieben wurde, sollte der Fachmann erkennen, dass zahlreiche Änderungen in Form und Einzelheiten durchgeführt werden können, ohne dadurch den Gedanken und den Schutzbereich der Erfindung zu verlassen, wie er durch die beigefügten Ansprüche definiert ist. Der Schutzbereich der Erfindung wird somit durch die angehängten Ansprüche beschrieben, und jegliche Änderungen, die die Bedeutung und den Entsprechungsbereich der Ansprüche betreffen, sind aus diesem Grund mit enthalten.

Claims

Verfahren zum Herstellen einer Halbleitervorrichtung, welches aufweist das Bilden einer Metall-dotierten Chalkogenid-Schicht mittels Einstrahlens von Licht zumindest teilweise während des Bereitstellens des Metalls.
Verfahren gemäß Anspruch 1, ferner aufweisend: • Bilden einer unteren Elektrode, und • Bilden einer Metall-dotierten Chalkogenid-Schicht auf oder über der unteren Elektrode.
Verfahren gemäß Anspruch 1 oder 2, welches ferner das Bilden einer oberen Elektrode auf oder über der Metall-dotierten Chalkogenid-Schicht aufweist.
Verfahren gemäß einem der Ansprüche 1 bis 3, welches zum Dotieren der Chalkogenid-Schicht ein Metall aus einer Gruppe von Metallen verwendet, bestehend aus Silber, Kupfer, und einer Legierung aus Silber mit mindestens einem anderen Metall.
Verfahren gemäß einem der Ansprüche 1 bis 4, welches für die Chalkogenid-Material-Schicht ein Material aus einer Gruppe von Materialien verwendet, bestehend aus Schwefel, Selen, Germanium und Tellur.
Verfahren gemäß einem der Ansprüche 1 bis 5, welches für die Chalkogenid-Material-Schicht ein Material aus einer Gruppe von Materialien verwendet, bestehend aus Germanium-Sulfid, Germanium-Selenid, Wolfram-Oxid, Kupfer-Sulfid und Silizium-Germanium-Sulfid.
Verfahren gemäß einem der Ansprüche 1 bis 6, wobei die Lichteinstrahlung mittels Licht mit einer Wellenlänge von maximal ungefähr 400 nm erfolgt.
Verfahren gemäß Anspruch 7, wobei die Lichteinstrahlung mittels Licht mit einer Wellenlänge von maximal ungefähr 380 nm erfolgt.
Verfahren gemäß Anspruch 8, wobei die Lichteinstrahlung mittels Licht mit einer Wellenlänge von maximal ungefähr 200 nm erfolgt.
Verfahren gemäß einem der Ansprüche 1 bis 9, wobei die Lichteinstrahlung mittels UV-Licht erfolgt.
Verfahren gemäß einem der Ansprüche 1 bis 10, wobei das Bilden der Metall-dotierten Chalkogenid-Schicht aufweist: • Bilden einer Chalkogenid-Schicht; • Dotieren der Chalkogenid-Schicht mit Metall mittels eines Metall-Abscheidungsprozesses mittels Einstrahlens von Licht zumindest teilweise während des Metall-Abscheidungsprozesses.
Verfahren gemäß einem der Ansprüche 1 bis 11, wobei das Bilden der Metall-dotierten Chalkogenid-Schicht das Co-Abscheiden des Chalkogenid-Materials und des Metalls mittels Einstrahlens von Licht zumindest teilweise während des Co-Abscheidungsprozesses aufweist.
Verfahren gemäß Anspruch 12, wobei der Co-Abscheidungsprozess einen Co-Sputter-Prozess aufweist.
Verfahren gemäß einem der Ansprüche 1 bis 13, ferner das Bilden einer Leitfähige-Brücke-Vielfachzugriffsspeicherzelle aufweisend.
Verfahren gemäß einem der Ansprüche 1 bis 14, ferner das Bilden einer Phasenänderungs-Vielfachzugriffsspeicherzelle aufweisend.
Halbleitervorrichtung, die eine Metall-dotierte Chalkogenid-Schicht aufweist, die mittels Lichteinstrahlung zumindest teilweise während der Bereitstellung des Metalls gebildet wird.
Halbleitervorrichtung gemäß Anspruch 16, ferner aufweisend: • eine untere Elektrode; und • die Metall-dotierte Schicht, die über der unteren Elektrode angeordnet ist.
Halbleitervorrichtung gemäß Anspruch 17, ferner aufweisend: eine obere Elektrode, die über der Metall-dotierten Chalkogenid-Schicht angeordnet ist.
Halbleitervorrichtung gemäß einem der Ansprüche 16 bis 18, ferner aufweisend: das Metall, das ein Metall aus einer Gruppe von Metallen ist, bestehend aus Silber, Kupfer, und einer Legierung von Silber mit mindestens einem anderen Metall.
Halbleitervorrichtung gemäß einem der Ansprüche 16 bis 19, ferner aufweisend: das Chalkogenid-Material, das ein Material aus einer Gruppe von Materialien ist, bestehend aus Schwefel, Selen, Germanium, und Tellur.
Halbleitervorrichtung gemäß einem der Ansprüche 16 bis 20, ferner aufweisend: das Chalkogenid-Material, das ein Material aus einer Gruppe von Materialien ist, bestehend aus Germanium- Sulfid, Germanium-Selenid, Wolfram-Oxid, Kupfer-Sulfid, und Silizium-Germanium-Sulfid.
Halbleiter-Prozessierungsvorrichtung, aufweisend: • eine Abscheidungsprozess-Kammer, die ein Trägerelement aufweist, das eine zu bearbeitende Halbleitervorrichtung trägt; • eine Lichtquelle, die dem Trägerelement zum Bestrahlen einer zu bearbeitenden Halbleitervorrichtung Licht bereitstellt; • eine Steuerungseinheit, die mit der Abscheidungsprozess-Kammer und der Lichtquelle gekoppelt ist, die die Lichtquelle und den Abscheidungsprozess so steuert, dass Lichteinstrahlung zumindest teilweise während des Abscheidungsprozesses bereitgestellt wird.
Halbleiter-Prozessierungsvorrichtung gemäß Anspruch 22, wobei die Abscheidungsprozess-Kammer einen Co-Abscheidungsprozess bereitstellt.
Halbleiter-Prozessierungsvorrichtung gemäß Anspruch 22 oder 23, wobei die Lichtquelle eingerichtet ist zum Bereitstellen von Licht mit einer Wellenlänge von maximal ungefähr 400 nm.
Halbleiter-Prozessierungsvorrichtung gemäß Anspruch 24, wobei die Lichtquelle eingerichtet ist zum Bereitstellen von Licht mit einer Wellenlänge von maximal ungefähr 380 nm.
Halbleiter-Prozessierungsvorrichtung gemäß Anspruch 25, wobei die Lichtquelle eingerichtet ist zum Bereitstellen von Licht mit einer Wellenlänge von maximal ungefähr 200 nm.
Halbleiter-Prozessierungsvorrichtung gemäß einem der Ansprüche 22 bis 26, wobei die Lichtquelle UV-Licht bereitstellt.
Verfahren zum Herstellen einer Speicherzelle, aufweisend: • Bilden einer unteren Elektrode; • Bilden einer Metall-dotierten Chalkogenid-Schicht auf oder über der unteren Elektrode mittels Lichteinstrahlung zumindest teilweise während der Bereitstellung des Metalls; und • Bilden einer oberen Elektrode auf oder über der Metall-dotierten Chalkogenid-Schicht.
Verfahren gemäß Anspruch 28, welches zum Dotieren der Chalkogenid-Schicht ein Metall aus einer Gruppe von Metallen verwendet, bestehend aus Silber, Kupfer und einer Legierung von Silber mit einem anderen Metall.
Verfahren gemäß Anspruch 28 oder 29, welches für die Chalkogenid-Material-Schicht ein Metall aus einer Gruppe von Materialien verwendet, bestehend aus Schwefel, Selen, Germanium, und Tellur.
Verfahren gemäß einem der Ansprüche 28 bis 30, wobei die Lichteinstrahlung mittels Licht mit einer Wellenlänge von maximal ungefähr 400 nm erfolgt.
Verfahren gemäß einem der Ansprüche 28 bis 31, wobei das Bilden der Metall-dotierten Chalkogenid-Schicht aufweist: • Bilden einer Chalkogenid-Schicht; und • Dotieren der Chalkogenid-Schicht mit Metall mittels eines Metall-Abscheidungsprozesses mittels Lichteinstrahlung zumindest teilweise während des Metall-Abscheidungsprozesses.
Verfahren gemäß einem der Ansprüche 28 bis 32, wobei das Bilden der Metall-dotierten Chalkogenid-Schicht das Co-Abscheiden des Chalkogenid-Materials und des Metalls mittels Lichteinstrahlung zumindest teilweise während des Co-Abscheidungsprozesses aufweist.
Speicherzelle, aufweisend: • eine untere Elektrode; • eine Metall-dotierte Chalkogenid-Schicht, die über der unteren Elektrode angeordnet ist, die mittels Lichteinstrahlung zumindest teilweise während der Bereitstellung des Metalls gebildet wird; und • eine obere Elektrode, die über der Metall-dotierten Chalkogenid-Schicht angeordnet ist.
Speicherzelle gemäß Anspruch 34, wobei die Speicherzelle eine Leitfähige-Brücke-Vielfachzugriffsspeicherzelle ist.
Speicherzelle gemäß Anspruch 34 oder 35, wobei die Speicherzelle eine Phasenänderungs-Vielfachzugriffsspeicherzelle ist.
Verfahren zum Herstellen einer Speicherzelle, aufweisend: • Bilden einer unteren Elektrode; • Bilden einer Metall-dotierten Chalkogenid-Schicht auf oder über der unteren Elektrode mittels UV-Licht-Einstrahlung zumindest teilweise während der Bereitstellung des Metalls; und • Bilden einer oberen Elektrode auf oder über der Metall-dotierten Chalkogenid-Schicht.
Integrierter Schaltkreis, der eine Speicherzelle aufweist, wobei die Speicherzelle aufweist: • eine untere Elektrode; • eine Metall-dotierte Chalkogenid-Schicht, die über der unteren Elektrode angeordnet ist, die mittels UV-Licht-Einstrahlung zumindest teilweise während der Bereitstellung des Metalls gebildet wird; und • eine obere Elektrode, die über der Metall-dotierten Chalkogenid-Schicht angeordnet ist.