DE60316054T2 - Halbleiterspeicheranordnung und elektronisches Informationsgerät mit dessen Verwendung - Google Patents

Halbleiterspeicheranordnung und elektronisches Informationsgerät mit dessen Verwendung Download PDF

Info

Publication number
DE60316054T2
DE60316054T2 DE60316054T DE60316054T DE60316054T2 DE 60316054 T2 DE60316054 T2 DE 60316054T2 DE 60316054 T DE60316054 T DE 60316054T DE 60316054 T DE60316054 T DE 60316054T DE 60316054 T2 DE60316054 T2 DE 60316054T2
Authority
DE
Germany
Prior art keywords
word line
signal
redundant word
redundant
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60316054T
Other languages
English (en)
Other versions
DE60316054D1 (de
Inventor
Kaname Ibaraki-shi Yamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of DE60316054D1 publication Critical patent/DE60316054D1/de
Publication of DE60316054T2 publication Critical patent/DE60316054T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/842—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by introducing a delay in a signal path

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. GEBIET DER ERFINDUNG:
  • Die Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung, die für eine elektronische Datenverarbeitungsvorrichtung wie beispielsweise ein Mobiltelephon verwendet wird, und insbesondere auf eine nichtflüchtige Halbleiterspeichervorrichtung wie beispielsweise einen Flash-EEPROM. Die Erfindung bezieht sich auch auf eine elektronische Datenverarbeitungsvorrichtung unter Verwendung einer solchen Halbleiterspeichervorrichtung.
  • 2. BESCHREIBUNG DES STANDES DER TECHNIK:
  • In einer Art von herkömmlicher Halbleiterspeichervorrichtung wird auf eine nicht redundante, reguläre Speicherzelle auf der Basis eines Eingangsadressensignals zugegriffen, und wenn eine reguläre Wortleitung, die zum Zugreifen auf die reguläre Speicherzelle verwendet wird, defekt ist, wird anstelle der regulären Wortleitung eine redundante Wortleitung verwendet, um auf eine redundante Speicherzelle zuzugreifen.
  • Mit Bezug auf 4 bis 6 wird eine solche herkömmliche Halbleiterspeichervorrichtung beschrieben.
  • 4 ist ein Blockdiagramm, das eine teilweise Struktur einer herkömmlichen Halbleiterspeichervorrichtung 100 darstellt. Insbesondere zeigt 4 eine teilweise Struktur eines Steuersystems zum Auswählen einer regulären Wortleitung und einer redundanten Wortleitung.
  • Wie in 4 gezeigt, umfasst die Halbleiterspeichervorrichtung 100 eine Adressenredundanz-Bestimmungsschaltung CAJD, eine Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen, mehrere reguläre Speicherzellenmatrizes MRG, mehrere redundante Speicherzellenmatrizes MRD, mehrere Treiber CDRV für reguläre Wortleitungen und mehrere Treiber CRDRV1 für redundante Wortleitungen.
  • Die Adressenredundanz-Bestimmungsschaltung CAJD stellt fest, ob ein Eingangsadressensignal SAD (von außen eingegeben) und ein Defektadressensignal SBAD einander entsprechen, und gibt ein Adressenredundanz-Abgleichsignal SAM als Ausgangsbestimmungssignal (beispielsweise ein Signal zum Bestimmen einer defekten Wortleitung) aus, das das Bestimmungsergebnis für jede Adresse darstellt. Wenn das Eingangsadressensignal SAD und das Defektadressensignal SBAD einander entsprechen, ist der Pegel des Adressenredundanz-Abgleichsignals SAM HOCH. Wenn das Eingangsadressensignal SAD und das Defektadressensignal SBAD einander nicht entsprechen, ist der Pegel des Adressenredundanz-Abgleichsignals SAM NIEDRIG.
  • Die Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen gibt ein Signal SRED zum Auswählen einer redundanten Wortleitung aus, wenn das Adressenredundanz-Abgleichsignal SAM auf dem HOHEN Pegel liegt, und gibt ein Signal SREG zum Auswählen einer regulären Wortleitung aus, wenn das Adressenredundanz-Abgleichsignal SAM auf dem NIEDRIGEN Pegel liegt.
  • Die Halbleiterspeichervorrichtung 100 umfasst mehrere Speicherzellenmatrixbereiche, die als Speicherblöcke bezeichnet werden. Jeder Speicherzellenmatrixbereich umfasst mehrere reguläre Speicherzellenmatrizes MRG und mehrere redundante Speicherzellenmatrizes MRD. Jede reguläre Speicherzellenmatrix MRG umfasst mehrere Speicherzellen und jede redundante Speicherzellenmatrix MRD umfasst mehrere Speicherzellen. Speicheroperationen, einschließlich Schreiben von Daten in mehrere vorgeschriebene Speicherzellen entsprechend einem Eingangsadressensignal SAD und Lesen und Löschen von Daten aus den mehreren Speicherzellen, können durchgeführt werden.
  • Jeder Speicherzellenmatrixbereich umfasst einen Treiber CDRV für reguläre Wortleitungen und einen Treiber CRDRV1 für redundante Wortleitungen. Um die vorstehend beschriebenen Speicheroperationen durchzuführen, wählt jeder Treiber CDRV für reguläre Wortleitungen eine reguläre Wortleitung entsprechend dem Eingangsadressensignal SAD aus oder jeder Treiber CRDRV1 für redundante Wortleitungen wählt eine redundante Wortleitung entsprechend dem Eingangsadressensignal SAD aus.
  • Mit der vorstehend beschriebenen Struktur wird ein Eingangsadressensignal SAD mit mehreren Bits in die Adressenredundanz-Bestimmungsschaltung CAJD und auch in die Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen eingegeben.
  • Die Adressenredundanz-Bestimmungsschaltung CAJD empfangt ein Defektadressensignal SBAD sowie das Eingangsadressensignal SAD und stellt fest, ob das Eingangsadressensignal SAD dem Defektadressensignal SBAD entspricht oder nicht.
  • Wie vorstehend beschrieben, ist, wenn das Eingangsadressensignal SAD und das Defektadressensignal SBAD einander entsprechen, der Pegel des Adressenredundanz-Abgleichsignals SAM (als Bestimmungssignal hinsichtlich jedes Eingangsadressensignals SAD) HOCH. Wenn das Eingangsadressensignal SAD und das Defektadressensignal SBAD einander nicht entsprechen, ist der Pegel des Adressenredundanz-Abgleichsignals SAM NIEDRIG. Das Adressenredundanz-Abgleichsignal SAM wird aus der Adressenredundanz-Bestimmungsschaltung CAJD an die Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen ausgegeben.
  • Wenn das Adressenredundanz-Abgleichsignal SAM auf dem HOHEN Pegel liegt, gibt die Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen ein Signal SRED zum Auswählen einer redundanten Wortleitung an einen der Treiber CRDRV1 für redundante Wortleitungen aus. Wenn das Adressenredundanz-Abgleichsignal SAM auf dem NIEDRIGEN Pegel liegt, gibt die Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen ein Signal SREG zum Auswählen einer regulären Wortleitung an einen der Treiber CDRV für reguläre Wortleitungen aus.
  • Auf der Basis des Wortleitungsauswahlsignals wird der Treiber CDRV für reguläre Wortleitungen oder der Treiber CRDRV1 für redundante Wortleitungen entsprechend einem ausgewählten Speicherblock (das Speicherblock-Auswahlsignal SBLK ist HOCH) aktiviert und eine gewünschte reguläre Speicherzellenmatrix MRG oder eine gewünschte redundante Speicherzellenmatrix MRD wird ausgewählt. Diese Auswahl wird durch Erhöhen des Potentials einer regulären Wortleitung WLREG entsprechend der gewünschten regulären Speicherzellen matrix MRG oder des Potentials einer redundanten Wortleitung WLRED entsprechend der gewünschten redundanten Speicherzellenmatrix MRD durchgeführt. In dieser Weise werden Speicheroperationen, einschließlich Schreiben von Daten in, Lesen von Daten aus oder Löschen von Daten aus einer dem Eingangsadressensignal SAD entsprechenden Speicherzelle, durchgeführt.
  • 5 ist ein Blockdiagramm, das eine teilweise Struktur von herkömmlichen Schaltungen zum Auswählen von regulären und redundanten Wortleitungen, einschließlich der Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen, darstellt.
  • Wie in 5 gezeigt, umfasst die Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen eine globale Redundanzbestimmungsschaltung CJD, eine Löschverarbeitungsschaltung CER, eine Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung und einen Vordecodierer CPD1 für reguläre Wortleitungen. Eine Schaltung CXRED1 zum Auswählen einer redundanten Wortleitung umfasst die globale Redundanzbestimmungsschaltung CJD, die Löschverarbeitungsschaltung CER, die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung und den Treiber CRDRV1 für redundante Wortleitungen. Eine Schaltung CXREG1 zum Auswählen einer regulären Wortleitung umfasst den Vordecodierer CPD1 für reguläre Wortleitungen und einen Treiber CDRV für reguläre Wortleitungen.
  • Die globale Redundanzbestimmungsschaltung CJD stellt auf der Basis des Adressenredundanz-Abgleichsignals SAM und des Eingangsadressensignals SAD global fest, ob jede Adresse redundant ist oder nicht. Dann liefert die globale Redundanzbestimmungsschaltung CJD ein Ausgangssignal SP1.
  • Die Löschverarbeitungsschaltung CER empfängt das Ausgangssignal SP1 und ein Löschverarbeitungssignal SER, das die Ausführung einer speziellen Verarbeitung anweist, wenn Daten aus einer Speicherzelle gelöscht werden. Auf der Basis dieser Signale führt die Löschverarbeitungsschaltung CER die spezielle Verarbeitung zum Zeitpunkt des Löschens von Daten aus. Dann gibt die Löschverarbeitungsschaltung CER ein Steuersignal S2R zum Auswählen einer defekten Wortleitung an den Vordecodierer CPD1 für reguläre Wortleitungen aus und liefert ein Ausgangssignal SP2 zur Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung.
  • Die spezielle Verarbeitung zum Zeitpunkt des Löschens von Daten, die von der Löschverarbeitungsschaltung CER durchgeführt wird, wird kurz beschrieben, wobei eine nichtflüchtige Halbleiterspeichervorrichtung, insbesondere ein Flash-EEPROM, als Beispiel verwendet wird.
  • In einem Flash-EEPROM, der als NOR bezeichnet wird, sind mehrere Speicherzellen mit einer Bitleitung verbunden. In den Speicherzellen gespeicherte Daten werden im Allgemeinen in Einheiten eines Speicherblocks gelöscht, der mehrere Speicherzellen umfasst. Das Löschen von Daten wird insbesondere folgendermaßen durchgeführt.
  • Vor dem Löschen von Daten wird ein Schreiben von Daten in alle Speicherzellen in dem Speicherblock, der das Ziel des Löschens von Daten ist, durchgeführt. (Diese Datenschreiboperation wird nachstehend als "Vorprogrammierung" bezeichnet). Die Vorprogrammierung wird durchgeführt, um ein übermäßiges Löschen von Daten zu verhindern und folglich Zuverlässigkeit zu erhalten. Wenn die Vorprogrammierung durchgeführt wird, wobei eine defekte Wortleitung gegen eine redundante Wortleitung ausgetauscht wird, und dann das Löschen von Daten vor sich geht, besteht ein hohes Risiko, dass Daten in Speicherzellen, die mit dieser redundanten Wortleitung verbunden sind, übermäßig gelöscht werden. Die Daten in diesen Speicherzellen auf der Bitleitung können nicht genau gelesen werden, da die Speicherzelle trotz der Tatsache, dass keine Spannung an die defekte Wortleitung angelegt wird, einen elektrischen Strom erzeugt. Um eine solche Unzweckmäßigkeit zu verhindern, wird auf die defekte Wortleitung auch während der Durchführung der Vorprogrammierung erzwungen zugegriffen. Insbesondere wird unter der Vorbedingung, dass zwei defekte Wortleitungen mit einem Fremdobjekt kurzgeschlossen sind, die Vorprogrammierung durchgeführt, wobei die zwei defekten Wortleitungen ausgewählt werden. Gewöhnlich steuert ein Wortleitungsdecodierer nur eine Wortleitung an, aber bei der Vorprogrammierung wird das Löschverarbeitungssignal SER derart erzeugt, dass die zwei benachbarten defekten Wortleitungen beide ausgewählt werden.
  • Folglich gibt die Löschverarbeitungsschaltung CER ein Steuersignal S2R zum Auswählen einer defekten Wortleitung an den Vordecodierer CPD1 für reguläre Wortleitungen aus und liefert ein Ausgangssignal SP2 zur Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung.
  • Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung wird zum Zeitpunkt des Testens oder während der Ausführung der Vorprogrammierung, die vor dem Löschen von Daten durchgeführt wird, verwendet. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung hat eine Funktion zum erzwungenen Zugreifen auf eine redundante Wortleitung WLRED. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung empfängt ein Signal SRA zum erzwungenen Auswählen einer redundanten Wortleitung, das einen erzwungenen Zugriff auf die redundante Wortleitung WLRED zum Zeitpunkt des Testens oder dergleichen anweist, und gibt ein Signal SRED2 zum Auswählen einer redundanten Wortleitung auf der Basis des Signals SRA zum erzwungenen Auswählen einer redundanten Wortleitung und ein Eingangsadressensignal SAD an den Treiber CRDRV1 für redundante Wortleitungen aus. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung gibt auch ein redundantes Abgleichsignal SMAD2 an den Vordecodierer CPD1 für reguläre Wortleitungen aus. Auf der Basis des Signals SRED2 zum Auswählen von redundanten Wortleitungen steuert der Treiber CRDRV1 für redundante Wortleitungen die redundante Wortleitung WLRED, die mit einer redundanten Speicherzelle in der redundanten Speicherzellenmatrix MRD verbunden ist, an.
  • Der Vordecodierer CPD1 für reguläre Wortleitungen gibt ein Signal SREG zum Auswählen einer regulären Wortleitung an den Treiber CDRV für reguläre Wortleitungen auf der Basis des Eingangsadressensignals SAD, des Steuersignals S2R zum Auswählen einer defekten Wortleitung und des redundanten Abgleichsignals SMAD2 aus. Auf der Basis des Signals SREG zum Auswählen einer regulären Wortleitung steuert der Treiber CDRV für reguläre Wortleitungen die reguläre Wortleitung WLREG, die mit einer regulären Speicherzelle in der regulären Speicherzellenmatrix MRG verbunden ist, an.
  • Eine Operation der Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen mit der vorstehend beschriebenen Struktur wird beschrieben.
  • Daten werden aus einer Speicherzelle in der folgenden Weise gelesen. Zuerst werden das Eingangsadressensignal SAD, das in die Halbleiterspeichervor richtung 100 (4) eingegeben wird, und das Adressenredundanz-Abgleichsignal SAM (als Bestimmungssignal hinsichtlich jedes Eingangsadressensignals SAD) in die globale Redundanzbestimmungsschaltung CJD eingegeben.
  • Die globale Redundanzbestimmungsschaltung CJD stellt fest, ob eine auszuwählende Wortleitung defekt ist oder nicht. Das Eingangsadressensignal SAD wird auch in den Vordecodierer CPD1 für reguläre Wortleitungen eingegeben. Das Eingangsadressensignal SAD wird in die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung eingegeben, die zum Zeitpunkt des Testens oder dergleichen verwendet wird.
  • Wenn die globale Redundanzbestimmungsschaltung CJD feststellt, dass das Eingangsadressensignal SAD eine defekte Wortleitung darstellt, liefert die globale Redundanzbestimmungsschaltung CJD ein Ausgangssignal SP1 mit dem Leistungsversorgungspegel (nachstehend als "HOHER Pegel" bezeichnet) zu der Löschverarbeitungsschaltung CER. Das Ausgangssignal SP1 auf dem HOHEN Pegel stellt dar, dass eine redundante Wortleitung ausgewählt wird.
  • Da die Speicheroperation in diesem Fall ein Lesen von Daten ist, führt die Löschverarbeitungsschaltung CER keine Verarbeitung durch (d. h. das Steuersignal S2R zum Auswählen einer defekten Wortleitung wird nicht ausgegeben) und durch das Ausgangssignal SP1 dargestellte Informationen werden zum Ausgangssignal SP2 der nächsten Stufe ohne Änderung übertragen.
  • Wie vorstehend kurz beschrieben, wirkt die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung, die das Ausgangssignal SP2 empfangt, nur zum Zeitpunkt des Testens oder während der Ausführung der vor dem Löschen von Daten durchgeführten Vorprogrammierung. Daher werden die durch das Ausgangssignal SP2 dargestellten Informationen an die Treiber CRDRV1 für redundante Wortleitungen als Signal SRED2 zum Auswählen einer redundanten Wortleitung ohne Änderung ausgegeben.
  • An diesem Punkt wählt der Treiber CRDRV1 für redundante Wortleitungen eine redundante Wortleitung WLRED aus. Daher muss das Signal SREG zum Auswählen einer regulären Wortleitung auf dem Massepegel (nachstehend als "NIEDRIGER Pegel" bezeichnet) liegen. Das redundante Abgleichsignal SMAD2 wird auf den HOHEN Pegel gebracht und wird an den Vordecodierer CPD1 für reguläre Wortleitungen ausgegeben, wodurch der Vordecodierer CPD1 für reguläre Wortleitungen in einen nicht auswählbaren Zustand (Auswahlstoppzustand) gesetzt wird.
  • Wenn dagegen die globale Redundanzbestimmungsschaltung CJD feststellt, dass das Eingangsadressensignal SAD keine defekte Wortleitung darstellt (d. h. dass die auszuwählende Wortleitung nicht defekt ist), liefert die globale Redundanzbestimmungsschaltung CJD kein Ausgangssignal SP1 mit dem HOHEN Pegel. Das Ausgangssignal SP1, das von der globalen Redundanzbestimmungsschaltung CJD ausgegeben wird, liegt nämlich auf dem NIEDRIGEN Pegel. Da die Löschverarbeitungsschaltung CER keine Verarbeitung durchführt, wenn die Speicheroperation das Lesen von Daten ist, liegt das Ausgangssignal SP2 von der Löschverarbeitungsschaltung CER wie das Ausgangssignal SP1 auf dem NIEDRIGEN Pegel. Das Ausgangssignal SP2 wird in die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung eingegeben, aber das Signal SRA zum erzwungenen Auswählen einer redundanten Wortleitung wird während des Lesens von Daten nicht ausgegeben. Folglich liegen das Signal SRED2 zum Auswählen einer redundanten Wortleitung und das redundante Abgleichsignal SMAD2 beide auf dem NIEDRIGEN Pegel und daher wird keine redundante Wortleitung WLRED angesteuert.
  • Wie vorstehend beschrieben, wird das Eingangsadressensignal SAD auch in den Vordecodierer CPD1 für reguläre Wortleitungen eingegeben. Da das redundante Abgleichsignal SMAD2 auf dem NIEDRIGEN Pegel liegt, decodiert der Vordecodierer CPD1 für reguläre Wortleitungen sowie die Steuerschaltung für redundante Wortleitungen das Eingangsadressensignal SAD und gibt das Signal SREG zum Auswählen einer regulären Wortleitung an den Treiber CDRV für reguläre Wortleitungen aus. Folglich bewirkt der Vordecodierer CPD1 für reguläre Wortleitungen, dass der Treiber CDRV für reguläre Wortleitungen eine gewünschte reguläre Wortleitung WLREG ansteuert.
  • Die vorstehend beschriebene Operation der Steuerschaltung CXDEC1 für reguläre und redundante Wortleitungen ist zum Schreiben von Daten dieselbe.
  • Daten werden aus einer Speicherzelle in der folgenden Weise gelöscht. In der folgenden Beschreibung wird auf die Ausführung einer Vorprogrammierung, die vor dem Löschen von Daten zum Verhindern eines übermäßigen Löschens von Daten durchgeführt wird, beachtet. In der Vorprogrammierung werden die Potentiale der Wortleitungen im ausgewählten Speicherblock nacheinander erhöht, um das Schreiben von Daten durchzuführen. An diesem Punkt liegt das Löschverarbeitungssignal SER, das in die Löschverarbeitungsschaltung CER eingegeben wird, auf dem HOHEN Pegel. Wenn die globale Redundanzbestimmungsschaltung CJD feststellt, dass die Wortleitung, auf die zugegriffen wird, defekt ist und das Ausgangssignal SP1 mit dem HOHEN Pegel ausgibt, gibt die Löschverarbeitungsschaltung CER das Steuersignal S2R zum Auswählen einer defekten Wortleitung an den Vordecodierer CPD1 für reguläre Wortleitungen aus, so dass auf die defekte Wortleitung, auf die zugegriffen wird, und die benachbarte defekte Wortleitung, die damit kurzgeschlossen ist, beide zugegriffen wird (d. h. so dass diese Wortleitungen beide ausgewählt werden). Beim Empfangen des Signals S2R gibt der Vordecodierer CPD1 für reguläre Wortleitungen das Signal SREG zum Auswählen einer regulären Wortleitung an den Treiber CDRV für reguläre Wortleitungen aus und erhöht folglich die Potentiale der zwei defekten Wortleitungen.
  • Das Steuersignal S2R zum Auswählen einer defekten Wortleitung liegt nur auf dem HOHEN Pegel, während die defekten Wortleitungen ausgewählt werden, und liegt auf dem NIEDRIGEN Pegel, während eine normale, reguläre Wortleitung ausgewählt wird.
  • Nachdem die Ausführung der Vorprogrammierung für die regulären Wortleitungen vollendet ist, werden die redundanten Wortleitungen nacheinander ausgewählt und die Vorprogrammierung wird in derselben Weise ausgeführt. Die redundanten Wortleitungen werden ungeachtet dessen, ob die redundanten Wortleitungen defekte Wortleitungen ersetzen oder nicht, zwangsweise ausgewählt.
  • Insbesondere wird das Signal SRA zum erzwungenen Auswählen einer redundanten Wortleitung auf den HOHEN Pegel gebracht und die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung empfängt das Eingangsadressensignal SAD und gibt folglich das Signal SRED2 zum Auswählen einer redundanten Wortleitung an die Treiber CRDRV1 für redundante Wortleitungen aus. Folglich werden die Potentiale der redundanten Wortleitungen WLRED erhöht.
  • An diesem Punkt liegt das redundante Abgleichsignal SMAD2 auf dem HOHEN Pegel. Folglich befindet sich der Vordecodierer CPD1 für reguläre Wortleitungen in einem nicht auswählbaren Zustand und das Signal SREG zum Auswählen einer regulären Wortleitung und die regulären Wortleitungen WLREG liegen beide auf dem NIEDRIGEN Pegel.
  • 6 ist ein Blockdiagramm, das eine teilweise Struktur einer Schaltung zum Auswählen von regulären und redundanten Wortleitungen einer Halbleiterspeichervorrichtung darstellt, die in der japanischen Offenlegungsschrift Nr. 6-5093 beschrieben ist.
  • Wie in 6 gezeigt, umfasst die Schaltung zum Auswählen von regulären und redundanten Wortleitungen mehrere Verzögerungsschaltungen 58, die parallel in einem Wortleitungsauswahlpfad zum Auswählen einer regulären Wortleitung 56 angeordnet sind. Eine Verzögerungszeit, die durch die Verzögerungsschaltungen 58 verursacht wird, ist so festgelegt, dass sie gleich einer Verzögerungszeit ist, die durch eine redundante Programmschaltung 51 verursacht wird, d. h. gleich einer Defektadressen-Erfassungszeit im redundanten Schaltungssystem ist.
  • Eine Operation der in 6 gezeigten Schaltung zum Auswählen von regulären und redundanten Wortleitungen wird beschrieben.
  • Zum Auswählen einer regulären Wortleitung 56 wird ein Adressendatensignal 50 in einen Decodiererpuffer 53a über die Verzögerungsschaltung 58 eingegeben und ein regulärer lokaler Decodierer 53b erhöht das Potential einer gewünschten Wortleitung 56.
  • Zum Auswählen einer redundanten Wortleitung 57 wird das Adressendatensignal 50 in den Decodiererpuffer 53a über die redundante Programmschaltung 51 eingegeben.
  • Die Verzögerungszeit der Verzögerungsschaltung 58 und die Verzögerungszeit der redundanten Programmschaltung 51 sind einander gleich. Daher wird die reguläre Wortleitung 56 zu demselben Zeitpunkt angesteuert wie die redundante Wortleitung 57 anstelle der regulären Wortleitung 56 angesteuert wird. Folglich werden die Speicherzellen zu demselben Zeitpunkt über den Pfad zum Auswählen einer regulären Wortleitung und über den Pfad zum Auswählen einer redundanten Wortleitung angesteuert.
  • Im Fall der Auswahl der redundanten Wortleitung 57, wenn das Eingangsadressendatensignal 50 zum Auswählen der redundanten Wortleitung 57 in der redundanten Programmschaltung 51 getroffen wird, gibt die redundante Programmschaltung 51 ein Defekterfassungssignal NEDR 52 aus. Das Defekterfassungssignal NEDR 52 wird in einen redundanten lokalen Decodierer 54 eingegeben und der redundante lokale Decodierer 54 erhöht das Potential der redundanten Wortleitung 57 in einer redundanten Speicherzelle 55. Das Defekterfassungssignal NEDR 52 wird auch in den regulären lokalen Decodierer 53b über den Decodiererpuffer 53a eingegeben und sperrt eine reguläre Wortleitung 56 mit einem defekten Bit (setzt sie in einen nicht auswählbaren Zustand). Diese reguläre Wortleitung 56 wird nach dem regulären lokalen Decodierer 53b gesperrt gehalten und wird nicht ausgewählt. Folglich werden nur korrekte Daten aus der redundanten Speicherzelle 55 auf die Bitleitung ausgegeben.
  • Gemäß der in der japanischen Offenlegungsschrift Nr. 6-5093 beschriebenen Technologie sind die Verzögerungszeit, die durch die Verzögerungsschaltung 58 verursacht wird, und die Verzögerungszeit, die durch die redundante Programmschaltung 51 verursacht wird, einander gleich. Daher ist der Zeitpunkt der Ansteuerung einer regulären Wortleitung 56 ungeachtet dessen, ob das System zum Auswählen einer redundanten Wortleitung verwendet wird oder nicht, derselbe.
  • In dem Fall, in dem, wie in 5 gezeigt, die Löschverarbeitungsschaltung CER und die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung, die während des Lesens des Speichers nicht arbeiten, in einem Ausgangspfad des redundanten Abgleichsignals SMAD2 und des Signals SRED2 zum Auswählen einer redundanten Wortleitung existieren, wird jedoch die Übertragung der Signale SMAD2 und SRED2 verzögert, da diese Signale dazu gezwungen werden, durch diese zusätzlichen Logikschaltungen zu laufen. In diesem Fall wird die Ansteuerung der redundanten Wortleitung WLRED in Bezug auf die Ansteuerung der regulären Wortleitung WLREG verzögert, was die Verbesserung der Geschwindigkeit des Lesens von Daten verhindert.
  • Gemäß der Technologie der japanischen Offenlegungsschrift Nr. 6-5093 , wie in 6 gezeigt, befinden sich die Verzögerungsschaltungen 58, die eine Verzögerungszeit gleich der Verzögerungszeit, die durch die redundante Programmschaltung 51 verursacht wird, vorsehen, im Wortleitungsauswahlpfad zum Auswählen einer regulären Wortleitung 56. Mit einer solchen Struktur wird der Zeitpunkt der Ansteuerung der regulären Wortleitung 56 an den Zeitpunkt der Ansteuerung der redundanten Wortleitung 57 angepasst, so dass der Operationszeitpunkt eines Leseverstärkers eingestellt wird. Obwohl dies eine ausreichende Lesetoleranz schafft, verzögert diese Struktur lediglich die Ansteuerung der regulären Wortleitung 56. Die in 6 gezeigte Struktur verbessert nicht die Geschwindigkeit des Lesens von Daten.
  • US 5 548 557 , auf dem der Oberbegriff des unabhängigen Anspruchs 2 basiert, offenbart eine nichtflüchtige Halbleiterspeichervorrichtung vom gemeinsamen Löschtyp, die die Verwendung einer redundanten Struktur für Wortleitungen ermöglicht. Ein Zeilenadressenpuffer mit einer Adressenumsetzungsfunktion wählt gleichzeitig mehrere physikalisch benachbarte Wortleitungen aus einer Speichermatrix bei der Programmierung vor dem Löschen aus. Die Programmierung vor dem Löschen wird an den Speicherzellen an den gleichzeitig ausgewählten Wortleitungen bewirkt. Selbst wenn physikalisch benachbarte Wortleitungen miteinander kurzgeschlossen sind, kann eine hohe Programmierspannung zu den defekten Wortleitungen übertragen werden, da diese Wortleitungen gleichzeitig ausgewählt werden. Daher können die Speicherzellen an den defekten Wortleitungen vor dem Löschen programmiert werden, so dass ein Überlöschen zum Zeitpunkt der gemeinsamen Löschoperation verhindert werden kann. Folglich kann eine redundante Struktur zum Austauschen von defekten Wortleitungen gegen Ersatzwortleitungen verwendet werden.
  • US 5 963 475 offenbart einen Speicher mit verschiedenen Zugriffspfaden während einer Leseoperation und einer Nichtlese-Operation im Adressendecodierer.
  • Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Zugreifen auf eine Halbleiterspeichervorrichtung mit dem folgenden Schritt geschaffen: Zugreifen auf eine redundante Speicherzelle auf der Basis eines Eingangsadressensignals (SAD) durch ein Signal zum Auswählen einer redundanten Wortleitung, das gemäß dem ausgegeben wird, ob ein Lesen von Daten durchgeführt werden soll oder eine andere Speicheroperation als Lesen von Daten durchgeführt werden soll, gekennzeichnet durch die Verwendung eines ersten Auswahlpfades zum Ausgeben eines ersten Signals (SRED1) zum Auswählen einer redundanten Wortleitung im Fall des Lesens von Daten und die Verwendung eines zweiten Auswahlpfades zum Ausgeben eines zweiten Signals (SRED2) zum Auswählen einer redundanten Wortleitung im Fall von Schreiben und Löschen von Daten, wobei die Verwendung des zweiten Auswahlpfades das Durchführen des Löschens von Daten, dann das Durchführen einer erzwungenen Auswahl einer redundanten Wortleitung nach dem Durchführen des Löschens von Daten durch Ausgeben des zweiten Signals (SRED2) zum Auswählen einer redundanten Wortleitung umfasst.
  • Gemäß einem zweiten Aspekt der Erfindung wird eine Halbleiterspeichervorrichtung geschaffen mit: einer Schaltung zum Auswählen einer regulären Wortleitung, die betreibbar ist, um auf eine reguläre Speicherzelle auf der Basis eines Eingangsadressensignals (SAD) zuzugreifen; und eine Schaltung zum Auswählen einer redundanten Wortleitung, die betreibbar ist, um auf eine redundante Speicherzelle auf der Basis des Eingangsadressensignals (SAD) und eines Defektadressensignals zuzugreifen, wobei die Schaltung (CXDEC) zum Auswählen einer redundanten Wortleitung eine Lesesteuerschaltung (CRDC), die betreibbar ist, um ein erstes Signal (SRED1) zum Auswählen einer redundanten Wortleitung auszugeben, wenn die Speicheroperation das Lesen von Daten ist, und eine Nichtlese-Steuerschaltung, die betreibbar ist, um das zweite Signal (SRED2) zum Auswählen einer redundanten Wortleitung auszugeben, wenn die Speicheroperation eine andere Operation als das Lesen von Daten ist, umfasst, dadurch gekennzeichnet, dass die Nichtlese-Steuerschaltung eine Löschverarbeitungsschaltung zum Durchführen eines Löschens von Daten zum Zeitpunkt des Löschens von Daten und eine Steuerschaltung zum erzwungenen Auswählen einer redundanten Wortleitung zum Ausgeben des zweiten Signals zum Auswählen einer redundanten Wortleitung beim Empfang eines Ausgangssignals von der Löschverarbeitungsschaltung zum Zeitpunkt einer anderen Operation als dem Lesen von Daten umfasst.
  • Vorzugsweise wird die Lesesteuerschaltung durch ein Eingangssteuersignal angesteuert, das darstellt, dass sich die Halbleiterspeichervorrichtung in einem Zustand befindet, in dem Daten gelesen werden können, und die Nichtlese-Steuerschaltung wird durch das Eingangssteuersignal gestoppt.
  • Vorzugsweise gibt die Schaltung zum Auswählen einer redundanten Wortleitung ein Redundanzbestimmungssignal an die Schaltung zum Auswählen einer regulären Wortleitung aus, wenn eine durch das Eingangsadressensignal dargestellte Eingangsadresse einer durch das Defektadressensignal dargestellten defekten Adresse entspricht.
  • Vorzugsweise gibt die Schaltung zum Auswählen einer redundanten Wortleitung die Redundanzbestimmungssignalleitung an die Schaltung zum Auswählen einer regulären Wortleitung aus, wenn die Speicheroperation ein Lesen von Daten ist, und gibt die Redundanzbestimmungssignalleitung an die Schaltung zum Auswählen einer regulären Wortleitung aus, wenn die Speicheroperation eine andere Operation als das Lesen von Daten ist.
  • Vorzugsweise umfasst die Schaltung zum Auswählen einer redundanten Wortleitung eine globale Redundanzbestimmungsschaltung, um, wenn eine durch das Eingangsadressensignal dargestellte Eingangsadresse einer durch das Defektadressensignal dargestellten defekten Adresse entspricht, ein Bestimmungssignal auszugeben, das darstellt, ob eine der defekten Adresse entsprechende defekte Wortleitung gegen eine redundante Wortleitung ausgetauscht werden soll, die Lesesteuerschaltung und eine Treiberschaltung für redundante Wortleitungen zum selektiven Ansteuern einer vorgeschriebenen redundanten Wortleitung auf der Basis eines Signals zum Auswählen einer redundanten Wortleitung von der Lesesteuerschaltung oder der Nichtlese-Steuerschaltung. Die Nichtlese-Steuerschaltung umfasst eine Löschverarbeitungsschaltung zum Durchführen des Löschens von Daten zum Zeitpunkt des Löschens von Daten und eine Steuerschaltung zum erzwungenen Auswählen einer redundanten Wortleitung zum Ausgeben des zweiten Signals zum Auswählen einer redundanten Wortleitung beim Empfang eines Ausgangssignals von der Löschverarbeitungsschaltung zum Zeitpunkt einer anderen Operation als dem Lesen von Daten.
  • Vorzugsweise steuert die Treiberschaltung für redundante Wortleitungen selektiv eine vorgeschriebene redundante Wortleitung auf der Basis des ersten Signals zum Auswählen einer redundanten Wortleitung, das während des Lesens von Daten in diese eingegeben wird, oder auf der Basis des zweiten Signals zum Auswählen einer redundanten Wortleitung, das während einer anderen Operation als dem Lesen von Daten in diese eingegeben wird, an.
  • Vorzugsweise gibt die Lesesteuerschaltung das erste Signal zum Auswählen einer redundanten Wortleitung während des Lesens von Daten direkt an die Treiberschaltung für redundante Wortleitungen aus.
  • Die obige Struktur der Erfindung wird mit Bezug auf 2 speziell beschrieben. Eine Halbleiterspeichervorrichtung gemäß der Erfindung umfasst ein Schaltungssystem zum Auswählen einer redundanten Wortleitung. In dem Schaltungssystem empfangt eine globale Redundanzbestimmungsschaltung CJD ein Eingangsadressensignal SAD und ein Adressenredundanz-Abgleichsignal SAM und liefert ein Ausgangssignal SP1.
  • Eine Löschverarbeitungsschaltung CER empfängt das Ausgangssignal SP1 und liefert ein Ausgangssignal SP2, das zu einer Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung gesandt wird. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung wird durch ein Lesezugriffssignal SRDAC gesteuert, so dass sie nicht arbeitet. Das Lesezugriffssignal SRDAC stellt, wenn es auf dem HOHEN Pegel liegt, dar, dass sich die Halbleiterspeichervorrichtung in einem Zustand befindet, in dem Daten gelesen werden können. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung gibt ein zweites Signal SRED2 zum Auswählen einer redundanten Wortleitung an den Treiber CRDRV2 für redundante Wortleitungen aus und gibt auch ein redundantes Abgleichsignal SMAD2 (zweites Redundanzbestimmungssignal) an einen Vordecodierer CPD2 für reguläre Wortleitungen aus. Das Ausgangssignal SP1 aus der globalen Redundanzbestimmungsschaltung CJD wird auch an eine Lesesteuerschaltung CRDC ausgegeben, die nur während des Lesens von Daten durch das Lesezugriffssignal SRDAC betrieben wird. Die Lesesteuerschaltung CRDC gibt erste Signale SRED1 zum Auswählen einer redundanten Wortleitung an den Treiber CRDRV2 für redundante Wortleitungen aus und gibt ein redundantes Abgleichsignal SMAD1 (erstes Redundanzbestimmungssignal) an den Vordecodierer CPD2 für reguläre Wortleitungen aus.
  • Als Treiber CRDRV2 für redundante Wortleitungen zum Ansteuern einer redundanten Wortleitung WLRED beim Empfang eines Ausgangssignal aus der Steuerschaltung CXDEC2 für redundante Wortleitungen ist ein Treiber CRDRV21 für redundante Wortleitungen vom Invertertyp, der in 3A gezeigt ist, verwendbar. Der Treiber CRDRV21 für redundante Wortleitungen vom Invertertyp umfasst einen Transistor P0 vom p-Typ, Transistoren N0, N1 und N2 vom n-Typ und einen Wortleitungsansteuerinverter DRV. Eine Leistungsversorgung des Wortleitungsansteuerinverters DRV und ein Source des Transistors P0 vom p-Typ sind mit einer Wortleitungs-Leistungsversorgung HWL verbunden. Ein Gate des Transistors P0 vom p-Typ ist geerdet. Ein Knoten (Steuergate) SX0 des Wortleitungsansteuerinverters DRV ist mit einem Drain des Transistors P0 vom p-Typ verbunden und ist auch mit Drains der Transistoren N0 und N2 vom n-Typ verbunden. Die Sources der Transistoren N0 und N2 vom n-Typ sind mit einem Drain des Transistors N1 vom n-Typ verbunden. Ein Source des Transistors N1 vom n-Typ ist geerdet. Die Gates der Transistoren N0, N1 und N2 vom n-Typ werden jeweils mit einem ersten Signal SRED1 zum Auswählen einer redundanten Wortleitung, das aus der Lesesteuerschaltung CRDC ausgegeben wird, einem Speicherblock-Auswahlsignal SBLK und einem zweiten Signal SRED2 zum Auswählen einer redundanten Wortleitung, das aus der Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung ausgegeben wird, beliefert.
  • Der Treiber CRDRV21 für redundante Wortleitungen vom Invertertyp setzt den Transistor P0 vom p-Typ so, dass er einen hohen Widerstand aufweist. Ein anderer Typ eines Treibers für redundante Wortleitungen, der als Treiber CRDRV2 für redundante Wortleitungen verwendbar ist, ist ein Treiber CRDRV22 für redundante Wortleitungen vom Zwischenspeichertyp, der in 3B gezeigt ist.
  • Der Treiber CRDRV22 für redundante Wortleitungen vom Zwischenspeichertyp umfasst Transistoren P0 und P1 vom p-Typ, Transistoren N0, N1, N2 und N3 vom n-Typ, eine Logikschaltung C0 und einen Wortleitungsansteuerinverter DRV. Die Leistungsversorgung des Wortleitungsansteuerinverters DRV und die Sources der Transistoren P0 und P1 vom p-Typ sind mit der Wortleitungs-Leistungsversorgung HWL verbunden. Ein Drain des Transistors P0 vom p-Typ, ein Gate des Transistors P1 vom p-Typ und ein Drain des Transistors N3 vom n-Typ sind mit einem Knoten SX1 verbunden. Ein Knoten (Steuergate) SX0 des Wortleitungsansteuerinverters DRV ist mit einem Drain des Transistors P1 vom p-Typ, einem Gate des Transistors P0 vom p-Typ und den Drains der Transistoren N0 und N2 vom n-Typ verbunden. Die Sources der Transistoren N0 und N2 vom n-Typ sind mit einem Drain des Transistors N1 vom n-Typ verbunden und ein Source des Transistors N1 vom n-Typ ist geerdet. Ein Gate des Transistors N3 vom n-Typ ist mit einem Ausgangsende der Logikschaltung C0 verbunden. Die Gates der Transistoren N0, N1 und N2 vom n-Typ werden jeweils mit dem ersten Signal SRED1 zum Auswählen einer redundanten Wortleitung, das aus der Lesesteuerschaltung CRDC ausgegeben wird, dem Speicherblock-Auswahlsignal SBLK und dem zweiten Signal SRED2 zum Auswählen einer redundanten Wortleitung, das aus der Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung ausgegeben wird, beliefert. Ein Eingangsende der Logikschaltung C0 wird auch mit dem ersten Signal SRED1 zum Auswählen einer redundanten Wortleitung, das aus der Lesesteuerschaltung CRDC ausgegeben wird, dem zweiten Signal SRED2 zum Auswählen einer redundanten Wortleitung, das aus der Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung ausgegeben wird, und dem Speicherblock-Auswahlsignal SBLK beliefert.
  • Die Funktion der Erfindung mit der vorstehend beschriebenen Struktur wird beschrieben.
  • Herkömmlich gibt eine Schaltung zum Auswählen einer redundanten Wortleitung ein Signal zum Auswählen einer redundanten Wortleitung ungeachtet dessen aus, ob die Speicheroperation ein Lesen von Daten, Schreiben von Daten oder Löschen von Daten ist. Gemäß der Erfindung ist das Schaltungssystem so strukturiert, dass es einen Teil, der zum Lesen von Daten verwendet wird, und einen Teil für andere Operationen als das Lesen von Daten, d. h. Schreiben und Löschen von Daten, aufweist. Folglich wird festgestellt, ob die ausgewählte Wortleitung defekt ist oder nicht, und ein Pfad zum Auswählen einer redundanten Wortleitung wird gemäß dem optimiert, ob die durchzuführende Speicheroperation ein Lesen von Daten oder Schreiben oder Löschen von Daten ist. In diesem Zustand wird ein Signal zum Auswählen einer redundanten Wortleitung ausgegeben. Folglich wird ein Signal zum Auswählen einer redundanten Wortleitung direkt von der Lesesteuerschaltung zum Treiber für redundante Wortleitungen geliefert. Signale, die zum Lesen von Daten verwendet werden, müssen nicht durch Schaltungen laufen, die zum Schreiben und Löschen von Daten verwendet werden. Selbst wenn eine redundante Wortleitung ausgewählt wird, wird daher ein Steuersignal zum Erhöhen des Potentials der ausgewählten redundanten Wortleitung nicht unnötig verzögert. Folglich wird verhindert, dass der Zeitpunkt zum Auswählen einer redundanten Spei cherzelle verzögert wird. Daher kann auf die Speicherzellen zur gleichen Zeit ungeachtet dessen, ob eine redundante Wortleitung ausgewählt wird oder eine reguläre Wortleitung ausgewählt wird, zugegriffen werden.
  • Somit macht die hierin beschriebene Erfindung die Vorteile des Schaffens einer Halbleiterspeichervorrichtung zum Bestimmen, ob die ausgewählte Wortleitung defekt ist oder nicht, und Optimieren eines Pfades zum Auswählen einer redundanten Wortleitung möglich. Gemäß dem Typ der Speicheroperation, um eine Zugriffszeit auf eine Speicherzelle zu verkürzen und somit zu verhindern, dass der Auswahlzeitpunkt der Speicherzelle verzögert wird, selbst wenn eine redundante Schaltung verwendet wird, und eine elektronische Datenverarbeitungsvorrichtung unter Verwendung einer solchen Halbleiterspeichervorrichtung.
  • Damit die Erfindung leichter verstanden werden kann, werden spezielle Ausführungsformen derselben nun mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm, das eine teilweise Struktur einer Halbleiterspeichervorrichtung gemäß der Erfindung, insbesondere eines Steuersystems zum Auswählen einer regulären und einer redundanten Wortleitung der Halbleiterspeichervorrichtung, darstellt;
  • 2 ist ein Blockdiagramm, das eine teilweise Struktur einer Steuerschaltung für reguläre und redundante Wortleitungen in der in 1 gezeigten Halbleiterspeichervorrichtung darstellt;
  • 3A ist ein Schaltplan, der eine beispielhafte Struktur eines Treibers für redundante Wortleitungen vom Invertertyp, der auf die Erfindung anwendbar ist, darstellt;
  • 3B ist ein Schaltplan, der eine beispielhafte Struktur eines Treibers für redundante Wortleitungen vom Zwischenspeichertyp, der auf die Erfindung anwendbar ist, darstellt;
  • 4 ist ein Blockdiagramm, das eine teilweise Struktur einer herkömmlichen Halbleiterspeichervorrichtung, insbesondere eines Steuersystems zum Auswählen von regulären und redundanten Wortleitungen der herkömmlichen Halbleiterspeichervorrichtung, darstellt;
  • 5 ist ein Blockdiagramm, das eine teilweise Struktur einer Steuerschaltung für reguläre und redundante Wortleitungen in der in 4 gezeigten herkömmlichen Halbleiterspeichervorrichtung darstellt;
  • 6 ist ein Blockdiagramm, das eine teilweise Struktur einer Schaltung zum Auswählen von regulären und redundanten Wortleitungen einer weiteren herkömmlichen Halbleiterspeichervorrichtung darstellt; und
  • 7 ist ein Blockdiagramm, das eine elektronische Datenverarbeitungsvorrichtung mit einer Halbleiterspeichervorrichtung gemäß der Erfindung darstellt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nachstehend wird die Erfindung anhand von erläuternden Beispielen mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Mit Bezug auf 1 bis 3 wird eine Halbleiterspeichervorrichtung 10 gemäß einem Beispiel der Erfindung beschrieben. Identische Elemente, die vorher in Bezug auf 4 bis 6 erörtert wurden, tragen identische Bezugszeichen und auf deren ausführliche Beschreibungen wird verzichtet.
  • 1 ist ein Blockdiagramm, das eine teilweise Struktur der Halbleiterspeichervorrichtung 10 darstellt.
  • Wie in 1 gezeigt, umfasst die Halbleiterspeichervorrichtung 10 eine Adressenredundanz-Bestimmungsschaltung CAJD, eine Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen, mehrere reguläre Speicherzellenmatrizes MRG, mehrere redundante Speicherzellenmatrizes MRD, mehrere Treiber CDRV für reguläre Wortleitungen und mehrere Treiber CRDRV2 für redundante Wortleitungen.
  • Die Adressenredundanz-Bestimmungsschaltung CAJD stellt fest, ob ein Eingangsadressensignal SAD und ein Defektadressensignal SBAD einander entsprechen, und gibt ein Adressenredundanz-Abgleichsignal SAM als Ausgangsbestimmungssignal (beispielsweise ein Bestimmungssignal für eine defekte Wortleitung) aus, das das Bestimmungsergebnis für jede Adresse darstellt. Wenn das Eingangsadressensignal SAD und das Defektadressensignal SBAD einander entsprechen, ist der Pegel des Adressenredundanz-Abgleichsignals SAM HOCH. Wenn das Eingangsadressensignal SAD und das Defektadressensignal SBAD einander nicht entsprechen, ist der Pegel des Adressenredundanz-Abgleichsignals SAM NIEDRIG.
  • Auf der Basis des Eingangsadressensignals SAD und des Adressenredundanz-Abgleichsignals SAM gibt die Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen entweder das Signal SREG zum Auswählen einer regulären Wortleitung oder das erste und das zweite Signal SRED1 und SRED2 zum Auswählen einer redundanten Wortleitung aus. Insbesondere wenn das Adressenredundanz-Abgleichsignal SAM auf dem HOHEN Pegel liegt, gibt die Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen das erste Signal SRED1 zum Auswählen einer redundanten Wortleitung und das zweite Signal SRED2 zum Auswählen einer redundanten Wortleitung aus. Wenn das Adressenredundanz-Abgleichsignal SAM auf dem NIEDRIGEN Pegel liegt, gibt die Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen das Signal SREG zum Auswählen einer regulären Wortleitung aus.
  • Die Halbleiterspeichervorrichtung 10 (1) umfasst mehrere Speicherzellenmatrixbereiche, die als Speicherblöcke bezeichnet werden. Jeder Speicherzellenmatrixbereich umfasst mehrere reguläre Speicherzellenmatrizes MRG und mehrere redundante Speicherzellenmatrizes MRD. Jede reguläre Speicherzellenmatrix MRG umfasst mehrere Speicherzellen und jede redundante Speicherzellenmatrix MRD umfasst mehrere Speicherzellen. Speicheroperationen, einschließlich Schreiben von Daten in mehrere vorgeschriebene Speicherzellen, die einem Eingangsadressensignal SAD entsprechen, und Lesen und Löschen von Daten aus den mehreren Speicherzellen, können durchgeführt werden.
  • Jeder Speicherzellenmatrixbereich umfasst einen Treiber CDRV für reguläre Wortleitungen und einen Treiber CRDRV2 für redundante Wortleitungen. Um die vorstehend beschriebenen Speicheroperationen durchzuführen, wählt jeder Treiber CDRV für reguläre Wortleitungen eine reguläre Wortleitung entsprechend dem Eingangsadressensignal SAD aus oder jeder Treiber CRDRV2 für redundante Wortleitungen wählt eine redundante Wortleitung entsprechend dem Eingangsadressensignal SAD aus.
  • Mit der vorstehend beschriebenen Struktur wird ein Eingangsadressensignal SAD mit mehreren Bits in die Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen und auch in die Adressenredundanz-Bestimmungsschaltung CAJD eingegeben.
  • Die Adressenredundanz-Bestimmungsschaltung CAJD empfangt ein Defektadressensignal SBAD sowie das Eingangsadressensignal SAD und stellt fest, ob das Eingangsadressensignal SAD dem Defektadressensignal SBAD entspricht oder nicht.
  • Wie vorstehend beschrieben, ist, wenn das Eingangsadressensignal SAD und das Defektadressensignal SBAD einander entsprechen, der Pegel des Adressenredundanz-Abgleichsignals SAM (als Bestimmungssignal hinsichtlich jedes Eingangsadressensignals SAD) HOCH. Wenn das Eingangsadressensignal SAD und das Defektadressensignal SBAD einander nicht entsprechen, ist der Pegel des Adressenredundanz-Abgleichsignals SAM NIEDRIG. Das Adressenredundanz-Abgleichsignal SAM wird aus der Adressenredundanz-Bestimmungsschaltung CAJD an die Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen ausgegeben.
  • Auf der Basis des Eingangsadressensignals SAD und des Adressenredundanz-Abgleichsignals SAM gibt die Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen entweder das Signal SREG zum Auswählen einer regulären Wortleitung oder das erste und das zweite Signal SRED1 und SRED2 zum Auswählen einer redundanten Wortleitung aus. Das ausgegebene Wortleitungsauswahlsignal wird an den Treiber CDRV für reguläre Wortleitungen oder den Treiber CRDRV2 für redundante Wortleitungen ausgegeben.
  • In einem ausgewählten Speicherblock (das Speicherblock-Auswahlsignal SBLK ist HOCH) wird der Treiber CDRV für reguläre Wortleitungen oder der Treiber CRDRV2 für redundante Wortleitungen aktiviert und eine gewünschte reguläre Speicherzellenmatrix MRG oder eine gewünschte redundante Speicherzellen matrix MRD wird ausgewählt. Diese Auswahl wird durch Erhöhen des Potentials einer regulären Wortleitung WLREG entsprechend der gewünschten regulären Speicherzellenmatrix MRG oder des Potentials einer redundanten Wortleitung WLRED entsprechend der gewünschten redundanten Speicherzellenmatrix MRD durchgeführt. In dieser Weise werden Speicheroperationen, einschließlich des Schreibens von Daten in, Lesens von Daten aus oder Löschens von Daten aus einer Speicherzelle entsprechend dem Eingangsadressensignal SAD, durchgeführt.
  • 2 ist ein Blockdiagramm, das eine teilweise Struktur einer Schaltung zum Auswählen von regulären und redundanten Wortleitungen, einschließlich der Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen, darstellt.
  • Wie in 2 gezeigt, umfasst die Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen eine globale Redundanzbestimmungsschaltung CJD, eine Lesesteuerschaltung CRDC, eine Löschverarbeitungsschaltung CER als Schaltung zum Steuern der anderen Speicheroperationen als dem Lesen von Daten, beispielsweise Löschen von Daten (auch als "Nichtlese-Steuerschaltung" bezeichnet), eine Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung, einen Treiber CRDRV2 für redundante Wortleitungen, einen Vordecodierer CPD2 für reguläre Wortleitungen und einen Treiber CDRV für reguläre Wortleitungen. Eine Schaltung CXRED2 zum Auswählen einer redundanten Wortleitung umfasst die globale Redundanzbestimmungsschaltung CJD, die Lesesteuerschaltung CRDC, die Löschverarbeitungsschaltung CER, die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung und den Treiber CRDRV2 für redundante Wortleitungen. Eine Schaltung CXREG2 zum Auswählen einer regulären Wortleitung umfasst den Vordecodierer CPD2 für reguläre Wortleitungen und den Treiber CDRV für reguläre Wortleitungen.
  • Die globale Redundanzbestimmungsschaltung CJD stellt auf der Basis des Adressenredundanz-Abgleichsignals SAM und des Eingangsadressensignals SAD global fest, ob jede Adresse redundant ist oder nicht. Dann liefert die globale Redundanzbestimmungsschaltung CJD ein Ausgangssignal SP1.
  • Die Lesesteuerschaltung CRDC empfängt das Ausgangssignal SP1 von der globalen Redundanzbestimmungsschaltung CJD und empfängt auch ein Lesezugriffssignal SRDAC., das darstellt, dass sich die Halbleiterspeichervorrichtung 10 (1) in einem Zustand befindet, in dem Daten gelesen werden können. Die Lesesteuerschaltung CRDC funktioniert nur während des Lesens von Daten. Die Lesesteuerschaltung CRDC gibt das erste Signal SRED1 zum Auswählen einer redundanten Wortleitung an den Treiber CRDRV2 für redundante Wortleitungen aus, so dass die redundante Wortleitung WLRED angesteuert wird. Die Lesesteuerschaltung CRDC gibt auch ein redundantes Abgleichsignal SMAD1 als erstes Redundanzbestimmungssignal an den Vordecodierer CPD2 für reguläre Wortleitungen aus.
  • Die Löschverarbeitungsschaltung CER empfängt das Ausgangssignal SP1 und ein Löschverarbeitungssignal SER, das die Ausführung einer speziellen Verarbeitung anweist, wenn Daten aus einer Speicherzelle gelöscht werden. Auf der Basis dieser Signale führt die Löschverarbeitungsschaltung CER die spezielle Verarbeitung zum Zeitpunkt des Löschens aus. Dann gibt die Löschverarbeitungsschaltung CER ein Steuerschaltung S2R zum Auswählen einer defekten Wortleitung an den Vordecodierer CPD2 für reguläre Wortleitungen aus und liefert ein Ausgangssignal SP2 zur Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung.
  • Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung wird zum Zeitpunkt des Testens oder während der Ausführung der vor dem Löschen von Daten durchgeführten Vorprogrammierung verwendet. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung hat eine Funktion zum erzwungenen Zugreifen auf eine redundante Wortleitung WLRED. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung empfängt ein Signal SRA zum erzwungenen Auswählen einer redundanten Wortleitung, das einen erzwungenen Zugriff auf die redundante Wortleitung WLRED zum Zeitpunkt des Testens oder dergleichen anweist, und gibt ein zweites Signal SRED2 zum Auswählen einer redundanten Wortleitung auf der Basis des Signals SRA zum erzwungenen Auswählen einer redundanten Wortleitung und eines Eingangsadressensignals SAD an den Treiber CRDRV2 für redundante Wortleitungen aus. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung gibt auch ein redundantes Abgleichsignal SMAD2 als zweites Redundanzbestimmungs signal an den Vordecodierer CPD2 für reguläre Wortleitungen aus. Auf der Basis des Signals SRED2 zum Auswählen einer redundanten Wortleitung steuert der Treiber CRDRV2 für redundante Wortleitungen die redundante Wortleitung WLRED an, die mit einer redundanten Speicherzelle in der redundanten Speicherzellenmatrix MRD verbunden ist.
  • Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung empfangt auch das Lesezugriffssignal SRDAC, das darstellt, dass sich die Halbleiterspeichervorrichtung 10 (1) in einem Zustand befindet, in dem Daten gelesen werden können. Die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung funktioniert nicht, wenn sich die Halbleiterspeichervorrichtung 10 in einem Zustand befindet, in dem Daten gelesen werden können, und arbeitet nur während des Schreibens von Daten, Lesens von Daten und zum Zeitpunkt des Testens.
  • Der Vordecodierer CPD2 für reguläre Wortleitungen gibt ein Signal SREG zum Auswählen einer regulären Wortleitung an den Treiber CDRV für reguläre Wortleitungen auf der Basis des Eingangsadressensignals SAD, des Steuersignals S2R zum Auswählen einer defekten Wortleitung und der redundanten Abgleichsignale SMAD1 und SMAD2 aus. Auf der Basis des Signals SREG zum Auswählen einer regulären Wortleitung steuert der Treiber CDRV für reguläre Wortleitungen die reguläre Wortleitung WLREG an, die mit einer regulären Speicherzelle in der regulären Speicherzellenmatrix MRG verbunden ist.
  • Eine Operation der Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen wird beschrieben.
  • Zuerst wird die Operation zum Durchführen des Lesens von Daten (d. h. wenn das Lesezugriffssignal SRDAC auf dem Leistungsversorgungspegel oder dem HOHEN Pegel liegt) sowohl in dem Fall, in dem eine redundante Wortleitung WLRED ausgewählt wird, als auch in dem Fall, in dem eine redundante Wortleitung WLRED nicht ausgewählt wird, beschrieben.
  • Das Eingangsadressensignal SAD, das in die Halbleiterspeichervorrichtung 10 (1) eingegeben wird, und das Adressenredundanz-Abgleichsignal SAM (als Bestimmungssignal hinsichtlich jedes Eingangsadressensignals SAD) werden in die globale Redundanzbestimmungsschaltung CJD eingegeben.
  • Die globale Redundanzbestimmungsschaltung CJD stellt fest, ob eine auszuwählende Wortleitung defekt ist oder nicht. Das Eingangsadressensignal SAD wird auch in den Vordecodierer CPD2 für reguläre Wortleitungen eingegeben. Das Eingangsadressensignal SAD wird in die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung eingegeben, die zum Zeitpunkt des Testens oder dergleichen verwendet wird.
  • Wenn die globale Redundanzbestimmungsschaltung CJD feststellt, dass das Eingangsadressensignal SAD eine defekte Wortleitung darstellt, liefert die globale Redundanzbestimmungsschaltung CJD ein Ausgangssignal SP1 mit dem HOHEN Pegel zur Lesesteuerschaltung CRDC und zur Löschverarbeitungsschaltung CER. Das Ausgangssignal SP1 mit dem HOHEN Pegel stellt dar, dass eine redundante Wortleitung ausgewählt wird, d. h. eine defekte Wortleitung, die der defekten Adresse entspricht, gegen eine redundante Wortleitung ausgetauscht werden soll.
  • Da die Speicheroperation in diesem Fall das Lesen von Daten ist, führt die Löschverarbeitungsschaltung CER keine Verarbeitung durch (d. h. das Steuersignal S2R zum Auswählen einer defekten Wortleitung wird nicht ausgegeben) und Informationen, die durch das Ausgangssignal SP1 dargestellt werden, werden zum Ausgangssignal SP2 der nächsten Stufe ohne Änderung übertragen.
  • Da jedoch das Lesezugriffssignal SRDAC auf dem HOHEN Pegel liegt und folglich darstellt, dass sich die Halbleiterspeichervorrichtung 10 (1) in einem Zustand befindet, in dem Daten gelesen werden können, arbeitet die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung, die das Ausgangssignal SP2 empfangt, nicht. Mit anderen Worten, in welchem Zustand sich das Ausgangssignal SP2 auch immer befanden kann, das zweite Signal SRED2 zum Auswählen einer redundanten Wortleitung (als zweites Signal zum Auswählen einer redundanten Wortleitung) und das redundante Abgleichsignal SMAD2 liegen auf dem Massepegel oder dem NIEDRIGEN Pegel.
  • Da das Lesezugriffssignal SRDAC auf dem HOHEN Pegel liegt, befindet sich die Lesesteuerschaltung CRDC in einem betreibbaren Zustand. Wenn die globale Redundanzbestimmungsschaltung CJD feststellt, dass das Eingangsadressen signal SAD eine defekte Wortleitung darstellt, gibt die Lesesteuerschaltung CRDC das erste Signal SRED1 zum Auswählen einer redundanten Wortleitung auf dem HOHEN Pegel an den Treiber CRDRV2 für redundante Wortleitungen aus. Folglich bewirkt die Lesesteuerschaltung CRDC, dass der Treiber CRDRV2 für redundante Wortleitungen eine gewünschte redundante Wortleitung WLRED ansteuert. Das Signal SREG zum Auswählen einer regulären Wortleitung muss auf dem NIEDRIGEN Pegel liegen. Für diesen Zweck gibt die Lesesteuerschaltung CRDC das redundante Abgleichsignal SMAD1 auf dem HOHEN Pegel an den Vordecodierer CPD2 für reguläre Wortleitungen aus, um den Vordecodierer CPD2 für reguläre Wortleitungen in einen nicht auswählbaren Zustand (Auswahlstoppzustand) zu setzen.
  • Wenn dagegen die globale Redundanzbestimmungsschaltung CJD feststellt, dass die auszuwählende Wortleitung nicht defekt ist, liefert die globale Redundanzbestimmungsschaltung CJD kein Ausgangssignal SP1 mit dem HOHEN Pegel. Das Ausgangssignal SP1, das von der globalen Redundanzbestimmungsschaltung CJD ausgegeben wird, liegt nämlich auf dem NIEDRIGEN Pegel. Da die Löschverarbeitungsschaltung CER keine Verarbeitung durchführt, wenn die Speicheroperation das Lesen von Daten ist, liegt das Ausgangssignal SP2 von der Löschverarbeitungsschaltung CER wie das Ausgangssignal SP1 auf dem NIEDRIGEN Pegel.
  • Das Ausgangssignal SP2 wird in die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung eingegeben, aber das Lesezugriffssignal SRDAC liegt während des Lesens von Daten auf dem NIEDRIGEN Pegel. Folglich arbeitet die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung nicht und das Signal SRED2 zum Auswählen einer redundanten Wortleitung und das redundante Abgleichsignal SMAD2, die aus der Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung ausgegeben werden, liegen beide auf dem NIEDRIGEN Pegel.
  • Die Lesesteuerschaltung CRDC funktioniert, da das Lesezugriffssignal SRDAC auf dem HOHEN Pegel liegt. Wenn jedoch die auszuwählende Wortleitung nicht als defekt festgestellt wird, liegt das Ausgangssignal SP1 auf dem NIEDRIGEN Pegel und stellt folglich nicht dar, dass eine redundante Wortleitung WLRED ausgewählt wird. Daher liegen das redundante Abgleichsignal SMAD1 und das Signal SRED1 zum Auswählen einer redundanten Wortleitung, die aus der Lesesteuerschaltung CRDC ausgegeben werden, beide auf dem NIEDRIGEN Pegel. Keine redundante Wortleitung WLRED wird ausgewählt.
  • Wie vorstehend beschrieben, wird das Eingangsadressensignal SAD auch in den Vordecodierer CPD2 für reguläre Wortleitungen eingegeben. Da die redundanten Abgleichsignale SMAD1 und SMAD2 auf dem NIEDRIGEN Pegel liegen, decodiert der Vordecodierer CPD2 für reguläre Wortleitungen sowie die Steuerschaltung für redundante Wortleitungen das Eingangsadressensignal SAD und gibt das Signal SREG zum Auswählen einer regulären Wortleitung an den Treiber CDRV für reguläre Wortleitungen aus. Folglich bewirkt der Vordecodierer CPD2 für reguläre Wortleitungen, dass der Treiber CDRV für reguläre Wortleitungen eine gewünschte reguläre Wortleitung WLREG ansteuert.
  • In dieser Weise wird, wenn eine redundante Wortleitung WLRED zum Lesen von Daten ausgewählt wird, das erste Signal SRED1 zum Auswählen einer redundanten Wortleitung von der Lesesteuerschaltung CRDC erhalten, die nur während des Lesens von Daten funktioniert. Das erste Signal SRED1 zum Auswählen einer redundanten Wortleitung wird nämlich nach einem Bestimmungsauswahlpfad mit nur den zum Lesen von Daten erforderlichen Funktionen (globale Redundanzbestimmungsschaltung CJD und Lesesteuerschaltung CRDC) erhalten. Im Gegensatz zu der herkömmlichen Struktur (5) wird die redundante Wortleitung WLRED nicht durch das Signal SRED2 zum Auswählen einer redundanten Wortleitung, das über die Löschverarbeitungsschaltung CER erhalten wird, und die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung vom Ausgangssignal SP1, das durch die globale Redundanzbestimmungsschaltung CJD ausgegeben wird, angesteuert. Infolge der in 2 gezeigten Struktur kann im Vergleich zu der in 5 gezeigten Struktur die Verzögerungszeit verkürzt werden und folglich kann die Datenlesezeit signifikant verringert werden.
  • Als nächstes wird die Operation der Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen für andere Speicheroperationen als das Lesen von Daten (beispielsweise die Operation zum Durchführen des Schreibens von Daten und Löschens von Daten) sowohl in dem Fall, in dem eine redundante Wortleitung WLRED ausgewählt wird, als auch in dem Fall, in dem eine redundante Wortleitung WLRED nicht ausgewählt wird, beschrieben.
  • Zuerst wird die Operation zum Durchführen des Schreibens von Daten in eine beliebige Adresse beschrieben.
  • Wenn die globale Redundanzbestimmungsschaltung CJD feststellt, dass das Eingangsadressensignal SAD eine defekte Wortleitung darstellt, liefert die globale Redundanzbestimmungsschaltung CJD ein Ausgangssignal SP1 mit dem HOHEN Pegel zur Lesesteuerschaltung CRDC und zur Löschverarbeitungsschaltung CER. Das Ausgangssignal SP1 mit dem HOHEN Pegel stellt dar, dass eine redundante Wortleitung ausgewählt wird.
  • Da die Speicheroperation in diesem Fall das Schreiben von Daten ist, führt die Löschverarbeitungsschaltung CER keine Verarbeitung durch (d. h. das Steuersignal S2R zum Auswählen einer defekten Wortleitung wird nicht ausgegeben) und durch das Ausgangssignal SP1 dargestellte Informationen werden zum Ausgangssignal SP2 der nächsten Stufe ohne Änderung übertragen.
  • Da das Lesezugriffssignal SRDAC auf dem NIEDRIGEN Pegel liegt und folglich darstellt, dass sich die Halbleiterspeichervorrichtung 10 (1) nicht in einem Zustand befindet, in dem Daten gelesen werden können, arbeitet die Lesesteuerschaltung CRDC nicht. Mit anderen Worten, in welchem Zustand auch immer sich das Ausgangssignal SP1 befinden kann, das erste Signal SRED1 zum Auswählen einer redundanten Wortleitung und das redundante Abgleichsignal SMAD1 von der Lesesteuerschaltung CRDC liegen auf dem Massepegel oder NIEDRIGEN Pegel.
  • Wie vorstehend beschrieben, funktioniert die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung, die das Ausgangssignal SP2 von der Löschverarbeitungsschaltung CER empfangt, nur zum Zeitpunkt des Testens und während der Ausführung der vor dem Löschen von Daten durchgeführten Vorprogrammierung. Daher werden die durch das Ausgangssignal SP2 dargestellten Informationen an den Treiber CRDRV2 für redundante Wortleitungen als Signal SRED2 zum Auswählen einer redundanten Wortleitung ohne Änderung ausgegeben. An diesem Punkt wählt der Treiber CRDRV2 für redundante Wortleitungen eine redundante Wortleitung WLRED aus. Daher muss das Signal SREG zum Auswählen einer regulären Wortleitung deaktiviert werden (in einen nicht ausgewählten Zustand gesetzt werden). Das redundante Abgleichsignal SMAD2 von der Steuerschaltung CAR zum erzwungenen Aus wählen einer redundanten Wortleitung wird auf den HOHEN Pegel gebracht und wird an den Vordecodierer CPD2 für reguläre Wortleitungen ausgegeben, wodurch der Vordecodierer CPD2 für reguläre Wortleitungen in den nicht auswählbaren Zustand gesetzt wird.
  • Wenn dagegen die globale Redundanzbestimmungsschaltung CJD feststellt, dass die auszuwählende Wortleitung nicht defekt ist, gibt die globale Redundanzbestimmungsschaltung CJD kein Ausgangssignal SP1 mit dem HOHEN Pegel aus. Das Ausgangssignal SP1, das von der globalen Redundanzbestimmungsschaltung CJD ausgegeben wird, liegt nämlich auf dem NIEDRIGEN Pegel. Da die Löschverarbeitungsschaltung CER keine Verarbeitung durchführt, wenn die Speicheroperation das Schreiben von Daten ist, liegt das Ausgangssignal SP2 von der Löschverarbeitungsschaltung CER wie das Ausgangssignal SP1 auf dem NIEDRIGEN Pegel.
  • Das Ausgangssignal SP2 wird in die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung eingegeben, aber das Signal SRA zum erzwungenen Auswählen einer redundanten Wortleitung wird während des Schreibens von Daten nicht ausgegeben. Folglich liegen das Signal SRED2 zum Auswählen einer redundanten Wortleitung und das redundante Abgleichsignal SMAD2, die aus der Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung ausgegeben werden, beide auf dem NIEDRIGEN Pegel. Somit wird keine redundante Wortleitung WLRED angesteuert.
  • Wie vorstehend beschrieben, wird das Eingangsadressensignal SAD auch in den Vordecodierer CPD2 für reguläre Wortleitungen eingegeben. Da das redundante Abgleichsignal SMAD1 auf dem NIEDRIGEN Pegel liegt, decodiert der Vordecodierer CPD2 für reguläre Wortleitungen sowie die Steuerschaltung für redundante Wortleitungen das Eingangsadressensignal SAD und gibt das Signal SREG zum Auswählen einer regulären Wortleitung an den Treiber CDRV für reguläre Wortleitungen aus. Folglich bewirkt der Vordecodierer CPD2 für reguläre Wortleitungen, dass der Treiber CDRV für reguläre Wortleitungen eine gewünschte reguläre Wortleitung WLREG ansteuert.
  • Als nächstes wird die Operation der Schaltung CXRED2 zum Auswählen einer redundanten Wortleitung zum Durchführen des Löschens von Daten beschrieben. In der folgenden Beschreibung wird die Ausführung einer Vorprogrammie rung, die vor dem Löschen von Daten zum Verhindern eines übermäßigen Löschens von Daten durchgeführt wird, beachtet. In der Vorprogrammierung werden die Potentiale der Wortleitungen im ausgewählten Speicherblock nacheinander erhöht, um das Schreiben von Daten durchzuführen. An diesem Punkt liegt das Löschverarbeitungssignal SER, das in die Löschverarbeitungsschaltung CER eingegeben wird, auf dem HOHEN Pegel. Wenn die globale Redundanzbestimmungsschaltung CJD feststellt, dass die Wortleitung, auf die zugegriffen wird, defekt ist und das Ausgangssignal SP1 mit dem HOHEN Pegel ausgibt, gibt die Löschverarbeitungsschaltung CER das Steuersignal S2R zum Auswählen einer defekten Wortleitung an den Vordecodierer CPD2 für reguläre Wortleitungen aus, so dass auf die defekte Wortleitung, auf die zugegriffen wird, und die benachbarte defekte Wortleitung, die mit dieser kurzgeschlossen ist, beide zugegriffen wird (so dass diese Wortleitungen beide ausgewählt werden). Beim Empfang des Signals S2R gibt der Vordecodierer CPD2 für reguläre Wortleitungen das Signal SREG zum Auswählen einer regulären Wortleitung an den Treiber CDRV für reguläre Wortleitungen aus und erhöht folglich die Potentiale der zwei defekten Wortleitungen.
  • Das Steuersignal S2R zum Auswählen einer defekten Wortleitung liegt nur auf dem HOHEN Pegel, während die defekten Wortleitungen ausgewählt werden, und liegt auf dem NIEDRIGEN Pegel, während eine normale, reguläre Wortleitung ausgewählt wird. Nachdem die Ausführung der Vorprogrammierung für die regulären Wortleitungen vollendet ist, werden die redundanten Wortleitungen nacheinander ausgewählt und die Vorprogrammierung wird in derselben Weise ausgeführt. Die redundanten Wortleitungen werden ungeachtet dessen, ob die redundanten Wortleitungen defekte Wortleitungen ersetzen oder nicht, zwangsweise ausgewählt.
  • Insbesondere wird das Signal SRA zum erzwungenen Auswählen einer redundanten Wortleitung auf den HOHEN Pegel gebracht und die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung empfängt das Eingangsadressensignal SAD und gibt folglich das Signal SRED2 zum Auswählen einer redundanten Wortleitung an den Treiber CRDRV2 für redundante Wortleitungen aus. Folglich werden die Potentiale der redundanten Wortleitungen WLRED erhöht. An diesem Punkt liegt das redundante Abgleichsignal SMAD2 auf dem HOHEN Pegel. Folglich befindet sich der Vordecodierer CPD2 für reguläre Wortleitungen in einem nicht auswählbaren Zustand und das Signal SREG zum Auswählen einer regulären Wortleitung und die regulären Wortleitungen WLREG liegen beide auf dem NIEDRIGEN Pegel.
  • Soweit wurden die Struktur und die Operation der Schaltung CXRED2 zum Auswählen einer redundanten Wortleitung, die verschiedene Auswahlpfade für das Lesen von Daten und Schreiben und Löschen von Daten verwendet, beschrieben. Nachstehend werden die Struktur und die Operation des Treibers CRDRV2 für redundante Wortleitungen, der beim Empfang des Ausgangssignals vom ersten oder zweiten Signal SRED1 oder SRED2 zum Auswählen einer redundanten Wortleitung arbeitet, beschrieben.
  • 3A ist ein Schaltplan, der eine beispielhafte Struktur eines Treibers CRDRV21 für redundante Wortleitungen vom Invertertyp darstellt.
  • Wie in 3A gezeigt, umfasst der Treiber CRDRV21 für redundante Wortleitungen vom Invertertyp einen Wortleitungsansteuerinverter DRV, einen Transistor P0 vom p-Typ und Transistoren N0 bis N2 vom n-Typ.
  • Eine Leistungsversorgung des Wortleitungsansteuerinverters DRV und ein Source des Transistors P0 vom p-Typ sind mit einer Wortleitungs-Leistungsversorgung HWL verbunden. Ein Gate des Transistors P0 vom p-Typ ist geerdet. Ein Knoten (Steuergate) SX0 des Wortleitungsansteuerinverters DRV ist mit einem Drain des Transistors P0 vom p-Typ verbunden und ist auch mit den Transistoren N0 und N2 vom n-Typ parallel geschaltet. Sources der Transistoren N0 und N2 vom n-Typ sind mit einem Drain des Transistors N1 vom n-Typ verbunden. Ein Source des Transistors N1 vom n-Typ ist geerdet. Ein Gate des Transistors N0 vom n-Typ wird mit einem ersten Signal SRED1 zum Auswählen einer redundanten Wortleitung, das aus der Lesesteuerschaltung CRDC (2) ausgegeben wird, beliefert. Ein Gate des Transistors N2 vom n-Typ wird mit einem zweiten Signal SRED2 zum Auswählen einer redundanten Wortleitung, das aus der Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung (2) ausgegeben wird, beliefert. Ein Gate des Transistors N1 vom n-Typ wird mit einem Speicherblock-Auswahlsignal SBLK beliefert.
  • Der Treiber CRDRV21 für redundante Wortleitungen vom Invertertyp setzt den Transistor P0 vom p-Typ so, dass er einen hohen Widerstand aufweist, und empfangt eine Wortleitungs-Leistungsversorgung HWL, das erste und das zweite Signal SRED1 und SRED2 zum Auswählen einer redundanten Wortleitung und das Speicherblock-Auswahlsignal SBLK. In dem Fall, in dem das erste oder das zweite Signal SRED1 oder SRED2 zum Auswählen einer redundanten Wortleitung auf den HOHEN Pegel gebracht wird, wenn die Wortleitungs-Leistungsversorgung HWL und das Speicherblock-Auswahlsignal SBLK auf dem HOHEN Pegel liegen, gibt der Wortleitungsansteuerinverter DRV ein HOHES Auswahlsignal zum Auswählen einer redundanten Wortleitung WLRED aus.
  • Eine Operation des Treibers CRDRV21 für redundante Wortleitungen vom Invertertyp mit der vorstehend beschriebenen Struktur wird beschrieben, wenn sich die Halbleiterspeichervorrichtung 10 (1) in einem Zustand befindet, in dem Daten gelesen werden können.
  • Wenn ein Speicherblock ausgewählt wird, wird das Speicherblock-Auswahlsignal SBLK auf den HOHEN Pegel gebracht, wodurch der Transistor N1 vom n-Typ durchgesteuert wird. In dem Fall, in dem das Eingangsadressensignal eine defekte Wortleitung auswählt, gibt die Lessteuerschaltung CRDC in der Schaltung CXRED2 zum Auswählen einer redundanten Wortleitung (2) das Signal SRED1 zum Auswählen einer redundanten Wortleitung mit dem HOHEN Pegel aus. Dies steuert den Transistor N0 vom n-Typ durch und erdet den Knoten SX0. Dann steuert der Wortleitungsansteuerinverter DRV die redundante Wortleitung WLRED an, so dass sie die Spannung der Wortleitungs-Leistungsversorgung HWL aufweist.
  • Eine Operation des Treibers CRDRV21 für redundante Wortleitungen vom Invertertyp wird beschrieben, wenn sich die Halbleiterspeichervorrichtung 10 (1) in einem Zustand befindet, in dem Daten geschrieben oder gelöscht werden können.
  • Wenn ein Speicherblock ausgewählt wird, wird das Speicherblock-Auswahlsignal SBLK auf den HOHEN Pegel gebracht, wodurch der Transistor N1 vom n-Typ durchgesteuert wird. In dem Fall, in dem das Eingangsadressensignal eine defekte Wortleitung auswählt, gibt die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung in der Schaltung CXRED2 zum Auswählen einer redundanten Wortleitung (2) das Signal SRED2 zum Auswählen einer redundanten Wortleitung mit dem HOHEN Pegel aus. Dies steuert den Transistor N2 vom n-Typ durch und erdet den Knoten SX0. Wie im Fall des Lesens von Daten steuert dann der Wortleitungsansteuerinverter DRV die redundante Wortleitung WLRED an, so dass sie die Spannung der Wortleitungs-Leistungsversorgung HWL aufweist.
  • 3B ist ein Schaltplan, der eine beispielhafte Struktur eines Treibers CRDRV22 für redundante Wortleitungen vom Zwischenspeichertyp darstellt.
  • Wie in 3B gezeigt, umfasst der Treiber CRDRV22 für redundante Wortleitungen vom Zwischenspeichertyp einen Wortleitungsansteuerinverter DRV, Transistoren P0 und P1 vom p-Typ und Transistoren N0 bis N3 vom n-Typ.
  • Die Leistungsversorgung des Wortleitungsansteuerinverters DRV und die Sources der Transistoren P0 und P1 vom p-Typ sind mit der Wortleitungs-Leistungsversorgung HWL verbunden. Ein Drain des Transistors P0 vom p-Typ, ein Gate des Transistors P1 vom p-Typ und ein Drain des Transistors N3 vom n-Typ sind mit einem Knoten SX1 verbunden. Ein Source des Transistors N3 vom n-Typ ist geerdet. Ein Knoten (Steuergate) SX0 des Wortleitungsansteuerinverters DRV ist mit einem Drain des Transistors P1 vom p-Typ, einem Gate des Transistors P0 vom p-Typ und Drains der Transistoren N0 und N2 vom n-Typ verbunden. Sources der Transistoren N0 und N2 vom n-Typ sind mit einem Drain des Transistors N1 vom n-Typ verbunden und ein Source des Transistors N1 vom n-Typ ist geerdet. Ein Gate des Transistors N0 vom n-Typ wird mit dem ersten Signal SRED1 zum Auswählen einer redundanten Wortleitung, das aus der Lesesteuerschaltung CRDC (2) ausgegeben wird, beliefert. Ein Gate des Transistors N2 vom n-Typ wird mit dem zweiten Signal SRED2 zum Auswählen einer redundanten Wortleitung, das aus der Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung (2) ausgegeben wird, beliefert. Ein Gate des Transistors N1 vom n-Typ wird mit dem Speicherblock-Auswahlsignal SBLK beliefert. Ein Gate des Transistors N3 vom n-Typ wird mit einem Ausgangssignal von einer Logikschaltung C0 mit einem ODER-Gatter und einem NICHT-UND-Gatter beliefert. Das ODER-Gatter empfängt das erste Signal SRED1 zum Auswählen einer redundanten Wortleitung, das aus der Lesesteuerschaltung CRDC ausgegeben wird, und das zweite Signal SRED2 zum Auswählen einer redundanten Wortleitung, das aus der Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung ausgegeben wird. Das NICHT-UND-Gatter empfängt das Ausgangssignal vom ODER-Gatter und das Speicherblock-Auswahlsignal SBLK.
  • Eine Operation des Treibers CRDRV22 für redundante Wortleitungen vom Invertertyp mit der vorstehend beschriebenen Struktur wird beschrieben, wenn sich die Halbleiterspeichervorrichtung 10 (1) in einem Zustand befindet, in dem Daten gelesen werden können.
  • Wenn ein Speicherblock ausgewählt wird, wird das Speicherblock-Auswahlsignal SBLK auf den HOHEN Pegel gebracht, wodurch der Transistor N1 vom n-Typ durchgesteuert wird. In dem Fall, in dem das Eingangsadressensignal eine defekte Wortleitung auswählt, gibt die Lesesteuerschaltung CRDC in der Schaltung CXRED2 zum Auswählen einer redundanten Wortleitung (2) das Signal SRED1 zum Auswählen einer redundanten Wortleitung mit dem HOHEN Pegel aus. Dies steuert den Transistor N0 vom n-Typ durch und erdet den Knoten SX0. An diesem Punkt wird der Transistor P0 vom p-Typ durchgesteuert, wodurch das Potential des Knotens SX1 auf die Spannung der Wortleitungs-Leistungsversorgung HWL erhöht wird. Dann wird der Transistor P1 vom p-Typ gesperrt. Gleichzeitig wird der Transistor N3 vom n-Typ durch die Wirkung der Logikschaltung C0 gesperrt. Dann steuert der Wortleitungsansteuerinverter DRV die redundante Wortleitung WLRED an, so dass sie die Spannung der Wortleitungs-Leistungsversorgung HWL aufweist.
  • Eine Operation des Treibers CRDRV22 für redundante Wortleitungen vom Invertertyp wird beschrieben, wenn sich die Halbleiterspeichervorrichtung 10 (1) in einem Zustand befindet, in dem Daten geschrieben oder gelöscht werden können.
  • Wenn ein Speicherblock ausgewählt wird, wird das Speicherblock-Auswahlsignal SBLK auf den HOHEN Pegel gebracht, wodurch der Transistor N1 vom n-Typ durchgesteuert wird. In dem Fall, in dem das Eingangsadressensignal eine defekte Wortleitung auswählt, gibt die Steuerschaltung CAR zum erzwungenen Auswählen einer redundanten Wortleitung in der Schaltung CXRED2 zum Auswählen einer redundanten Wortleitung (2) das Signal SRED2 zum Auswählen einer redundanten Wortleitung mit dem HOHEN Pegel aus. Dies steuert den Transistor N2 vom n-Typ durch und erdet den Knoten SX0. An diesem Punkt wird der Transistor P0 vom p-Typ durchgesteuert, wodurch das Potential des Knotens SX1 auf den Pegel der Wortleitungs-Leistungsversorgung HWL erhöht wird. Wie im Fall des Lesens von Daten wird dann der Transistor P1 vom p-Typ gesperrt. Gleichzeitig wird der Transistor N3 vom n-Typ durch die Wirkung der Logikschaltung C0 gesperrt. Wie im Fall des Lesens von Daten steuert dann der Wortleitungsansteuerinverter DRV die redundante Wortleitung WLRED an, so dass sie die Spannung der Wortleitungs-Leistungsversorgung HWL aufweist.
  • Wie vorstehend beschrieben, werden in diesem Beispiel die mehreren Signale SRED1 und SRED2 zum Auswählen einer redundanten Wortleitung beide in den Treiber CRDRV2 (2) für redundante Wortleitungen eingegeben. Der in 3A gezeigte Treiber CRDRV21 für redundante Wortleitungen vom Invertertyp oder der in 3B gezeigte Treiber CRDRV22 für redundante Wortleitungen vom Zwischenspeichertyp kann einfach mit der Steuerschaltung CXDEC2 für reguläre und redundante Wortleitungen verbunden werden und als Treiber CRDRV2 für redundante Wortleitungen verwendet werden. Andere Typen von Wortleitungstreibern können auch als Treiber CRDRV2 für redundante Wortleitungen verwendet werden.
  • Wie vorstehend beschrieben, umfasst die Halbleiterspeichervorrichtung 10 gemäß der Erfindung eine Schaltung CXREG2 zum Auswählen einer regulären Wortleitung (2) zum Zugreifen auf eine reguläre Speicherzelle auf der Basis eines Eingangsadressensignals SAD und eine Schaltung CXRED2 zum Auswählen einer redundanten Wortleitung zum Zugreifen auf eine redundante Wortleitung auf der Basis des Eingangsadressensignals SAD und eines Defektadressensignals SBAD. Das Signal CXRED2 zum Auswählen einer redundanten Wortleitung umfasst eine Lesesteuerschaltung CRDC zum Ausgeben eines Signals SRED1 zum Auswählen einer redundanten Wortleitung ausschließlich zum Lesen von Daten, eine Nichtlese-Steuerschaltung zum Ausgeben eines Signals SRED2 zum Auswählen einer redundanten Wortleitung ausschließlich für die andere Operation als das Lesen von Daten und einen Treiber CRDRV2 für redundante Wortleitungen zum Zugreifen auf eine vorgeschriebene redundante Speicherzelle auf der Basis des Signals SRED1 oder SRED2 zum Auswählen einer redundanten Wortleitung.
  • Die Lesesteuerschaltung CRDC ausschließlich für das Lesen von Daten ist in einem optimierten Zustand vorgesehen, so dass, wenn eine redundante Wort leitung ausgewählt wird, das Signal zum Auswählen einer redundanten Wortleitung direkt von der Lesesteuerschaltung CRDC zum Treiber CRDRV2 für redundante Wortleitungen geliefert wird, um das Potential der ausgewählten redundanten Wortleitung zu erhöhen, ohne durch eine Nichtlese-Steuerschaltung zu laufen. Infolge einer solchen Struktur wird die durch die Nichtlese-Steuerschaltung verursachte Verzögerungszeit verkürzt und folglich kann das Potential der ausgewählten redundanten Wortleitung mit im Wesentlichen derselben Verzögerungszeit, wie zum Erhöhen des Potentials einer ausgewählten regulären Wortleitung erforderlich, erhöht werden. Dies verbessert auch die Zugriffszeit zum Lesen von Daten. Gemäß der in der japanischen Offenlegungsschrift Nr. 6-5093 beschriebenen Technologie befindet sich dagegen eine Verzögerungsschaltung, die dieselbe Verzögerungszeit wie jene vorsieht, die durch die Redundanzbestimmungsschaltung verursacht wird, im Pfad zum Auswählen einer regulären Wortleitung. Folglich entspricht der Zeitpunkt für das Potential der ausgewählten redundanten Wortleitung dem Zeitpunkt für das Potential der ausgewählten regulären Wortleitung. Die Zugriffszeit für Daten wird jedoch nicht verkürzt.
  • Die Halbleiterspeichervorrichtung gemäß der Erfindung kann leicht in eine elektronische Datenverarbeitungsvorrichtung, wie beispielsweise ein Mobiltelephon oder einen Computer, eingebaut werden, mit dem Effekt, dass die Erfindung geschaffen wird. Ein solches Beispiel ist eine elektronische Datenverarbeitungsvorrichtung 11, die in 7 gezeigt ist. Die elektronische Datenverarbeitungsvorrichtung 11 umfasst eine Informationsspeichervorrichtung wie z. B. einen Flash-Speicher (z. B. Flash-EEPROM), eine Bedienungseingabevorrichtung, eine Anzeigevorrichtung zum Anzeigen beispielsweise eines anfänglichen Bildschirms oder eines Informationsverarbeitungsergebnisses und eine CPU (Zentraleinheit) zum Empfangen von verschiedenen Betriebsbefehlen von der Bedienungseingabevorrichtung (z. B. Eingabeoperationen für verschiedene Funktionen eines Mobiltelephons) und Durchführen verschiedener Typen von Verarbeitung auf der Basis eines vorgeschriebenen Informationsverarbeitungsprogramms oder davon erhaltenen Daten.
  • Die Halbleiterspeichervorrichtung gemäß der Erfindung kann zweckmäßigerweise als Informationsspeichervorrichtung verwendet werden. Die Halbleiterspeichervorrichtung gemäß der Erfindung stellt fest, ob die ausgewählte Wortleitung defekt ist oder nicht, und optimiert den Pfad für die Auswahl einer re dundanten Wortleitung gemäß dem, ob die durchzuführende Speicheroperation das Lesen von Daten oder andere Operationen wie z. B. Schreiben von Daten oder Löschen von Daten ist.
  • In dem in 3A gezeigten Treiber CRDRV21 für redundante Wortleitungen vom Invertertyp und dem in 3B gezeigten Treiber CRDRV22 für redundante Wortleitungen vom Zwischenspeichertyp wird ein Blockauswahlsignal als eines der Signale verwendet, die an der Auswahl einer redundanten Wortleitung beteiligt sind. In Abhängigkeit von der Struktur der Speichermatrix ist das Blockauswahlsignal nicht erforderlich oder ein anderes Auswahlsignal kann verwendet werden.
  • Wie vorstehend beschrieben, wird gemäß der Erfindung ein Signal zum Auswählen einer redundanten Wortleitung in dem Zustand ausgegeben, in dem der Pfad zum Feststellen, ob die ausgewählte Wortleitung defekt ist oder nicht, und Auswählen einer redundanten Wortleitung gemäß dem Typ der durchzuführenden Speicheroperation optimiert wird. Daher muss während des Lesens von Daten das Signal zum Auswählen einer redundanten Wortleitung nicht durch die Schaltungen laufen, die nur an anderen Speicheroperationen als dem Lesen von Daten (beispielsweise Schreiben von Daten und Löschen von Daten) beteiligt sind, um das Potential der ausgewählten redundanten Wortleitung zu erhöhen. Folglich wird verhindert, dass die Übertragung des Steuersignals zum Auswählen der redundanten Wortleitung unnötig verzögert wird. Dies verkürzt leicht die Zugriffszeit für das Lesen von Daten.
  • Verschiedene weitere Modifikationen sind für Fachleute ersichtlich und können von diesen leicht durchgeführt werden, ohne vom Schutzbereich dieser Erfindung abzuweichen. Folglich ist nicht beabsichtigt, dass der Schutzbereich der hier beigefügten Ansprüche auf die Beschreibung, wie hierin dargelegt, begrenzt wird, sondern vielmehr, dass die Ansprüche breit aufgefasst werden.

Claims (11)

  1. Verfahren zum Zugreifen auf eine Halbleiterspeichervorrichtung (10), das den folgenden Schritt enthält: Zugreifen auf eine redundante Speicherzelle anhand eines Eingangsadressensignals (SAD) durch ein Signal zum Auswählen einer redundanten Wortleitung, das in Übereinstimmung damit ausgegeben wird, ob ein Lesen von Daten oder eine von einem Lesen von Daten verschiedene Speicheroperation ausgeführt werden soll, gekennzeichnet durch das Verwenden eines ersten Auswahlpfades zum Ausgeben eines ersten Signals (SRED1) zum Auswählen einer redundanten Wortleitung im Fall eines Lesens von Daten und durch das Verwenden eines zweiten Auswahlpfades zum Ausgeben eines zweiten Signals (SRED2) zum Auswählen einer redundanten Wortleitung im Fall eines Schreibens und Löschens von Daten, wobei das Verwenden des zweiten Auswahlpfades das Ausführen eines Löschens von Daten und dann, nach dem Ausführen des Löschens von Daten, das Ausführen einer erzwungenen Auswahl einer redundanten Wortleitung durch Ausgeben des zweiten Signals (SRED2) zum Auswählen einer redundanten Wortleitung enthält.
  2. Halbleiterspeichervorrichtung (10), mit: einer Schaltung (CXREG2) zum Auswählen einer regulären Wortleitung, die so betreibbar ist, dass sie anhand eines Eingangsadressensignals (SAD) auf eine reguläre Speicherzelle zugreift; und einer Schaltung (CXRED2) zum Auswählen einer redundanten Wortleitung, die so betreibbar ist, dass sie anhand des Eingangsadressensignals (SAD) und eines Defektadressensignals (SBAD) auf eine redundante Speicherzelle zugreift, dadurch gekennzeichnet, dass die Schaltung (CXRED2) zum Auswählen einer redundanten Wortleitung eine Lese-Steuerschaltung (CRDC), die so betreibbar ist, dass sie ein erstes Signal (SRED1) zum Auswählen einer redundanten Wortleitung ausgibt, wenn die Speicheroperation ein Lesen von Daten ist, und eine Nichtlese-Steuerschaltung, die so betreibbar ist, dass sie ein zweites Signal (SRED2) zum Auswählen einer redundanten Wortleitung ausgibt, wenn die Speicheroperation eine von einem Lesen von Daten verschiedene Operation ist, enthält, wobei die Nichtlese-Steuerschaltung eine Löschverarbeitungsschaltung (CER) zum Ausführen eines Löschens von Daten zum Zeitpunkt des Löschens von Daten und eine Steuerschaltung (CAR) zum Ausführen eines erzwungenen Auswählens einer redundanten Wortleitung, um das zweite Signal (SRED2) zum Auswählen einer redundanten Wortleitung bei Empfang eines Ausgangs von der Löschverarbeitungsschaltung zum Zeitpunkt einer von einem Lesen von Daten verschiedenen Operation auszugeben, enthält.
  3. Halbleiterspeichervorrichtung (10) nach Anspruch 2, wobei die Lese-Steuerschaltung (CRDC) durch ein Eingangssteuersignal angesteuert wird, das angibt, dass die Halbleiterspeichervorrichtung (10) in einem Zustand ist, in dem Daten gelesen werden können, und die Nichtlese-Steuerschaltung durch das Eingangssteuersignal angehalten wird.
  4. Halbleiterspeichervorrichtung (10) nach Anspruch 2, wobei die Schaltung (CXDEC) zum Auswählen einer redundanten Wortleitung so betreibbar ist, dass sie ein Redundanzbestimmungssignal an die Schaltung zum Auswählen einer regulären Wortleitung ausgibt, wenn eine durch das Eingangsadressensignal repräsentierte Eingangsadresse mit einer durch das Defektadressensignal (SBAD) repräsentierten defekten Adresse übereinstimmt.
  5. Halbleiterspeichervorrichtung (10) nach Anspruch 4, wobei die Schaltung (CXDEC) zum Auswählen einer redundanten Wortleitung so betreibbar ist, dass sie das Redundanzbestimmungssignal als ein erstes Redundanzbestimmungssignal zu der Schaltung zum Auswählen einer regulären Wortleitung ausgibt, wenn die Speicheroperation ein Lesen von Daten ist, und das Redundanzbestimmungssignal als ein zweites Redundanzbestimmungssignal zu der Schaltung zum Auswählen einer regulären Wortleitung ausgibt, wenn die Speicheroperation eine von einem Lesen der Daten verschiedene Operation ist.
  6. Halbleiterspeichervorrichtung (10) nach Anspruch 2, wobei die Schaltung zum Auswählen einer redundanten Wortleitung enthält: eine globale Redundanzbestimmungsschaltung (CAJD), um dann, wenn eine durch das Eingangsadressensignal repräsentierte Eingangsadresse mit einer durch das Defektadressensignal repräsentierten Defektadresse übereinstimmt, ein Bestimmungssignal auszugeben, das angibt, ob eine der defekten Adresse entsprechende defekte Wortleitung durch eine redundante Wortleitung ersetzt werden soll, die Lese-Steuerschaltung und eine Treiberschaltung (CRDRV2) für eine redundante Wortleitung zum wahlweisen Ansteuern einer vorgeschriebenen redundanten Wortleitung anhand eines Signals zum Auswählen einer redundanten Wortleitung von der Lese-Steuerschaltung (CRDC) oder von der Nichtlese-Steuerschaltung.
  7. Halbleiterspeichervorrichtung (10) nach Anspruch 6, wobei die Treiberschaltung für eine redundante Wortleitung eine vorgeschriebene redundante Wortleitung wahlweise anhand des ersten Signals (SRED1) zum Auswählen einer redundanten Wortleitung, das in sie während eines Lesens von Daten eingegeben wird, oder anhand des zweiten Signals (SRED2) zum Auswählen einer redundanten Wortleitung, das in sie während einer von einem Lesen von Daten verschiedenen Operation eingegeben wird, ansteuert.
  8. Halbleiterspeichervorrichtung (10) nach Anspruch 6, wobei die Lese-Steuerschaltung (CRDC) das erste Signal (SRED) zum Auswählen einer redundanten Wortleitung während eines Lesens von Daten direkt an die Treiberschaltung für eine redundante Wortleitung ausgibt.
  9. Halbleiterspeichervorrichtung (10) nach Anspruch 2, wobei die Schaltung (CXDEC) zum Auswählen einer redundanten Wortleitung ferner so konfiguriert ist, dass sie: anhand des Eingangsadressensignals (SAD) und des Defektadressensignals bestimmt, ob eine ausgewählte Wortleitung defekt ist oder nicht, ein Eingangssteuersignal empfängt, das angibt, dass ein bestimmter Typ einer Speicheroperation ausgeführt wird, und auf der Grundlage, ob das Lesesteuersignal empfangen wird oder nicht, entweder einen Pfad auswählt, der die Lese-Steuerschaltung (CRDC) enthält, um das erste Signal (SRED1) zum Auswählen einer redundanten Wortleitung auszugeben, oder einen Pfad auswählt, der die Nichtlese-Steuerschaltung enthält, um das zweite Signal (SRED2) zum Auswählen einer redundanten Wortleitung auszugeben, und dass sie auf eine redundante Wortleitung unter Verwendung des Signals (SRED1, SRED2) für eine redundante Wortleitung des ausgewählten Pfades zugreift.
  10. Elektronische Datenverarbeitungsvorrichtung, die eine Halbleiterspeichervorrichtung (10) nach Anspruch 9 enthält.
  11. Verfahren zum Zugreifen auf eine Halbleiterspeichervorrichtung (10) nach Anspruch 1, das ferner enthält: einen Schritt, um anhand des Eingangsadressensignals und des Defektadressensignals zu bestimmen, ob eine ausgewählte Wortleitung defekt ist oder nicht, einen Schritt des Auswählens entweder des ersten Auswahlpfades oder des zweiten Auswahlpfades zum Ausgeben des entsprechenden Signals (SRED1, SRED2) zum Auswählen einer redundanten Wortleitung in Übereinstimmung mit dem Typ der ausgeführten Speicheroperation und einen Schritt des Zugreifens auf eine redundante Wortleitung unter Verwendung des Signals (SRED1, SRED2) zum Auswählen einer redundanten Wortleitung des ausgewählten Pfades.
DE60316054T 2002-01-31 2003-01-30 Halbleiterspeicheranordnung und elektronisches Informationsgerät mit dessen Verwendung Expired - Lifetime DE60316054T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002024667A JP4111486B2 (ja) 2002-01-31 2002-01-31 半導体記憶装置および電子情報機器
JP2002024667 2002-01-31

Publications (2)

Publication Number Publication Date
DE60316054D1 DE60316054D1 (de) 2007-10-18
DE60316054T2 true DE60316054T2 (de) 2008-05-29

Family

ID=19192286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60316054T Expired - Lifetime DE60316054T2 (de) 2002-01-31 2003-01-30 Halbleiterspeicheranordnung und elektronisches Informationsgerät mit dessen Verwendung

Country Status (7)

Country Link
US (1) US6831869B2 (de)
EP (1) EP1333447B1 (de)
JP (1) JP4111486B2 (de)
KR (1) KR100661346B1 (de)
CN (1) CN100561596C (de)
DE (1) DE60316054T2 (de)
SG (1) SG102705A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4038731B2 (ja) * 2004-06-18 2008-01-30 セイコーエプソン株式会社 強誘電体記憶装置、電子機器
US7814195B2 (en) * 2004-09-10 2010-10-12 Sony Corporation Method for data synchronization with mobile wireless devices
US7405986B2 (en) * 2005-09-29 2008-07-29 Infineon Technologies Ag Redundant wordline deactivation scheme
JP2012203977A (ja) * 2011-03-28 2012-10-22 Elpida Memory Inc 半導体装置及びその制御方法並びにその情報処理システム
FR3033076B1 (fr) * 2015-02-23 2017-12-22 St Microelectronics Rousset Memoire non volatile ayant un decodeur de ligne a polarite variable

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US26967A (en) * 1860-01-31 Ventilator
DE69023181T2 (de) * 1989-08-04 1996-04-18 Fujitsu Ltd Halbleiterspeichergerät mit Redundanz.
JPH04159696A (ja) * 1990-10-22 1992-06-02 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH04214300A (ja) * 1990-12-12 1992-08-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH065093A (ja) * 1992-06-23 1994-01-14 Mitsubishi Electric Corp 半導体記憶装置の冗長回路
JP3526894B2 (ja) * 1993-01-12 2004-05-17 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3020077B2 (ja) * 1993-03-03 2000-03-15 株式会社日立製作所 半導体メモリ
JP3774500B2 (ja) * 1995-05-12 2006-05-17 株式会社ルネサステクノロジ 半導体記憶装置
EP0766175B1 (de) * 1995-08-09 2002-07-17 Infineon Technologies AG Integrierter Halbleiterspeicher mit Redundanzspeicherzellen
EP0798642B1 (de) * 1996-03-29 2001-11-07 STMicroelectronics S.r.l. Redundanzverwaltungsverfahren und -architektur, insbesondere für nicht-flüchtige Speicher
KR100248868B1 (ko) * 1996-12-14 2000-03-15 윤종용 플래시 불휘발성 반도체 메모리 장치 및 그 장치의 동작 모드 제어 방법
JP3796319B2 (ja) * 1997-03-24 2006-07-12 株式会社日立製作所 ダイナミック型ｒａｍ
JP3411186B2 (ja) * 1997-06-06 2003-05-26 シャープ株式会社 不揮発性半導体記憶装置
JP2000048567A (ja) * 1998-05-22 2000-02-18 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000260199A (ja) * 1999-03-04 2000-09-22 Nec Corp 半導体記憶装置
JP2000293998A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体記憶装置
JP2001184890A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
SG102705A1 (en) 2004-03-26
KR20030066374A (ko) 2003-08-09
US20030142563A1 (en) 2003-07-31
CN100561596C (zh) 2009-11-18
EP1333447B1 (de) 2007-09-05
KR100661346B1 (ko) 2006-12-27
EP1333447A2 (de) 2003-08-06
DE60316054D1 (de) 2007-10-18
JP2003228991A (ja) 2003-08-15
CN1435846A (zh) 2003-08-13
EP1333447A3 (de) 2005-07-20
US6831869B2 (en) 2004-12-14
JP4111486B2 (ja) 2008-07-02

Similar Documents

Publication Publication Date Title
DE4433098C2 (de) Halbleiter-Permanentspeichervorrichtung
DE10037037B4 (de) Erfassungszeit-Steuervorrichtung und -Verfahren
DE102006034265B4 (de) Verfahren zum Programmieren eines Flash-Speicherelements und Flash-Speicherelement
DE19513789C2 (de) Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung
DE102005057112B4 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE60017838T2 (de) Nichtflüchtiger Speicher Typ NAND
DE102005033165B4 (de) Nichtflüchtiges Speicherbauelement, Programmier- und Schreibverfahren
DE102005017012B4 (de) NOR-Flashspeicherbauelement, zugehöriges Speichersystem und Programmierverfahren
DE102004025977B4 (de) Flash-Speicherbaustein
DE102006001492B4 (de) Halbleiterspeicheranordnung und Verfahren zum Betreiben einer Halbleiterspeicheranordnung
DE69626792T2 (de) Elektrische löschbare und programmierbare nichtflüchtige Speicheranordnung mit prüfbaren Redundanzschaltungen
DE102008003168B4 (de) Speichervorrichtung mit Multi-Level-Zellen und entsprechendes Programmierungs-Nachprüfverfahren
DE10026993B4 (de) Flash-Speicherbauelement mit einer neuen Redundanzansteuerschaltung
DE69835635T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE102008002237B4 (de) Verfahren zum Prüfen einer nichtflüchtigen Speichervorrichtung
DE10158849A1 (de) Nichtflüchtiges Speicherbauelement und zugehöriges Datenabtastverfahren
DE102008003055A1 (de) Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
DE102005035084A1 (de) Speicherbauelement und Programmierverfahren
DE102005063166A1 (de) Nicht-flüchtiges Speicherelement und Verfahren zur Programmierüberprüfung in einem nicht-flüchtigen Speicherelement
DE19615660A1 (de) Schaltung zur Aufbringung einer Belastungsspannung in eine Blockeinheit für die Verwendung in einer Halbleiterspeichervorrichtung
DE112004002851B4 (de) Halbleitervorrichtung und Programmierverfahren
DE102005001520A1 (de) Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers
DE102005032484A1 (de) Nichtflüchtiges Speicherelement und zugehöriges Programmierverfahren
DE69628963T2 (de) Verfahren zum Löschen eines nichtflüchtigen Halbleiterspeichers mit redundanten Zellen
DE69821039T2 (de) Halbleiterspeicheranordnung mit der Fähigkeit, genaue und gemeinsame Löschprüfung von allen Speicherzellen auszuführen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition