DE69628963T2

DE69628963T2 - Verfahren zum Löschen eines nichtflüchtigen Halbleiterspeichers mit redundanten Zellen

Info

Publication number: DE69628963T2
Application number: DE69628963T
Authority: DE
Inventors: Takahiko Urai
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1995-03-10
Filing date: 1996-03-08
Publication date: 2004-05-27
Anticipated expiration: 2016-03-09
Also published as: EP0731470A3; EP0731470B1; JP3145894B2; DE69628963D1; US5684747A; EP0731470A2; JPH08249900A

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine nichtflüchtige Halbleiterspeichervorrichtung und insbesondere ein Verfahren zum Löschen einer nichtflüchtigen Speichervorrichtung, die Redundanz-Speicherzellen enthält.
Beschreibung des zugehörigen Standes der Technik
In einer nichtflüchtigen Halbleiterspeichervorrichtung kann eine Schreiboperation ausgeführt werden, nachdem die Vorrichtung auf einer Leiterplatte montiert ist. Ein typisches Beispiel für eine solche Vorrichtung ist ein Flash-Speicher, der einen derartigen Vorteil hat, dass eine Datenspeicherung ohne Sicherungsbatterie möglich ist, und der hochintegriert ist. Allgemein besteht eine Speicherzelle des Flash-Speichers aus einem Halbleitersubstrat mit einem N⁺-Typ-Sourcebereich, einem an eine Bitleitung angeschlossenen N⁺-Typ-Drainbereich, einem schwebenden Gate über einem Kanalbereich des Substrats und einem Steuergate über dem schwebenden Gate. Das Steuergate ist an eine Wortleitung angeschlossen.
In einem Flash-Löschmode werden dann, wenn eine positive hohe Spannung an den Sourcebereich angelegt wird und das Steuergate geerdet wird, im schwebenden Gate gespeicherte Elektronen daraus ausgestoßen. In diesem Fall ist deshalb, weil die Menge an Elektronen, die direkt vor dem Löschmode im schwebenden Gate gespeichert sind, die Schwellenspannung der Zelle nach dem Löschmode beeinflusst, die Schwellenspannung stark schwankend. Im schlimmsten Fall wird veranlasst, dass die Schwellenspannung der Zelle durch ein Phänomen eines Überlöschens negativ wird, d. h. die Zelle wird ein Transistor vom Verarmungs- bzw. Abreicherungstyp.
Beim Beschreiben der Zelle vom Verarmungstyp fließt ein großer Leckstrom zwischen dem Drainbereich und dem Sourcebereich, um das Potential beim Drainbereich zu reduzieren, so dass es möglich ist, eine Schreiboperation auszuführen. Ebenso werden deshalb, weil ein Leckstrom durch die Zelle vom Verarmungstyp fließt, die nicht ausgewählt ist, die anderen Zellen, die an dieselbe Bitleitung wie die Zelle vom Verarmungstyp angeschlossen sind, derart betrachtet, dass sie in einem EIN-Zustand sind.
Zum Vermeiden des oben angegebenen Phänomens eines Überlöschens wird vor der Flash-Löschoperation eine Schreiboperation bei allen Speicherzellen durchgeführt, um die Schwellenspannungen zu konvergieren.
Andererseits sind in den letzten Jahren auch bei der nichtflüchtigen Speichervorrichtung Redundanz-Speicherzellen in diese eingeführt worden. Das bedeutet, dass dann, wenn eine defekte Speicherzelle bei normalen Speicherzellen gefunden wird, die defekte Speicherzelle durch ihre entsprechende Redundanz-Speicherzelle ersetzt wird. Somit wird das Problem der defekten Speicherzelle abgeschwächt.
Bei einem Verfahren nach dem Stand der Technik zum Löschen einer nichtflüchtigen Halbleitervorrichtung, die Redundanz-Speicherzellen enthält, wird eine Schreiboperation direkt vor einer Flash-Löschoperation bei den Redundanz-Speicherzellen sowie bei den normalen Speicherzellen durchgeführt, wodurch eine Überlöschoperation für die Speicherzellen, auf die nicht zu gegriffen werden kann, vermieden wird (siehe: JP-A-4-159695). Dies wird später detailliert erklärt.
Beim oben beschriebenen Verfahren nach dem Stand der Technik wird jedoch, obwohl auf die Speicherzellen, auf die nicht zugegriffen werden kann, tatsächlich nicht zugegriffen werden kann, wenn wenigstens eine der Speicherzellen, auf die nicht zugegriffen werden kann, überlöscht wird, d. h. von einem Verarmungstyp wird, die Vorrichtung automatisch dazu bestimmt, fehlerhaft zu sein, wodurch die Herstellungsausbeute der Vorrichtung reduziert wird.
Zusätzlich ist berichtet worden, dass ein erratisches bzw. unregelmäßiges Löschphänomen in einer nichtflüchtigen Speichervorrichtung auftreten kann. Das bedeutet, dass ein zufälliges und temporäres Überlöschphänomen durch Traps bzw. Fangstellen von Löchern auftritt, und dieses Phänomen wird durch die nächste Schreiboperation aufgelöst. Daher ist es schwer, das erratische Löschphänomen zu finden. Somit können angesichts des erratischen Löschphänomens die Speicherzellen, auf die nicht zugegriffen werden kann, sowie die Speicherzellen, auf die zugegriffen werden kann, überlöscht werden.
In US-A-5 327 383 sind ein Verfahren und eine Schaltung zum Löschen eines nichtflüchtigen Halbleiterspeichers mit redundanten Zeilen zum Ersetzen kurzer Zeilen innerhalb der Speichermatrizen offenbart. Beim Verfahren werden eine Vorkonditionierungs- und eine Nachkonditionierungsoperation bei allen Speicherzellen durchgeführt. Die Vorkonditionierungsoperation verwendet eine Programmierung hoher Ebene, während die Nachkonditionierungsoperation eine Programmierung niedriger Ebene verwendet.
In EP-A-0 570 597 ist ein bezüglich seiner Löschoperation durch Verkürzen ihrer Löschzeit verbesserter Flash-Speicher offenbart. Bei der Löschoperation wird dann, wenn Daten vor einem Löschen geschrieben werden, eine Vielzahl von Leitungen gleichzeitig ausgewählt, und Daten werden gleichzeitig in eine Vielzahl von Transistoren geschrieben.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Überlöschphänomen für die Speicherzellen, auf die nicht zugegriffen werden kann bzw. die nicht zugreifbar ist, einer nichtflüchtigen Halbleiterspeichervorrichtung zu vermeiden, die Redundanz-Speicherzellen enthält, um dadurch die Herstellungsausbeute der Vorrichtung zu erhöhen.
Es sind ein Verfahren zum Beschreiben, Löschen und Beschreiben einer nichtflüchtigen Halbleiterspeichervorrichtung gemäß Anspruch 1 und eine nichtflüchtige Speichervorrichtung gemäß Anspruch 11 geschaffen.
Bei einer nichtflüchtigen Speichervorrichtung wird eine Schreiboperation bei Speicherzellen, auf die zugegriffen werden kann, durchgeführt. Dann wird eine Löschoperation bei den Speicherzellen, auf die zugegriffen werden kann, sowie bei Speicherzellen, auf die nicht zugegriffen werden kann, durchgeführt. Schließlich wird eine Schreiboperation nur bei den Speicherzellen, auf die nicht zugegriffen werden kann, durchgeführt. Somit wird veranlasst, dass die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, höher sind, und demgemäß tritt das Verarmungs- bzw. Abreicherungsphänomen in den Speicherzellen, auf die nicht zugegriffen werden kann, kaum auf.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird aus der Beschreibung, wie sie nachfolgend aufgezeigt ist, verglichen mit dem Stand der Technik unter Bezugnahme auf die beigefügten Zeichnungen klarer verstanden, wobei:
1A und 1B Block-Schaltungsdiagramme bzw. Blockschaltbilder sind, die eine Halbleiterspeichervorrichtung nach dem Stand der Technik darstellen, die Redundanz-Speicherzellen enthält;
2 ein detailliertes Schaltungsdiagramm des Zeilendecodierers der 1 ist;
3 ein detailliertes Schaltungsdiagramm der Redundanz-Zeilendecodierer der 1 ist;
4 ein detailliertes Schaltungsdiagramm der Löschschaltung der 1 ist;
5 ein detailliertes Schaltungsdiagramm des Spaltendecodierers der 1 ist;
6 ein detailliertes Schaltungsdiagramm der Schreibschaltung der 1 ist;
7 ein detailliertes Schaltungsdiagramm des Leseverstärkers der 1 ist;
8 ein detailliertes Schaltungsdiagramm des Vordecodiererteils der 1 ist;
9 ein Diagramm zum Erklären verwendeter Speicherzellen und nicht verwendeter Speicherzellen der 1 ist;
10 ein Ablaufdiagramm zum Zeigen eines Verfahrens nach dem Stand der Technik zum Beschreiben, Löschen und Verifizieren einer nichtflüchtigen Speichervorrichtung ist;
11A, 11B, 11C und 11D Kurven sind, die Schwellenspannungscharakteristiken bzw. -kennlinien von Speicherzellen zeigen, die durch die Routine der 10 erhalten werden;
12 ein Ablaufdiagramm zum Erklären eines ersten Ausführungsbeispiels des Verfahrens zum Beschreiben, Löschen und Verifizieren einer nichtflüchtigen Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung ist;
13 eine Kurve ist, die Schwellenspannungscharakteristiken bzw. - kennlinien von Speicherzellen zeigt, die durch die Routine der 12 erhalten werden;
14 ein Ablaufdiagramm zum Erklären eines zweiten Ausführungsbeispiels des Verfahrens zum Schreiben, Löschen und Verifizieren einer nichtflüchtigen Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung ist;
15 ein Ablaufdiagramm zum Erklären eines dritten Ausführungsbeispiels des Verfahrens zum Schreiben, Löschen und Verifizieren einer nichtflüchtigen Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung ist;
16 eine Kurve ist, die Schwellenspannungscharakteristiken bzw. -kennlinien von Speicherzellen zeigt, die durch die Routine der 15 erhalten werden;
17 ein Ablaufdiagramm zum Erklären eines vierten Ausführungsbeispiels des Verfahrens zum Schreiben, Lösen und Verifizieren einer nichtflüchtigen Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung ist; und
18 ein Schaltungsdiagramm eines Vordecodierers gemäß der vorliegenden Erfindung ist.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Vor der Beschreibung der bevorzugten Ausführungsbeispiele werden eine Halbleiterspeichervorrichtung nach dem Stand der Technik, die Redundanz-Speicherzellen enthält, und ein Verfahren zum Löschen der Vorrichtung nach dem Stand der Technik unter Bezugnahme auf die 1A, 1B, 2 bis 10, 11A, 11B, 11C und 11D erklärt.
In den 1A und 1B, die eine Halbleiterspeichervorrichtung nach dem Stand der Technik darstellen, sind eine Vielzahl von Wortleitungen WL0, WL1, ..., WLm, eine Vielzahl von Redundanz-Wortleitungen RWL0, RWL1, ..., RWL7, RWL8, RWL9, ..., RWL15 und Bitleitungen BL0, BL1, ..., BLn vorgesehen. Das Bezugszeichen bezeichnet eine normale Speicherzellenmatrix, die durch normale Speicherzellen M00, M01, ..., M0n, M10, M11, ... ausgebildet ist, von welchen jede einen Sourceanschluss, einen an eine der Bitleitungen BL0, BL1, ..., BLn angeschlossenen Drainanschluss, ein schwebendes Gate und ein an eine der Wortleitungen WL1, WL2, ..., WLm angeschlossenes Steuergate hat.
Eine Redundanz-Speicherzellenmatrix 2-1 ist durch Redundanz-Speicherzellen RM00, RM01, ..., RM0n, .... ausgebildet, von welchen jede einen Sourceanschluss, einen an eine der Bitleitungen BL0, BL1, ..., BLn angeschlossenen Drainanschluss, ein schwebendes Gate und ein an eine der Redundanz-Wortleitungen RWL0, RWL1, ..., RWL7 angeschlossenes Steuergate hat. Gleichermaßen ist eine Redundanz-Speicherzellenmatrix 2-2 durch Redundanz-Speicherzellen RM80, RM81, ..., RM8n, ... ausgebildet, von welchen jede einen Sourceanschluss, einen an eine der Bitleitungen BL0, BL1, ..., BLn angeschlossenen Drainanschluss, ein schwebendes Gate und ein an eine der Redundanz-Wortleitungen RWL8, RWL9, ..., RWL15 angeschlossenes Steuergate hat.
Ein Zeilendecodierer 3 wählt eine der Wortleitungen WL0, WL1, ..., WLm aus. Ebenso wählt ein Redundanz-Zeilendecodierer 4-1 eine der Redundanz-Wortleitungen RWL0, RWL1, ..., RWL7 aus und wählt ein Redundanz-Zeilendecodierer 4-2 eine der Redundanz-Wortleitungen RWL8, RWL9, ..., RWL15 aus.
Eine Löschschaltung 5 ist an alle Sourceanschlüsse der normalen Speicherzellen M00, M01, ..., M0n, ... und der Redundanz-Speicherzellen RM00, RM01, ..., RM0n, ... angeschlossen. Als Ergebnis werden während eines Löschmodes die Spannungen an den Sourceanschlüssen veranlasst, hoch (= V_pp) zu sein. Gegensätzlich dazu sind die Sourceanschlüsse während eines Schreib/Lese-Modes geerdet.
Eine Spaltenauswahlschaltung 6 besteht aus Spaltenauswahltransistoren Q_c0, Q_c1, ..., Q_cn, die jeweils zwischen einer der Bitleitungen BL0, BL1, ..., BLn und einer Ziffern- bzw. Stellenleitung DL0 angeschlossen sind. Einer der Spaltenauswahltransistoren Q_c0, Q_c1, ..., Q_cn wird durch einen Spaltendecodierer 7 ausgewählt und EIN-geschaltet.
Eine Schreibschaltung 8 empfängt ein Eingangsdatensignal von einem Eingabe/Ausgabe-Puffer 9 und sendet es zur Ziffernleitung DL0. Ebenso erfasst bzw. liest eine Leseschaltung 10 Daten auf der Ziffernleitung DL0 und sendet sie zum Eingabe/Ausgabe-Puffer 9.
Der Zeilendecodierer 3, die Redundanz-Zeilendecodierer 4-1 und 4-2 und der Spaltendecodierer 7 werden durch Empfangsadressensignale von einem Vordecodiererteil 11 gesteuert, der auch externe Adressensignale von einem Adressenpuffer 12 und interne Adressensignale von einer Ablaufsteuerungs/Spannungsversorgungs-Schaltung 13 empfängt.
Die Ablaufsteuerungs/Spannungsversorgungs-Schaltung 13 empfängt Steuersignale von einem Eingabe/Ausgabe-Puffer 14 zum Steuern der gesamten Vorrichtung. Ebenso führt die Ablaufsteuerungs/Spannungsversorgungs-Schaltung 13 Leistungsversorgungsspannungen, wie beispielsweise V_PX und V_PY, zu den Elementen der Vorrichtung zu.
Es soll beachtet werden, dass die normale Speicherzellenmatrix 1, die Redundanz-Speicherzellenmatrizen 2-1 und 2-2, die Spaltenauswahlschaltung 6, die Schreibschaltung 8, der Eingabe/Ausgabe-Puffer 9 und der Leseverstärker 10 einen Block bilden; andere Blöcke, wie beispielsweise sieben Blöcke, die dieselben wie dieser Block sind, sind auch vorgesehen und sind mit der Löschschaltung 5 verbunden.
Jedes Element der Vorrichtung der 1 wird als nächstes unter Bezugnahme auf die 2 bis 8 erklärt.
In 2, die ein detailliertes Schaltungsdiagramm des Zeilendecodierers 3 der 1 ist, sind Schaltungen 31, 32, ..., die dieselbe Konfiguration haben, für alle acht Wortleitungen, wie beispielsweise WL0, WL1, ..., WL7, vorgesehen. Beispielsweise besteht die Schaltung 31 aus einer NAND-Schaltung 311 zum Empfangen von Adressensignalen vom Vordecodiererteil 11, acht Übertragungsgattertransistoren 312, P-Kanal-MOS-Transistoren 313 und 314 und einem N-Kanal-MOS-Transistor 315. In diesem Fall bilden die Transistoren 314 und 315 einen CMOS-Inverter. Ebenso empfängt die NAND-Schaltung 311 ein invertiertes Signal eines Redundanz-Auswahlsignals RS. Daher wird dann, wenn das Redundanz-Auswahlsignal RS hoch (aktiv) ist, d. h. die Redundanz-Speicherzellenmatrix 4-1 oder 4-2 ausgewählt ist, die NAND-Schaltung 311 (321) gesperrt. Gegensätzlich dazu wird dann, wenn das Redundanz-Auswahlsignal RS niedrig (inaktiv) ist, d. h. die Redundanz-Speicherzellenmatrizen 4-1 und 4-2 nicht ausgewählt sind, die NAND-Schaltung 311 (321) freigegeben. Das bedeutet, dass die Ausgabe von einer der NAND-Schaltungen 311, 321, ..., niedrig ist. Ebenso wird veranlasst, dass eines der Vordecodiersignale BX0, BX1, ..., BX7 hoch ist. Beispielsweise dann, wenn das Vordecodiersignal BX0 hoch ist und ein von der Ablaufsteuerungs/Spannungsversorgungs-Schaltung 13 erzeugtes Modensignal MD hoch ist, wird der Transistor 313 AUS-geschaltet und wird der Transistor 314 EIN-geschaltet, so dass die Spannung auf der Wortleitung WL0 V_PX ist. Es ist zu beachten, dass V_PX während eines Schreibmodes V_PY ist, wie beispielsweise 12 V, V_PX während eines Lesemodes V_cc ist, wie beispielsweise 5 V, und V_PX während eines Löschmodes 0 V ist.
Weiterhin wird während eines Verifizierungsmodes für einen unteren Grenzwert VL einer Schwellenspannung veranlasst, dass das Modensignal MD niedrig ist. Als Ergebnis werden die Transistoren 313, 323, ... EIN-geschaltet, und demgemäß werden die Transistoren 315, 325, ... EIN-geschaltet. Daher wird eine Spannung V_SX entsprechend dem unteren Grenzwert VL an die Wortleitungen WL0, WL1, ... angelegt. Es ist zu beachten, dass dann, wenn die Steuerung nicht in einem Verifizierungsmode ist, die Spannung V_SX veranlasst wird, 0 V zu sein.
In 3, die ein detailliertes Schaltungsdiagramm der Redundanz-Zeilendecodierer 4-1 und 4-2 der 1 ist, sind die Redundanz-Zeilendecodierer 4-1 und 4-2, die dieselbe Konfiguration haben, für alle acht Redundanz-Wortleitungen vorgesehen, wie beispielsweise RWL0, RWL1, ..., RWL7. Beispielsweise besteht der Redundanz-Zeilendecodierer 4-1 aus einem Inverter 411 für ein Redundanz- Auswahlsignal RS0 vom Vordecodiererteil 11, acht Übertragungsgattertransistoren 412, P-Kanal-MOS-Transistoren 413 und 414 und einem N-Kanal-MOS-Transistor 415. In diesem Fall bilden die Transistoren 414 und 415 einen CMOS-Inverter. Daher ist dann, wenn das Redundanz-Auswahlsignal RS niedrig (inaktiv) ist, die Ausgabe des Inverters 411 hoch, so dass die Redundanz-Speicherzellenmatrix 4-1 gesperrt wird. Gegensätzlich dazu ist dann, wenn das Redundanz-Auswahlsignal RS0 hoch (aktiv) ist, die Ausgabe des Inverters 411 niedrig. Ebenso wird veranlasst, dass eines der Vordecodiersignale BX0, BX1, ..., BX7 hoch ist. Wenn beispielsweise das Vordecodiersignal BX0 hoch ist und das Modensignal MD hoch ist, wird der Transistor 413 AUS-geschaltet und wird der Transistor 414 EIN-geschaltet, so dass die Spannung auf der Redundanz-Wortleitung RWL0 V_PX ist.
Weiterhin wird während eines Verifizierungsmodes für einen unteren Grenzwert VL einer Schwellenspannung veranlasst, dass das Modensignal MD niedrig ist. Als Ergebnis wird der Transistor 413 EIN-geschaltet, und demgemäß wird der Transistor 415 EIN-geschaltet. Daher wird eine Spannung V_SX entsprechend dem unteren Grenzwert VL an die Redundanz-Wortleitungen RWL0, RWL1, ... angelegt.
In 4, die ein detailliertes Schaltungsdiagramm der Löschschaltung 5 der 1 ist, wird ein Löschsignal ER von der Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 über Inverter 501 und 502 zu einem Flip-Flop zugeführt, das durch P-Kanal-MOS-Transistoren 503 und 504 und N-Kanal-MOS-Transistoren 505 und 506 gebildet ist. Das Flip-Flop wird durch die Leistungsversorgungsspannung V_PY mit Leistung versorgt. Ebenso sind ein P-Kanal-MOS-Transistor 507 und ein N-Kanal-MOS-Transistor 508 in Reihe geschaltet und werden durch die Leistungsversorgungsspannung V_PP mit Leistung versorgt. Der Gateanschluss des P-Kanal-MOS-Transistors 507 wird durch die Ausgangsspannung des Flip-Flops gesteuert, während der Gateanschluss des N-Kanal-MOS-Transistors 508 durch ein invertiertes Signal des Löschsignals ER gesteuert wird. Während eines Löschmodes (ER = "1") ist die Ausgangsspannung des Inverters 501 niedrig (= 0 V), so dass der Transistor 508 AUS-geschaltet ist, und ist die Ausgangsspannung des Flip-Flops auch niedrig, so dass der Transistor 507 EIN-geschaltet ist. Als Ergebnis sind die Spannungen der Sourceanschlüsse V_PP. Gegensätzlich dazu ist während eines Nicht-Löschmodes (ER = "0") die Ausgangsspannung des Inverters 501 hoch (= V_cc), so dass der Transistor 508 EIN-geschaltet ist, und ist die Ausgangsspannung des Flip-Flops hoch (= V_PP), so dass der Transistor 507 AUS-geschaltet ist. Als Ergebnis sind die Spannungen der Sourceanschlüsse 0 V.
In 5, die ein detailliertes Schaltungsdiagramm des Spaltendecodierers 7 der 1 ist, sind Schaltungen 71, 72, ..., die dieselbe Konfiguration haben, für die Spaltenauswahltransistoren Q_C0, Q_C0, ... vorgesehen. Beispielsweise besteht die Schaltung 31 aus einer NAND-Schaltung 711 zum Empfangen von Adressensignalen vom Vordecodiererteil 11, einem Transistor 712, P-Kanal-MOS-Transistoren 713 und 714 und einem N-Kanal-MOS-Transistor 715. In diesem Fall bilden die Transistoren 714 und 715 einen CMOS-Inverter. Daher wird nur dann, wenn die Ausgangsspannung der NAND-Schaltung 711 niedrig (= 0 V) ist, der Transistor 714 EIN-geschaltet, so dass die Spannung am Gateanschluss des Spaltenauswahltransistors Q_C0 V_PY ist. In diesem Fall wird der Transistor 713 AUS-geschaltet. Sonst, d. h. dann, wenn eine Ausgangsspannung der NAND-Schaltung 711 hoch ist, wird der Transistor 715 EIN-geschaltet, so dass die Spannung am Gateanschluss des Spaltenauswahltransistors Q_C0 0 V ist. In diesem Fall wird der Transistor 713 EIN-geschaltet.
In 6, die ein detailliertes Schaltungsdiagramm der Schreibschaltung 8 der 1 ist, enthält die Schreibschaltung 8 eine NAND-Schaltung 801 zum Empfangen von Eingangsdaten DI über einen Inverter 802 und eines Programmsignals PG von der Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13. Ebenso enthält die Schreibschaltung 8 einen Übertragungsgattertransistor 803, P-Kanal-MOS-Transistoren 804 und 805 und einen N-Kanal-MOS-Transistor 806. In diesem Fall bilden die Transistoren 805 und 806 einen CMOS-Inverter, dessen Ausgabe einen N-Kanal-MOS-Transistor 807 treibt. In einem Schreibmode (PG = "1") lässt die NAND-Schaltung 801 die Eingangsdaten DI durch sie hindurch, so dass die Ausgabe des CMOS-Inverters gemäß den Eingangsdaten DI hoch (= V_PG) oder niedrig (= 0 V) ist. Somit wird die Spannung auf der Ziffernleitung DL0 auf V_PP nach oben gezogen. Gegensätzlich dazu ist die NAND-Schaltung 801 in einem Lesemode (PG = "0") gesperrt, wodurch der Durchgang der Eingangsdaten DI durch sie hindurch verhindert wird.
In 7, die ein detailliertes Schaltungsdiagramm des Leseverstärkers 10 der 1 ist, enthält der Leseverstärker 10 eine Referenzspannungs-Erzeugungsschaltung 101 und einen Komparator 102. Die Referenzspannungs-Erzeugungsschaltung 101 besteht aus einer variablen Konstantstromquelle 1011, N-Kanal-MOS-Transistoren 1012, 1013, 1014 und 1015, einem Inverter 1016 und P-Kanal-MOS-Transistoren 1017 und 1018, die eine Spiegelschaltung bilden. In der Referenzspannungs- Erzeugungsschaltung 101 fließt ein durch die Stromquelle 1011 bestimmter Strom durch einen Pfad, der durch die Elemente 1017, 1012 und 1013 gebildet ist, und derselbe Strom fließt auch durch die Elemente 1018, 1014 und 1015, wodurch eine Refenenzspannung V_REF erzeugt wird.
Der Komparator 102 besteht aus N-Kanal-MOS-Transistoren 1021, 1022 und 1023, die jeweils den Transistoren 1012, 1014 und 1015 entsprechen, einem Inverter 1024, der dem Inverter 1016 entspricht, und P-Kanal-MOS-Transistoren 1025 und 1026, die jeweils den Transistoren 1017 und 1018 entsprechen. Daher fließt dann, wenn die Spannung auf der Ziffernleitung DL0 niedrig ist, ein Strom durch die Transistoren 1021 und 1025, um die Spannung am Eingang eines Inverters 103 nach oben zu ziehen. Gegensätzlich dazu fließt dann, wenn die Spannung auf der Ziffernleitung DL0 hoch ist, kaum ein Strom durch die Transistoren 1021 und 1025, um die Spannung am Eingang des Inverters 103 nach unten zu ziehen. Somit wird die Ausgabe des Inverters 103 über einen Inverter 104 dem Eingabe/Ausgabe-Puffer 9 zugeführt. Es ist zu beachten, dass die Größen der Transistoren 1014 und 1022 eingestellt sind, um ein vorbestimmtes Widerstandsverhältnis zwischen ihnen zu erhalten.
In 8, die ein teilweise detailliertes Schaltungsdiagramm des Vordecodiererteils 11 der 1 ist, ist ein Zeilen-Vordecodierer 1101 zum Empfangen von drei niederwertigeren Bits einer Zeilenadresse vorgesehen, um die Vordecodiersignale BX0 , BX1, ..., BX7 zu erzeugen und sie zum Zeilendecodierer 3 und zu den Redundanz-Zeilendecodierern 4-1 und 4-2 zu senden.
Ebenso sind programmierbare Nurlesespeicher vom Schmelzsicherungstyp (PROMs) 1102 und 1103 zum Speichern von Zeilenadressen vorgesehen, die durch die höhenwertigeren Bits der Zeilenadresse außer für die oben angegebenen drei niederwertigeren Bits definiert sind. Das bedeutet, dass dann, wenn eine oder mehrere Speicherzellen in der normalen Speicherzellenmatrix 1 als defekt bestimmt werden, Zeilenadressen, die solche defekten Speicherzellen anzeigen, in die Schmelzsicherungstyp-PROMs 1102 und 1103 geschrieben werden. Als Ergebnis erzeugt dann, wenn eine Lese- oder Schreibadresse mit einer der in den Schmelzsicherungstyp-PROMs 1102 und 1103 gespeicherten Adressen übereinstimmt, der Schmelzsicherungstyp-PROM 1102 oder 1103 ein Redundanz-Auswahlsignal RS0 oder RS1, um dadurch Zeilen der Speicherzellen in der normalen Speicherzellenmatrix 1, die die defekte Speicherzelle enthält, durch die Redundanz- Speicherzellenmatrix 2-1 oder 2-2 zu ersetzen. Somit werden die defekten Speicherzellen vermindert.
Das vom Schmelzsicherungstyp-PROM 1102 erzeugte Redundanz-Auswahlsignal RS0 wird über einen Schalter 1104 und eine ODER-Schaltung 1105 zum Redundanz-Zeilendecodierer 4-1 übertragen. Gleichermaßen wird das vom Schmelzsicherungstyp-PROM 1103 erzeugte Redundanz-Auswahlsignal RS1 über einen Schalter 1106 und eine ODER-Schaltung 1107 zum Redundanz-Zeilendecodierer 4-2 übertragen. Ebenso werden die Redundanz-Auswahlsignale RS0 und RS1 über eine ODER-Schaltung 1108 als das Redundanz-Auswahlsignal RS zum Zeilendecodierer 3 übertragen. Das bedeutet, dass der Zeilendecodierer 3 dann, wenn wenigstens eine der Redundanz-Speicherzellenmatrizen 2-1 und 2-2 ausgewählt ist, gesperrt ist.
Die Schalter 1104 und 1106 werden durch die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 gesteuert. Beispielsweise veranlasst die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 selbst dann, wenn das Redundanz-Auswahlsignal RS0 vom Schmelzsicherungstyp-PROM 1102 erzeugt wird, dass der Schalter 1104 offen ist, so dass die Zeile der Speicherzellen, die eine defekte Speicherzelle enthält, in der normalen Speicherzellenmatrix 1 ausgewählt werden kann.
Andererseits werden Redundanz-Auswahlsignale RS0' und RS1' von der Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 über die ODER-Schaltungen 1105 und 1107 zugeführt. Beispielsweise erzeugt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 selbst dann, wenn das Redundanz-Auswahlsignal RS0 nicht vom Schmelzsicherungstyp-PROM 1102 erzeugt wird, das Redundanz-Auswahlsignal RS0', so dass die Redundanz-Speicherzellenmatrix 2-1 ausgewählt werden kann.
In 9, die einen Zustand der normalen Speicherzellenmatrix 1 und der Redundanz-Speicherzellenmatrizen 2-1 und 2-2 der 1 darstellt, werden dann, wenn eine defekte Speicherzelle, wie sie durch X angezeigt ist, in der normalen Speicherzellenmatrix 1 gefunden wird, Zeilen von Speicherzellen der normalen Speicherzellenmatrix 1, die die defekte Speicherzelle enthalten, durch die Redundanz-Speicherzellenmatrix 2-1 ersetzt. In diesem Fall kann auf die normale Speicherzellenmatrix 1 außer ihrem schattierten Teil und die Redundanz-Speicherzellenmatrix 2-1 zugegriffen werden, während auf den schattierten Teil der normalen Speicherzellenmatrix 1 und die Redundanz-Speicherzellenmatrix 2-2 nicht zugegriffen werden kann.
Als nächstes wird ein Verfahren zum Schreiben, Löschen und Verifizieren der Speicherzellen der 1 nach dem Stand der Technik unter Bezugnahme auf 10, sowie auf die 9 und 11A, 11B, 11C und 11D erklärt. Es ist zu beachten, dass 10 eine Routine ist, die durch die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 ausgeführt wird. Ebenso soll angenommen sein, dass die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 die Inhalte der Schmelzsicherungstyp-PROMs 1102 und 1103 erkennt.
Zuerst wird bei einem Schritt 1001 eine Schreiboperation bei den Speicherzellen, auf die zugegriffen werden kann, wie sie in 9 gezeigt sind, durchgeführt. In diesem Fall schließt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 die Schalter 1104 und 1106 und erzeugt die Redundanz-Auswahlsignale RS0' und RS1' nicht. Ebenso erzeugt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 das Programmsignal PG, um die Schreibschaltung 8 für Daten "0" zu aktivieren. Dann wird eine Adresse sequentiell inkrementiert und zum Vordecodiererteil 11 übertragen bzw. gesendet. Als Ergebnis werden, wie es in 11A durch X1 angezeigt ist, die Schwellenspannungen der Zellen, auf die zugegriffen werden kann, veranlasst hoch zu sein.
Als nächstes wird bei einem Schritt 1002 auch eine Schreiboperation bei den Speicherzellen, auf die nicht zugegriffen werden kann, wie sie in 9 gezeigt sind, durchgeführt. In diesem Fall öffnet die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 den Schalter 1104 und schließt den Schalter 1106. Ebenso erzeugt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 das Programmsignal PG, um die Schreibschaltung 8 für Daten "0" zu aktivieren. Dann wird die im Schmelzsicherungstyp-PROM 1102 gespeicherte Adresse erzeugt und zum Vordecodiererteil 11 übertragen bzw. gesendet. Als Ergebnis werden Daten "0" in die Zeile der normalen Speicherzellenmatrix 1 entsprechend der im Schmelzsicherungstyp-PROM 1102 gespeicherten Adresse geschrieben. Dann wird das Redundanz-Auswahlsignal RS1' erzeugt und zum Vordecodiererteil 11 übertragen. Als Ergebnis werden Daten "0" in die Redundanz-Speicherzellenmatrix 2-2 geschrieben, wie es durch Y1 in 11A angezeigt ist, und die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, werden auch veranlasst hoch zu sein.
Als nächstes wird bei einem Schritt 1003 eine Flash-Löschoperation bei den Speicherzellen, auf die zugegriffen werden kann, und den Speicherzellen, auf die nicht zugegriffen werden kann, durchgeführt. Das bedeutet, dass die Ablaufsteuerungs/Spannungsversorgungs-Schaltung 13 das Löschsignal ER für eine vorbestimmte kurze Zeitperiode erzeugt und es zur Löschschaltung 5 überträgt. Daher wird die hohe Leistungsversorgungsspannung V_PP an die Sourceanschlüsse aller Speicherzellen angelegt, während alle Wortleitungen WL0, WL1, ..., WLm und Redundanz-Wortleitungen RWL0, RWL1, ..., RWL7, RWL8, ..., RWL15 geerdet werden. Als Ergebnis werden alle Speicherzellen, auf die zugegriffen werden kann, sowie alle Speicherzellen, auf die nicht zugegriffen werden kann, gelöscht. Somit werden die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, veranlasst niedrig zu sein, wie es in 11A durch X2 angezeigt ist, und ebenso werden die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, veranlasst niedrig zu sein, wie es in 11A durch Y2 angezeigt ist.
Als nächstes wird bei einem Schritt 1004 eine Verifizierungsoperation bei den Speicherzellen, auf die zugegriffen werden kann, durchgeführt, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, niedriger als ein oberer Grenzwert VU sind oder nicht, der etwas niedriger als eine Lesespannung bei den Wortleitungen WL0, WL1, ..., WLm und den Redundanz-Wortleitungen RWL0, RWL1, ..., RWL15 ist. Beispielsweise ist der obere Grenzwert VU 3,0 V bis 3,5 V. Das bedeutet, dass die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 die Schalter 1104 und 1106 schließt und die Redundanz-Auswahlsignale RS0' und RS1' und das Programmsignal PG nicht erzeugt. Ebenso stellt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 VU bezüglich der Spannung V_PX ein.
Dann wird eine Adresse sequentiell inkrementiert und zum Vordecodiererteil 11 übertragen, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, niedriger als die obere Grenzwert VU sind oder nicht, und zwar gemäß der Ausgabe des Leseverstärkers 10.
Beim Schritt 1004 springt die Steuerung dann, wenn wenigstens eine der Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, nicht niedriger als der obere Grenzwert VU ist, zurück zum Schritt 1003, um dadurch die Operationen bei den Schritten 1003 und 1004 zu wiederholen.
Beim Schritt 1004 geht die Steuerung dann, wenn alle Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, niedriger als der obere Grenzwert VU sind, weiter zum Schritt 1005.
Beim Schritt 1005 wird eine Verifizierungsoperation bei allen Speicherzellen, auf die zugegriffen werden kann, durchgeführt, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, höher als ein unterer Grenzwert VL sind oder nicht, der etwas höher als 0 V ist, wie beispielsweise 0,3 V. Das bedeutet, dass beim Schritt 1005 bestimmt wird, ob die Speicherzellen, auf die zugegriffen werden kann, nicht vom Verarmungstyp bzw. Abreicherungstyp sind oder nicht. In diesem Fall schließt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 die Schalter 1104 und 1106 und erzeugt die Redundanz-Auswahlsignale RS0' und RS1' nicht. Ebenso stellt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 VL bezüglich der Spannung V_SX ein, während das Modensignal MD veranlasst wird, hoch zu sein, um die Transistoren 313, 323, ..., 413 und 423 auf AUS zu schalten. Dann wird eine Adresse sequentiell erzeugt und zum Vordecodiererteil 11 übertragen, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, höher als der untere Grenzwert VL sind oder nicht, und zwar gemäß der Ausgabe des Leseverstärkers 10.
Beim Schritt 1005 geht die Steuerung dann, wenn wenigstens eine der Speicherzellen, auf die zugegriffen werden kann, nicht höher als der untere Grenzwert VL ist, weiter zu einem Schritt 1008, der bestimmt, dass die Vorrichtung fehlerhaft ist. Sonst geht die Steuerung weiter zu einem Schritt 1006.
Beim Schritt 1006 wird eine Verifizierungsoperation bei allen Speicherzellen, auf die nicht zugegriffen werden kann, durchgeführt, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, höher als der untere Grenzwert VL sind oder nicht. Das bedeutet, dass beim Schritt 1006 bestimmt wird, ob die Speicherzellen, auf die nicht zugegriffen werden kann, nicht vom Verarmungstyp bzw. Abreicherungstyp sind oder nicht. In diesem Fall schließt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 den Schalter 1104 und öffnet den Schalter 1106. Ebenso stellt die Ablaufsteue rungs/Leistungsversorgungs-Schaltung 13 VL bezüglich der Spannung V_SX ein, während das Modensignal MD veranlasst wird, hoch zu sein, um die Transistoren 313, 323, ..., 413 und 423 auf AUS zu schalten. Dann wird die im Schmelzsicherungstyp-PROM 1102 gespeicherte Adresse erzeugt und zum Vordecodiererteil 11 übertragen, um zu bestimmen, ob die Speicherzellen, auf die nicht zugegriffen werden kann, der normalen Speicherzellenmatrix 1 höher als der untere Grenzwert VL sind oder nicht, und zwar gemäß der Ausgabe des Leseverstärkers 10. Dann wird das Redundanz-Auswahlsignal RS1' erzeugt und zum Vordecodiererteil 11 übertragen, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, der Redundanz-Speicherzellenmatrix 2-2 höher als der untere Grenzwert VL sind oder nicht, und zwar gemäß der Ausgabe des Leseverstärkers 10.
Beim Schritt 1006 geht die Steuerung dann, wenn wenigstens eine der Speicherzellen, auf die nicht zugegriffen werden kann, nicht höher als der untere Grenzwert VL ist, weiter zum Schritt 1008, der bestimmt, dass die Vorrichtung fehlerhaft ist. Sonst geht die Steuerung weiter zu einem Schritt 1007, der bestimmt, dass die Vorrichtung durchlaufen wird bzw. ein Durchlass bei ihr erfolgt.
Gemäß der Routine der 10 wird dann, wenn die Bestimmungen bei den Schritten 1005 und 1006 beide bestätigend sind, wie es in 11A gezeigt ist, bestimmt, dass die Vorrichtung durchlaufen wird. Gegensätzlich dazu wird dann, wenn die Bestimmungen bei den Schritten 1005 und 1006 beide negativ sind, wie es in 11B gezeigt ist, wenn die Bestimmung beim Schritt 1005 negativ ist und die Bestimmung beim Schritt 1006 bestätigend ist, wie es in 11C gezeigt ist, oder wenn die Bestimmung beim Schritt 1005 bestätigend ist und die Bestimmung beim Schritt 1006 negativ ist, wie es in 11D gezeigt ist, bestimmt, dass die Vorrichtung fehlerhaft bzw. ausgefallen ist.
In 12, die ein erstes Ausführungsbeispiel der vorliegenden Erfindung darstellt, ist ein Schritt 1002 der 10 weggelassen und ist ein Schritt 1201 anstelle des Schritts 1006 der 10 vorgesehen.
Zuerst wird bei einem Schritt 1001 eine Schreiboperation bei den Speicherzellen durchgeführt, auf die zugegriffen werden kann, wie es in 9 gezeigt ist. In diesem Fall schließt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 die Schalter 1104 und 1106 und erzeugt die Redundanz-Auswahlsignale RS0' und RS1' nicht. Ebenso erzeugt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 das Programmsignal PG, um die Schreibschaltung 8 für Daten "0" zu aktivieren. Dann wird eine Adresse sequentiell inkrementiert und zum Vordecodiererteil 11 übertragen. Als Ergebnis werden, wie es in 13 durch X1 angezeigt ist, die Schwellenspannungen der Zellen, auf die zugegriffen werden kann, veranlasst hoch zu sein.
Als nächstes wird bei einem Schritt 1003 eine Flash-Löschoperation bei den Speicherzellen, auf die zugegriffen werden kann, und bei den Speicherzellen, auf die nicht zugegriffen werden kann, durchgeführt. Das bedeutet, dass die Ablaufsteuerungs/Spannungsversorgungs-Schaltung 13 das Löschsignal ER für eine vorbestimmte kurze Zeitperiode erzeugt und es zur Löschschaltung 5 überträgt. Daher wird die hohe Leistungsversorgungsspannung V_PP an die Sourceanschlüsse aller Speicherzellen angelegt, während alle Wortleitungen WL0, WL1, ..., WLm und Redundanz-Wortleitungen RWL0, RWL1, ..., RWL7, RWL8, ..., RWL15 geerdet werden. Als Ergebnis werden alle Speicherzellen, auf die zugegriffen werden kann, sowie alle Speicherzellen, auf die nicht zugegriffen werden kann, gelöscht. Somit werden die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, veranlasst niedrig zu sein, wie es in 13 durch X2 angezeigt ist, und ebenso werden die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, veranlasst niedrig zu sein, wie es in 13 durch Y1' angezeigt ist. In 13 soll angenommen sein, dass die Speicherzellen, auf die zugegriffen werden kann, nach der Flash-Löschoperation nicht vom Verarmungstyp bzw. Abreicherungstyp sind, wie es in 13 durch X2 angezeigt ist, und einige der Speicherzellen, auf die nicht zugegriffen werden kann, nach der Flash-Löschoperation vom Verarmungstyp bzw. Abreicherungstyp sind, wie es in 13 durch Y1' angezeigt ist.
Als nächstes wird bei einem Schritt 1004 eine Verifizierungsoperation bei den Speicherzellen, auf die zugegriffen werden kann, durchgeführt, um zu bestimmen, ob die Schwellenspannungen der verwendeten Speicherzellen niedriger als der obere Grenzwert VU sind oder nicht. Das bedeutet, dass die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 die Schalter 1104 und 1106 schließt und die Redundanz-Auswahlsignale RS0' und RS1' und das Programmsignal PG nicht erzeugt. Ebenso stellt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 VU bezüglich der Spannung V_PX ein. Dann wird eine Adresse sequentiell inkrementiert und zum Vordecodiererteil 11 übertragen, um zu bestimmen, ob die Schwel lenspannungen der Speicherzellen, auf die zugegriffen werden kann, niedriger als der obere Grenzwert VU sind oder nicht, und zwar gemäß der Ausgabe des Leseverstärkers 10.
Beim Schritt 1004 springt die Steuerung dann, wenn wenigstens eine der Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, nicht niedriger als der obere Grenzwert VU ist, zurück zum Schritt 1003, um dadurch die Operationen bei den Schritten 1003 und 1004 zu wiederholen.
Beim Schritt 1004 geht die Steuerung dann, wenn alle Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, niedriger als der obere Grenzwert VU sind, weiter zu einem Schritt 1005.
Beim Schritt 1005 wird eine Verifizierungsoperation bei allen Speicherzellen, auf die zugegriffen werden kann, durchgeführt, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, höher als der untere Grenzwert VL sind oder nicht. Das bedeutet, dass beim Schritt 1005 bestimmt wird, ob die verwendeten Speicherzellen nicht vom Verarmungstyp bzw. Abreicherungstyp sind oder nicht. In diesem Fall schließt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 die Schalter 1104 und 1106 und erzeugt die Redundanz-Auswahlsignale RS0' und RS1' nicht. Ebenso stellt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 VL bezüglich der Spannung V_SX ein, während das Modensignal MD veranlasst wird, hoch zu sein, um die Transistoren 313, 323, ..., 413 und 423 auf AUS zu schalten. Dann wird eine Adresse sequentiell erzeugt und zum Vordecodiererteil 11 übertragen, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, höher als der untere Grenzwert VL sind oder nicht, und zwar gemäß der Ausgabe des Leseverstärkers 10.
Beim Schritt 1005 geht die Steuerung dann, wenn wenigstens eine der Speicherzellen, auf die zugegriffen werden kann, nicht höher als der untere Grenzwert VL ist, weiter zu einem Schritt 1008, der bestimmt, dass die Vorrichtung fehlerhaft bzw. ausgefallen ist. Sonst geht die Steuerung weiter zu einem Schritt 1201.
Beim Schritt 1201 wird auch eine Schreiboperation bei den Speicherzellen durchgeführt, auf die nicht zugegriffen werden kann, wie es in 9 gezeigt ist. In diesem Fall öffnet die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 den Schalter 1104 und schließt den Schalter 1106. Ebenso erzeugt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 das Programmsignal PG, um die Schreibschaltung 8 für Daten "0" zu aktivieren. Dann wird die im Schmelzsicherungstyp-PROM 1102 gespeicherte Adresse erzeugt und zum Vordecodiererteil 11 übertragen. Als Ergebnis werden die Daten "0" in die Zeile der normalen Speicherzellenmatrix 1 entsprechend der im Schmelzsicherungstyp-PROM 1102 gespeicherten Adresse geschrieben. Dann wird das Redunanz-Auswahlsignal RS1' erzeugt und zum Vordecodiererteil 11 übertragen. Als Ergebnis werden die Daten "0" in die Redundanz-Speicherzellenmatrix 2-2 geschrieben, wie es in 13 durch Y2' angezeigt ist, und werden die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, auch veranlasst hoch zu sein. Dann geht die Steuerung weiter zu einem Schritt 1007, der bestimmt, dass die Vorrichtung durchlaufen wird.
Gemäß dem ersten Ausführungsbeispiel, wie es in 12 dargestellt ist, können selbst dann, wenn die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, überlöscht sind, wie es in 13 durch Y1' angezeigt ist, die überlöschten Speicherzellen, auf die nicht zugegriffen werden kann, durch die Schreiboperation beim Schritt 1201 korrigiert werden. Somit kann die Vorrichtung, die beim Verfahren nach dem Stand der Technik als fehlerhaft bzw. ausgefallen bestimmt wird, wie es in 11 D gezeigt ist, als durchlaufen bzw. durchlaufbar bestimmt werden.
In 14, die ein zweites Ausführungsbeispiel der vorliegenden Erfindung darstellt, ist ein Schritt 1401 zur Routine der 12 hinzugefügt. Das bedeutet, dass beim Schritt 1401 eine Verifizierungsoperation bei allen verwendeten Speicherzellen durchgeführt wird, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, höher als ein unterer Grenzwert VL sind oder nicht, der etwas höher als 0 V ist, wie beispielsweise 0,3 V. Das bedeutet, dass beim Schritt 1401 bestimmt wird, ob die Speicherzellen, auf die zugegriffen werden kann, nicht vom Verarmungstyp bzw. Abreicherungstyp sind oder nicht. In diesem Fall schließt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 die Schalter 1104 und 1106 und erzeugt die Redundanz-Auswahlsignale RS0' und RS1' nicht. Ebenso stellt die Ablaufsteuerungs/Leistungsversorgungs-Schaltung 13 VL bezüglich der Spannung V_SK ein, während das Modensignal MD veranlasst wird, hoch zu sein, um die Transistoren 313, 323, ..., 413 und 423 auf AUS zu schalten. Dann wird eine Adresse sequentiell erzeugt und zum Vordecodiererteil 11 übertra gen, um zu bestimmen, ob die Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, höher als der untere Grenzwert VL sind oder nicht, und zwar gemäß der Ausgabe des Leseverstärkers 10.
Beim Schritt 1401 springt die Steuerung dann, wenn wenigstens eine der verwendeten Speicherzellen nicht höher als der untere Grenzwert VL ist, zurück zum Schritt 1201. Somit wird die Schreiboperation beim Schritt 1201 wiederholt, bis die Schwellenspannungen aller Speicherzellen, auf die nicht zugegriffen werden kann, nicht vom Verarmungstyp bzw. Abreicherungstyp sind. Dann geht die Steuerung weiter zu einem Schritt 1007, der bestimmt, dass die Vorrichtung durchlaufen wird.
Gemäß dem zweiten Ausführungsbeispiel, wie es in 14 dargestellt ist, können die überlöschten Speicherzellen, auf die nicht zugegriffen werden kann, vollständig korrigiert werden.
In 15, die ein drittes Ausführungsbeispiel der vorliegenden Erfindung darstellt, ist ein Schritt 1002 zur Routine der 12 hinzugefügt. Das bedeutet, dass vor der Flash-Löschoperation auch eine Schreiboperation bei den Speicherzellen, auf die nicht zugegriffen werden kann, durchgeführt wird. Als Ergebnis werden die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, veranlasst hoch zu sein, wie es in 16 durch Y0' angezeigt ist. Dies verstärkt die Schwellenspannungen der nicht verwendeten Speicherzellen, nachdem die Schreiboperation beim Schritt 1201 durchgeführt ist. Daher wird veranlasst, dass die Schwellenspannungen der nicht verwendeten Speicherzellen sicher höher sind, wie es in 16 durch Y2' angezeigt ist.
In 17, die ein viertes Ausführungsbeispiel der vorliegenden Erfindung darstellt, ist das zweite Ausführungsbeispiel mit dem dritten Ausführungsbeispiel kombiniert, d. h. der Schritt 1002 ist zur Routine der 14 hinzugefügt. Das bedeutet, dass vor der Flash-Löschoperation auch eine Schreiboperation bei den Speicherzellen, auf die nicht zugegriffen werden kann, durchgeführt wird. Als Ergebnis wird veranlasst, dass die Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, hoch sind. Dies reduziert die Anzahl von Operationen bei den Schritten 1201 und 1401, wodurch die Gesamtzeit reduziert wird.
Tatsächlich erfolgt die Erzeugung von defekten Speicherzellen oft aufgrund eines Kurzschlusses zwischen zwei benachbarten Wortleitungen. Daher wird selbst dann, wenn eine Schreiboperation bei den Speicherzellen durchgeführt wird, die mit einer der kurzgeschlossenen Wortleitungen verbunden sind, die an diese eine der kurzgeschlossenen Wortleitungen angelegte Leistungsversorgungsspannung V_PP durch die andere der kurzgeschlossenen Wortleitungen reduziert, so dass es unmöglich ist, diese Schreiboperation auszuführen. Zum sicheren Durchführen einer Schreiboperation bei den aufgrund des Kurschlusses von zwei benachbarten Wortleitungen defekten Speicherzellen werden die zwei benachbarten Wortleitungen gleichzeitig ausgewählt. Zu diesem Zweck kann der Vordecodierer 1101 der 11 aufgebaut sein, wie es in 18 dargestellt ist.
In 18 sind UND-Schaltungen G1-0, G1-1, ..., G1-6 und G1-7 zum Empfangen von Zeilenadressensignalen A₀, A₁ und A₂ und ihrer invertierten Signale jeweils mit NOR-Schaltungen G2-0, G2-1, ..., G2-6, G2-7, kombiniert bzw. verknüpft, um NAND-Schaltungen zu bilden. Ebenso sind UND-Schaltungen G3-0, G3-1, ..., G3-6, G3-7 zum Empfangen von Steuersignalen O und E jeweils mit den NOR-Schaltungen G2-0, G2-1, ..., G2-6, G2-7 kombiniert bzw. verknüpft. Ebenso bezeichnen Bezugszeichen I₀, I₁, ..., I₆ und I₇ Inverter. Beispielsweise ist dann, wenn A₁ = A₂ = A₃ = "1" und E = "1" gilt, nicht nur das Vordecodiersignal BX0 hoch, sondern ist auch das Vordecodiersignal BX1 hoch. Ebenso ist dann, wenn A₁ = "0", A₂ = A₃ = "1" und O = "1" gilt, nicht nur das Vordecodiersignal BX1 hoch, sondern ist das Vordecodiersignal BX2 hoch. Somit werden dadurch zwei der Wortleitungen gleichzeitig ausgewählt, dass veranlasst wird, dass das Steuersignal O oder E "1" ist.
Bei der oben beschriebenen Schreiboperation wird die Leistungsversorgungsspannung V_PP an eine oder mehrere der Wortleitungen (d. h. die Steuergates) angelegt, und die Sourceanschlüsse oder Drainanschlüsse werden geerdet. Als Ergebnis werden Elektronen von den schwebenden Gates zu den Sourceanschlüssen oder Drainanschlüssen unter Verwendung der Fowler-Nordheim-Tunnelung ausgestoßen. Jedoch kann die Schreiboperation durch den Effekt einer Injektion von heißen Elektronen ausgeführt werden. In diesem Fall kann dann, wenn gleichzeitig auf zwei Wortleitungen zugegriffen wird, die Drainspannung reduziert werden. Um dies zu vermeiden, kann die Drainspannung höher gemacht werden.
Wie es hierin zuvor erklärt ist, kann gemäß der vorliegenden Erfindung deshalb, weil das Überlöschen der Speicherzellen, auf die nicht zugegriffen werden kann, kompensiert werden kann, die Herstellungsausbeute der Vorrichtung erhöht werden.

Claims

Verfahren zum Beschreiben, Löschen und Beschreiben einer nichtflüchtigen Halbleiterspeichervorrichtung mit normalen Speicherzellen (M00, M01, ...) und Redundanz-Speicherzellen (RM00, RM01, ...), wobei Speicherzellen, auf die zugegriffen werden kann, durch die normalen Speicherzellen ausgebildet sind und Zellen, auf die nicht zugegriffen werden kann, durch die Redundanz-Speicherzellen ausgebildet sind, wenn alle normalen Speicherzellen nicht defekt sind, wobei ein Teil der Redundanz-Speicherzellen einen Teil der normalen Speicherzellen ersetzt, so dass die Speicherzellen, auf die zugegriffen werden kann, durch die normalen Speicherzellen, mit Ausnahme des Teils der normalen Speicherzellen, und den Teil der Redundanz-Speicherzellen ausgebildet sind, und die Speicherzellen, auf die nicht zugegriffen werden kann, durch den Teil der normalen Speicherzellen und die Redundanz-Speicherzellen, mit Ausnahme des Teils der Redundanz-Speicherzellen, ausgebildet sind, wenn der Teil der normalen Speicherzellen defekt ist, wobei das Verfahren die folgenden Schritte aufweist: Durchführen einer ersten Schreiboperation (Schritt 1001) bei den Speicherzellen, auf die zugegriffen werden kann; und Durchführen einer Flash-Löschoperation (Schritt 1003) bei den Speicherzellen, auf die zugegriffen werden kann, und den Zellen, auf die nicht zugegriffen werden kann, nachdem die erste Schreiboperation durchgeführt ist; dadurch gekennzeichnet, dass das Verfahren die folgenden Schritte aufweist: Durchführen einer zweiten Schreiboperation (Schritt 1201) bei nur den Speicherzellen, auf die nicht zugegriffen werden kann, nachdem die Flash-Löschoperation durchgeführt ist, wobei die erste und die zweite Schreiboperation dieselbe Programmierebene verwenden.
Verfahren nach Anspruch 1, das weiterhin die folgenden Schritte aufweist: Durchführen einer Verifizierungsoperation (Schritt 1004) bei den Speicherzellen, auf die zugegriffen werden kann, und den Speicherzellen, auf die nicht zugegriffen werden kann, um zu verifizieren, ob Schwellenspannungen der Speicherzellen, auf die zugegriffen werden kann, und der Speicherzellen, auf die nicht zugegriffen werden kann, niedriger als ein oberer Grenzwert (VU) sind oder nicht, nachdem die Flash-Löschoperation durchgeführt ist; und Wiederholen der Flash-Löschoperation und der Verifizierungsoperation, wenn wenigstens eine der Schwellenspannungen nicht niedriger als der obere Grenzwert ist.
Verfahren nach Anspruch 1, das weiterhin die folgenden Schritte aufweist: Durchführen einer Verifizierungsoperation (Schritt 1005) bei den Speicherzellen, auf die nicht zugegriffen werden kann, um zu verifizieren, ob Schwellenspannungen der Speicherzellen, auf die nicht zugegriffen werden kann, höher als ein unterer Grenzwert (VL) sind oder nicht, nachdem die zweite Schreiboperation durchgeführt ist; und Wiederholen der zweiten Schreiboperation und der Verifizierungsoperation, wenn wenigstens eine der Schwellenspannungen nicht höher als der untere Grenzwert ist.
Verfahren nach Anspruch 1, wobei die zweite Schreiboperation durch gleichzeitiges Auswählen einer Vielzahl von Wortleitungen durchgeführt wird, die mit den Speicherzellen, auf die nicht zugegriffen werden kann, verbunden sind.
Verfahren nach Anspruch 1, wobei die zweite Schreiboperation unter Verwendung eines Tunnelungseffekts durchgeführt wird.
Verfahren nach Anspruch 1, wobei die zweite Schreiboperation durch einen Effekt einer Injektion heißer Elektronen durchgeführt wird.
Verfahren nach Anspruch 1, das weiterhin eine Gruppe zum Durchführen einer dritten Schreiboperation bei den Speicherzellen, auf die nicht zugegriffen werden kann, aufweist, bevor die Flash-Löschoperation durchgeführt wird.
Verfahren nach Anspruch 7, wobei die dritte Schreiboperation durch gleichzeitiges Auswählen einer Vielzahl von Wortleitungen durchgeführt wird, die mit den Speicherzellen, auf die nicht zugegriffen werden kann, verbunden sind.
Verfahren nach Anspruch 8, wobei die dritte Schreiboperation durch Verwenden eines Tunnelungseffekts durchgeführt wird.
Verfahren nach Anspruch 8, wobei die dritte Schreiboperation durch einen Effekt einer Injektion heißer Elektronen durchgeführt wird.
Nichtflüchtige Speichervorrichtung, die folgendes aufweist: Speicherzellen, auf die zugegriffen werden kann; und Speicherzellen, auf die nicht zugegriffen werden kann, deren Schwellenspannungen positiv sind, wobei die Speicherzellen, auf die zugegriffen werden kann, durch normale Speicherzellen (M00, M01, ...) ausgebildet sind und die Speicherzellen, auf die nicht zugegriffen werden kann, durch Redundanz-Speicherzellen (RM00, RM01, ...) ausgebildet sind, wenn die normalen Speicherzellen nicht defekt sind, wobei die Speicherzellen, auf die zugegriffen werden kann, durch die normalen Speicherzellen, mit Ausnahme eines Teils der normalen Speicherzellen, und einen Teil der Redundanz-Speicherzellen ausgebildet sind, und die Speicherzellen, auf die nicht zugegriffen werden kann, durch den Teil der normalen Speicherzellen und die Redundanz-Speicherzellen, mit Ausnahme des Teils der Redundanz-Speicherzellen, ausgebildet sind, wenn der Teil der normalen Speicherzellen defekt ist, so dass der Teil der Redundanz-Speicherzellen den Teil der normalen Speicherzellen ersetzt, wobei die nichtflüchtige Speichervorrichtung weiterhin eine Ablaufsteuerungs/Leistungsversorgungs-Schaltung (13) zum Durchführen einer ersten Schreiboperation bei den Speicherzellen, auf die zugegriffen werden kann, und zum Durchführen einer Flash-Löschoperation bei den Speicherzellen, auf die zugegriffen werden kann, und den Speicherzellen, auf die nicht zugegriffen werden kann, nachdem die erste Schreiboperation durchgeführt ist, aufweist, dadurch gekennzeichnet, dass die Ablaufsteuerungs/Leistungsversorgungs-Schaltung (13) dazu geeignet ist, eine zweite Schreiboperation bei nur den Speicherzellen, auf die nicht zugegriffen werden kann, durchzuführen, nachdem die Flash-Löschoperation durchgeführt ist, wobei die erste und die zweite Schreiboperation dieselbe Programmierebene verwenden.
Vorrichtung nach Anspruch 11, die weiterhin eine Einrichtung zum gleichzeitigen Auswählen einer Vielzahl von Wortleitungen aufweist, die mit den Speicherzellen verbunden sind, um eine Schreiboperation bei den Speicherzellen durch die Wortleitungen durchzuführen.