KR20030066374A

KR20030066374A - 반도체 메모리장치 및 그것을 이용하는 전자정보장치

Info

Publication number: KR20030066374A
Application number: KR10-2003-0005903A
Authority: KR
Inventors: 야마노카나메
Original assignee: 샤프 가부시키가이샤
Priority date: 2002-01-31
Filing date: 2003-01-29
Publication date: 2003-08-09
Also published as: SG102705A1; US20030142563A1; CN100561596C; DE60316054T2; EP1333447B1; KR100661346B1; EP1333447A2; DE60316054D1; JP2003228991A; CN1435846A; EP1333447A3; US6831869B2; JP4111486B2

Abstract

본 발명의 반도체 메모리장치에 있어서, 데이터 판독이 수행되는지 또는 데이터 판독 이외의 메모리 동작이 수행되는지 여부에 따라 출력되는 중복 단어선 선택 신호에 의한 입력 어드레스 신호에 의거해서, 중복 메모리셀이 액세스된다.

또한, 본 발명의 반도체 메모리 장치는, 입력 어드레스 신호에 의거해서 정규 메모리셀에 액세스하기 위한 정규 단어선 선택회로와, 입력 어드레스 신호와 불완전한 어드레스 신호에 의거해서 중복 메모리셀에 액세스하기 위한 중복 단어선 선택회로를 포함하여 이루어지고, 상기 중복 단어선 선택회로는 메모리 동작의 유형에 따라 중복 단어선 선택신호를 출력하여 중복 메모리셀에 액세스하는 것을 특징으로 한다.

Description

반도체 메모리장치 및 그것을 이용하는 전자정보장치{SEMICONDUCTOR MEMORY DEVICE AND ELECTRONIC INFORMATION DEVICE USING THE SAME}

본 발명은, 휴대전화 등과 같은 전자정보장치에 사용되는 반도체메모리장치에 관한 것으로서, 특히 플래시 이이프롬(flash EEPROM) 과 같은 비휘발성 반도체 메모리장치에 관한 것이다. 또한, 본 발명은 상기 반도체 메모리장치를 이용하는 전자정보장치에 관한 것이다.

종래의 반도체메모리장치의 한 유형에서는, 중복되지 않는 정규의 메모리셀은 입력 어드레스 신호에 의거하여 액세스되고, 정규의 메모리셀을 액세스하는데 사용되는 정규 단어선이 불완전한 경우, 중복 단어선이 상기 정규 단어선 대신에 사용되어 중복 메모리셀을 액세스한다.

도 4 내지 6을 참조하여, 상기 종래의 반도체 메모리장치를 설명한다.

도 4 는, 종래의 반도체 메모리장치(100)의 일부 구조를 도시하는 블록도이다. 특히, 도 4 는 정규 단어선 및 중복 단어선을 선택하기 위한 제어시스템의 일부 구조를 나타낸다.

도 4 에 도시된 바와 같이, 상기 반도체 메모리장치 (100)는 어드레스 중복판정회로(CAJD), 정규 및 중복 단어선 제어회로(CXDEC1), 복수의 정규 메모리셀 어레이(MRG), 복수의 중복 메모리셀 어레이(MRD), 복수의 정규 단어선 드라이버 (CDRV), 복수의 중복 단어선 드라이버(CRDRV1)를 포함한다.

상기 어드레스 중복 판정 회로(CAJD)는, 입력 어드레스 신호(SAD)(외부적으로 입력) 및 불완전한 어드레스 신호(SBAD)가 서로 매칭되는지 판정하고, 각 어드레스에 대한 판정 결과를 나타내는 출력 판정 신호(예를 들어, 불완전한 단어선 판정신호)로서 어드레스 중복매칭신호(SAM)를 출력한다. 상기 입력 어드레스 신호(SAD) 및 상기 불완전한 어드레스 신호(SBAD)가 서로 매칭하는 경우, 상기 어드레스 중복매칭신호(SAM)의 레벨은 하이(HIGH)이다. 상기 입력 어드레스 신호 (SAD) 및 상기 불완전한 어드레스 신호(SBAD)가 서로 매칭하지 않는 경우, 상기 어드레스 중복 매칭 신호(SAM)는 로우(LOW)이다.

상기 정규 및 중복 단어선 제어회로(CXDEC1)는, 상기 어드레스 중복 매칭 신호(SAM)가 하이레벨에 있는 경우에는 중복 단어선 선택신호(SRED)를 출력하고, 상기 어드레스 중복 매칭 신호(SAM)가 로우레벨에 있는 경우에는 정규 단어선 선택 신호(SREG)를 출력한다.

상기 반도체 메모리장치(100)는, 메모리 블록이라고 언급되는 복수의 메모리셀 어레이 영역을 포함한다. 각각의 메모리셀 어레이 영역은, 복수의 정규 메모리셀 어레이(MRG) 및 복수의 중복 메모리셀 어레이(MRD)를 포함한다. 각각의 정규 메모리셀 어레이(MRG)는 복수의 메모리셀을 포함하고, 각각의 중복 메모리셀 어레이 (MRD)는 복수의 메모리셀을 포함한다. 입력 어드레스 신호(SAD)에 대응하는 소정의 복수의 메모리셀에 대한 데이터 기록 및 상기 복수의 메모리셀로부터의 데이터 판독 및 소거를 포함하는 메모리 동작들이 수행될 수 있다.

각각의 메모리셀 어레이 영역은 하나의 정규 단어선 드라이버(CDRV) 및 하나의 중복 단어선 드라이버(CRDRV1)를 포함한다.

상술한 메모리 동작을 수행하기 위해서는, 각각의 정규 단어선 드라이버 (CDRV)가 상기 입력 어드레스 신호(SAD)에 대응하는 정규 단어선을 선택하거나, 또는 각각의 중복 단어선 드라이버(CRDRV1)가 상기 입력 어드레스 신호(SAD)에 대응하는 중복 단어선을 선택한다.

상술한 구조에 있어서, 복수의 비트를 가지는 입력 어드레스 신호(SAD)는 상기 어드레스 중복 판정 회로(CAJD)에 입력되고, 또한 상기 정규 및 중복 단어선 제어회로(CXDEC1)에 입력된다.

상기 어드레스 중복 판정회로(CAJD)는 상기 입력 어드레스 신호(SAD) 뿐만 아니라, 불완전한 어드레스 신호(SBAD)를 수신하고, 상기 입력 어드레스 신호(SAD)가 상기 불완전한 어드레스 신호(SBAD)와 일치하는지 여부를 판정한다.

상술한 바와 같이, 상기 입력 어드레스 신호(SAD)와 상기 불완전한 어드레스 신호(SBAD)가 서로 매칭되는 경우에는, 상기 어드레스 중복 매칭 신호(SAM)(각각의 입력 어드레스 신호(SAD)에 대한 판정 신호로서)의 레벨은 하이이다. 상기 입력 어드레스 신호(SAD)와 상기 불완전한 어드레스 신호(SBAD)가 서로 매칭되지 않는 경우에는, 상기 어드레스 중복 매칭 신호(SAM)의 레벨은 로우이다. 상기 어드레스 중복 매칭 신호(SAM) 는, 상기 어드레스 중복 판정회로(CAJD)에서 상기 정규 및 중복 단어선 제어회로(CXDEC1)에 출력된다.

상기 어드레스 중복 매칭 신호(SAM)가 하이레벨에 있는 경우에는, 상기 정규 및 중복 단어선 제어회로(CXDEC1)는 상기 중복 단어선 드라이버(CRDRV1) 중의 하나에 중복 단어선 선택 신호(SRED)를 출력한다. 상기 어드레스 중복 매칭 신호(SAM)가 로우레벨에 있는 경우에는, 상기 정규 및 중복 단어선 제어 회로(CXDEC1)는 상기 정규 단어선 드라이버(CDRV) 중의 하나에 정규 단어선 선택 신호(SREG)를 출력한다.

단어선 선택신호에 의거하여, 선택된 메모리 블록 (메모리블록선택신호 (SBLK)가 하이임) 에 대응하는 정규 단어선 드라이버(CDRV) 또는 중복 단어선 드라이버(CRDRV1)가 활성화되고, 소정의 정규 메모리셀 어레이(MRG) 또는 소정의 중복 메모리셀 어레이(MRD)가 선택된다. 상기 소정의 정규 메모리셀 어레이(MRG)에 대응하는 정규 단어선(WLREG)의 전위 또는 상기 소정의 중복 메모리셀 어레이(MRD)에 대응하는 중복 단어선(WLRED)의 전위를 상승시킴으로써, 이러한 선택이 수행된다. 이러한 방식으로, 상기 입력 어드레스 신호(SAD)에 대응하는 메모리셀에 대한 데이터 기록 또는 상기 메모리셀로부터의 데이터 판독 또는 데이터 소거를 포함하는 메모리 동작이 수행된다.

도 5 는, 상기 정규 및 중복 단어선 제어회로(CXDEC1)를 포함하는 종래의 정규 및 중복 단어선 선택회로의 일부 구조를 도시하는 블록도이다.

도 5 에 도시된 바와 같이, 상기 정규 및 중복 단어선 제어회로(CXDEC1)는 포괄 중복 판정회로(CJD)(comprehensive redundancy determination circuit), 소거처리회로(CER), 강제 중복 단어선 선택제어회로(CAR), 및 정규 단어선 프리디코더(predecoder)(CPD1)를 포함한다. 중복 단어선 선택회로(CXRED1)는 상기 포괄 중복 판정회로(CJD), 상기 소거처리회로(CER), 상기 강제 중복 단어선 선택제어회로(CAR) 및 상기 중복 단어선 드라이버(CRDRV1)를 포함한다. 정규 단어선 선택회로(CXREG1)는 상기 정규 단어선 프리디코더(CPD1) 및 정규 단어선 드라이버(CDRV)를 포함한다.

상기 포괄 중복 판정회로(CJD)는, 상기 어드레스 중복 매칭 신호(SAM) 및 상기 입력 어드레스 신호(SAD)에 의거해서 각각의 어드레스가 중복되었는지 여부를 포괄적으로 판정한다. 그후, 상기 포괄 중복 판정회로(CJD)는 출력신호(SP1)를 공급한다.

상기 소거처리회로(CER)는, 데이터가 메모리셀로부터 소거되는 경우 특수 처리(special processing)의 실행을 지시하는 소거처리신호(SER) 및 상기 출력신호 (SP1)를 수신한다. 이들 신호에 의거하여, 상기 소거처리회로(CER)는 데이터의 소거시 상기 특수 처리를 실행한다. 그후, 상기 소거처리회로(CER)는 상기 정규 단어선 프리디코더(CPD1)에 불완전한 단어선 선택제어신호를 출력하고, 상기 강제 중복 단어선 선택제어회로(CAR)에 출력신호(SP2)를 공급한다.

상기 소거처리회로(CER)에 의해 수행되는 데이터 소거시의 상기 특수 처리는, 비휘발성 반도체 메모리장치에 대해서, 특히, 플래시 이이프롬을 예로서 사용하여, 이하에서 간략히 설명될 것이다.

NOR 라고 언급되는 플래시 이이프롬에서, 복수의 메모리셀은 하나의 비트선에 연결된다. 상기 메모리셀에 저장된 데이터는 일반적으로, 복수의 메모리셀을 포함하는 메모리 블록의 단위로 소거된다. 좀 더 자세히 설명하자면, 데이터 소거는 다음과 같이 수행된다.

데이터를 소거하기 전에, 데이터 소거의 목표인 메모리블록 내의 모든 메모리셀에 대해 데이터 기록이 수행된다. (이하에서는, 이러한 데이터 기록 동작을 프리프로그래밍 (preprogramming) 이라 언급하기로 한다.) 프리프로그래밍은, 데이터의 과도한 소거를 방지하고, 따라서 신뢰성을 확보하기 위해서 수행된다. 상기 프리프로그래밍이 중복 단어선과 대체된 불완전한 단어선에 대해 수행되어 데이터 소거가 진행되는 경우에는, 상기 중복 단어선에 연결된 메모리셀 내의 데이터가 과도하게 소거될 위험성이 매우 높다. 상기 불완전한 단어선에 전압이 인가되지 않는다는 사실에도 불구하고 상기 메모리셀은 전류를 발생시키므로, 상기 비트선 상의 상기 메모리셀들 내의 데이터는 정확하게 판독될 수 없다. 이러한 문제를 방지하기 위해서, 상기 프리프로그래밍의 수행 중에, 상기 불완전한 단어선이 강제적으로 액세스된다. 두개의 불완전한 단어선이 외부의 물체와 단락되어 있다는 전제조건 하에서, 상기 프리프로그래밍은 선택된 상기 두개의 불완전한 단어선에 대해 수행된다. 통상적으로, 단어선 디코더는 하나의 단어선만을 구동하지만, 상기 프리프로그래밍에서는, 상기 소거처리신호(SER)가 발생되어, 상기 두개의 인접한 불완전한 단어선이 모두 선택된다.

따라서, 상기 소거처리회로(CER)는, 상기 정규 단어선 프리디코더(CPD1)에 대해 불완전한 단어선 선택제어신호(S2R)를 출력하고, 상기 강제 중복 단어선 선택제어회로(CAR)에 대해 출력신호(SP2)를 공급한다.

상기 강제 중복 단어선 선택제어회로(CAR)는, 데이터의 소거 전에 수행되는 상기 프리프로그래밍의 실행 동안에 또는 시험시, 사용된다. 상기 강제 중복 단어선 선택제어회로(CAR)는 중복 단어선(WLRED)을 강제적으로 액세스하는 기능을 가진다. 상기 강제 중복 단어선 선택제어회로(CAR)는, 시험시 등의 경우 상기 중복 단어선(WLRED)에 대한 강제적인 액세스를 지시하는 강제 중복 단어선 선택신호(SRA)를 수신하고, 상기 강제 중복 단어선 선택신호(SRA) 및 입력 어드레스 신호(SAD)에 의거하여 중복 단어선 선택신호(SRED)를 상기 중복 단어선 드라이버(CRDRV1)에 출력한다. 또한, 상기 강제 중복 단어선 선택제어회로(CAR)는 상기 정규 단어선 프리디코더(CPD1)에 중복 매칭 신호(SMAD)를 출력한다. 상기 중복 단어선 선택신호 (SRED)에 의거하여, 상기 중복 단어선 드라이버(CRDRV1)는, 상기 중복 메모리셀 어레이(MRD) 내의 중복 메모리셀에 연결된 중복 단어선(WLRED)을 구동한다.

상기 정규 단어선 프리디코더(CPD1)는, 상기 입력 어드레스 신호(SAD), 상기 불완전한 단어선 선택제어신호(S2R) 및 상기 중복 매칭 신호(SMAD)에 의거하여, 상기 정규 단어선 드라이버(CDRV)에 정규 단어선 선택신호(SREG)를 출력한다. 상기 정규 단어선 선택신호(SREG)에 의거하여, 상기 정규 단어선 드라이버(CDRV)는, 상기 정규 메모리셀 어레이(MRG) 내의 정규 메모리셀에 연결된 상기 중복 단어선 (WLREG)을 구동한다.

이하에서는, 상술한 구조를 가지는 정규 및 중복 단어선 제어회로(CXDEC1)의 동작이 설명될 것이다.

후술하는 방식에 의해서, 데이터가 메모리셀로부터 판독된다. 먼저, 상기 반도체 메모리장치 (100, 도4에 도시)에 입력된 입력 어드레스 신호(SAD) 및 상기 어드레스 중복 매칭 신호(SAM)(각각의 입력 어드레스 신호 SAD 에 대한 판정신호로서)는, 상기 포괄 중복 판정회로(CJD)에 입력된다.

상기 포괄 중복 판정회로(CJD)는, 선택된 단어선이 불완전한지 여부를 판정한다. 또한, 상기 입력 어드레스 신호(SAD)는 상기 정규 단어선 프리디코더 (CPD1)에 입력된다. 상기 입력 어드레스 신호(SAD)는, 시험시 등의 경우에 사용되는 상기 강제 중복 단어선 선택제어회로(CAR)에 입력된다.

상기 입력 어드레스 신호(SAD)가 불완전한 단어선을 나타낸다고 상기 포괄 중복 판정회로(CJD)가 판정하는 경우, 상기 포괄 중복 판정회로(CJD)는 전원레벨(이하, "하이레벨"이라 칭함) 에서 출력신호(SP1)를 상기 소거처리회로(CER)에 공급한다. 상기 하이레벨에서의 출력신호(SP1)는, 중복 단어선(WLRED)이 선택된다는 것을 나타낸다.

이러한 경우 상기 메모리 동작은 데이터 판독이기 때문에, 상기 소거처리회로(CER)는 어떠한 처리도 수행하지 않고 (즉, 상기 불완전한 단어선 선택제어신호 S2R는 발생되지 않음), 상기 출력신호(SP1)에 의해 표시되는 정보는 아무런 변화없이 다음 단계의 출력신호(SP2)에 전송된다.

간략히 상술한 바와 같이, 상기 출력신호(SP2)를 수신하는 강제 중복 단어선선택 제어회로(CAR)는, 데이터 소거전에 수행되는 프리프로그래밍의 실행 중에 또는 시험시에만 동작한다. 따라서, 상기 출력신호(SP2)에 의해 표시되는 정보는, 아무런 변화없이 상기 중복 단어선 선택신호(SRED)로서 상기 중복 단어선 드라이버 (CRDRV1)에 출력된다.

이 때, 상기 중복 단어선 드라이버(CRDRV1)는 중복 단어선(WLRED)을 선택한다. 따라서, 상기 정규 단어선 선택신호(SREG)는 접지레벨 (이하, "로우레벨" 이라 칭함)에 있어야만 한다. 상기 중복 매칭 신호(SMAD)는 하이레벨로 전환되고, 상기 정규 단어선 프리디코더(CPD1)에 출력됨으로써, 상기 정규 단어선 프리디코더 (CPD1)를 선택불가능한 상태 (선택정지상태)로 설정한다.

대조적으로, 상기 포괄 중복 판정회로(CJD)가 상기 입력 어드레스 신호(SAD)가 불완전한 단어선을 나타내지 않는다(즉, 상기 선택된 단어선이 불완전하지 않다)고 판정하는 경우, 상기 포괄 중복 판정회로(CJD)는 하이레벨에서 출력신호(SP1)를 공급하지 않는다. 즉, 상기 포괄 중복 판정회로(CJD)에서 출력된 상기 출력 신호(SP1)는 로우레벨에 있다. 상기 메모리 동작이 데이터 판독인 경우에 상기 소거처리회로(CER)는 어떠한 처리도 수행하지 않으므로, 상기 소거처리회로(CER)로부터의 출력신호(SP2)는 상기 출력신호(SP1) 과 마찬가지로, 로우레벨에 있다. 상기 출력신호(SP2)는 상기 강제 중복 단어선 선택제어회로(CAR)에 입력되지만, 상기 강제 중복 단어선 선택 신호(SRA)는 데이터의 판독중에는 발생하지 않는다. 따라서, 상기 중복 단어선 선택신호(SRED) 및 상기 중복매칭신호(SMAD)는 모두 로우레벨에 있고, 어떠한 중복 단어선(WLRED)도 구동되지 않는다.

상술한 바와 같이, 상기 입력 어드레스 신호(SAD)는 상기 정규 단어선 프리디코더(CPD1)에 입력된다. 상기 중복 매칭 신호(SMAD)가 로우레벨에 있으므로, 상기 중복 단어선 제어회로 및 상기 정규 단어선 프리디코더(CPD1)는 상기 입력 어드레스 신호(SAD)를 복호화하고, 상기 정규 단어선 선택신호(SREG)를 상기 정규 단어선 드라이버(CDRV)에 출력한다. 따라서, 상기 정규 단어선 프리디코더(CPD1)는, 상기 정규 단어선 드라이버(CDRV)가 소정의 정규 단어선(WLREG)을 구동하게 한다.

상기 정규 및 중복 단어선 제어회로(CXDEC1)의 상술한 동작은, 데이터 기록에 대해서도 동일하다.

데이터는, 다음의 방식으로 메모리셀로부터 소거된다. 아래의 설명에서는, 데이터의 과도한 소거를 방지하기 위해 데이터의 소거 전에 수행되는 프리프로그래밍의 실행에 대해 초점이 맞춰져 있다. 상기 프리프로그래밍에서는, 선택된 메모리 블록 내의 단어선의 전위가 순차적으로 상승하여, 데이터 기록을 수행한다. 이 때, 상기 소거처리회로(CER)에 입력되는 소거처리신호(SER)는 하이레벨에 있다. 상기 포괄 중복 판정회로(CJD)가 액세스된 단어선이 불완전하다고 판정하고 하이레벨에 있는 출력신호(SP1)를 출력하는 경우에, 상기 소거처리회로(CER)는 상기 불완전한 단어선 선택제어신호(S2R)를 상기 정규 단어선 프리디코더(CPD1)에 출력하여, 액세스된 불완전한 단어선 및 그것과 함께 단락된 인접한 불완전한 단어선이 모두 액세스된다 (즉, 이들 단어선들이 모두 선택된다). 상기 신호(S2R)를 수신하자마자, 상기 정규 단어선 프리디코더(CPD1)는 상기 정규 단어선 선택신호(SREG)를 상기 정규 단어선 드라이버(CDRV)에 출력하고, 따라서 상기 두개의 불완전한 단어선의 전위를상승시킨다.

상기 불완전한 단어선 선택제어신호(S2R)는, 상기 불완전한 단어선이 선택되는 동안에만 하이레벨에 있고, 정상 정규 단어선이 선택되는 경우에는 로우레벨에 있다.

상기 정규 단어선에 대한 프리프로그래밍의 실행이 완료된 후에는, 상기 중복 단어선이 순차적으로 선택되고, 상기 프리프로그래밍이 동일한 방식으로 실행된다. 상기 중복 단어선들이 불완전한 단어선들을 대체하는지 여부에 관계없이, 상기 중복 단어선들은 강제적으로 선택된다.

특히, 상기 강제 중복 단어선 선택신호(SRA)는 하이레벨로 전환되고, 상기 강제 중복 단어선 선택제어회로(CAR)는 상기 입력 어드레스 신호(SAD)를 수신하고, 따라서, 상기 중복 단어선 선택신호(SRED)를 상기 중복 단어선 드라이버(CRDRV1)에 출력한다. 따라서, 상기 중복 단어선(WLRED)의 전위는 상승한다.

이 때, 상기 중복매칭신호(SMAD)는 하이레벨에 있다. 따라서, 상기 정규 단어선 프리디코더(CPD1)는 선택불가능한 상태에 있고, 상기 정규 단어선 선택신호 (SREG) 및 상기 정규 단어선(WLREG)은 모두 로우레벨에 있다.

도 6은 일본공개공보 평6-5093에 개시된 반도체 메모리장치의 정규 및 중복 단어선 선택회로의 일부 구조를 도시하는 블록도이다.

도 6 에 도시된 바와 같이, 상기 정규 및 중복 단어선 선택회로는 정규 단어선(56)을 선택하기 위해 단어선 선택 경로 내에 병렬로 배치된 복수의 지연회로 (58)를 포함한다. 상기 지연회로(58)에 의해 야기된 지연시간은, 중복프로그램회로(51)에 의해 야기된 지연시간과 동일하게 설정되고, 즉, 상기 중복회로 시스템에서의 불완전한 어드레스 검색 시간과 동일하게 설정된다.

도 6 에 도시된 정규 및 중복 단어선 선택회로의 동작이 후술될 것이다.

정규 단어선(56)을 선택하기 위해, 어드레스 데이터 신호(50)가 상기 지연회로(58)를 경유하여 디코더 버퍼(53a)에 입력되고, 정규 로컬 디코더(53b)는 소정의 단어선(56)의 전위를 상승시킨다.

중복 단어선(57)을 선택하기 위해, 상기 어드레스 데이터 신호(50)는 상기 중복 프로그램 회로(51)를 경유하여 상기 디코더 버퍼(53a)에 입력된다.

상기 지연회로(58)의 지연시간 및 상기 중복 프로그램 회로(51)의 지연시간은 서로 동일하다. 따라서, 상기 정규 단어선(56) 대신에 상기 중복 단어선(57)이 구동되는 것과 동일한 타이밍에, 상기 정규 단어선(56)이 구동된다. 그 결과, 상기 메모리셀들은, 상기 정규 단어선 선택 경로 및 상기 중복 단어선 선택 경로를 경유하여, 동일한 타이밍에 구동된다.

상기 중복 단어선(57)을 선택하는 경우에, 상기 중복 단어선(57)을 선택하기 위한 입력 어드레스 데이터 신호(50)가 상기 중복 프로그램 회로(51) 내에서 발생되는 때, 상기 중복 프로그램 회로(51)는 불완전한 검색 신호(NEDR 52)를 출력한다. 상기 불완전한 검색 신호(NEDR 52)는 중복 로컬 디코더(54)에 입력되고, 상기 중복 로컬 디코더(54)는 중복 메모리셀(55) 내의 중복 단어선(57)의 전위를 상승시킨다. 또한, 상기 불완전한 검색 신호(NEDR 52)는 상기 디코더 버퍼(53a)를 경유하여 정규 로컬 디코더(53b)에 입력되고, 불완전한 비트를 가지는 정규 단어선(56)을사용불능으로 한다(선택불가능한 상태로 한다). 상기 정규 로컬 디코더 (53b) 후의 상기 정규 단어선(56)은 사용불능상태로 유지되고, 선택되지 않는다. 그 결과, 상기 중복 메모리셀(55)로부터는 정확한 데이터만이 상기 비트선으로 출력된다.

일본공개공보 평6-5093호에 개시된 기술에 따라서, 상기 지연회로(58)에 의해 야기된 지연시간 및 상기 중복 프로그램 회로(51)에 의해 야기된 지연시간은 서로 동일하다. 따라서, 정규 단어선(56)을 구동하는 타이밍은, 상기 중복 단어선 선택시스템이 사용되고 있는가 여부와 관계없이, 동일하다.

그러나, 도 5 에 도시된 바와 같이, 메모리 판독 중에는 동작하지 않는 강제 중복 단어선 선택제어회로(CAR) 및 소거처리회로(CER)가 상기 중복 매칭 신호 (SMAD) 및 상기 중복 단어선 선택신호(SRED)의 출력 경로 내에서 어느 곳에 존재하는 가에 관하여, 상기 신호들(SMAD, SRED)이 이들 중복 논리회로를 경유하도록 강제되기 때문에 상기 신호들의 전송은 지연된다. 이러한 경우, 상기 정규 단어선 (WLREG)의 구동에 비하여 상기 중복 단어선(WLRED)의 구동은 지연되고, 데이터 판독의 속도에 있어서 향상되지 못한다.

도 6 에 도시된 바와 같이, 일본공개공보 평6-5093호에 개시된 기술에 따라서, 상기 중복프로그램회로(51)에 의해 야기되는 지연시간과 동일한 지연시간을 제공하는 지연회로들(58)은, 정규 단어선(56)을 선택하기 위한 단어선 선택경로 내에 배치된다. 이러한 구조에 있어서, 상기 정규 단어선(56)을 구동하는 타이밍은 상기 중복 단어선(57)을 구동하는 타이밍과 매칭되고, 감지증폭기의 동작타이밍은 매칭된다. 이것이 충분한 감지의 한계(sense margin)을 제공함에도 불구하고, 이러한구조는 상기 정규 단어선(56)의 구동을 단지 지연시킨다. 도 6 에 도시된 구조는 데이터 판독의 속도를 향상시키지 않는다.

본 발명은, 메모리 동작의 유형에 따라, 선택된 단어선이 불완전한지 여부를 판정하고 중복 단어선(WLRED)을 선택하는 경로를 최적화하여, 메모리셀에 대한 액세스 시간을 단축하고, 중복회로가 사용되는 경우에도 메모리셀의 선택 타이밍이 지연되는 것을 방지할 수 있는 반도체 메모리장치 및 상기 반도체 메모리장치를 사용하는 전자정보장치를 제공하는 것을 목적으로 한다.

도 1 은, 본 발명에 따른 반도체 메모리장치의 일부 구조, 특히 상기 반도체 메모리장치의 정규 및 중복 단어선 선택제어시스템을 도시하는 블록도이다.

도 2 는, 도 1 에 도시된 반도체 메모리장치의 정규 및 중복 단어선 제어 회로의 일부 구조를 도시하는 블록도이다.

도 3A는, 본 발명에 적용가능한 인버터형의 중복 단어선 드라이버의 예시적인 구조를 도시하는 회로도이다.

도 3B는, 본 발명에 적용가능한 래치형의 중복 단어선 드라이버의 예시적인 구조를 도시하는 회로도이다.

도 4는, 종래의 반도체 메모리장치의 일부 구조, 특히 종래의 반도체 메모리장치의 정규 및 중복 단어선 선택제어시스템을 도시하는 블록도이다.

도 5는, 도 4 에 도시된 종래의 반도체 메모리장치의 정규 및 중복 단어선 제어회로의 일부 구조를 도시하는 블록도이다.

도 6 은, 또다른 종래의 반도체 메모리장치의 정규 및 중복 단어선 선택회로의 일부 구조를 도시하는 블록도이다.

도 7은, 본 발명에 따른 반도체 메모리장치를 포함하는 전자정보장치를 도시하는 블록도이다.

*도면의 주요부분에 대한 부호의 설명*

10 : 반도체 메모리장치, CAJD : 어드레스 중복 판정회로

CXDEC2 : 정규 및 중복 단어선 제어회로

MRG : 정규 메모리셀 어레이, MRD : 중복 메모리셀 어레이

CDRV : 정규 단어선 드라이버, CRDRV2 : 중복 단어선 드라이버

(본 발명의 요약)

본 발명의 일 실시태양에 따르면, 반도체 메모리장치에 있어서, 데이터 판독이 수행되는지 또는 데이터 판독 이외의 메모리 동작이 수행되는지 여부에 따라 출력되는 중복 단어선 선택 신호에 의한 입력 어드레스 신호에 의거해서, 중복 메모리셀이 액세스된다.

본 발명의 다른 실시태양에 따르면, 반도체 메모리 장치는, 입력 어드레스 신호에 의거해서 정규 메모리셀에 액세스하기 위한 정규 단어선 선택회로와, 입력 어드레스 신호와 불완전한 어드레스 신호에 의거해서 중복 메모리셀에 액세스하기 위한 중복 단어선 선택회로를 포함하여 이루어지고, 상기 중복 단어선 선택회로는 메모리 동작의 유형에 따라 중복 단어선 선택신호를 출력하여 중복 메모리셀에 액세스하는 것을 특징으로 한다.

상기 발명의 일 실시예에서는, 상기 중복 단어선 선택회로는 메모리 동작이 데이터 판독일 경우에는 제 1 중복 단어선 선택신호를 출력하고, 메모리 동작이 데이터 판독 이외의 것일 경우에는 제 2 중복 단어선 선택신호를 출력하는 것을 특징으로 한다.

상기 발명의 일 실시예에서는, 상기 중복 단어선 선택회로는 메모리 동작이 데이터 판독일 경우에는 제 1 중복 단어선 선택신호를 출력하기 위한 판독제어회로와, 메모리 동작이 데이터 판독 이외의 것일 경우에는 제 2 중복 단어선 선택신호를 출력하기 위한 비판독 제어회로를 포함하는 것을 특징으로 한다.

상기 발명의 일 실시예에서는, 상기 판독제어회로는 반도체 메모리 장치가 데이터 판독가능한 상태임을 나타내는 입력제어신호에 의해 구동되고, 비판독 제어회로는 상기 입력제어신호에 의해 정지되는 것을 특징으로 한다.

상기 발명의 일 실시예에서는, 상기 입력 어드레스 신호에 의해 표시되는 입력 어드레스가 불완전한 어드레스 신호에 의해 표시되는 불완전한 어드레스와 매칭될 때, 상기 중복 단어선 선택회로는 정규 단어선 선택회로에 중복 판정신호를 출력한다.

상기 발명의 일 실시예에서는, 상기 중복 단어선 선택회로는 메모리 동작이 데이터 판독일 경우에는 제 1 중복 판정신호로서의 중복 판정신호를 정규 단어선 선택회로에 출력하고, 메모리 동작이 데이터 판독 이외의 것일 경우에는 제 2 중복 판정신호로서의 중복 판정신호를 정규 단어선 선택회로에 출력하는 것을 특징으로 한다.

상기 발명의 일 실시예에서는, 상기 중복 단어선 선택회로는, 입력 어드레스 신호에 의해 표시되는 입력 어드레스가 불완전한 어드레스 신호에 의해 표시되는 불완전한 어드레스와 매칭될 경우, 불완전한 어드레스에 대응하는 불완전한 단어선이 중복 단어선으로 대체되었는지를 나타내는 판정신호를 출력하기 위한 포괄 중복 판정회로와; 판독 제어회로와; 판독 제어회로 또는 비판독 제어회로로부터 출력되는 중복 단어선 선택신호에 따라 소정의 중복 단어선을 선택적으로 구동하기 위한 중복 단어선 구동회로를 포함한다. 상기 비판독 제어회로는 데이터 소거 시에 데이터 소거를 수행하기 위한 소거처리회로와, 데이터 판독 이외의 동작 시에 소거처리회로로부터의 출력수신 시에 제 2 중복 단어선 선택신호를 출력하기 위한 강제 중복 단어선 선택제어회로를 포함하여 이루어지는 것을 특징으로 한다.

상기 발명의 일 실시예에서는, 상기 중복 단어선 구동회로는 데이터 판독 동안 입력되는 제 1 중복 단어선 선택신호에 따라, 또는 데이터 판독 이외의 동작 동안 입력되는 제 2 중복 단어선 선택신호에 따라 소정의 중복 단어선을 선택적으로 구동하는 것을 특징으로 한다.

상기 발명의 일 실시예에서는, 상기 판독 제어회로는 데이터 판독 중에 제 1 중복 단어선 선택신호를 중복 단어선 구동회로에 직집 출력하는 것을 특징으로 한다.

본 발명의 다른 태양에 따르면, 선택된 단어선이 불완전한지를 판정하고, 메모리 동작의 유형에 따라 중복 단어선을 선택하기 위한 경로를 최적화하여 메모리셀에 액세스하는 시간을 단축하는 상기 반도체 메모리 장치 중의 하나를 사용하는전자정보장치를 제공한다.

본 발명의 상술한 구조는 도 2 를 참조하여 더 상세하게 설명될 것이다. 본 발명에 따른 반도체 메모리장치는 중복 단어선을 선택하기 위한 회로시스템을 포함한다. 상기 회로시스템에서는, 포괄 중복 판정회로(CJD)는 입력 어드레스 신호(SAD) 및 어드레스 중복 매칭 신호(SAM)를 수신하고, 출력 신호(SP1)를 공급한다. 소거처리회로(CER)는 상기 출력신호(SP1)를 수신하고 출력신호(SP2)를 공급하며, 출력신호 (SP2) 는 강제 중복 단어선 선택 제어회로(CAR)에 전송된다. 상기 강제 중복 단어선 선택 제어회로(CAR)는 판독 액세스신호(SRDAC)에 의해 동작하지 않도록 제어된다. 상기 판독 액세스 신호(SRDAC)는, 하이레벨에 있을 때, 상기 반도체 메모리장치가 데이터 판독가능한 상태에 있다는 것을 나타낸다. 상기 강제 중복 단어선 선택 제어회로(CAR)는 제 2 중복 단어선 선택신호(SRED2)를 중복 단어선 드라이버(CRDRV2)에 출력하고, 또한 중복 매칭 신호(SMAD2)(제 2 중복 판정신호)를 정규 단어선 프리디코더(CPD2)에 출력한다. 상기 포괄 중복 판정회로(CJD)로부터의 출력신호(SP1)는, 상기 판독 액세스 신호(SRDAC)에 의한 데이터 판독 중에만 동작하는 판독 제어회로(CRDC)에 출력된다. 상기 판독 제어회로(CRDC)는 제 1 중복 단어선 선택신호(SRED1)를 상기 중복 단어선 드라이버(CRDRV2)에 출력하고, 중복 매칭 신호(SMAD1)(제 1 중복 판정신호)를 상기 정규 단어선 프리디코더(CPD2)에 출력한다.

중복 단어선 제어회로(CXDEC2)로부터의 출력신호의 수신시, 중복 단어선 (WLRED)을 구동하기 위한 중복 단어선 드라이버(CRDRV2)로서, 도 3A 에 도시된 인버터형의 중복 단어선 드라이버(CRDRV21)가 사용가능하다. 상기 인버터형의 중복 단어선 드라이버(CRDRV21)는 p형 트랜지스터(P0), n형 트랜지스터(N0, N1, N2) 및 단어선 드라이브 인버터(DRV)를 포함한다. 상기 단어선 드라이브 인버터(DRV)의 전원 및 상기 p형 트랜지스터(P0)의 소스는 단어선 전원(HWL)에 연결되어 있다. 상기 p형 트랜지스터(P0)의 게이트는 접지된다. 상기 단어선 드라이브 인버터(DRV)의 노드 (제어게이트)는 상기 p형 트랜지스터(P0)의 드레인에 연결되고, 또한 상기 n형 트랜지스터(N0, N2)의 드레인에 연결되어 있다. 상기 n형 트랜지스터(N0, N2)의 소스들은 상기 n 형 트랜지스터(N1)의 드레인에 연결되어 있다. 상기 n형 트랜지스터(N1)의 소스는 접지된다. 상기 n형 트랜지스터(N0, N1, N2)의 게이트들에는 각각, 상기 판독제어회로(CRDC)에서 출력된 제 1 중복 단어선 선택신호 (SRED1), 메모리 블록 선택신호(SBLK) 및 상기 강제 중복 단어선 선택 제어회로(CAR)에서 출력된 제 2 중복 단어선 선택신호(SRED2)가 공급된다.

상기 인버터형 중복 단어선 드라이버(CRDRV21)는, 상기 p형 트랜지스터(P0)가 높은 저항을 갖도록 설정한다. 상기 중복 단어선 드라이버(CRDRV2)로서 사용가능한 다른 유형의 중복 단어선 드라이버는, 도 3B에 도시된 래치형의 중복 단어선 드라이버(CRDRV22)이다.

상기 래치형의 중복 단어선 드라이버(CRDRV22)는 p형 트랜지스터(P0, P1), n형 트랜지스터(NO, N1, N2, N3), 논리회로(C0) 및 단어선 드라이브 인버터(DRV)를 포함한다. 상기 단어선 드라이브 인버터(DRV)의 전원 및 상기 p형 트랜지스터(P0, P1)의 소스는 상기 단어선 전원(HWL)에 연결되어 있다. 상기 p형 트랜지스터(P0)의드레인, 상기 p형 트랜지스터(P1)의 게이트 및 상기 n형 트랜지스터(N3)의 드레인은 노드(SX1)에 연결된다. 상기 단어선 드라이브 인버터(DRV)의 노드(SX0) (제어게이트)는 상기 p형 트랜지스터(P1)의 드레인, 상기 p형 트랜지스터(P0)의 게이트 및 상기 n형 트랜지스터(N0, N2)의 드레인에 연결되어 있다. 상기 n형 트랜지스터(N0, N2)의 소스들은 상기 n 형 트랜지스터의 드레인(N1)에 연결되고, 상기 n형 트랜지스터(N1)의 소스는 접지된다. 상기 n형 트랜지스터(N3)의 게이트는 상기 논리회로 (C0)의 출력단에 연결된다. 상기 n형 트랜지스터(N0, N1, N2)의 게이트들에는 각각, 상기 판독제어회로(CRDC)에서 출력된 제 1 중복 단어선 선택신호(SRED1), 메모리 블록 선택신호(SBLK) 및 상기 강제 중복 단어선 선택 제어회로(CAR)에서 출력된 제 2 중복 단어선 선택신호(SRED2)가 공급된다. 또한, 상기 논리회로(C0)의 입력단에는, 상기 판독제어회로(CRDC)에서 출력된 제 1 중복 단어선 선택신호(SRED1), 상기 강제 중복 단어선 선택제어회로(CAR)에서 출력된 제 2 중복 단어선 선택신호 (SRED2) 및 상기 메모리블록 선택신호(SBLK)가 공급된다.

이제 상술한 구조를 가지는 본 발명의 기능이 설명될 것이다.

통상적으로, 중복 단어선 선택회로는, 상기 메모리 동작이 데이터 판독인지 또는 데이터 기록인지 또는 데이터 소거인지에 관계없이 중복 단어선 선택신호를 출력한다. 본 발명에 따르면, 상기 회로시스템은 데이터 판독을 위해 사용되는 부분 및 데이터 판독 이외의 동작 (즉, 데이터 기록 및 소거) 을 위한 부분을 구비하도록 구성된다. 따라서, 상기 선택된 단어선이 불완전한지 여부가 판정되고, 수행되는 상기 메모리 동작이 데이터 판독인지 또는 데이터 기록이나 소거인지 여부에따라서, 중복 단어선을 선택하기 위한 경로가 최적화된다. 이러한 상태에서, 중복 단어선 선택신호가 출력된다. 따라서, 중복 단어선 선택신호는 상기 판독 제어회로에서 상기 중복 단어선 드라이브에 직접 공급된다. 데이터 판독에 사용되는 신호들은, 데이터 기록 및 소거에 사용되는 회로들을 경유할 필요가 없다. 따라서, 중복 단어선이 선택되는 경우에도, 상기 선택된 중복 단어선의 전위를 상승시키기 위한 제어신호는 불필요하게 지연되지 않는다. 따라서, 중복 메모리셀을 선택하는 타이밍이 지연되는 것이 방지된다. 따라서, 상기 메모셀은, 중복 단어선이 선택되는지 또는 정규 단어선이 선택되는지 여부에 관계없이, 동일한 타이밍에 액세스될 수 있다.

따라서, 본원 명세서에서 설명된 본 발명은, 메모리 동작의 유형에 따라, 선택된 단어선이 불완전한지 여부를 판정하고 중복 단어선을 선택하는 경로를 최적화하여, 메모리셀에 대한 액세스 시간을 단축하고, 중복회로가 사용되는 경우에도 메모리셀의 선택 타이밍이 지연되는 것을 방지할 수 있는 반도체 메모리장치 및 상기 반도체 메모리장치를 사용하는 전자정보장치를 제공할 수 있다는 이점을 제공할 수 있다.

본 발명의 상기 이점 및 다른 이점들은, 첨부된 도면들을 관련하여 후술되는 상세한 설명을 참조하면, 본 발명의 당업자에 의해 명확히 이해될 수 있다.

(바람직한 실시예의 설명)

이하에서는, 첨부된 도면과 관련하여, 본 발명의 실시예들을 설명한다.

도 1 내지 3 과 관련하여, 본 발명의 일 실시예에 따른 반도체 메모리장치(10)가 설명될 것이다. 도 4 내지 6 과 관련하여 이미 설명된 동일한 구성요소는 동일한 도면부호로서 나타내고, 그에 대한 상세한 설명은 생략한다.

도 1 은 상기 반도체 메모리장치(10)의 일부 구조를 도시하는 블록도이다.

도 1 에 도시된 바와 같이, 상기 반도체 메모리장치(10)는, 어드레스 중복 판정회로(CAJD), 정규 및 중복 단어선 제어회로(CXDEC2), 복수의 정규 메모리셀 어레이(MRG), 복수의 중복 메모리셀 어레이(MRD), 복수의 정규 단어선 드라이버 (CDRV) 및 복수의 중복 단어선 드라이버(CRDRV2)를 포함한다.

상기 어드레스 중복 판정 회로(CAJD)는, 입력 어드레스 신호(SAD) 및 불완전한 어드레스 신호(SBAD)가 서로 매칭되는지를 판정하고, 각각의 어드레스에 대한 판정 결과를 나타내는 출력 판정 신호(예를 들어, 불완전한 단어선 판정신호)로서 어드레스 중복 매칭 신호(SAM)를 출력한다. 상기 입력 어드레스 신호(SAD) 및 상기 불완전한 어드레스 신호(SBAD)가 서로 매칭되면, 상기 어드레스 중복 매칭 신호(SAM)의 레벨은 하이이다. 상기 입력 어드레스 신호(SAD) 및 상기 불완전한 어드레스 신호(SBAD)가 서로 매칭되지 않으면, 상기 어드레스 중복 매칭 신호(SAM)의레벨은 로우이다.

상기 입력 어드레스 신호(SAD) 및 어드레스 중복 매칭 신호(SAM)에 의거하여, 상기 정규 및 중복 단어선 제어회로(CXDEC2)는 상기 정규 단어선 선택신호(SREG) 또는 제 1 및 제 2 중복 단어선 선택신호(SRED1, SRED2)들을 출력한다. 특히, 상기 어드레스 중복 매칭 신호(SAM)가 하이레벨에 있는 경우에는, 상기 정규 및 중복 단어선 제어회로(CXDEC2)는 상기 제 1 중복 단어선 선택신호(SRED1) 및 상기 제 2 중복 단어선 선택신호(SRED2)를 출력한다. 상기 어드레스 중복 매칭 신호(SAM)가 로우레벨에 있는 경우에는, 상기 정규 및 중복 단어선 제어 회로(CXDEC2)는 상기 정규 단어선 선택신호 (SREG)를 출력한다.

상기 반도체 메모리장치(10)(도 1)은, 메모리 블록이라고 언급되는 복수의 메모리셀 어레이 영역을 포함한다. 각각의 메모리셀 어레이 영역은, 복수의 정규 메모리셀 어레이(MRG) 및 복수의 중복 메모리셀 어레이(MRD)를 포함한다. 각각의 정규 메모리셀 어레이(MRG)는 복수의 메모리셀을 포함하고, 각각의 중복 메모리셀 어레이(MRD)는 복수의 메모리셀을 포함한다. 입력 어드레스 신호(SAD)에 대응하는 소정의 복수의 메모리셀에 대한 데이터 기록 및 상기 복수의 메모리셀로부터의 데이터 판독 및 소거를 포함하는 메모리 동작이 수행될 수 있다.

각각의 메모리셀 어레이 영역은 하나의 정규 단어선 드라이버(CDRV) 및 하나의 중복 단어선 드라이버(CRDRV2)를 포함한다. 상술한 메모리 동작을 수행하기 위하여, 각각의 정규 단어선 드라이버(CDRV)는 상기 입력 어드레스 신호(SAD)에 대응하는 정규 단어선을 선택하고, 또는 각각의 중복 단어선 드라이버(CRDRV2)는 상기 입력 어드레스 신호(SAD)에 대응하는 중복 단어선을 선택한다.

상술한 구조에 있어서, 복수의 비트를 가지는 입력 어드레스 신호(SAD)는 상기 정규 및 중복 단어선 제어회로(CXDEC2)에 입력되고, 또한 상기 어드레스 중복 판정회로(CAJD)에 입력된다.

상기 어드레스 중복 판정회로(CAJD)는, 상기 입력 어드레스 신호(SAD) 및 불완전한 어드레스 신호(SBAD)를 수신하고, 상기 입력 어드레스 신호(SAD)가 상기 불완전한 어드레스 신호(SBAD)와 매칭되는지 여부를 판정한다.

상술한 바와 같이, 입력 어드레스 신호(SAD)와 불완전한 어드레스 신호 (SBAD)가 서로 매칭될 때, 어드레스 중복 매칭 신호(SAM)(각각의 입력 어드레스 신호에 대한 판정 신호로서의 SAD)는 하이레벨이다. 입력 어드레스 신호(SAD)와 불완전한 어드레스 신호(SBAD)가 서로 매칭되지 않을 경우, 어드레스 중복 매칭 신호(SAM)는 로우레벨이다. 어드레스 중복매칭신호(SAM)는 어드레스 중복 판정회로(CAJD)에서 정규 및 중복 단어선 제어회로(CXDEC2)로 출력된다.

입력 어드레신호(SAD)와 어드레스 중복매칭신호(SAM)에 따라 정규 및 중복 단어선 제어회로(CXDEC2)는 정규 단어선 선택신호(SREG) 또는 제 1 및 제 2 중복 단어선 선택신호(SRED1 및 SRED2)를 출력한다. 출력단어선 선택신호는 정규 단어선 드라이버(CDRV) 또는 중복 단어선 드라이버(CRDRV2)로 출력된다.

선택된 메모리 블록(메모리 블록 선택신호(SBLK)가 하이레벨인 경우)에서 정규 단어선 드라이버(CDRV) 또는 중복 단어선 드라이버(CRDRV2)가 활성화되고, 소정의 정규 메모리셀 어레이(MRG) 또는 소정의 중복 메모리셀 어레이(MRD)가 선택된다. 상기 선택은 소정의 정규 메모리셀 어레이(MRG)에 대응하는 정규 단어선 (WLREG)의 전위를 상승시키거나 소정의 중복 메모리셀 어레이(MRD)에 대응하는 중복 단어선(WLRED)의 전위를 상승시킴으로써 실행된다. 이와 같은 방식에 의해 입력 어드레스 신호(SAD)에 대응하는 메모리셀에 대한 데이터 기록, 상기 메모리셀로부터의 데이터 판독 또는 상기 메모리셀로부터의 데이터 소거를 실행할 수 있다.

도 2는 정규 및 중복 단어선 제어회로(CXDEC2)를 포함하는 정규 및 중복 단어선 선택회로의 부분적인 구조를 나타내는 블록도이다.

도 2에 도시된 바와 같이, 정규 및 중복 단어선 제어회로(CXDEC2)는 데이터 소거와 같은 데이터 판독외의 메모리 동작을 제어하기 위한 회로 ("비판독 제어회로"라고도 한다)로서, 소거처리회로(CER), 판독제어회로(CRDC), 포괄 중복 판정회로(CJD), 강제 중복 단어선 선택제어회로(CAR), 중복 단어선 드라이버(CRDRV2), 중복 단어선 프리디코더(CPD2) 및 정규 단어선 드라이버(CDRV)를 포함한다. 중복 단어선 선택회로(CXRED2)는 포괄 중복 판정회로(CJD), 판독제어회로(CRDC), 소거처리회로(CER), 강제 중복 단어선 선택제어회로(CAR) 및 중복 단어선 드라이버(CRDRV2)를 포함한다. 정규 단어선 선택회로(CXREG2)는 정규 단어선 프리디코더(CPD2) 및 정규 단어선 드라이버(CDRV)를 포함한다.

포괄 중복 판정회로(CJD)는 어드레스 중복매칭신호(SAM)와 입력 어드레스 신호(SAD)에 의거해서 각각의 어드레스 중복 여부를 포괄적으로 판정한다. 그리고 나서, 포괄 중복 판정회로(CJD)는 출력신호(SP1)를 공급한다.

판독제어회로(CRDC)는 포괄 중복 판정회로(CJD)로부터 출력신호(SP1)를 수신하고, 또한 도 1의 메모리장치(10)가 데이터 판독가능 상태에 있음을 나타내는 판독 액세스 신호(SRDAC)를 수신한다. 판독제어회로(CRDC)는 데이터 판독 중에만 작동한다. 판독제어회로(CRDC)가 중복 단어선 드라이버(CRDRV2)로 제 1 중복 단어선 선택신호(SRED1)를 출력하여 중복 단어선(WLRED)이 구동된다. 판독제어회로(CRDC)는 또한 제 1 중복판정신호로서의 중복매칭신호(SMAD1)를 정규 단어선 프리디코더 (CPD2)에 출력한다.

소거처리회로(CER)는, 데이터가 메모리셀로부터 소거될 때 특정 처리의 실행을 지시하는 소거처리신호(SER)와 출력신호(SP1)를 수신한다. 상기 신호들에 따라 소거처리회로(CER)는 소거 시에 특정 처리를 실행한다. 그리고, 소거처리회로(CER)는 불완전한 단어선 선택제어신호(S2R)를 정규 단어선 프리디코더(CPD2)에 출력하고, 출력신호(SP2)를 강제 중복 단어선 선택제어회로(CAR)에 공급한다.

강제 중복 단어선 선택제어회로(CAR)는 테스트시 또는 데이터 소거전에 수행되는 프리프로그래밍의 실행시에 사용된다. 강제 중복 단어선 선택제어회로(CAR)는 중복 단어선(WLRED)을 강제적으로 액세스하는 기능을 갖는다. 강제 중복 단어선 선택제어회로(CAR)는 테스트시 등에 중복 단어선(WLRED)으로의 강제적인 액세스를 지시하는 강제 중복 단어선 선택신호(SRA)를 수신하고, 상기 강제 중복 단어선 선택신호(SRA)와 입력 어드레스신호(SAD)에 따라 제 2 중복 단어선 선택신호(SRED2)를 중복 단어선 드라이버(CRDRV2)에 출력한다. 강제 중복 단어선 선택제어회로(CAR)는 또한 제 2 중복 판정신호로서의 중복매칭신호(SMAD2)를 정규 단어선 프리디코더 (CPD2)에 출력한다. 중복 단어선 선택신호(SRED2)에 의해 중복 단어선 드라이버 (CRDRV2)는 중복 메모리셀 어레이(MRD)내의 중복 메모리셀과 연결된 중복 단어선 (WLRED)을 구동한다.

강제 중복 단어선 선택제어회로(CAR)는 또한 도 1의 반도체 메모리장치(10)가 데이타 판독 가능상태에 있음을 나타내는 판독액세스신호(SRDAC)를 수신한다. 강제 중복 단어선 선택제어회로(CAR)는 반도체 메모리장치(10)가 데이터 판독 가능상태일 때는 작동하지 않으며, 데이터 기록, 데이터 판독 및 테스트 시에만 작동한다.

정규 단어선 프리디코더(CPD2)는 입력 어드레스신호(SAD), 불완전한 단어선 선택제어신호(S2R) 및 중복매칭신호(SMAD1 및 SMAD2)에 따라 정규 단어선 드라이버(CDRV)에 정규 단어선 선택신호(SREG)를 출력한다. 정규 단어선 선택신호(SREG)에 따라 정규 단어선 드라이버(CDRV)는 정규 메모리셀 어레이(MRG)내의 정규 메모리셀에 연결된 정규 단어선(WLREG)을 구동한다.

정규 및 중복 단어선 제어회로(CXDEC2)의 동작에 대해 설명한다.

먼저, 중복 단어선(WLRED)이 선택되거나 중복 단어선(WLRED)이 선택되지 않은 경우 모두에 대해, 데이터 판독(예를 들면 판독액세스 신호(SRDAC)가 전원공급레벨이거나 또는 하이레벨인 경우)을 수행하기 위한 동작에 대해 설명한다.

입력 어드레스 신호(SAD)가 도 1의 반도체 메모리장치(10)에 입력되고, 어드레스 중복매칭신호(SAM)(각각의 입력 어드레스 신호(SAD)에 대한 판정신호로서)가 포괄 중복 판정회로(CJD)에 입력된다.

포괄 중복 판정회로(CJD)는 선택된 단어선이 불완전한지 여부를 판정한다. 입력 어드레스 신호(SAD)는 또한 정규 단어선 프리디코더(CPD2)에 입력된다. 입력 어드레스 신호(SAD)는 테스트 시 등에 사용되는 강제 중복 단어선 선택제어회로(CAR)에 입력된다.

포괄 중복 판정회로(CJD)는 입력 어드레스 신호(SAD)가 불완전한 단어선을 나타내는지를 판정하고, 포괄중복 판정회로(CJD)는 하이레벨에서 출력신호(SP1)를 판독제어회로(CRDC)와 소거처리회로(CER)에 공급한다. 하이레벨에서의 출력신호(SP1)는 중복 단어선이 선택된 것, 즉, 불완전한 어드레스에 대응하는 불완전한 단어선이 중복 단어선으로 대체되었음을 나타낸다.

이 경우의 메모리 동작은 데이터 판독 동작이므로, 소거처리회로(CER)는 처리를 수행하지 않고(즉, 불완전한 단어선 선택 제어신호(S2R)가 출력되지 않는다, 출력신호(SP1)에 의해 표시되는 정보가 아무런 변화없이 다음 단계의 출력신호 (SP2)로 전송된다.

그러나, 판독 액세스신호(SRDAC)가 하이레벨이고, 따라서 도 1의 반도체 메모리장치(10)가 데이터 판독가능 상태임을 나타내고 있으므로, 출력신호(SP2)를 수신한 강제 중복 단어선 선택제어회로(CAR)가 작동하지 않는다. 즉, 출력신호(SP2)가 어떤 상태에 있더라도, 제 2 중복 단어선 선택신호(SRED2)(제2 중복 단어선 선택신호로서의)와 중복매칭신호(SMAD2)는 접지레벨이거나 또는 로우레벨이다.

판독액세스 신호(SRDAC)가 하이레벨이므로 판독제어회로(CRCD)는 동작가능한 상태이다. 포괄 중복 판정회로(CJD)는 입력 어드레스 신호(SAD)가 불완전한 단어선을 나타내는지를 판정하고, 판독제어회로(CRDC)가 하이레벨에서 제 1 중복 단어선 선택신호 (SRED1)를 중복 단어선 드라이버(CRDRV2)에 출력한다. 따라서 판정제어회로(CRDC)는 중복 단어선 드라이버(CRDRV2)가 소정의 중복 단어선(WLRED)을 구동하도록 한다. 중복 단어선 선택신호(SREG)는 로우레벨에 있어야 한다. 이를 위해 판독제어회로(CRDC)는 하이레벨에서 중복매칭신호(SMAD1)를 정규 단어선 프리디코더 (CPD2)에 출력하여 정규 단어선 프리디코더(CPD2)가 선택되지 않은 상태(선택 정지상태)가 되도록 한다.

이와는 반대로, 포괄 중복 판정회로(CJD)가 선택된 단어선이 불완전하지 않다고 판정할 경우, 포괄 중복 판정회로(CJD)는 하이레벨에서의 출력신호(SP1)를 공급하지 않는다. 즉, 출력신호(SP1)는 로우레벨에서 포괄 중복 판정회로(CJD)에 의해 출력된다. 메모리 동작이 데이터 판독일 경우에는 소거처리회로(CER)가 작동하지 않기 때문에, 소거처리회로(CER)로부터의 출력신호(SP2)는 출력신호(SP1)와 마찬가지로 로우레벨이다.

출력신호(SP2)가 강제 중복 단어선 선택제어회로(CAR)에 입력되지만, 데이터 판독 중의 판독 액세스 신호(SRDAC)는 로우레벨이다. 따라서 강제 중복 단어선 선택제어회로(CAR)는 작동하지 않고, 강제 중복 단어선 선택제어회로(CAR)에서 출력된 중복 단어선 선택신호(SRED2)와 중복매칭신호(SMAD2)는 모두 로우레벨이다.

판독 액세스 신호(SRDAC)가 하이레벨이므로 판독제어회로(CRDC)가 작용한다. 그러나 선택된 단어선이 불완전한 것으로 판정되지 않으면, 출력신호(SP1)는 로우레벨이고, 따라서 중복 단어선이 선택된 것을 나타내지 않는다. 그러므로 판독제어회로(CRDC)에서 출력된 중복매칭신호(SMAD1)와 중복 단어선 선택신호(SRED1)는 모두 로우레벨이다. 따라서 어떤 중복 단어선(WLRED)도 선택되지 않는다.

상술한 바와 같이, 입력 어드레스 신호(SAD)는 또한 정규 단어선 프리디코더 (CPD2)에 입력된다. 중복매칭신호(SMAD1, SMAD2)가 로우레벨이므로, 중복 단어선 프리디코더(CPD2)와 중복 단어선 제어회로는 입력 어드레스 신호(SAD)를 복호화하고, 정규 단어선 드라이버(CDRV)에 정규 단어선 선택신호(SREG)를 출력한다. 따라서, 정규 단어선 프리디코더(CPD2)는 정규 단어선 드라이버(CDRV)를 구동시켜 소정의 정규 단어선(WLREG)를 구동한다.

이와 같은 방식으로 데이터 판독을 위해 중복 단어선(WLRED)이 선택되었을 경우, 제 1 중복 단어선 선택신호(SRED1)가 데이터 판독 중에만 기능하는 판독제어회로(CRDC)로부터 얻어진다. 즉, 제 1 중복 단어선 선택신호(SRED1)는 데이터 판독을 위해 요구되는 기능만을 갖는 판정선택 경로(포괄 중복 판정회로(CJD)와 판독제어회로(CRDC))를 거쳐 얻어진다. 도 5의 종래의 구조와는 달리, 중복 단어선(WLRED)은 소거처리회로(CER)와 강제 중복 단어선 선택제어회로(CAR)를 거쳐 포괄 중복 판정회로CJD)에서 출력되는 출력신호(SP1)로부터 얻어지는 중복 단어선 선택신호(SRED)에 의해 구동되지 않는다. 도 2에 도시된 구조에 의하면 도 5에 도시된 구조에 비해 지연시간이 단축될 수 있고, 따라서 데이터 판독시간이 상당히 단축될 수 있다.

다음으로 중복 단어선(WLRED)이 선택된 경우와, 중복 단어선(WLRED)이 선택되지 않은 경우 모두에 대해 데이터 판독 외의 메모리 동작(예를 들면, 데이터 기록과 데이터 소거를 수행하기 위한 동작)을 위한 정규 및 중복 단어선 제어회로 (CXDEC2)의 동작에 대해 설명한다.

먼저, 임의의 어드레스에 데이터를 기록하기 위한 처리에 대해 설명한다.

포괄 중복 판정회로(CJD)가 입력 어드레스신호(SAD)가 불완전한 단어선을 나타내는 것으로 판정할 경우, 포괄 중복 판정회로(CJD)는 하이레벨에서의 판독제어회로(CRDC)와 소거처리회로(CER)에 출력신호(SP1)를 공급한다. 하이레벨의 출력신호(SP1)는 중복 단어선이 선택되었음을 나타내다.

이 경우의 메모리 동작은 데이터 기록이기 때문에 소거처리회로(CER)는 아무런 처리도 수행하지 않고(즉, 불완전한 단어선 선택제어신호(S2R)가 만들어지지 않는다), 출력신호(SP1)에 의해 표시되는 정보는 아무런 변화 없이 다음 단계의 출력신호 (SP2)에 전송된다.

판독 액세스 신호(SRDAC)가 로우레벨이기 때문에 판독액세스신호(SRDAC)는 도 1의 반도체 메모리장치(10)가 데이터 판독가능상태가 아님을 나타내고, 판독제어회로(CRDC)는 작동하지 않는다. 즉, 출력신호(SP1)가 어떤 상태에 있더라도 판독제어회로(CRDC)로부터의 제 1 중복 단어선 선택신호(SRED1)와 중복매칭신호 (SMAD1)는 접지레벨 또는 로우레벨이다.

상술한 바와 같이, 소거처리회로(CER)로부터의 출력신호(SP2)를 수신하는 강제 중복 단어선 선택제어회로(CAR)는 테스트 시와 데이터 소거 전에 수행되는 프리프로그래밍의 실행 시에만 작용한다. 그러므로, 출력신호(SP2)에 의해 표시되는 정보는 중복 단어선 선택신호(SRED2)에 아무런 변경도 가해지지 않은 상태로 중복 단어선 선택 드라이버(CRDRV)로 출력된다. 이때, 중복 단어선 선택 드라이버(CRDRV)는 중복 단어선(WLRED)을 선택한다. 그러므로, 정규 단어선 선택신호(SREG)는 작동 불능상태(선택되지 않은 상태가 되는 것)가 되어야 한다. 강제 중복 단어선 선택제어회로(CAR)로부터의 중복매칭신호(SMAD2)는 하이레벨로 전환되어 정규 단어선 프리디코더(CPD2)에 출력되고, 따라서 정규 단어선 프리디코더(CPD2)가 선택되지 않은 상태로 전환된다.

이와는 반대로, 포괄 중복 판정회로(CJD)가 선택된 단어선이 불완전하지 않은 것으로 판정할 경우에는 포괄 중복 판정회로(CJD)는 하이레벨의 출력신호(SP1)를 출력하지 않는다. 즉, 포괄 중복 판정회로(CJD)에 의해 출력된 출력신호(SP1)는 로우레벨이다. 소거처리회로(CER)는 메모리 동작인 데이터 기록인 동안에는 아무런 처리도 실행하지 않기 때문에, 소거처리회로(CER)의 출력신호(SP2)는 출력신호 (SP1)와 마찬가지로 로우레벨이다.

출력신호(SP2)가 강제 단어선 선택제어회로(CAR)로 입력되지만, 강제 단어선 선택신호(SRA)는 데이터 기록 중에는 만들어지지 않는다. 따라서 강제 중복 단어선 선택제어회로(CAR)에서 출력되는 중복 단어선 선택신호(SRED2)와 중복매칭신호 (SMAD2)는 모두 로우레벨이다. 따라서 중복 단어선(WLRED)이 구동되지 않는다.

상술한 바와 같이, 입력 어드레스 신호(SAD)는 정규 단어선 프리디코더 (CPD2)에 입력된다. 중복매칭신호(SMAD1)가 로우레벨이기 때문에, 정규 단어선 프리디코더(CPD2)는 중복 단어선 제어회로와 함께 입력 어드레스신호(SAD)를 복호화하고, 정규 단어선 선택신호(SREG)를 정규 단어선 드라이버(CDRV)로 출력한다. 따라서, 정규 단어선 프리디코더(CPD2)는 정규 단어선 드라이버(CDRV)를 구동시켜 소정의 정규 단어선(WLREG)을 구동한다.

다음으로, 데이터 소거의 실행을 위한 중복 단어선 선택회로(CXRED2)의 동작에 대해 설명한다.

다음의 설명에서, 데이터의 과도한 소거를 방지하기 위해 데이터 소거 전에 수행되는 프리프로그래밍의 실행에 주의해야 한다. 상기 프리프로그래밍에서 선택된 메모리 블록의 단어선의 전위는 순차적으로 상승하여 데이터 기록을 실행한다.이 때, 소거처리회로(CER)에 입력되는 소거처리신호(SER)는 하이레벨이다. 포괄 중복 판정회로(CJD)가 액세스된 단어선이 불완전하다고 판정하여 하이레벨에 있는 출력신호(SP1)를 출력할 경우에는, 소거처리회로(CER)는 정규 단어선 프리디코더 (CPD2)에 불완전한 단어선 선택 제어신호(S2R)를 출력하여 불완전한 단어선과, 단락된 인접한 불완전한 단어선이 모두 액세스된다(즉, 이들 단어선이 모두 선택된다). 신호(S2R)를 수신하면, 정규 단어선 프리디코더(CPD2)는 정규 단어선 드라이버(CDRV)에 정규 단어선 선택신호(SREG)를 출력하여 두 개의 불완전한 단어선의 전위가 상승하게 된다.

불완전한 단어선 선택제어회로(S2R)는 불완전한 단어선이 선택되는 동안에만 하이레벨에 있고, 통상의 정규 단어선이 선택될 때에는 로우레벨이다. 정규 단어선에 대한 프리프로그래밍의 실행이 완료되면, 중복 단어선이 순차적으로 선택되어 동일한 방식으로 프리프로그래밍이 실행된다. 중복 단어선은 중복 단어선이 불완전한 단어선을 대체하는지 여부에 관계없이 강제적으로 선택된다.

보다 구체적으로는, 강제 중복 단어선 선택신호(SRA)가 하이레벨로 전환되면, 강제 중복 단어선 선택제어회로(CAR)는 입력 어드레스 신호(SAD)를 수신하여 중복 단어선 드라이버(CRDRV2)에 중복 단어선 선택신호(SRED2)를 출력한다. 따라서 중복 단어선(WLRED)의 전위가 상승한다. 이 때, 중복매칭신호(SMAD2)는 하이레벨이 된다. 따라서 정규 단어선 프리디코더(CPD2)는 선택되지 않은 상태가 되고, 정규 단어선 선택신호(SREG)와 정규 단어선(WLREG)는 모두 로우레벨이 된다.

지금까지 데이터 판독 및 데이터 기록과 소거를 위한, 서로 다른 선택경로에사용되는 중복 단어선 선택회로(CXRED2)의 구조와 동작에 대해 설명했다. 이제 제 1 또는 제 2 중복 단어선 선택신호(SRED1 또는 SRED2)의 출력 수신 시에 동작하는 중복 단어선 드라이버(CRDRV2)의 구조와 동작에 대해 설명한다.

도 3A는 인버터형 중복 단어선 드라이버(CRDRV21)의 예시적인 구조를 나타내는 회로도이다.

도 3A에 도시한 바와 같이, 인버터형 중복 단어선 드라이버(CRDRV21)는 단어선 드라이브 인버터(DRV), p형 트랜지스터(P0) 및 n형 트랜지스터(N0)를 포함한다.

단어선 드라이브 인버터(DRV)의 전원과 p형 트랜지스터(P0)의 소스는 단어선전원(HWL)과 연결된다. p형 트랜지스터(P0)의 게이트는 접지되어 있다. 단어선 드라이브 인버터(DRV)의 노드(제어게이트)(SX0)는 p형 트랜지스터(P0)의 드레인과 연결되고, 또한 n형 트랜지스터(N0, N2)에 병렬로 연결된다. n형 트랜지스터(N0, N2)의 소스는 n형 트랜지스터(N1)의 드레인과 연결되고, n형 트랜지스터(N1)의 소스는 접지되어 있다. n형 트랜지스터(N0)의 게이트에는 도 2의 판독제어회로(CRDC)에서 출력되는 제 1 중복 단어선 선택신호(SRED1)가 공급된다. n형 트랜지스터(N2)의 게이트에는 도 2의 강제 중복 단어선 선택제어회로(CAR)에서 출력된 제 2 중복 단어선 선택신호(SRED2)가 공급된다. n형 트랜지스터(N1)의 게이트에는 메모리 블록 선택신호(SBLK)가 공급된다.

인버터형 중복 단어선 드라이버(CRDRV21)는 p형 트랜지스터(P0)가 고저항을 갖도록 설정되고, 단어선 전원(HWL)과 제 1 및 제 2 중복 단어선 선택신호(SRED1, SRED2)와 메모리 블록 선택신호(SBLK)를 수신한다. 단어선 전원(HWL)과 메모리 블록 선택신호(SBLK)가 하이레벨일 때, 제 1 또는 제 2 중복 단어선 선택신호(SRED1, SRED2)가 하이레벨로 전환된 경우에는 단어선 드라이브 인버터(DRV)는 중복 단어선(WLRED)을 선택하기 위해 하이레벨의 선택 신호를 출력한다.

반도체 메모리 장치(10)(도 1)가 데이터 판독 가능상태일 때, 상술한 구조를 갖는 인버터형 중복 단어선 드라이버(CRDRV21)의 동작에 대해 설명한다.

메모리 블록이 선택되면, 메모리 블록 선택신호(SBLK)가 하이레벨이 되고, n형 트랜지스터(N1)가 턴온된다. 입력 어드레스 신호가 불완전한 단어선을 선택한 경우, 도 2의 중복 단어선 선택회로(CXRED2)의 판독 제어회로(CRDC)는 하이레벨에서 중복 단어선 선택신호(SRED1)를 출력한다. 이것은 n형 트랜지스터(N0)를 턴온하고 노드(SX0)를 접지한다. 그리고, 단어선 드라이브 인버터(DRV)는 중복 단어선 (WLRED)을 구동하여 단어선 전원(HWL)의 전압을 갖도록 한다.

반도체 메모리장치(10)(도 1)가 데이터 기록가능 또는 소거가능 상태일 때 인버터형 중복 단어선 드라이버(CRDRV21)의 동작에 대해 설명한다.

메모리 블록이 선택되면, 메모리 블록 선택신호(SBLK)는 하이레벨이 되고, 따라서 n형 트랜지스터(N1)를 턴온한다. 입력 어드레스 신호가 불완전한 단어선을 선택한 경우, 중복 단어선 선택회로(CXRED2)(도 2)의 강제 중복 단어선 선택제어회로(CAR)는 하이레벨에서 중복 단어선 선택신호(SRED2)를 선택한다. 이것은 n형 트랜지스터(N2)를 턴온하고 노드(SX0)를 접지한다. 그리고 데이터 판독의 경우와 마찬가지로 단어선 드라이브 인버터(DRV)는 중복 단어선(WLRED)을 구동하여 단어선 전원(HWL)의 전압을 갖게 한다.

도 3B의 래치형 중복 단어선 드라이버(CRDRV22)의 예시적인 구조를 나타내는 회로도이다.

도 3B에 도시한 바와 같이, 래치형 중복 단어선 드라이버(CRDRV22)는 단어선 드라이브 인버터(DRV), p형 트랜지스터(P0,P1)와 n형 트랜지스터(N0~N3)를 포함한다.

단어선 드라이브 인버터(DRV)의 전원과 p형 트랜지스터(P0,P1)의 소스는 단어선 전원(HWL)에 접속되어 있다. p형 트랜지스터(P0)의 드레인, p형 트랜지스터 (P1)의 게이트와 n형 트랜지스터(N3)의 드레인은 노드(SX1)에 접속되어 있다. n형 트랜지스터(N3)의 소스는 접지되어 있다. 단어선 드라이브 인버터(DRV)의 노드(제어게이트)(SX0)는 p형 트랜지스터(P1)의 드레인, p형 트랜지스터(P0)의 게이트와 n형 트랜지스터(N0,N2)의 드레인과 접속되어 있다. n형 트랜지스터(N0,N2)의 소스는 n형 트랜지스터(N1)의 드레인과 접속되어 있고, n형 트랜지스터(N1)의 소스는 접지되어 있다. n형 트랜지스터(N0)의 게이트에는 판독제어회로(도 2)(CRDC)에서 출력된 제 1 중복 단어선 선택신호(SRED1)가 공급된다. n형 트랜지스터(N2)의 게이트에는 강제 중복 단어선 선택제어회로(도 2)(CAR)에서 출력된 제 2 중복 단어선 선택신호(SRED2)가 공급된다. n형 트랜지스터(N1)의 게이트에는 메모리 블록 선택신호 (SBLK)가 공급된다. n형 트랜지스터(N3)의 게이트에는 OR게이트와 NAND게이트를 포함하는 논리회로(C0)의 출력이 공급된다. OR게이트는 판독제어회로(CRDC)에서 출력된 제 1 중복 단어선 선택신호(SRED1)와 강제 중복 단어선 선택제어회로(CAR)에서 출력된 제 2 중복 단어선 선택신호(SRED2)를 수신한다. NAND게이트는 OR게이트의출력과 메모리블록 선택신호(SBLK)를 수신한다.

도 1의 반도체 메모리장치(10)가 데이터 판독가능 상태일 때의 상술한 구조를 갖는 래치형 중복 단어선 드라이버(CRDRV22)의 동작에 대해 설명한다.

메모리 블록이 선택되면, 메모리블록 선택신호(SBLK)는 하이레벨이 되어 n형 트랜지스터(N1)를 턴온한다. 입력 어드레스 신호가 불완전한 단어선을 선택한 경우, 도 2의 중복 단어선 선택회로(CXRED2)의 판독제어회로(CRDC)는 하이레벨에서 중복 단어선 선택신호(SRED1)를 출력한다. 이것은 n형 트랜지스터(N0)를 턴온하고, 노드(SX0)를 접지한다. 이때, p형 트랜지스터(P0)가 턴온되고, 따라서 노드(SX1)의 전위는 단어선 전원(HWL)의 전압까지 상승한다. 동시에 논리회로(C0)의 작동에 의해 n형 트랜지스터(N3)가 턴오프된다. 그리고 단어선 드라이브 인버터(DRV)는 중복 단어선(WLRED)을 구동하여 단어선 전원(HWL)의 전압을 갖게 한다.

도 1의 반도체 메모리장치(10)가 데이터 기록가능 또는 소거가능 상태에 있을 때 래치형 중복 단어선 드라이버(CRDRV22)의 작동에 대해 설명한다.

메모리블록이 선택되면 메모리 블록 선택신호(SBLK)는 하이레벨이 되어 n형 트랜지스터(N1)을 턴온한다. 입력 어드레스 신호가 불완전한 단어선을 선택한 경우에는, 도 2의 중복 단어선 선택회로(CXRED2)의 강제 중복 단어선 선택 제어회로 (CAR)는 하이레벨의 중복 단어선 선택신호(SRED2)를 출력한다. 이것은 n형 트랜지스터(N2)를 턴온하고 노드(SX0)를 접지한다. 이 때, p형 트랜지스터(P0)가 턴온되고, 따라서 노드(SX1)의 전위는 단어선 전원(HWL)의 레벨까지 상승한다. 그리고 데이터 판독의 경우, p형 트랜지스터(P1)가 턴오프된다. 동시에 논리회로(C0)의 작용에 의해 n형 트핸지스터(N3)가 턴오프된다. 그리고 데이터 판독의 경우와 동일하게 단어선 드라이브 인버터(DRV)는 중복 단어선(WLRED)을 구동하여 단어선 전원(HWL)의 전압을 갖게 한다.

상술한 바와 같이, 상기 예에서는 복수의 중복 단어선 선택신호(SRED1, SRED2)가 중복 단어선 드라이버(도 2)(CRDRV2)에 입력된다. 도 3A에 도시된 인버터형 중복 단어선 드라이버(CRDRV21) 또는 도 3B에 도시된 래치형 중복 단어선 드라이버(CRDRV22)는 정규 및 중복 단어선 제어회로(CXDEC2)에 간단하게 연결되어 중복 단어선 드라이버(CRDRV2)로 사용될 수 있다. 다른 형태의 단어선 드라이버가 중복 단어선 드라이버(CRDRV2)로 사용될 수 있음은 물론이다.

상술한 바와 같이, 본 발명에 의한 반도체 메모리장치(10)는 입력 어드레스 신호(SAD)에 따라 정규 메모리셀의 액세스를 위한 정규 단어선 선택회로(도 2)(CXREG2)와, 입력 어드레스 신호(SAD)와 불완전한 어드레스 신호(SBAD)에 의거해서 중복 단어선에 액세스하기 위한 중복 단어선 선택회로(CXRED2)를 포함한다. 중복 단어선 선택신호(CXRED2)는 데이터 판독만을 위한 중복 단어선 선택신호(SRED1)를 출력하기 위한 판독제어회로(CRDC)와, 데이터 판독 이외의 다른 동작만을 위한 중복 단어선 선택신호(SRED2)를 출력하기 위한 비판독 제어회로(non-read control circuit)와, 중복 단어선 선택신호(SRED1, SRED2)에 따라 소정의 중복 메모리셀을 액세스하기 위한 중복 단어선 드라이버(CRDRV2)를 포함한다.

데이타 판독만을 위한 판독제어회로(CRDC)는 최적화된 상태로 구비되어 중복 단어선이 선택될 때 중복 단어선 선택신호는 비판독 제어회로를 통하지 않고 판독제어회로(CRDC)로부터 중복 단어선 드라이버(CRDRV2)로 직접 공급되어 선택된 중복 단어선의 전위를 상승시킨다. 이와 같은 구조로 인하여 비판독 제어회로로 인한 지연시간이 단축되고, 따라서 선택된 중복 단어선의 전위는 선택된 정규 단어선의 전위 상승에 필요로 되는 것과 거의 동일한 지연시간으로 상승될 수 있다.

이와는 달리, 일본 공개공보 6-5093에 개시된 기술에 의하면, 중복판정회로에 의한 지연시간과 동일한 지연시간을 갖는 지연회로가 정규 단어선 선택경로에 위치한다. 그 결과, 선택된 중복 단어선의 전위의 타이밍은 선택된 정규 단어선의 전위의 타이밍과 매칭한다. 그러나, 데이터 액세스 시간은 단축되지 않는다.

본 발명에 의한 반도체 메모리 장치는 본 발명에 따른 효과로 인하여 휴대전화 또는 컴퓨터 등과 같은 전자정보장치에 이용될 수 있다. 그와 같은 전자정보장치(11)의 일예를 도 7에 나타낸다. 전자정보장치(11)는 플래쉬 메모리(예를 들면 플래쉬 이이프롬)등의 정보 메모리장치와, 동작입력장치, 초기 스크린 또는 정보처리결과 등을 표시하기 위한 표시장치 및 동작입력장치로부터의 다양한 동작지시(예를 들면 휴대전화의 다양한 기능을 위한 동작입력)를 수신하고, 소정의 정보처리 프로그램 또는 그로부터 입력되는 데이터에 의거한 다양한 처리를 수행하기 위한 CPU(중앙처리장치)를 포함한다.

본 발명에 따른 반도체 메모리장치는 정보 메모리장치로서 편리하게 이용될 수 있다. 본 발명에 따른 반도체 메모리장치는 선택된 단어선이 불완전한지를 판정하고, 실행할 메모리 동작이 데이터 판독인지 또는 데이터 기록 또는 데이터 소거 등의 다른 동작인지에 따라 중복 단어선을 선택하기 위한 경로를 최적화한다.

도 3A에 도시된 인버터형 중복 단어선 드라이버(CRDRV21)와 도 3B에 도시된 래치형 중복 단어선 드라이버(CRDRV22)에서, 1 블록의 선택신호는 중복 단어선 선택에 관계된 신호의 하나로서 사용된다. 메모리 어레이의 구조에 따라 블록 선택신호가 불필요하게 되거나 또는 다른 선택신호가 사용될 수 있다.

상술한 바와 같이, 본 발명에 의하면 중복 단어선 선택신호는 선택된 단어선이 불완전한지를 판정하고, 수행될 메모리 동작의 타입에 따라 중복 단어선을 선택하기 위한 경로를 최적화한 상태로 출력된다. 그러므로, 중복 단어선 선택신호는 데이터 판독중에 선택된 중복 단어선의 전위를 상승시키기 위해 데이터 판독외의 메모리동작(예를 들면 데이터 기록 및 데이터 소거)과 관련된 회로를 경유하지 않는다. 따라서 중복 단어선의 선택을 위한 제어신호는 불필요한 지연을 방지할 수 있다. 이것은 데이터 판독을 위한 액세스 시간을 단축시킨다.

본 발명의 범위와 정신에서 벗어나지 않는 범위에서, 발명이 속하는 분야의 통상의 지식을 가진 자에 의해 본 발명에 대한 다양한 변형이 가능하다. 따라서 특허청구범위의 권리범위는 상술한 설명에 한정되는 것은 아니며, 특허청구범위는 포괄적으로 해석된다.

Claims

데이터 판독이 수행되는지 또는 데이터 판독 이외의 메모리 동작이 수행되는지 여부에 따라 출력되는 중복 단어선 선택 신호에 의한 입력 어드레스 신호에 의거해서, 중복 메모리셀이 액세스되는 것을 특징으로 하는 반도체 메모리장치.
입력 어드레스 신호에 의거해서 정규 메모리셀에 액세스하기 위한 정규 단어선 선택회로와,

입력 어드레스 신호와 불완전한 어드레스 신호에 의거해서 중복 메모리셀에 액세스하기 위한 중복 단어선 선택회로를 포함하여 이루어지고,

상기 중복 단어선 선택회로는 메모리 동작의 유형에 따라 중복 단어선 선택신호를 출력하여 중복 메모리셀에 액세스하는 것을 특징으로 하는 반도체 메모리 장치.
제 2 항에 있어서,

상기 중복 단어선 선택회로는 메모리 동작이 데이터 판독일 경우에는 제 1 중복 단어선 선택신호를 출력하고, 메모리 동작이 데이터 판독 이외의 것일 경우에는 제 2 중복 단어선 선택신호를 출력하는 것을 특징으로 하는 반도체 메모리장치.
제 3 항에 있어서,

상기 중복 단어선 선택회로는 메모리 동작이 데이터 판독일 경우에는 제 1 중복 단어선 선택신호를 출력하기 위한 판독제어회로와, 메모리 동작이 데이터 판독 이외의 것일 경우에는 제 2 중복 단어선 선택신호를 출력하기 위한 비판독 제어회로를 포함하는 것을 특징으로 하는 반도체 메모리장치.
제 4 항에 있어서,

판독제어회로는 반도체 메모리 장치가 데이터 판독가능한 상태임을 나타내는 입력제어신호에 의해 구동되고, 상기 비판독 제어회로는 상기 입력제어신호에 의해 정지되는 것을 특징으로 하는 반도체 메모리장치.
제 2 항에 있어서,

상기 입력 어드레스 신호에 의해 표시되는 입력 어드레스가 불완전한 어드레스 신호에 의해 표시되는 불완전한 어드레스와 매칭될 때, 상기 중복 단어선 선택회로는 상기 정규 단어선 선택회로에 중복 판정신호를 출력하는 것을 특징으로 하는 반도체 메모리장치.
제 6 항에 있어서,

상기 중복 단어선 선택회로는 메모리 동작이 데이터 판독일 경우에는 제 1 중복 판정신호로서의 중복 판정신호를 상기 정규 단어선 선택회로에 출력하고, 메모리 동작이 데이터 판독 이외의 것일 경우에는 제 2 중복 판정신호로서의 중복 판정신호를 상기 정규 단어선 선택회로에 출력하는 것을 특징으로 하는 반도체 메모리장치.
제 4 항에 있어서,

상기 중복 단어선 선택회로는,

입력 어드레스 신호에 의해 표시되는 입력 어드레스가 불완전한 어드레스 신호에 의해 표시되는 불완전한 어드레스와 매칭될 경우, 불완전한 어드레스에 대응하는 불완전한 단어선이 중복 단어선으로 대체되었는지를 나타내는 판정신호를 출력하기 위한 포괄 중복 판정회로와,

판독 제어회로와,

상기 판독 제어회로 또는 상기 비판독 제어회로로부터 출력되는 중복 단어선 선택신호에 따라 소정의 중복 단어선을 선택적으로 구동하기 위한 중복 단어선 구동회로를 포함하고,

상기 비판독 제어회로는 데이터 소거 시에 데이터 소거를 수행하기 위한 소거처리회로와, 데이터 판독 이외의 동작 시에 소거처리회로로부터의 출력수신 시에 상기 제 2 중복 단어선 선택신호를 출력하기 위한 강제 중복 단어선 선택제어회로를 포함하여 이루어지는 것을 특징으로 하는 반도체 메모리장치.
제 8 항에 있어서,

상기 중복 단어선 구동회로는 데이터 판독 동안 입력되는 제 1 중복 단어선선택신호, 또는 데이터 판독 이외의 동작 동안 입력되는 제 2 중복 단어선 선택신호에 따라 소정의 중복 단어선을 선택적으로 구동하는 것을 특징으로 하는 반도체 메모리장치.
제 8 항에 있어서,

상기 판독 제어회로는 데이터 판독 중에 제 1 중복 단어선 선택신호를 중복 단어선 구동회로에 직접 출력하는 것을 특징으로 하는 반도체 메모리장치.
선택된 단어선이 불완전한지 여부를 판정하고, 메모리 동작의 유형에 따라 중복 단어선을 선택하기 위한 경로를 최적화하여 메모리셀에 액세스하는 시간을 단축하는 것을 특징으로 하는 제 1 항에 의한 반도체 메모리 장치를 사용하는 전자정보장치.
선택된 단어선이 불완전한지를 판정하고, 메모리 동작의 유형에 따라 중복 단어선의 선택을 위한 경로를 최적화하여 메모리셀의 액세스시간을 단축하는 것을 특징으로 하는 제 2 항에 의한 반도체 메모리장치를 사용하는 전자정보장치.