DE4234505A1 - Datenausgangspuffer mit verbesserter rauschcharakteristik - Google Patents

Datenausgangspuffer mit verbesserter rauschcharakteristik

Info

Publication number
DE4234505A1
DE4234505A1 DE4234505A DE4234505A DE4234505A1 DE 4234505 A1 DE4234505 A1 DE 4234505A1 DE 4234505 A DE4234505 A DE 4234505A DE 4234505 A DE4234505 A DE 4234505A DE 4234505 A1 DE4234505 A1 DE 4234505A1
Authority
DE
Germany
Prior art keywords
data output
output
enable signal
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4234505A
Other languages
English (en)
Other versions
DE4234505C2 (de
Inventor
Yong-Bo Park
Hee-Choul Park
Hyung-Kyu Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4234505A1 publication Critical patent/DE4234505A1/de
Application granted granted Critical
Publication of DE4234505C2 publication Critical patent/DE4234505C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals

Description

Stand der Technik
Die vorliegende Erfindung betrifft eine Halbleiter-Speicher­ vorrichtung, insbesondere einen Datenausgangspuffer, der eine verbesserte Rauschcharakteristik durch Verringerung sowohl der DC-Ströme als auch der Stromspitzen aufweist.
Ein Datenausgangspuffer empfängt Daten, die von einer Spei­ cherzelle ausgelesen werden, und verstärkt das Potential der Daten, um sie zu der Außenseite (Außenanschluß) eines inte­ grierten Schaltkreises zu führen. Weiterhin weist eine Ausgangs- oder Endstufe des Datenausgangspuffers gewöhnlich MOS-Transistoren von großer Baugröße auf.
Eine Tendenz in der letzten Zeit zu einer höheren Dichte und einer höheren Betriebsgeschwindigkeit einer Halbleiter-Spei­ chervorrichtung ist zwangsweise mit einem Ansteigen des Rauschens unter Betrieb verbunden. Dies kommt dadurch, daß die ausgangsseitige Endstufe, die MOS-Transistoren von großer Baugröße besitzt, impulsförmige Peakströme während einer Übertragung der logischen Zustände überträgt, bei­ spielsweise von einem niedrigen logischen Zustand (low) zu einem hohen logischen Zustand (high) und umgekehrt. Die Peakströme beeinflussen die Stromzuführungsleitungen in dem integrierten Schaltkreis, woraus nicht nur das Auftreten des Rauschens resultiert, sondern auch Fehlfunktionen der Halb­ leiter-Speichervorrichtung. Demzufolge kann die Leistung der Halbleiter-Speichervorrichtung verschlechtert werden. Der Hauptgrund für das Entstehen von impulsförmigen Peakströmen ist derjenige, daß die ausgangsseitige Endstufe des Daten­ ausgangspuffers aus MOS-Transistoren mit großer Baugröße besteht und weiterhin, daß das Potential an der ausgangs­ seitigen Endstufe vollständig zwischen einem untersten Niveau der Grundspannung und dem höchsten Niveau der Strom­ versorgungsspannung hin und her schwankt. Entsprechend ermöglicht eine kürzlich vorgeschlagene Vorrichtung, daß die ausgangsseitige Endstufe auf einem vorgegebenen mittleren Niveau, das zwischen dem hohen logischen Zustand und dem niedrigen logischen Zustand eingestellt ist, gehalten wird, um davon ausgehend zu schwingen, anstelle eines direkten Schwingens zwischen dem niedrigen logischen Zustand und dem hohen logischen Zustand.
Eine bekannte Vorrichtung (siehe Fig. 3 und 4A bis 4C der Beschreibung der Figuren) ist in der Japanischen Patentver­ öffentlichung Nr. 1-1 49 290 mit dem Titel "OUTPUT CIRCUIT OF STATIC RAM" beschrieben. Sie weist eine ausgangsseitige Endstufe mit einem PMOS-Transistor M1 und einem NMOS-Tran­ sistor M2 auf. Weiterhin werden ein NMOS-Transistor m1 und ein PMOS-Transistor m2 dazu verwendet, das Ausgangspoten­ tial Dout einer Ausgangsleitung auf einem mittleren Niveau vor dem Datenausgabevorgang zu halten. Weiterhin sind Ein­ gangssignale S, S′ die Signale, die im Zusammenhang mit den Pulsen, die von einem Ermittlungsschaltkreis für die Adres­ senübermittlung empfangen werden, erzeugt werden und die gewöhnlich von einer Speicherzelle empfangen werden.
Die Betriebsweise des herkömmlichen Datenausgangspuffers ist wie folgt: Zuerst werden in dem Fall, in dem sich die beiden Eingangssignale S, S′ auf dem niedrigen logischen Zustand aufgrund des Ausgangs des ATD-Schaltkreises befinden, die beiden Transistoren M1 und M2 abgeschaltet. Weiterhin wird das Eingangssignal S zu einem Eingang eines NAND-Gatters über einen Inverter und das Eingangssignal S′ zu einem Eingang eines NOR-Gatters zugeführt.
Deshalb wird, wenn angenommen wird, daß ein vorhergehender logischer Zustand des Datenausgangs Dout der hohe logische Zustand ist, der Ausgang des NAND-Gatters zu dem niedrigen logischen Zustand und demzufolge wird der PMOS-Transistor m2 eingeschaltet, so daß der NMOS-Transistor M2 mit dem Abfal­ len der Ausgangsspannung Dout zu einem vorgegebenen mitt­ leren Niveau eingeschaltet wird. Es ist anzumerken, daß die Kanalgrößen der Transistoren M1 und M2 dimensioniert sind, daß dann, wenn die Transistoren m1 und m2 völlig eingeschal­ tet (angesteuert) sind, die Transistoren M1 und M2 leicht angesteuert werden, um so das mittlere Niveau des Datenaus­ gangs Dout zu erzeugen. Demzufolge wird der Datenausgang Dout auf dem mittleren Niveau für eine vorgegebene Zeit gehalten. Zwischenzeitlich erzeugt, falls die Eingangssigna­ le S und S′ den niedrigen und hohen logischen Zustand je­ weils annehmen, ein Inverter zur Steuerung der Gate-Spannung des Transistors M1 den hohen logischen Zustand, so daß der Transistor M1 abgeschaltet wird, und ein Inverter zur Steu­ erung der Gate-Spannung des Transistors M2 erzeugt den hohen logischen Zustand, so daß der Transistor M2 vollständig eingeschaltet (angesteuert) wird. Demzufolge liegt an dem Datenausgang Dout der niedrige logische Zustand an.
Als nächstes wird, falls angenommen wird, daß ein vorher­ gehender logischer Zustand des Datenausgangs Dout der nied­ rige logische Zustand ist und sich die Eingangssignale S, S′ auch in den niedrigen logischen Zuständen befinden, an dem Ausgang des NOR-Gatters 2 der hohe logische Zustand angelegt und demzufolge wird der Transistor m1 eingeschaltet. Dann wird die Gate-Spannung des Transistors M1 herabgesetzt, um den Transistor M1 leicht anzusteuern, wodurch ein mittleres Niveau für eine vorgegebene Zeit erzeugt wird. Nach einer Weile sind, falls die Eingangssignale S, S′ jeweils den hohen und den niedrigen logischen Zustand erhalten, die Transistoren M1 und M2 jeweils vollständig ein- und voll­ ständig abgeschaltet, wodurch der logische Zustand des Datenausgangs Dout zu dem hohen Niveau hin geändert wird.
Wie vorstehend beschrieben ist, kann sich, da sich die logischen Zustände in dem Datenausgangspuffer über den Weg eines vorgegebenen mittleren Niveaus ändern, dessen Rausch­ charakteristik als auch dessen Betriebsgeschwindigkeit vergleichsweise verbessert werden. Dennoch ist es notwendig, daß, um den Datenausgang Dout auf das mittlere Niveau zu setzen, die Transistoren M1 oder M2 langsam eingeschaltet werden und weiterhin die entsprechenden Transistoren m1 oder m2 vollständig eingeschaltet (angesteuert) werden sollten. Zu diesem Zeitpunkt fließt DC-Strom durch die Source-Drain- Kanäle der Transistoren m1 oder m2.
Wenn sich nämlich die Eingangsignale S, S′ im niedrigen logischen Zustand und der Datenausgang Dout im hohen lo­ gischen Zustand befinden, wird der Transistor m2 angesteu­ ert, da sich der Ausgang eines NAND-Gatters im niedrigen logischen Zustand befindet. Dann ist es bekannt, daß der Inverter üblicherweise einen NMOS-Transistor mn2 und einen PMOS-Transistor mp2 aufweist, die in Reihe zwischen der Stromversorgungsspannung Vcc und der Grundspannung Vcc (Mas­ se) angeschlossen sind. Deshalb wird, falls der Transis­ tor m2 eingeschaltet ist, der DC-Strom über die Source- Drain-Kanäle des Transistors m2 und den NMOS-Transistor mn2 des Inverters fließen. In ähnlicher Weise wird, wenn sich die Eingangssignale S, S′ und der Datenausgang Dout alle im niedrigen logischen Zustand befinden, der Transistor m1 angesteuert, da sich der Ausgang eines NOR-Gatters im hohen logischen Zustand befindet. Zu diesem Zeitpunkt wird DC-Strom durch die Source-Drain-Kanäle eines PMOS-Transis­ tors, der in dem Inverter enthalten ist, und durch den Transistor m1 fließen. Demzufolge ist es ersichtlich, daß der Datenausgangspuffer sehr effektiv verhindert, daß impul­ sive Stromspitzen an der Ausgangsstufe des Datenausgangspuf­ fers erzeugt werden; dennoch kann die Rauschcharakteristik der Vorrichtung nicht merklich verbessert werden, da der DC-Strom durch die Kanäle der Transistoren m1 oder m2 während des mittleren Niveaus des Datenausgangs Dout fließt.
Beschreibung der Zeichnung
Zum besseren Verständnis der Erfindung und zur Erläuterung, wie diese verwirklicht wird, werden Ausführungsbeispiele unter Bezugnahme auf die beigefügte Zeichnung erläutert. In der Zeichnung zeigt:
Fig. 1 einen Datenausgangspuffer gemäß der vorliegenden Erfindung;
Fig. 2A bis 2J Betriebszeitdiagramme des Datenausgangspuf­ fers nach Fig. 1.
Fig. 3 einen Datenausgangspuffer gemäß einem Stand der Technik; und
Fig. 4A bis 4C Betriebszeitdiagramme des Datenausgangspuf­ fers nach Fig. 3.
Zusammenfassung der Erfindung
Es ist als eine Aufgabe der vorliegenden Erfindung anzu­ sehen, einen sehr schnellen Datenausgangspuffer zur Verbes­ serung der Rauschcharakteristik unter Verringerung der DC-Ströme zu schaffen.
Gemäß einem Gesichtspunkt der vorliegenden Erfindung weist ein Datenausgangspuffer einen ersten Eingangsschaltkreis zur Aufnahme eines Eingangssignals und eines Ausgangs-Freigabe­ signals, einen zweiten Eingangsschaltkreis zur Aufnahme eines invertierten Eingangssignals und des Ausgangs-Freiga­ besignals, einen Heraufsetz- (pull-up-) Schaltkreis, der dazu geeignet ist, einen Datenausgang zu einer Versorgungs­ spannung in Abhängigkeit des Ausgangs des ersten Eingangs­ schaltkreises heraufzusetzen, und einen Herabsetz- (pull-down-)Schaltkreis, der geeignet ist, den Datenausgang zu einer Grundspannung in Abhängigkeit des Ausgangs des zweiten Eingangsschaltkreises herabzusetzen, auf, wobei ein erster Steuerschaltkreis zur Aufnahme des Ausgangs des ersten Eingangsschaltkreises und eines invertierten Aus­ gangs-Freigabesignals, um ein erstes Steuersignal zu erzeu­ gen, vorhanden ist, wobei ein zweiter Steuerschaltkreis zur Aufnahme des Datenausgangs, um ein zweites Steuersignal zu erzeugen, vorhanden ist, wobei ein Heraufsetz-Schaltkreis, der geeignet ist, den Datenausgang auf ein vorgegebenes mittleres Niveau in Abhängigkeit des ersten und des zweiten Steuersignals heraufzusetzen, vorhanden ist, wobei ein dritter Steuerschaltkreis zur Aufnahme des Datenausgangs, um ein drittes Steuersignal zu erzeugen, vorhanden ist, wobei ein vierter Steuerschaltkreis zur Aufnahme des Ausgangs des zweiten Eingangsschaltkreises und des invertierten Aus­ gangs-Freigabesignals, um ein viertes Steuersignal zu erzeu­ gen, vorhanden ist, und wobei ein Herabsetz-Schaltkreis vorgesehen ist, der geeignet ist, den Datenausgang auf ein vorgegebenes mittleres Niveau herabzusetzen, wobei der Datenausgang auf dem mittleren Niveau für einen aktiven Zeitraum des Ausgangs-Freigabesignals und des invertierten Ausgangs-Freigabesignals aufrechterhalten wird.
Beschreibung des Standes der Technik
In den Fig. 3 und 4A bis 4C sind bekannte Datenausgangs­ puffer, die ein mittleres Niveau aufweisen, und deren Be­ triebszeitdiagramme gezeigt. Die bekannte Vorrichtung ist in der Japanischen Patentveröffentlichung Nr. 1-1 49 290 mit dem Titel "OUTPUT CIRCUIT OF STATIC RAM" beschrieben. In Fig. 3 weist eine ausgangsseitige Endstufe einen PMOS-Transistor M1 und einen NMOS-Transistor M2 auf. Weiterhin werden ein NMOS-Transistor m1 und ein PMOS-Transistor m2 dazu verwen­ det, das Ausgangspotential Dout einer Ausgangsleitung 7 auf einem mittleren Niveau vor dem Datenausgabevorgang zu hal­ ten. Weiterhin sind Eingangssignale S, S′ die Signale, die im Zusammenhang mit den Pulsen, die von einem Ermittlungs­ schaltkreis für die Adressenübermittlung (ATD; nicht darge­ stellt) empfangen werden, erzeugt werden und die gewöhnlich von einer Speicherzelle empfangen werden.
Die Betriebsweise des herkömmlichen Datenausgangspuffers nach Fig. 3 wird unter Bezugnahme auf die Zeitdiagramme der Fig. 4A bis 4C beschrieben. Zuerst werden in dem Fall, in dem sich die beiden Eingangssignale S, S′ auf dem niedrigen logischen Zustand aufgrund des Ausgangs des ATD-Schaltkrei­ ses befinden, die beiden Transistoren M1 und M2 abgeschal­ tet. Weiterhin wird das Eingangssignal S zu einem Eingang eines NAND-Gatters 4 über einen Inverter 3 und das Eingangs­ signal S′ zu einem Eingang eines NOR-Gatters 2 zugeführt.
Deshalb wird, wenn angenommen wird, daß ein vorhergehender logischer Zustand des Datenausgangs Dout der hohe logische Zustand ist, der Ausgang des NAND-Gatters 4 zu dem niedrigen logischen Zustand und demzufolge wird der PMOS-Transistor m2 eingeschaltet, so daß der NMOS-Transistor M2 mit dem Abfal­ len der Ausgangsspannung Dout zu einem vorgegebenen mitt­ leren Niveau, wie es in Fig. 4C gezeigt ist, eingeschaltet wird. Es ist anzumerken, daß die Kanalgrößen der Transis­ toren M1 und M2 so dimensioniert sind, daß dann, wenn die Transistoren m1 und m2 völlig eingeschaltet (angesteuert) sind, die Transistoren M1 und M2 leicht angesteuert werden, um so das mittlere Niveau des Datenausgangs Dout zu erzeu­ gen. Demzufolge wird der Datenausgang Dout auf dem mittleren Niveau für eine vorgegebene Zeit gehalten. Zwischenzeitlich erzeugt, falls die Eingangssignale S und S′ den niedrigen und hohen logischen Zustand jeweils annehmen, ein Inverter 1 zur Steuerung der Gate-Spannung des Transistors M1 den hohen logischen Zustand, so daß der Transistor M1 abgeschaltet wird, und ein Inverter 6 zur Steuerung der Gate-Spannung des Transistors M2 erzeugt den hohen logischen Zustand, so daß der Transistor M2 vollständig eingeschaltet (angesteuert) wird. Demzufolge liegt an dem Datenausgang Dout der niedrige logische Zustand an.
Als nächstes wird, falls angenommen wird, daß ein vorherge­ hender logischer Zustand des Datenausgangs Dout der niedrige logische Zustand ist und sich die Eingangssignale S, S′ auch in den niedrigen logischen Zuständen befinden, an dem Aus­ gang des NOR-Gatters 2 der hohe logische Zustand angelegt und demzufolge wird der Transistor m1 eingeschaltet. Dann wird die Gate-Spannung des Transistors M1 herabgesetzt, um den Transistor M1 leicht anzusteuern, wodurch ein mittleres Niveau für eine vorgegebene Zeit erzeugt wird. Nach einer Weile sind, falls die Eingangssignale S, S′ jeweils den hohen und den niedrigen logischen Zustand erhalten, die Transistoren M1 und M2 jeweils vollständig ein- und voll­ ständig abgeschaltet, wodurch der logische Zustand des Datenausgangs Dout zu dem hohen Niveau hin geändert wird.
Wie vorstehend beschrieben ist, kann sich, da sich die logischen Zustände in dem Datenausgangspuffer, der in Fig. 3 gezeigt ist, über den Weg eines vorgegebenen mittleren Niveaus ändern, dessen Rauschcharakteristik als auch dessen Betriebsgeschwindigkeit vergleichsweise verbessert werden. Dennoch ist es notwendig, daß, um den Datenausgang Dout auf das mittlere Niveau zu setzen, die Transistoren M1 oder M2 langsam eingeschaltet werden und weiterhin die entsprechen­ den Transistoren m1 oder m2 vollständig eingeschaltet (ange­ steuert) werden sollten. Zu diesem Zeitpunkt fließt DC-Strom durch die Source-Drain-Kanäle der Transistoren m1 oder m2.
Wenn sich nämlich die Eingangssignale S, S′ im niedrigen logischen Zustand und der Datenausgang Dout im hohen lo­ gischen Zustand befinden, wird der Transistor m2 angesteu­ ert, da sich der Ausgang eines NAND-Gatters 4 im niedrigen logischen Zustand befindet. Dann ist es bekannt, daß der Inverter 6 üblicherweise einen NMOS-Transistor mn2 und einen PMOS-Transistor mp2 aufweist, die in Reihe zwischen der Stromversorgungsspannung Vcc und der Grundspannung Vcc (Mas­ se) angeschlossen sind. Deshalb wird, falls der Transis­ tor m2 eingeschaltet ist, der DC-Strom über die Source- Drain-Kanäle des Transistors m2 und den NMOS-Transistor mn2 des Inverters 6 fließen. In ähnlicher Weise wird, wenn sich die Eingangssignale S, S′ und der Datenausgang Dout alle im niedrigen logischen Zustand befinden, der Transistor m1 angesteuert, da sich der Ausgang eines NOR-Gatters 2 im hohen logischen Zustand befindet. Zu diesem Zeitpunkt wird DC-Strom durch die Source-Drain-Kanäle eines PMOS-Transis­ tors, der in dem Inverter 1 enthalten ist, und durch den Transistor m1 fließen. Demzufolge ist es ersichtlich, daß der Datenausgangspuffer nach der Fig. 3 sehr effektiv verhindert, daß impulsive Stromspitzen an der Ausgangsstufe des Datenausgangspuffers erzeugt werden; dennoch kann die Rauschcharakteristik der Vorrichtung nicht merklich verbes­ sert werden, da der DC-Strom durch die Kanäle der Transis­ toren m1 oder m2 während des mittleren Niveaus des Datenaus­ gangs Dout fließt.
Detaillierte Beschreibung der bevorzugten Ausführungsform
In Fig. 1 ist ein Vorgabeschaltkreis 100 gemäß der vorlie­ genden Erfindung in unterbrochenen Linien gezeigt. Ein erster Schaltkreis, der ein NOR-Gatter 21 und einen Inver­ ter 22 aufweist, nimmt den Ausgang eines ersten Eingangs- Schaltkreises 11 und ein inverses Ausgangs-Freigabesig­ nal /ΦOE auf, und ein zweiter Steuerschaltkreis, der einen Inverter 23 aufweist, nimmt den Datenausgang Dout auf. Eine Herabsetzstufe, die Transistoren 27 und 28 aufweist, arbei­ tet dahingehend, den Datenausgang Dout auf ein mittleres Niveau entsprechend den Ausgängen des ersten und des zweiten Steuerschaltkreises heraufzusetzen. Das mittlere Niveau entspricht der Hälfte der Versorgungsspannung, z. B. Vcc/2. Ein dritter Steuerschaltkreis, der Inverter 24 und 25 auf­ weist, empfängt den Datenausgang Dout, und ein vierter Steuerschaltkreis, der ein NOR-Gatter 26 aufweist, nimmt den Ausgang eines zweiten Eingangs-Steuerschaltkreises eines NOR-Gatters 26 und das inverse Ausgangs-Freigabesignal /ΦOE auf. Eine Herabsetzstufe, die Transistoren 29 und 30 auf­ weist, arbeitet dahingehend, den Datenausgang auf ein mitt­ leres Niveau entsprechend dem Ausgang des dritten und des vierten Steuerschaltkreises herabzusetzen. Weiterhin setzt ein Heraufsetz-Schaltkreis, der Transistoren 14 und 15 und einen Inverter 13 aufweist, den Datenausgang Dout auf die Versorgungsspannung Vcc in Abhängigkeit des Ausgangs des ersten Eingangs-Schaltkreises 11 herauf. Ein Herabsetz- Schaltkreis, der einen Inverter 16 aufweist, setzt den Datenausgang Dout auf die Grundspannung Vss in Abhängigkeit des Ausgangs des zweiten Eingangs-Schaltkreises 12.
Die Betriebsweise des Datenausgangspuffers nach der Fig. 1 wird nachfolgend detaillierter unter Bezugnahme auf die Fig. 2A bis 2J beschrieben. Falls Adressensignale zu dem integriert aufgebauten Halbleiter-Schaltkreis zugeführt werden, ermittelt ein (nicht dargestellter) ATD-Schaltkreis den Übergang der Adressensignale, um ein Ausgangs-Freigabe­ signal ΦOE und ein inverses Ausgangs-Freigabesignal /ΦOE zu erzeugen. Wenn sich das Ausgangs-Freigabesignal ΦOE im hohen logischen Zustand befindet, sind die Ausgangssignale N1, N2 des ersten und des zweiten Eingangs-Schaltkreises 11, 12 beide niedrig, so daß der Heraufsetz-Schaltkreis, der die Transistoren 14 und 15 aufweist, und der Herabsetz-Schalt­ kreis, der den Transistor 16 aufweist, beide nicht aktiv sind. Dann empfangen der erste Steuerschaltkreis (21, 22) und der vierte Steuerschaltkreis 26 gemeinsam das inverse Aus­ gangs-Freigabesignal /ΦOE des niedrigen logischen Zustandes. Deshalb wird das Ausgangssignal N3 des ersten Steuerschalt­ kreises (21, 22) auf den niedrigen logischen Zustand gesetzt, um so einen Heraufsetz-Transistor 27 in einer Heraufsetz- Stufe (27, 28) einzuschalten. Weiterhin wird das Ausgangs­ signal N6 des vierten Steuerschaltkreises 26 auf den hohen logischen Zustand gesetzt, um so einen Herabsetz-Transis­ tor 30 in der Herabsetz-Stufe (29, 30) einzuschalten (anzu­ steuern).
In diesem Fall wird, falls sich der Datenausgang Dout im hohen logischen Zustand befindet, bevor das Ausgangs-Frei­ gabesignal ΦOE und das inverse Ausgangs-Freigabesignal /ΦOE aktiviert werden, ein Herabsetz-Transistor 29 in der Herab­ setz-Stufe (29,30) durch das Ausgangssignal N5 des dritten Steuerschaltkreises 24, 25 eingeschaltet (angesteuert), wodurch der Datenausgang Dout auf das mittlere Niveau hin verändert wird. Es ist anzumerken, daß der Datenausgang Dout auf dem mittleren Niveau nur während einer Zeit beibehalten wird, zu der das Ausgangs-Freigabesignal ΦOE und das inverse Ausgangs-Freigabesignal /ΦOE aktiviert sind. Deshalb werden, falls das inverse Ausgangs-Freigabesignal /ΦOE zu dem hohen logischen Zustand hin verändert wird, die Signale N3 und N6 jeweils zum hohen und niedrigen logischen Zustand hin geän­ dert, so daß der Heraufsetz-Transistor 27 und der Herab­ setz-Transistor 30 beide abgeschaltet sind.
Falls dennoch der Datenausgang Dout den niedrigen logischen Zustand eingenommen hat, bevor das Ausgangs-Freigabesig­ nal ΦOE und das inverse Ausgangs-Freigabesignal /ΦOE akti­ viert sind, nimmt das Ausgangssignal N4 des zweiten Steuer­ schaltkreises 23 den hohen logischen Zustand ein, um einen Heraufsetz-Transistor 28 einzuschalten und das Ausgangssig­ nal N5 des dritten Steuerschaltkreises (24, 25) nimmt den niedrigen logischen Zustand ein, um einen Herabsetz-Transis­ tor 29 einzuschalten. Zwischenzeitlich nimmt das Ausgangs­ signal N3 des ersten Steuerschaltkreises (21, 22) den niedrigen logischen Zustand während eines aktiven Zeitab­ schnittes (zum Beispiel den niedrigen logischen Zustand) des inversen Ausgangs-Freigabesignals /ΦOE ein, so daß der Heraufsetz-Transistor 27 eingeschaltet wird und sich der Datenausgang Dout vom niedrigen logischen Zustand zu dem mittleren Niveau hin ändert. Danach wird, falls das Aus­ gangs-Freigabesignal ΦOE und das inverse Ausgangs-Freigabe­ signal /ΦOE nicht aktiviert sind, sie sich zum Beispiel jeweils im niedrigen logischen und im hohen logischen Zu­ stand befinden, der Heraufsetz-Transistor 27 und der Herab­ setz-Transistor 30 abgeschaltet.
Es ist aus den Fig. 2A bis 2J ersichtlich, daß, nachdem das Ausgangs-Freigabesignal ΦOE und das inverse Ausgangs- Freigabesignal /ΦOE nicht aktiviert sind, der logische Zustand des Datenausgangs Dout entsprechend den Eingangssig­ nalen D und / D, die von einer Speicherzelle erzeugt werden, bestimmt wird. Beispielsweise werden, falls sich die Ein­ gangssignale D und /D jeweils im hohen und niedrigen lo­ gischen Zustand und sich das Ausgangs-Freigabesignal ΦOE im niedrigen logischen Zustand befindet, die Transistoren 14 und 15, die in dem Heraufsetz-Schaltkreis enthalten sind, eingeschaltet und der Transistor 16, der in dem Herabsetz- Schaltkreis enthalten ist, abgeschaltet, so daß der Daten­ ausgang Dout, der zwischen den Heraufsetz-Transistoren 14 und 15 und dem Herabsetz-Transistor 16 verbunden ist, den hohen logischen Zustand einnimmt. Im Gegensatz werden, falls sich die Eingangssignale D und /D jeweils im niedrigen und hohen logischen Zustand befinden, die Heraufsetz-Transis­ toren 14 und 15 abgeschaltet und der Herabsetz-Transistor 16 eingeschaltet, so daß der Datenausgang Dout den niedrigen logischen Zustand annimmt.
Es ist daher einfach aus den Fig. 2A bis 2J ersichtlich, daß der Datenausgang Dout auf dem mittleren Niveau nur für einen aktiven Zeitabschnitt des Ausgangs-Freigabesignals ΦOE und des inversen Ausgangs-Freigabesignals /ΦOE beibehalten wird. Weiterhin ist aus der vorstehenden Beschreibung er­ sichtlich, daß ein Datenausgangspuffer, der einen Vorgabe­ schaltkreis 100 gemäß der vorliegenden Erfindung aufweist, die Erzeugung von DC-Strömen während dem Datenausgang, der auf einem mittleren Niveau gehalten wird, verhindert.
Die vorstehende Beschreibung beschreibt nur eine bevorzugte Ausführungsform der vorliegenden Erfindung. Verschiedene Änderungen können durch den Fachmann im Rahmen des allge­ meinen Erfindungsgedankens vorgenommen werden. Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Ansprüchen.

Claims (6)

1. Datenausgangspuffer, der einen ersten Eingangsschalt­ kreis zur Aufnahme eines Eingangssignals und eines Ausgangs-Freigabesignals, einen zweiten Eingangs-Schalt­ kreis zur Aufnahme eines inversen Eingangssignals und des Ausgangs-Freigabesignals, einen Heraufsetz-Schalt­ kreis, der dazu geeignet ist, einen Datenausgang zu einer Versorgungsspannung in Abhängigkeit des Ausgangs des ersten Eingangs-Schaltkreises heraufzusetzen, und einen Herabsetz-Schaltkreis, der dazu geeignet ist, den Datenausgang zu einer Grundspannung in Abhängigkeit des Ausgangs des zweiten Eingangs-Schaltkreises herabzu­ setzen, aufweist, gekennzeichnet durch folgende Merk­ male:
Erste Steuer-Einrichtungen zur Aufnahme des Ausgangs des ersten Eingangs-Schaltkreises und eines inversen Aus­ gangs-Freigabesignals, um ein erstes Steuersignal zu erzeugen;
zweite Steuer-Einrichtungen zur Aufnahme des Datenaus­ gangs, um ein zweites Steuersignal zu erzeugen;
Heraufsetz-Einrichtungen, die dazu geeignet sind, den Datenausgang auf ein vorgegebenes mittleres Niveau in Abhängigkeit des ersten und des zweiten Steuersignals heraufzusetzen;
dritte Steuer-Einrichtungen zur Aufnahme des Datenaus­ gangs, um ein drittes Steuersignal zu erzeugen;
vierte Steuer-Einrichtungen zur Aufnahme des Ausgangs des zweiten Eingangs-Schaltkreises und des inversen Ausgangs-Freigabesignals, um ein viertes Steuersignal zu erzeugen; und
Herabsetz-Einrichtungen, die dazu geeignet sind, den Datenausgang auf ein vorgegebenes mittleres Niveau herabzusetzen;
wobei der Datenausgang auf dem mittleren Niveau für eine aktive Zeitperiode des Ausgangs-Freigabesignals und des inversen Ausgangs-Freigabesignals gehalten wird.
2. Datenausgangspuffer nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Ausgangs-Freigabesignal und das in­ verse Ausgangs-Freigabesignal von einem Adressenüber­ tragungs-Schaltkreis erzeugt werden.
3. Datenausgangspuffer nach Anspruch 1, dadurch gekenn­ zeichnet, daß das mittlere Niveau im wesentlichen der halben Versorgungsspannung entspricht.
4. Datenausgangspuffer nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Betriebsweise der Heraufsetz- und der Herabsetz-Einrichtungen von dem Ausgangs-Freigabesignal und dem inversen Ausgangs-Freigabesignal abhängt.
5. Datenausgangspuffer nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Heraufsetz-Einrichtungen folgende Merkmale aufweisen:
Einen ersten MOS-Transistor, der ein Gate aufweist, auf das das erste Steuersignal einwirkt;
einen zweiten MOS-Transistor, der ein Gate aufweist, auf das das zweite Steuersignal einwirkt; und
wobei ein Source-Drain-Kanal des ersten MOS-Transistors in Reihe mit einem Source-Drain-Kanal des zweiten MOS-Transistors zwischen der Versorgungsspannung und dem Datenausgang verbunden ist.
6. Datenausgangspuffer nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Herabsetz-Einrichtungen folgende Merkmale aufweisen:
Einen dritten MOS-Transistor, der ein Gate aufweist, auf das das dritte Steuersignal einwirkt;
einen vierten MOS-Transistor, der ein Gate aufweist, auf das das vierte Steuersignal einwirkt, und
wobei ein Source-Drain-Kanal des dritten MOS-Transistors in Reihe mit einem Source-Drain-Kanal des vierten MOS-Transistors zwischen dem Datenausgang und der Grund­ spannung verbunden ist.
DE4234505A 1991-10-25 1992-10-13 Datenausgangspuffer Expired - Lifetime DE4234505C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018835A KR940008718B1 (ko) 1991-10-25 1991-10-25 직류 전류를 제거한 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
DE4234505A1 true DE4234505A1 (de) 1993-04-29
DE4234505C2 DE4234505C2 (de) 1995-07-13

Family

ID=19321779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4234505A Expired - Lifetime DE4234505C2 (de) 1991-10-25 1992-10-13 Datenausgangspuffer

Country Status (8)

Country Link
US (1) US5311076A (de)
JP (1) JPH0752589B2 (de)
KR (1) KR940008718B1 (de)
DE (1) DE4234505C2 (de)
FR (1) FR2683076B1 (de)
GB (1) GB2260838B (de)
IT (1) IT1255902B (de)
TW (1) TW212863B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525746A1 (de) * 1994-07-14 1996-02-15 Hyundai Electronics Ind Datenausgabepuffer

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694361A (en) * 1992-03-18 1997-12-02 Uchida; Toshiya Output circuit
KR960006911B1 (ko) * 1992-12-31 1996-05-25 현대전자산업주식회사 데이타 출력버퍼
US5500817A (en) * 1993-01-21 1996-03-19 Micron Technology, Inc. True tristate output buffer and a method for driving a potential of an output pad to three distinct conditions
US5331593A (en) * 1993-03-03 1994-07-19 Micron Semiconductor, Inc. Read circuit for accessing dynamic random access memories (DRAMS)
US5469385A (en) * 1993-05-11 1995-11-21 Texas Instruments Incorporated Output buffer with boost from voltage supplies
US5369316A (en) * 1993-11-22 1994-11-29 United Microelectronics Corporation Advanced output buffer with reduced voltage swing at output terminal
US5513140A (en) * 1994-06-01 1996-04-30 Micron Technology, Inc. Data output buffer
US5559465A (en) * 1994-07-29 1996-09-24 Cypress Semiconductor Corporation Output preconditioning circuit with an output level latch and a clamp
JPH08148986A (ja) * 1994-11-21 1996-06-07 Mitsubishi Electric Corp 出力バッファ回路
KR0172798B1 (ko) * 1995-06-30 1999-03-30 김주용 모드 적응형 데이타 출력 버퍼
US5568062A (en) * 1995-07-14 1996-10-22 Kaplinsky; Cecil H. Low noise tri-state output buffer
KR100202645B1 (ko) * 1995-12-21 1999-06-15 문정환 프리차지회로를 내장한 씨모스 출력회로
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
US6243779B1 (en) 1996-11-21 2001-06-05 Integrated Device Technology, Inc. Noise reduction system and method for reducing switching noise in an interface to a large width bus
US5805505A (en) * 1996-12-16 1998-09-08 Micron Technology, Inc. Circuit and method for converting a pair of input signals into a level-limited output signal
KR19980066284A (ko) * 1997-01-22 1998-10-15 김광호 포토테지스트 도포장치 및 도포방법
US5864244A (en) * 1997-05-09 1999-01-26 Kaplinsky; Cecil H. Tristate buffer circuit with transparent latching capability
KR100298182B1 (ko) * 1997-06-24 2001-08-07 박종섭 반도체메모리소자의출력버퍼
KR19990004896A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 프리셋 회로
US5889697A (en) * 1997-10-08 1999-03-30 Advanced Micro Devices Memory cell for storing at least three logic states
US6043680A (en) * 1998-02-02 2000-03-28 Tritech Microelectronics, Ltd. 5V tolerant I/O buffer
US6172522B1 (en) * 1998-08-13 2001-01-09 International Business Machines Corporation Slew rate controlled predriver circuit
US6163169A (en) * 1998-08-13 2000-12-19 International Business Machines Corporation CMOS tri-state control circuit for a bidirectional I/O with slew rate control
US6377102B2 (en) * 2000-02-29 2002-04-23 Texas Instruments Incorporated Load equalization in digital delay interpolators
US6266284B1 (en) 2000-04-25 2001-07-24 Advanced Micro Devices, Inc. Output buffer for external voltage
KR100500946B1 (ko) * 2000-06-30 2005-07-14 매그나칩 반도체 유한회사 전자기 방해를 개선한 데이터 입출력 버퍼
US6653878B2 (en) * 2001-09-24 2003-11-25 Microchip Technology Inc. Low-power output controlled circuit
KR100613448B1 (ko) * 2004-10-07 2006-08-21 주식회사 하이닉스반도체 데이터 가속회로 및 이를 이용한 데이터 전송회로
KR100643913B1 (ko) * 2004-11-03 2006-11-10 매그나칩 반도체 유한회사 출력 버퍼
KR101996067B1 (ko) * 2013-04-15 2019-07-05 에스케이하이닉스 주식회사 입출력라인구동회로
US9385718B1 (en) * 2013-10-18 2016-07-05 Altera Corporation Input-output buffer circuit with a gate bias generator
US10892760B1 (en) * 2019-10-15 2021-01-12 Qualcomm Incorporated Dynamic transistor gate overdrive for input/output (I/O) drivers and level shifters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149290A (ja) * 1987-12-03 1989-06-12 Matsushita Electron Corp スタティックｒａｍの出力回路
DE4135528A1 (de) * 1990-10-29 1992-04-30 Sun Microsystems Inc Tristate-treiberschaltung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329600A (en) * 1979-10-15 1982-05-11 Rca Corporation Overload protection circuit for output driver
JPS5856286B2 (ja) * 1980-12-25 1983-12-14 富士通株式会社 出力バッファ回路
JPS5942690A (ja) * 1982-09-03 1984-03-09 Toshiba Corp 半導体記憶装置
JPS63112893A (ja) * 1986-10-28 1988-05-17 Mitsubishi Electric Corp 半導体集積回路
JPH01200819A (ja) * 1988-02-05 1989-08-14 Toshiba Corp メモリ集積回路
KR910002748B1 (ko) * 1988-04-12 1991-05-04 삼성 반도체통신 주식회사 반도체장치에 있어서 데이타 출력 버퍼회로
JPH0777345B2 (ja) * 1988-11-04 1995-08-16 三菱電機株式会社 半導体装置
KR920002426B1 (ko) * 1989-05-31 1992-03-23 현대전자산업 주식회사 집적회로의 출력버퍼회로
US4963766A (en) * 1989-06-28 1990-10-16 Digital Equipment Corporation Low-voltage CMOS output buffer
US5051619A (en) * 1989-09-07 1991-09-24 Harris Corporation Predrive circuit having level sensing control
US4991140A (en) * 1990-01-04 1991-02-05 Motorola, Inc. Integrated circuit memory with improved di/dt control
JPH03219495A (ja) * 1990-01-24 1991-09-26 Sony Corp 出力回路
JP2623918B2 (ja) * 1990-06-04 1997-06-25 日本電気株式会社 出力バッファ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01149290A (ja) * 1987-12-03 1989-06-12 Matsushita Electron Corp スタティックｒａｍの出力回路
DE4135528A1 (de) * 1990-10-29 1992-04-30 Sun Microsystems Inc Tristate-treiberschaltung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525746A1 (de) * 1994-07-14 1996-02-15 Hyundai Electronics Ind Datenausgabepuffer
DE19525746C2 (de) * 1994-07-14 2001-03-29 Hyundai Electronics Ind Datenausgabepuffer

Also Published As

Publication number Publication date
ITMI922418A1 (it) 1994-04-22
GB9222423D0 (en) 1992-12-09
TW212863B (de) 1993-09-11
JPH05210989A (ja) 1993-08-20
GB2260838A (en) 1993-04-28
KR930008859A (ko) 1993-05-22
IT1255902B (it) 1995-11-17
KR940008718B1 (ko) 1994-09-26
JPH0752589B2 (ja) 1995-06-05
FR2683076B1 (fr) 1994-06-10
GB2260838B (en) 1995-07-05
ITMI922418A0 (it) 1992-10-22
US5311076A (en) 1994-05-10
DE4234505C2 (de) 1995-07-13
FR2683076A1 (fr) 1993-04-30

Similar Documents

Publication Publication Date Title
DE4234505A1 (de) Datenausgangspuffer mit verbesserter rauschcharakteristik
DE4126474C2 (de)
DE69334110T2 (de) Integrierte Halbleiterschaltung mit Eingangs-Ausgangsschnittstelle für kleine Signalamplituden
DE69533678T2 (de) Technik zur schnellen Übertragung in CMOS integrierte Schaltungen
DE19549532B4 (de) Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion
DE3347306C2 (de)
DE4128290C1 (de)
DE10219649C1 (de) Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle
DE4004771C2 (de)
DE3820800A1 (de) Datenuebertragungsschaltung
DE4305864A1 (en) Output buffer digital driver - has overshoot limiting and changes impedance with output voltage
DE4006702C2 (de) Leseverstärkertreiber zur Verwendung in einem Speicher
DE10053700B4 (de) Halbleiterspeicherbauelement mit Datenleitungspaaren
DE4236456C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE3916972C2 (de)
DE102005042142A1 (de) Hochgeschwindigkeits-Niederleistungs-Eingabezwischenspeicher für Bauteile einer integrierten Schaltung
DE69823427T2 (de) Halbleiterspeicheranordnung
DE4205578C2 (de) Adressübergangsdetektorschaltkreis zur Verwendung in einer Halbleiterspeichervorrichtung
DE19831350B4 (de) Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet, und Verfahren der Verwendung einer Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet
DE4018296A1 (de) Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung
DE4027535C2 (de)
DE10300715B4 (de) Halbleiterspeicherbauelement mit Signalverzögerung
DE19751789A1 (de) Spannungspegel-Verschiebeschaltung
DE4138102C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung
DE19904388B4 (de) Halbleiterspeichervorrichtung mit Pulldown-Funktion für unausgewählte Bitleitungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right