DE4101419C2 - Integrierte FET-Halbleiterschaltung mit einer Mehrzahl gleich aufgebauter Betriebsspannungserzeugungsschaltungen - Google Patents
Integrierte FET-Halbleiterschaltung mit einer Mehrzahl gleich aufgebauter BetriebsspannungserzeugungsschaltungenInfo
- Publication number
- DE4101419C2 DE4101419C2 DE19914101419 DE4101419A DE4101419C2 DE 4101419 C2 DE4101419 C2 DE 4101419C2 DE 19914101419 DE19914101419 DE 19914101419 DE 4101419 A DE4101419 A DE 4101419A DE 4101419 C2 DE4101419 C2 DE 4101419C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor circuit
- fet semiconductor
- operating voltage
- integrated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 22
- 210000004027 cell Anatomy 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 230000005669 field effect Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 241000219492 Quercus Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine integrierte
FET-Halbleiterschaltung
nach dem Oberbegriff des Anspruchs 1.
Die Standard-Betriebsspannung einer Speicher- oder logischen
Schaltung mit Feldeffekttransistoren war bislang 5 V, da die Be
triebsspannung von Transistor-Transistor-Logik (TTL) 5 V ist.
Dementsprechend haben Stromversorgungsschaltungen mit 5 V den An
forderungen entsprochen.
Zur Erhöhung der Arbeitsgeschwindigkeit und des Integrationsgrades
von Speichern und logischen Schaltungen wurden jedoch Metall-Oxid-
Halbleiter-Feldeffekttransistoren (MOSFET) entwickelt, die eine
Gatelänge von kleiner als 0,5 µm haben, und LSI-Schaltkreise, in
die diese MOSFETs mit kurzer Gatelänge integriert sind, sind in
praktischen Gebrauch gekommen. Da eine angemessene Betriebsspan
nung des MOSFET mit kurzer Gatelänge 3 V ist, muß die Betriebs
spannung von 5 V auf 3 V herabgesetzt werden.
Die Erzeugung interner, insbes. herabgesetzter Betriebsspannungen
für Halbleiter-Schaltungseinrichtungen im allgemeinen
ist eine Aufgabe, für die in der Fachliteratur
eine Vielzahl von Lösungen beschrieben wird.
Zu einem Grundprinzip, der Erzeugung einer stabilisierten
Gleichspannung mittels einer Z-Diode mit nachgeschaltetem
Emitterfolger, vgl. z. B. Tietze/Schenk, Halbleiter-Schaltungstechnik,
Korr. Nachdr. 3. Aufl.,
Springer-Verlag Berlin, Heidelberg, New York, 1976, S. 383.
Speziell der Erzeugung interner Betriebsspannungen für
hochintegrierte Schaltungen mit geringem Leistungsverbrauch
widmen sich IBM Tech. Disd. Bull, Vol. 31, No. 12,
May 1989, S. 192-194 und DE-OS 36 43 546, wobei
letztere speziell auf die MOS-Technik zugeschnitten ist.
Fig. 7 ist ein Blockschaltbild, in dem die Verbindung einer exter
nen Stromversorgung zu einer FET-Halbleiterschaltung gezeigt
ist. Entsprechend der Zeichnung liefert eine externe Stromversor
gung 1 eine Betriebsspannung von 5 V, die an andere Schaltungen,
wie eine Betriebsspannungserzeugungsschaltung 2 und eine CPU, ge
liefert wird. Die erwähnte Betriebsspannungserzeugungsschaltung 2
reduziert die von der externen Stromversorgung gelieferte Spannung
von 5 V auf 3 V, um diese an die FET-Halbleiterschaltung 3 anzu
legen. Die FET-Halbleiterschaltung ist auf einem Substrat 4 ge
bildet. In den Randbereichen des Substrats 4 sind Stromversor
gungsanschlüsse 5 und Eingangsanschlüsse 6 zum Datenaustausch mit
externen Schaltungen (z. B. einer Zentralverarbeitungseinheit CPU)
angeordnet. Es sind Versorgungsleitungen 1 angeordnet, die die er
wähnten Stromversorgungsanschlüsse 5, die Speicherzellenanordnun
gen 9, einen Dekoder 8 und Steuerbereiche 7 verbinden. Die Span
nung von 3 V wird vom Anschluß 5 an die Speicherzellenanordnungen
9, den Dekoder 8 und die Steuerbereiche 7 durch die Versorgungs
leitungen 1 geliefert. Die Steuerbereiche 7 sind mit den Ein
/Ausgangsanschlüssen 6 verbunden, und die Steuerbereiche 7 steu
ern die Ein-/Ausgabe von Daten. Der im zentralen Bereich des Sub
strates angeordnete Dekoder 8 dekodiert Anweisungen von den
Steuerbereichen 7, Daten aus dem Speicher bei einer vorgegebenen
Adresse in der Speicherzellenanordnung 9 auszulesen oder dort ein
zuschreiben. Durch eine separate Betriebsspannungserzeugungsschaltung
zur Reduzierung der Spannung auf 3 V im Anschluß an die
Stromversorgung von 5 V kann die FET-Halbleiterschaltung bei ei
ner geeigneten Spannung betrieben werden. Die separate Anordnung
einer Betriebsspannungserzeugungsschaltung hat jedoch den Nachteil,
daß die Fläche auf der gedruckten Schaltung, auf der die FET-Halb
leiterschaltung gebildet ist, vergrößert wird, und das führt zu
höheren Kosten. Außerdem ist die Länge der auf dem Substrat 3 an
geordneten Stromversorgungsleitungen unterschiedlich, so daß die
an die Steuerbereiche 7, den Dekoder 8 und die Speicherzellenan
ordnungen 9 angelegten Spannungen in dieser Anordnung ungleich
werden, was eine stabile Arbeitsweise verhindern kann.
Der Erfindung liegt die Aufgabe zugrunde, an verschiedenen
Punkten einer integrierten FET-Halbleiterschaltung
möglichst die gleiche Betriebsspannung
zur Verfügung zu stellen.
Die erfindungsgemäße integrierte FET-Halbleiterschaltung weist
die Merkmale des Patentanspruchs 1 auf.
Zweckmäßige Ausgestaltungen ergeben sich aus den Unteransprüchen.
Es werden in der vorliegenden Erfindung ein integrierter
Schaltkreis, der einen Feldeffekttransistor beinhaltet, ein mit
einer externen Stromversorgung zu verbindender Stromversorgungsan
schluß, und eine Mehrzahl von Betriebsspannungserzeugungsschaltungen gleichen Aufbaus zur Re
duzierung der über die Stromversorgungsanschlüsse gelieferten
Spannung auf (Spannungsreduzierschaltungen) die für den Feldeffekttransistor geeignete Arbeits
spannung auf dem gleichen Substrat gebildet, wobei die Betriebsspannungs
erzeugungsschaltungen am Rande des integrierten Schaltkreises ver
teilt werden. In Funktion verringern die in der FET-Schaltung
gebildeten Spannungsreduzierschaltungen die Betriebsspannung auf
das für die Arbeit des FET erforderliche Niveau, wenn durch die
externe Stromversorgung eine höhere Gleichspannung eingespeist wird,
wodurch der Feldeffekttransistor exakt betrieben werden kann.
Durch Verteilung einer Mehrzahl von äquivalenten Spannungsreduzierschaltungen
um den integrierten Schaltkreis kann verhindert werden, daß die
Potentiale in verschiedenen Bereichen infolge von Längenunter
schieden der Verbindungsleitungen ungleich sind.
Es folgt die detai
lierte Beschreibung von Ausführungsbeispielen in Zusammenhang mit den begleitenden Figuren:
Fig. 1 ist ein Blockschaltbild, das eine Ausführungsform einer
integrierten FET-Halbleiter
schaltung
zeigt;
Fig. 2 zeigt eine Verbindung zwischen den Randbereichen der
Speicherzellenanordnung und der Spannungsreduzierschal
tung;
Fig. 3 ist eine Querschnittsdarstellung des durch gestrichelte
Linien umgrenzten Bereiches gemäß Fig. 2;
Fig. 4A ist ein Schaltbild eines logischen Schaltkreises als Bei
spiel einer FET-Halbleiterschaltung;
Fig. 4B ist das entsprechende Blockschaltbild;
Fig. 5A ist die Querschnittsdarstellung einer anderen Ausfüh
rungsform;
Fig. 5B ist das Schaltbild davon;
Fig. 6 ist eine Querschnittsdarstellung eines dynamischen RAM
als Beispiel einer FET-Halbleiterschaltung und
Fig. 7 ist ein Blockschaltbild, in dem eine herkömmliche externe Stromversor
gung mit einer FET-Halbleitereinrichtung verbunden ist.
Fig. 1 ist ein Blockschaltbild, das eine Ausführungsform
der vorliegenden Erfindung zeigt. Wie die Figur
zeigt, sind die externe Stromversorgung 1, das Substrat 4, der
Stromversorgungsanschluß 5, die Ein-/Ausgangsanschlüsse 6, die
Steuerbereiche 7, der Dekoder 8 und die Speicherzellenanordnungen
9 dieselben wie die in Fig. 7. Das Merkmal der vorliegenden Aus
führungsform ist die verteilte Anordnung von Betriebsspannungserzeugungsschaltungen 10, hier Spannungsreduzier
schaltungen 10, an der Peripherie der integrierten Schaltungen wie
des Steuerbereichs 7, des Dekoders 8, der Speicherzellenanordnung
9 auf dem Substrat 3. Die Spannungsreduzierschaltung 10 verringert
die Spannung von 5 V, die durch den Stromversorgungsanschluß 5 ge
liefert wird, auf etwa 3 V, was der Arbeitsspannung eines MOSFET
mit einer Gatelänge von nicht mehr als 0,5 µm entspricht. Die Spannung
(3 V) wird an die Steuerbereiche 7, den Dekoder 8 und die
Speicherzellenanordnung 9 angelegt. Die Steuerbereiche 7 steuern
den Dekoder 8 und die Speicherzellenanordnung 9 im Ansprechen auf
ein Signal von der CPU (nicht gezeigt) und steuern
die Ein-/Ausgabe von Daten durch die Ein-/Ausgangsanschlüsse 6.
Der Dekoder 8 dekodiert Anweisungen, die durch die Steuerbereiche
7 eingegeben werden, zum Einschreiben von Daten in Speicherzellen
vorgegebener Adressen oder zum Auslesen daraus.
Fig. 2 zeigt eine Verbindung zwischen dem Randbereich der
Speicherzellenanordnung 9 und der Spannungsreduzierschaltung 10.
Wie die Figur zeigt, ist der Stromversorgungsanschluß 5 mit dem
Kollektor eines npn-Transistors 10a mittels der Stromversorgungs
leitung 1 verbunden. Die Basis des Transistors 10a ist mit dem
Sourceanschluß des p-Kanal-MOSFET 10b verbunden. n-Kanal-MOSFETs 10c sind in Reihen
schaltung mit dem Sourceanschluß des n-Kanal-MOSFET 10b verbunden. Damit wird an
die Basis des Transistors 10a eine Referenzspannung angelegt, die
sich als Produkt aus der Schwellspannung des n-Kanal-MOSFET mit der An
zahl derselben ergibt. Der npn-Transistor 10a verringert
die Spannung von 5 V etwa auf das Potential der Referenzspannung.
Da jedoch die Schwellspannung des Transistors 10a selbst etwa
0,7 V beträgt, sollte die Referenzspannung bei etwa 3,7 V gewählt
werden, um eine Ausgangsspannung von 3 V festzulegen. An der
Stelle des npn-Transistors 10a kann ein n-Kanal-MOSFET ausgebildet sein. Wenn
jedoch ein n-Kanal-MOSFET verwendet wird, verändert sich die Ausgangs
spannung nach
in Abhängigkeit von dem von der Last (wie etwa den Speicherzellen)
gezogenen Strom. In der Gleichung bezeichnet das Bezugszeichen ID
den Drainstrom, β ist µn×COX×W/L (worin W die Kanalbreite,
L die Kanallänge, µn die Elektronenbeweglichkeit im Kanal und COX
die Gatekapazität sind), VG die Gatespannung und VTH die Schwell
spannung.
Die Speicherzellen 9a werden z. B. durch n-Kanal-MOSFETs mit
einer Gatelänge von 0,5 µm gebildet, und sie sind mit Schnitt
punkten der Wortleitungen WL und Bitleitungspaare BL, verbun
den. Komplementäre MOSFETs 8a und AND-Gatter 8d mit mehreren Ein
gängen sind Bereiche des Dekoders 8, der auf eine vorgegebene
Wortleitung WL ein Schreib- oder Lesesignal ausgibt und damit die
Speicherzellen 9a an der Wortleitung WL anspricht. Die angespro
chene Speicherzelle 9a schreibt Daten vom Bitleitungspaar BL,
und gibt Daten auf das Bitleitungspaar BL, aus.
Fig. 3 ist eine Querschnittsdarstellung des durch gestrichelte Li
nien begrenzten Bereiches gemäß Fig. 2. Im Bild ist als Beispiel ein
statischer RAM gezeigt. Wie die Fig. zeigt, sind gleichzeitig mit
der Bildung der Speicherzellenanordnung 9 ein npn-Transistor 10a,
der p-Kanal-MOSFET 10b und der n-Kanal-MOSFET 10c der Spannungsreduzierschal
tung 10 gebildet. Wenn beispielsweise der n-Kanal-MOSFET des statischen
RAM gebildet wird, wird durch Diffusion in einem Substrat 4 vom N-
Typ ein P-Wannenbereich gebildet, in der P-Wanne werden zwei N-Be
reiche gebildet, und zwischen den N-Bereichen wird eine Gate
elektrode von 0,5 µm mit dazwischenliegendem Isolator gebildet.
Für einen p-Kanal-MOSFET werden in dem N-Substrat zwei P-Bereiche gebil
det, und die Gateelektrode ist zwischen den P-Bereichen angeord
net. Gleichzeitig mit der Bildung der P-Wanne wird ein P-Wannenbe
reich durch Diffusion gebildet, um den npn-Transistor 10a zu bil
den, und gleichzeitig mit den N-Bereichen (source, drain) wird ein
Emitterbereich gebildet. Der Basisbereich wird gleichzeitig mit
dem P-Bereich des p-Kanal-MOSFET gebildet. Das N-Substrat 3 wird als
Kollektor verwendet. Der p-Kanal-MOSFET 10b und der n-Kanal-MOSFET 10c können
gleichzeitig mit dem komplementären Metall-Oxid-Halbleiter C-MOS
8a gebildet werden. Um gegenseitige Beeinflussung zwischen dem
npn-Transistor 10a und dem C-MOS 8a und dem p-Kanal-MOSFET 10b zu ver
meiden, sind zwischen dem Transistor 10a und dem C-MOS 8a und zwi
schen dem Transistor 10a und dem p-Kanal-MOSFET 10b N⁺-Schutzstreifen
vorgesehen. Der Schutzstreifen hat einen gewissen Abstand d vom C-
MOS 8a und vom p-Kanal-MOSFET 10b. Wie oben beschrieben, können der npn-
Transistor 10a, der p-Kanal-MOSFET 10b und der n-Kanal-MOSFET 10c parallel mit
der Bildung der Speicherzellen 9 gebildet werden. Da die Span
nungsreduzierschaltungen 10 verteilt angeordnet sind, kann die
Länge der Verbindungsleitungen gleich gemacht werden, wodurch zur
Verhinderung möglicher Funktionsprobleme die an verschiedene Be
reiche, wie die Steuerbereiche 7, den Dekoder 8 und die Speicher
zellen 9 angelegten Versorgungsspannungen gleich gemacht werden.
Außerdem ist es nicht nötig, die Fläche des Substrates 4 zur Aus
bildung des Transistors 10a in Randbereichen um die Speicherzellen
9 zu vergrößern.
Fig. 4A ist das Schaltbild einer logischen Schaltung als Beispiel
der FET-Halbleiterschaltung, und Fig. 4B ist das dazugehörige
Blockschaltbild. Entsprechend den Figuren enthält die logische
Schaltung 11 einen p-Kanal-MOSFET, einen n-Kanal-MOSFET und einen C-MOS, der
einen p-Kanal-MOSFET und n-Kanal-MOSFET einschließt, die alle eine Gatelänge
von nicht mehr als 0,5 µm haben. Die Spannungsreduzierschaltung
10 wird auf dem gleichen Substrat durch die gleichen Herstellungs
schritte wie die MOSFETs der logischen Schal
tung 11 gebildet. Ein (nicht gezeigter) Schutzstreifen ist zwi
schen der logischen Schaltung 11 und der Spannungsreduzierschal
tung 10 angeordnet, und der Schutzstreifen und die logische Schal
tung 11 haben einen Abstand d, der klein genug ist, um den Inte
grationsgrad nicht zu beeinflussen. Obwohl in der Figur nur eine
logische Schaltung gezeigt ist, kann auf dem Substrat eine Mehr
zahl von logischen Schaltungen ausgebildet werden, und die Span
nungsreduzierschaltungen 10 werden um die Mehrzahl von logischen
Schaltungen 11 verteilt.
Fig. 5A ist die Querschnittsdarstellung einer anderen Ausführungs
form, und Fig. 5B ist das dazugehörige Schaltbild. Diese Ausfüh
rungsform unterscheidet sich von der von Fig. 1 dadurch, daß die
Transistoren 10a1, 10a2 und 10a3 eine sog. Darlington-Schaltung bilden.
Die drei Stufen der Transistoren 10a1, 10a2 und 10a3 werden
gleichzeitig mit der Bildung der Speicherzellenanordnung 9 und der
logischen Schaltung 11 gebildet - ebenso wie in der oben darge
stellten Ausführungsform. Durch eine Mehrzahl von Transistorstufen
kann die Stromaufnahme erhöht werden, und die MOSFETs können mit
stabiler Spannung betrieben werden. Da eine dreistufige Darling
ton-Schaltung verwendet wird, wird die Referenzspannung in Anbe
tracht des Spannungsabfalls von 0,7×3 V um 0,7×3 V höher ge
wählt. Obgleich in der dargestellten Ausführungsform eine Darling
ton-Schaltung mit drei Stufen gezeigt ist, kann auch eine Darling
ton-Schaltung mit zwei Stufen oder vier oder mehr Stufen verwendet
werden.
Fig. 6 ist eine Querschnittsdarstellung, die als Beispiel einer
FET-Halbleiterschaltung einen dynamischen RAM zeigt. Wie die Ab
bildung zeigt, wird im Falle eines dynamischen RAM bei Bildung ei
nes p-Kanal-MOSFET durch Diffusion in einem P-Substrat eine N-Wanne ge
bildet, in dem N-Wannenbereich werden P-Bereiche gebildet, die
Drain und Source werden sollen, und auf dem Kanal wird eine Gate
elektrode angeordnet. In der N-Wanne wird ein P⁻-Bereich mit ver
ringerter Verunreinigungskonzentration durch Diffusion gebildet,
und im P⁻-Bereich wird als Kollektor ein N-Bereich ausgebildet.
Im Unterschied zur oben beschriebenen Bildung eines statischen RAM
ist der Schritt der Ausbildung des P⁻-Bereiches zur Ausbildung
des npn-Transistors 10a hinzugefügt. Mit dem eben beschriebenen
Verfahren kann im dynamischen RAM der Transistor 10a der Span
nungsreduzierschaltung 10 gebildet werden.
Wie oben beschrieben, werden gemäß der vorliegenden Erfindung die Betriebsspannungserzeugungs- bzw.
Spannungsreduzierschaltungen gleichzeitig mit den Speicherschal
tungen und logischen Schaltungen aus FET-Transistoren auf dem
gleichen Substrat gebildet, wodurch sich das Ausbilden einer sepa
raten Betriebsspannungserzeugungsschaltung zum Betrieb der Feld
effekttransistoren überflüssig macht.
Durch geeignete Verteilung der
Spannungsreduzierschaltungen kann die Länge der Verbindungen zwi
schen den Spannungsreduzierschaltungen und den Verbrauchern etwa
gleich gemacht werden, was Spannungsabfälle infolge unterschiedli
cher Länge der Verbindungen verhindert und damit eine stabile Ar
beitsweise der Feldeffekttransistoren sichert.
Claims (6)
1. Integrierte FET-Halbleiterschaltung mit mindestens einer auf
dem gleichen Chip integrierten Betriebsspannungserzeugungsschaltung
(10), welche aus einer externen Spannung eine reduzierte
Betriebsspannung für die FET-Halbleiterschaltung (7, 8, 9) erzeugt,
dadurch gekennzeichnet, daß eine Mehrzahl gleichartig aufgebauter
Betriebsspannungserzeugungsschaltungen (10) räumlich um
die FET-Halbleiterschaltung (7, 8, 9) verteilt angeordnet sind.
2. Integrierte FET-Halbleiterschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß die Betriebsspannungserzeugungsschaltung (10) einen
zwischen dem Stromversorgungsanschluß (5) und der
FET-Halbleiterschaltung in Reihe geschalteten bipolaren Transistor
(10a) und eine Referenzspannungs-Einstellschaltung (10b, 10c) ent
hält, die an den Steuereingang des bipolaren Transistors (10a) eine Re
ferenzspannung anlegt.
3. Integrierte FET-Halbleiterschaltung nach Anspruch 2,
dadurch gekennzeichnet, daß das Substrat (4) vom N-Typ ist und ein
gleichzeitig mit dem FET gebildeter P- bzw. N-Bereich als Basis
bzw. Emitter des bipolaren Transistors (10a) dienen.
4. Integrierte FET-Halbleiterschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß das Substrat (4) vom P-Typ ist, darin
zugleich mit der Bildung eines p-Kanal-MOSFET (10b) eine N-Wanne gebil
det ist, durch Diffusion ein P⁻-Bereich nach der Bildung der N-
Wanne zur Bildung der Basis des bipolaren Transistors gebildet
ist, und in diesem P⁻-Bereich zugleich mit der Bildung eines n-Kanal-
MOSFET (10c) ein N-Bereich zur Schaffung des Kollektors des bipo
laren Transistors (10a) gebildet ist.
5. Integrierte FET-Halbleiterschaltung nach einem der Ansprüche 2
bis 4, dadurch gekennzeichnet, daß die Referenzspannungs-Einstell
schaltung (10b, 10c) mindestens einen gleichzeitig mit der Bildung
der FET-Halbleiterschaltung gebildeten MOSFET enthält.
6. Integrierte FET-Halbleiterschaltung nach Anspruch 3 oder 5,
dadurch gekennzeichnet, daß die Betriebsspannungserzeugungsschal
tung einen zwischen einem npn-Transistor (10a) und einem p-Kanal-MOSFET
(10b) gebildeten N⁺-Schutzstreifen enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1085190A JPH03214659A (ja) | 1990-01-18 | 1990-01-18 | 電界効果形半導体装置の電源電圧設定部 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4101419A1 DE4101419A1 (de) | 1991-07-25 |
DE4101419C2 true DE4101419C2 (de) | 1994-12-22 |
Family
ID=11761859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914101419 Expired - Fee Related DE4101419C2 (de) | 1990-01-18 | 1991-01-18 | Integrierte FET-Halbleiterschaltung mit einer Mehrzahl gleich aufgebauter Betriebsspannungserzeugungsschaltungen |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH03214659A (de) |
DE (1) | DE4101419C2 (de) |
GB (1) | GB2241845B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004028076A1 (de) * | 2004-06-09 | 2006-01-05 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit einem Speicherbereich und einem Zentralbereich |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4143358C2 (de) * | 1990-06-19 | 1996-05-23 | Mitsubishi Electric Corp | Integrierte Halbleiterschaltung |
WO2004027995A2 (en) * | 2002-09-19 | 2004-04-01 | Sun Microsystems, Inc. | Integrated circuit comprising an sstl (stub series terminated logic) pre-driver stage using regulated power supply and method for performing an sstl operation |
US6873503B2 (en) | 2002-09-19 | 2005-03-29 | Sun Microsystems, Inc. | SSTL pull-up pre-driver design using regulated power supply |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738583B2 (ja) * | 1985-01-26 | 1995-04-26 | 株式会社東芝 | 半導体集積回路 |
JPH0750552B2 (ja) * | 1985-12-20 | 1995-05-31 | 三菱電機株式会社 | 内部電位発生回路 |
US4675557A (en) * | 1986-03-20 | 1987-06-23 | Motorola Inc. | CMOS voltage translator |
US4844563A (en) * | 1987-05-19 | 1989-07-04 | Gazelle Microcircuits, Inc. | Semiconductor integrated circuit compatible with compound standard logic signals |
US4855619A (en) * | 1987-11-17 | 1989-08-08 | Xilinx, Inc. | Buffered routing element for a user programmable logic device |
-
1990
- 1990-01-18 JP JP1085190A patent/JPH03214659A/ja active Pending
-
1991
- 1991-01-17 GB GB9101041A patent/GB2241845B/en not_active Expired - Fee Related
- 1991-01-18 DE DE19914101419 patent/DE4101419C2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004028076A1 (de) * | 2004-06-09 | 2006-01-05 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit einem Speicherbereich und einem Zentralbereich |
Also Published As
Publication number | Publication date |
---|---|
GB2241845A (en) | 1991-09-11 |
JPH03214659A (ja) | 1991-09-19 |
GB2241845B (en) | 1994-09-07 |
GB9101041D0 (en) | 1991-02-27 |
DE4101419A1 (de) | 1991-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69534709T2 (de) | Herstellungsverfahren einer Halbleiteranordnung | |
DE2552644C2 (de) | Integrierter Halbleiter-Festspeicher und Verfahren zu seiner Herstellung | |
DE2850305C2 (de) | Halbleiterspeichervorrichtung | |
DE4402433C2 (de) | Vorrichtung zur Erzeugung eines Zwischenpotentials, insb. geeignet für Halbleiterspeichereinrichtungen | |
DE3941926A1 (de) | Struktur fuer eine leseverstaerkeranordnung in einer halbleiterspeichereinrichtung | |
DE4300826A1 (de) | Halbleiterspeichervorrichtung mit dreifacher Wannenstruktur | |
DE2919166A1 (de) | Speichervorrichtung | |
DE4324651C2 (de) | Boosting-Schaltung und Verwendung der Boosting-Schaltung | |
DE4326822C2 (de) | Halbleiterspeichervorrichtung und Speicherzellenstruktur | |
DE2632036A1 (de) | Integrierte speicherschaltung mit feldeffekttransistoren | |
DE4231355C2 (de) | Statische Schreib/Lesespeicheranordnung | |
DE2647892A1 (de) | Eingabepufferschaltung | |
DE2650574A1 (de) | Speicher | |
DE3249749C2 (de) | ||
DE4020895C2 (de) | Halbleiterspeichereinrichtung zum Speichern von Daten mit einer Mehrzahl von Bits und Betriebsverfahren für diese | |
DE2823854A1 (de) | Integrierte halbleiterspeichervorrichtung | |
DE3038641A1 (de) | Halbleiter-speicherschaltung | |
DE4101419C2 (de) | Integrierte FET-Halbleiterschaltung mit einer Mehrzahl gleich aufgebauter Betriebsspannungserzeugungsschaltungen | |
DE2904812A1 (de) | Halbleiteranordnung | |
DE2309616C2 (de) | Halbleiterspeicherschaltung | |
EP0045403B1 (de) | Verefahren zur Herstellung einer Anordnung zum Verringern der Strahlungsempfindlichkeit von in integrierter MOS-Schaltkreistechnik ausgeführten Speicherzellen | |
DE102007017642B4 (de) | Prüfschaltungsanordnung, Verfahren zum Prüfen von Latch-Einheiten, und Latch-Einheit | |
DE2760086C2 (de) | ||
DE4015472C2 (de) | Speicherzelle und Verfahren zum Herstellen eines dynamischen RAM | |
DE10334387B4 (de) | System zum Überwachen interner Spannungen auf einer integrierten Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |