DE4143358C2 - Integrierte Halbleiterschaltung - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung.

Allgemein weisen integrierte Halbleiterschaltungen Logikschaltungen auf, die mit angelegten Eingangssignalen gewünschte Logikoperationen ausführen. Solche integrierten Halbleiterschaltungen werden im allgemeinen in Abhängigkeit vom Typ der als Komponenten benutzten Transistoren in integrierte Bipolarschaltungen, integrierte MOS- Schaltungen (mit isoliertem Gate) und integrierte BiCMOS-Schaltungen (integrierte Schaltungen die durch Kombination von Bipolar-, p-Kanal MOS- und n-Kanal MOS-Transistoren hergestellt werden) klassifiziert.

Die integrierten Halbleiterschaltungen werden ferner entsprechend den Potential- oder Spannungspegeln zum Schaffen der zwei möglichen Zustände "0" und "1" als Logikpegel in TTL-Logikschaltungen, ECL- Logikschaltungen und MOS-Logikschaltungen gruppiert. Die TTL-Logikschaltung stellt eine Schaltung dar, die mit einem TTL-Pegel arbeitet, wobei der Eingangs-"L"-Pegel von der Größenordnung 0,8 V und der Ausgangs-"H"-Pegel von der Größenordnung 2,0 V ist. In einer ECL-Logikschaltung beträgt der Eingangspegel für "L" -1,7 V und der Eingangspegel für "H" -0,9 V. Die MOS-Logikschaltung stellt eine Schaltung dar, die mit einem MOS-Pegel arbeitet. In diesem Fall ist der Eingangs-"L"-Pegel von der Größenordnung 2,0 V und der Eingangs- "H"-Pegel von der Größenordnung 4 V. In der folgenden Beschreibung wird eine integrierte Halbleiterschaltung mit einer Logikschaltung, die bei einem ECL-Pegel arbeitet, diskutiert. Weist eine integrierte Halbleiterschaltung in einer Eingangsstufe jedoch eine Stromumschaltung auf, in dem ein Strompfad entsprechend dem Eingangssignal umgeschalten wird, kann diese für eine entsprechende Logik (Pegel) angepaßt werden.

Fig. 1 zeigt ein Diagramm eines Beispiels für das Layout einer herkömmlichen integrierten Halbleiterschaltung, die mit einem Signal mit ECL-Pegel betrieben wird. Die Schaltung ist dabei auf einem Chip ausgebildet. Als Beispiel für die integrierte Halbleiterschaltung ist in Fig. 1 ein ECL-RAM mit einem Direktzugriffsspeicher als interne Funktionsschaltung dargestellt.

Wie in Fig. 1 dargestellt ist, ist ein Speicherzellenfeld 1 zum Speichern von Information in der Mitte des RAM-Chips 100 gebildet. Obwohl nicht dargestellt, weist das Speicherzellenfeld 1 eine Mehrzahl von Speicherzellen auf, die in Form einer Matrix aus Zeilen und Spalten angeordnet sind. Die Ein-/Ausgangssignale an den und vom RAM-Chip 100 befinden sich dabei auf dem ECL-Pegel.

Es ist eine Mehrzahl von Eingangssignalanschlußflächen 9 gebildet, um Eingangssignale mit ECL-Pegeln zu empfangen. Ferner sind sog. Eingangspufferschaltungen 10 zusammen mit den Eingangssignalanschlußflächen 9 entlang des Randes des RAM-Chips 100 geschaffen. Jeweils eine der Eingangspufferschaltungen 10 empfängt ein Signal, das von der zugehörigen Eingangssignalanschlußfläche 9 zugeführt wird, um eine Pufferung des Signals auszuführen, wodurch ein internes Eingangssignal erzeugt wird. Später wird eine bestimmte Anordnung der Eingangspufferschaltung 10 beschrieben. In der folgenden Beschreibung wird eine Logikschaltung, die ein extern angelegtes Signal empfängt oder ein Signal extern ausgibt, als Ein- oder Ausgangspufferschaltung bezeichnet. Dies bedeutet, daß eine Pufferschaltung eine der Logikschaltungen darstellt.

Um dem ECL-RAM eine Betriebsversorgungsspannung zuzuführen, weist der RAM-Chip 100 ferner eine erste Spannungsversorgungsanschlußfläche (im weiteren zur Abkürzung als "VCC-Anschlußfläche" bezeichnet) 2, dem eine erste Versorgungsspannung VCC zugeführt wird, und eine zweite Spannungsversorgungsanschlußfläche (im weiteren zur Abkürzung als "VEE-Anschluß" bezeichnet) 3, dem eine zweite Versorgungsspannung VEE zugeführt wird, auf.

Entlang des Randes des RAM-Chips 100 sind interne VCC-Spannungsversorgungsverbindungen 4 gebildet. Die internen Spannungsversorgungsverbindungen 4 verbinden die VCC-Anschlußfläche 2 mit jeder der Eingangspufferschaltungen 10 und führen das erste Versorgungspotential VCC, das an die VCC-Anschlußfläche 2 angelegt ist, jeder der Eingangspufferschaltungen 10 zu.

In der Nähe der VCC-Anschlußfläche 2 ist eine Referenzpotential-Erzeugerschaltung 11 geschaffen, um ein Referenzpotential VBB1 eines vorbestimmten Spannungspegels zu erzeugen. Das von der Referenzpotential-Erzeugerschaltung 11 erzeugte Referenzpotential VBB1 wird über eine Referenzpotential- VBB1-Verbindung (im weiteren kurz als "VBB-Verbindung" bezeichnet) 8 jeder der Eingangspufferschaltungen 10 zugeführt.

Mit den jeweiligen Eingangspufferschaltungen 10 sind interne VEE- Verbindungen 12 verbunden, die sich von der VEE-Anschlußfläche 3 aus erstrecken und den Eingangspufferschaltungen 10 das zweite Versorgungspotential VEE zuführen. Fig. 1 zeigt zur Vereinfachung der Figur jedoch nur Teile der internen VEE-Verbindungen 12.

Der RAM-Chip 100 weist einen Adreßdekoder, der zum Auswählen einer bestimmten Adresse im Speicherzellenfeld 1 in Abhängigkeit von einem Signal von den Eingangspufferschaltungen benutzt wird, eine Datenschreibschaltung zum Schreiben von Daten in das Speicherzellenfeld 1, eine Datenleseschaltung zum Lesen von Daten aus dieser und Peripherieschaltungen wie beispielsweise eine Schaltung zum Ausgeben von Daten von der Datenleseschaltung nach außerhalb des RAM- Chips 100 auf. Zur Vereinfachung der Figur sind jedoch auch diese weggelassen worden.

Das von der Referenzpotential-Erzeugerschaltung 11 erzeugte Referenzpotential VBB1 wird in den Eingangspufferschaltungen 10 als Eingangs-Logikschwellenwert benutzt. Ein Eingangssignal, das an eine Eingangspufferschaltung 10 durch die zugehörige Eingangssignalanschlußfläche 9 angelegt wird, wird gepuffert, wenn das Referenzpotential VBB1 als Logikschwellenwert verwendet wird.

In der integrierten Halbleiterschaltung, die das Signal mit ECL-Pegel verarbeitet, stellt die der VCC-Anschlußfläche 2 zugeführte erste Versorgungsspannung VCC das Massepotential (0V) dar und die der VEE-Anschlußfläche 3 zugeführte zweite Versorgungsspannung VEE beträgt -4,5 V oder -5,2 V.

Das Diagramm in Fig. 2 zeigt ein Beispiel für die Anordnung der Referenzpotential- Erzeugerschaltung 11. Bezüglich Fig. 2 weist die Referenzpotential-Erzeugerschaltung 11 eine erste Referenzpotential- Erzeugerschaltung (im weiteren zur Abkürzung als "VBB0-Erzeugerschaltung" bezeichnet) 5 zum Erzeugen eines ersten Referenzpotentials VBB0 aus der Versorgungsspannung VCC, die über die interne VCC-Verbindung 4 zugeführt wird, und eine zweite Referenzpotential- Erzeugerschaltung (im weiteren zur Abkürzung als "VBB1-Erzeugerschaltung" bezeichnet) 6 zum Erzeugen eines zweiten Referenzpotentials VBB1 in Abhängigkeit vom ersten Referenzpotential VBB0 von der VBB0-Erzeugerschaltung 5 auf.

Die VBB0-Erzeugerschaltung 5 weist einen Widerstand 201 auf, von dem ein Anschluß mit der internen VCC-Verbindung 4 und von dem der andere Anschluß sowohl mit einem internen Knoten N10 als auch einer Konstantstromquelle 301, die zwischen dem Knoten N10 und der internen VEE-Verbindung 12 gebildet ist, verbunden ist.

Die VBB1-Erzeugerschaltung 6 weist einen npn-Bipolartransistor 102 zum Verschieben des Pegels des ersten Referenzpotentials VBB0 von der VBB0-Erzeugerschaltung 5 und eine Konstantstromquelle 303 zum Zuführen eines konstanten Stroms an den Bipolartransistor 102 auf. Die Basis des Bipolartransistors 102 ist mit dem Knoten N10 der VBB0-Erzeugerschaltung 5, der Kollektor mit der internen VCC- Verbindung 4 und der Emitter mit der Konstantstromquelle 301 und der Verbindung 8 verbunden.

Die Konstantstromquelle 303 ist zwischen dem Emitter des Bipolartransistors 102 und der internen VEE-Verbindung VEE gebildet. Im folgenden wird nun der Betrieb der Referenzpotential-Erzeugerschaltung 11 beschrieben.

In einer ECL-Schaltung wird der Bipolartransistor 102 im nicht-gesättigten Bereich betrieben, um Verarbeitungsoperationen mit hoher Geschwindigkeit auszuführen. Später wird der Aufbau der Konstantstromquellen 301 und 303 beschrieben. Diese Konstantstromquellen 301 und 303 sind so ausgelegt, daß sie immer einen konstanten Strom abgeben, selbst wenn die zweite Versorgungsspannung VEE variiert. Die VBB0-Erzeugerschaltung 5 gibt das erste Referenzpotential VBB0 am Knoten N10 an einem Anschluß des Widerstands 201 aus. Es sei nun angenommen, daß der von der Konstantstromquelle 301 in Richtung des Pfeils in der Figur zugeführte Strom gleich I301 ist und der Wert des Widerstands 201 R201 beträgt und die Spannung der internen VCC-Verbindung 4 gleich V(4) ist. Dann ist die Spannung am Knoten N10, d. h. das erste Referenzpotential VBB0 durch folgende Gleichung gegeben:

VBB0=V(4)-I301×R201

Ferner sei angenommen, daß der Spannungsabfall an der internen VCC- Verbindung 4 zwischen der VCC-Anschlußfläche 2 und der Referenzspannungs-Erzeugerschaltung 11 ΔV4 beträgt. In diesem Fall ist die Spannung an der internen VCC-Verdrahtung 4 gegeben durch:

V(4)=VCC-ΔV4

Da VCC=0 gilt, wird das erste Referenzpotential VBB0 durch folgende Gleichung dargestellt:

VBB0=-I301×R210-ΔV4 (1)

Die Konstantstromquelle 303 führt dem Bipolartransistor 102 einen konstanten Emitterstrom zu. Der Bipolartransistor 102 wird als Emitterfolger betrieben, um dessen Basisspannung durch die Emitter-Basis- Spannung VBE (etwa 0,8 V) zu reduzieren und diese auszugeben. Damit ist die Spannung am Emitter des Bipolartransistors 102, d. h. das zweite Referenzpotential VBB1 durch folgenden Gleichung gegeben:

VBB1=VBB0-VBE=-I301×R201-ΔV4-VBE (2)

Das zweite Referenzpotential VBB1 wird als Bezugspannung zum Bestimmen des Logikschwellenwertes der Eingangspufferschaltung 10 verwendet.

Das Diagramm in Fig. 3 zeigt ein Beispiel der Anordnung von einer der Eingangspufferschaltungen 10. In Fig. 3 weist die Eingangspufferschaltung 10 einen npn-Bipolartransistor 103 zum Verschieben des Pegels des Eingangssignals, das an die Eingangssignalanschlußfläche 9 angelegt wird, npn-Bipolartransistoren 104, 105 zum Umschalten eines Strompfades entsprechend der Größe sowohl der Spannung am Emitter des Bipolartransistors als auch des zweiten Referenzpotentials VBB1, eine Konstantstromquelle 305 zum Zuführen eines konstanten Stroms an die Bipolartransistoren 104 und 105 sowie Widerstände 203, 204 zum Umwandeln des vom Bipolartransistor 104 bzw. 105 erzeugten Stromsignals in ein Spannungssignal auf.

Der Kollektor des Bipolartransistors 103 ist mit der internen VCC- Verbindung 4, der Emitter mit der Basis des Bipolartransistors 104 sowie der Konstantstromquelle 304 und die Basis mit der Eingangssignalanschlußfläche 9 verbunden.

Die Emitter der Bipolartransistoren 104, 105 sind gemeinsam mit der Konstantstromquelle 305 verbunden. Der Kollektor des Bipolartransistors 104 ist über den Widerstand 203 elektrisch mit der internen VCC-Verbindung 4 und der Kollektor des Bipolartransistors 105 ferner über den Widerstand 204 elektrisch mit der internen VCC-Verbindung 4 verbunden. Außerdem ist die Basis des Bipolartransistors 105 elektrisch mit der internen VBB1-Verbindung 8 verbunden. Von den Kollektoren der Bipolartransistoren werden interne Eingangssignale NA bzw. A abgegeben.

Die internen Eingangssignale A und NA werden entsprechend ihrer Art einer Adreßauswahlschaltung, einer Schreibschaltung oder einer Leseschaltung zugeführt, die Peripherieschaltungen des Speicherzellenfeldes 1 darstellen.

Der andere Anschluß von jeder der Konstantstromquellen 304, 305 ist mit der internen VEE-Verbindung 12 verbunden, über die Strom zugeführt wird. Im folgenden wird nun der Betrieb der Eingangspufferschaltung 10 beschrieben.

Betrachtet sei ein Fall, in dem ein Signal VIH mit hohem Pegel der Eingangssignalanschlußfläche 9 zugeführt wird. In diesem Fall wird der Pegel des Signals VIH mit hohem Pegel durch die Basis-Emitter-Spannung VBE des Bipolartransistors 103 verschoben und dieser anschließend der Basis des Bipolartransistors 140 zugeführt. In der ECL-Schaltung fließt der gesamte Strom im wesentlichen unter allen Bipolartransistoren, deren Emitter miteinander verbunden sind, nur in dem Bipolartransistor, der die größte Basisspannung empfängt. Die restlichen Bipolartransistoren geben nur einen kleinen Strom ab. Diese zwei Zustände werden in der folgenden Beschreibung als "durchgeschaltet" bzw. "gesperrt" bezeichnet.

Die Spannung an der Basis des Bipolartransistors 104 beträgt VIH- VBE, während die Spannung an der Basis des Bipolartransistors 105 gleich V(8) ist. Hier ist die Basisspannung V(8) gleich VBB1-ΔV8 [d. h., V(8)=VBB1-ΔV8] und ΔV8 stellt den Umfang des Spannungsabfalls entlang der VBB-Verbindung 8 dar. Ist die Basisspannung des Bipolartransistors 104 größer als diejenige des Bipolartransistors 105, so wird der Transistor 104 in einen durchgeschalteten Zustand gebracht. Folglich fließt der Strom in einem Strompfad über den Widerstand 203, den Bipolartransistor 104 und die Konstantstromquelle 305, während über den Widerstand 204 kein Stromfluß stattfindet. Daher wird die Spannung am Kollektor des Bipolartransistors 140 auf niedrigem und die Spannung am Kollektor des Bipolartransistors 105 auf hohem Pegel gehalten, wodurch komplementäre interne Signale NA und A erzeugt werden.

Wenn sich die Spannung des an die Eingangssignalanschlußfläche 9 angelegten Signals auf niedrigem Pegel VIL befindet, so wird die Basisspannung des Bipolartransistors 104 auf die Spannung VIL-VBE gebracht. Ist (VIL-VBE) kleiner als V(8), so wird der Transistor 104 gesperrt und der Transistor 105 durchgeschaltet. Folglich steigt die Kollektorspannung des Bipolartransistors 104 auf hohen Pegel an und die Kollektorspannung des Bipolartransistors 105 fällt auf niedrigen Pegel ab. Entsprechend wird das interne Signal NA auf einen hohen Pegel und das interne Signal A auf einen niedrigen Pegel gebracht.

Die Pegel der internen Eingangssignale A, NA werden durch die Pegel des an die Eingangssignalanschlußfläche 9 angelegten Signals und die Basisspannung V(8) des Bipolartransistors 105 bestimmt. Dies bedeutet, daß die Basisspannung V(8) des Bipolartransistors 105 den Logikschwellenwert der Eingangspufferschaltung 10 festlegt. Erfüllt die Basisspannung V(8) des Bipolartransistors 105 die folgende Ungleichung (3)

VIL-VBE<V(8)<VIH-VBE (3)

so wird die Eingangspufferschaltung 10 "normal" betrieben, um die internen Eingangssignale A, NA entsprechend dem Pegel des Eingangssignals zu erzeugen.

Selbst wenn die Basisspannung V(8) des Bipolartransistors 105 die oben angeführte Ungleichung (3) entsprechend dem folgenden Ausdruck:

V(8)-(VIL-VBE)≠-V(8)+(VIH-VBE)

erfüllt, so unterscheidet sich die Schaltgeschwindigkeit der Eingangspufferschaltung 10 in dem Fall, in dem sich das Eingangssignal auf einem hohen Pegel VIH befindet, von dem Fall, in dem sie auf niedrigem Pegel VIL liegt. Da die Schaltgeschwindigkeit der Eingangspufferschaltung 10 durch die geringste Schaltgeschwindigkeit in diesem bestimmt wird, wird seine Schaltgeschwindigkeit klein, wodurch die Arbeitsgeschwindigkeit der Eingangspufferschaltung 10 verkleinert wird. Da die Betriebseigenschaften der Eingangspufferschaltung 10 ferner durch die kleinste Differenz zwischen der Basisspannung V(8) und dem Pegel des Eingangssignals bestimmt werden, wird auch der Betriebsbereich klein. Nimmt man an, daß der Spannungsabfall an der VBB-Verbindung 8 ΔV8 beträgt, so erhält man die Basisspannung V(8) des Bipolartransistors 105 aus Gleichung (2) als folgende Größe:

V(8)=VBB1-ΔV4-ΔV8 (4)

Von den Hochgeschwindigkeits-Eigenschaften her gesehen ist der ideale Zustand ein Zustand, in dem die Basisspannung V(8) des Bipolartransistors 105 auf einen Pegel zwischen den hohen und niedrigen Pegeln der Basisspannung des Bipolartransistors 104, d. h. dem Pegel der Spannung, die durch folgenden Ausdruck dargestellt wird, gesetzt wird:

{(VIH-VIL)/2}-VBE (5)

Nun werden Aufbau und Betrieb der Konstantstromquellen 301, 303, 304 und 305 beschrieben. Jeder der in den Fig. 4A bis 4C gezeigten Schaltkreise kann als Konstantstromquelle verwendet werden.

Die in Fig. 4A dargestellte Konstantstromquelle besteht aus einem npn-Bipolartransistor 401 und einem Widerstand 410. Der Kollektor des Bipolartransistors 401 ist mit einem Knoten 20, über den Strom zugeführt wird, die Basis mit der konstanten Vorspannung VCS und der Emitter mit einem Anschluß des Widerstands 410 und der andere Anschluß des Widerstands 410 mit der internen VEE-Verbindung 12 verbunden. Der Knoten 20 ist mit den Widerständen oder Emittern der Bipolartransistoren in den Fig. 2 und 3 verbunden. Nimmt man an, daß der dem Knoten 20 zugeführte Strom gleich I ist, so ist dieser Strom durch folgende Gleichung gegeben:

I=-(1/R410){V(12)-(VCS-VBE)}
=-a(V(12)-VCS+VBE)
=-a(VEE+ΔV12+VBE-VCS)
=a(VDIF-ΔV12-VBE),
wobei VDIF=VCS-VEE (6)

Hierbei stellen ΔV12 den Betrag des Spannungsabfalls über die interne VEE-Verbindung 12, "a" eine positive Proportionalitätskonstante und R410 den Wert des Widerstands 410 dar. In Gleichung (6) wird die Vorspannung VCS erzeugt, um die Schwankung der zweiten internen Versorgungsspannung VEE aufzuheben (wodurch VDIF konstant gehalten wird). Der von dieser Konstantstromquelle erzeugte Strom wird dabei die ganze Zeit konstant gehalten, wenn der Spannungsabfall ΔV12 über die interne VEE-Verbindung 12 unterdrückt wird.

Die in Fig. 4B gezeigte Konstantstromquelle weist einen n-Kanal MOS- Transistor 402 auf. Dem Gate des MOS-Transistors 402 wird eine konstante Vorspannung VCS zugeführt, ein Leitungsanschluß ist mit dem Knoten 20 und der andere Leitungsanschluß mit der internen VEE-Verbindung 12 verbunden. Wird der MOS-Transistor 402 im sog. Triodenbereich betrieben, so ist der Drain-Strom proportional zum Quadrat der Spannungsdifferenz zwischen Gate und Source. Daher ist der vom Knoten 20 der Konstantstromquelle von Fig. 4B abgegebene Strom I durch folgende Gleichung gegeben:

I=K(VDIF-ΔV12)²

Die in Fig. 4C dargestellte Konstantstromquelle stellt eine Stromspiegel- Konstantstromschaltung dar, der die npn-Bipolartransistoren 403, 404 aufweist. Der Kollektor des npn-Bipolartransistors 403 ist über einen Widerstand 411 mit einem Knoten zum Zuführen einer Vorspannung VCS, die Basis mit dem Kollektor und der Basis des npn-Bipolartransistors 404 und der Emitter mit der internen VEE-Verbindung 12 verbunden. Der Kollektor des Bipolartransistors 404 ist mit dem Knoten 20, die Basis mit der Basis und dem Kollektor des npn-Bipolartransistors 403 und der Emitter mit der internen VEE-Verbindung 12 verbunden. Diese Konstantstromquelle gibt am Knoten 20 den Strom ab, der durch den Widerstand 411 fließt. Der so abgegebene Strom I ist durch folgende Gleichung gegeben:

I=a(-VEE-ΔV12-VBE+VCS)
=a(VDIF-ΔV12-VBE)

Im folgenden werden nun Aufbau und Betrieb einer Schaltung zum Erzeugen der konstanten Spannung VCS beschrieben.

Das Schaltbild gemäß Fig. 5 zeigt ein Beispiel für den Aufbau der Schaltung zum Erzeugen der konstanten Spannung VCS. Wie in Fig. 5 dargestellt ist, weist die VCS-Erzeugerschaltung npn-Bipolartransistoren Q1, Q2, Q3, Q4 und Q5 sowie Widerstände R1, R2, R3, R4 und R5 auf.

Der Widerstand R1ist zwischen die interne VCC-Verbindung 4 und einen internen Knoten N12 geschaltet. Der Kollektor des npn-Bipolartransistors Q1 ist mit dem internen Knoten N12, die Basis mit einem internen Knoten N14 und der Emitter mit der internen VEE-Verbindung 12 verbunden. Die Basis des Bipolartransistors Q2 ist mit der internen VCC-Verbindung 4 und der Emitter mit einem Anschluß des Widerstands R2 verbunden. Ferner ist der Kollektor des Bipolartransistors Q3 über den internen Knoten N14 mit dem anderen Anschluß des Widerstands R2 und der Basis des npn-Bipolartransistors Q1, die Basis mit einem internen Knoten N15 und der Emitter über den Widerstand R3 mit der internen VEE-Verbindung 12 verbunden.

Der Kollektor des npn-Bipolartransistors Q4 ist mit der internen VCC-Verbindung 4, die Basis mit dem internen Knoten N12 und der Emitter mit dem VCS-Knoten VCS verbunden. Hier sind die Knoten und die zugeführten Spannungen durch dieselben Bezugszeichen bezeichnet. Kollektor und Basis des npn-Bipolartransistors Q5 sind zusammen mit der internen VEE-Verbindung 12 verbunden. Der Widerstand R4 ist zwischen den internen Knoten VCS und den internen Knoten N15 geschaltet. Nun erfolgt eine Beschreibung der VCS-Erzeugerschaltung.

Die VCS-Erzeugerschaltung ist so konstruiert, daß die Differenz zwischen der zweiten Versorgungsspannung VEE und der konstanten Spannung VCS, d. h. VCS-VEE, unabhängig von den Schwankungen der konstanten Spannung VCS und der zweiten Versorgungsspannung VEE immer konstant gehalten wird. Es sei nun angenommen, daß VDIF′=VCS-VEE ist. Im weiteren erfolgt nun eine Beschreibung, daß VDIF′ unabhängig von den Schwankungen der Versorgungsspannungen VCC und VEE konstant gehalten wird, wobei die unten angeführten Gleichungen benutzt werden. Ferner sei angenommen, daß die Basis-Emitter- Spannungen der npn-Bipolartransistoren Q1 bis Q5 durch VBE1 bis VBE5 dargestellt werden. Die Stromverstärkung β der jeweiligen Bipolartransistoren Q1 bis Q5 ist ausreichend groß und daher können deren Basispotentiale vernachlässigt werden. Außerdem sei angenommen, daß die Ströme über die Widerstände R1 bis R4 gleich I1 bis I4 sind.

Die Differenz zwischen der konstanten Spannung VCS und der zweiten Versorgungsspannung VEE ist durch die Summe der Basis-Emitter-Spannung VBE5 des Bipolartransistors Q5 und dem Spannungsabfall über den Widerstand R4 gegeben. Damit wird die Spannungsdifferenz VDIF′ durch folgende Gleichung dargestellt:

VDIF′=VCS-VEE=VBE5+R4×I4 (a)

Die Differenz zwischen den Versorgungsspannungen VCC und VEE ist durch die Summe aus dem Spannungsabfall über den Widerstand R1 und die Basis-Emitter-Spannung VBE2 des Bipolartransistors Q2 sowie dem Spannungsabfall über den Widerstand R2 und die Basis-Emitter-Spannung VBE1 des Bipolartransistors Q1 gegeben. Entsprechend wird die Differenz durch folgende Gleichung ausgedrückt:

VCC-VEE=R1×I1+VBE2+R2×I2+VBE1 (b)

Ferner ist die Differenz zwischen den Versorgungsspannungen VCC und VEE auch durch die Summe des Spannungsabfalls über den Widerstand R1 und die Basis-Emitter-Spannung VBE4 des Bipolartransistors Q4 und des Spannungsabfalls über den Widerstand R4 und der Basis-Emitter- Spannung VBE5 des Bipolartransistors Q5 gegeben. Damit ist die Differenz durch folgende Gleichung gegeben:

VCC-VEE=R1×I1+VBE4+R4×I4+VBE5 (c)

Der Spannungsabfall über den Widerstand R4 ist entsprechend den oben angeführten Gleichungen (b) und (c) somit durch die folgende Gleichung (d) gegeben:

R4×I4=VBE1+VBE2+R2×I2-VBE4-VBE5 (e)

Hier ist die Basis-Emitter-Spannung VBE5 des Bipolartransistors Q5 durch die Summe der Basis-Emitter-Spannung des Bipolartransistors Q3 und den Spannungsabfall über den Widerstand R3 gegeben. Daher wird VBE5 folgendermaßen dargestellt:

VBE5=VBE3+R3×I3 (f)

Wie oben beschrieben worden ist, ist der Strom in die Basis der Bipolartransistoren Q1 und Q3 jeweils ausreichend klein und kann im Vergleich mit den Strömen I2 und I3 durch die Widerstände R2 und R3 vernachlässigt werden. Daher kann die Beziehung zwischen I2 und I3 folgendermaßen ausgedrückt werden:

I2=I3 (g)

Der Spannungsabfall über den Widerstand R2 ist entsprechend den Gleichungen (f) und (g) durch folgenden Ausdruck gegeben:

R2×I2=R2×I3=(VBE5-VBE3)×R2/R3 (h)

Wird Gleichung (h) in Gleichung (e) eingesetzt, so kann Gleichung (e) folgendermaßen umgeschrieben werden:

VDIF′=VBE1+VBE2-VBE4+(VBE5-VBE3)×R2/R3 (i)

Jeder der Ströme I1 bis I4 variiert entsprechend den Schwankungen der Versorgungsspannungen VCC und VEE. Die Schwankungen der Basis- Emitter-Spannungen VBE der Bipolartransistoren durch die Stromvariationen sind jedoch extrem klein. Aus der oben angeführten Gleichung (i) ist somit ersichtlich, daß VDIF′ unabhängig von den Schwankungen der Versorgungsspannungen VCC und VEE zu allen Zeiten konstant gehalten wird.

Kann der Spannungsabfall über die interne VEE-Verbindung vernachlässigt werden, so kann der Strom, der von den jeweiligen Konstantstromquellen zugeführt wird, stets auf einen vorbestimmten Wert gesetzt werden, ohne daß er von Schwankungen der Versorgungsspannungen beeinflußt wird.

Nun wird der Einfluß der Schwankungen der ersten und zweiten Versorgungsspannungen VCC und VEE in der integrierten Halbleiterschaltung auf den Betrieb der jeweiligen ECL-Logikschaltkreise betrachtet.

Fig. 6 zeigt schematisch das Layout der Verbindungen der VCC- und VEE-Versorgungsspannungen sowie der Signaleingangsstufe in einer herkömmlichen integrierten Halbleiterschaltung. Ferner stellt Fig. 6 ein ECL-RAM als Beispiel für eine integrierte Halbleiterschaltung dar.

Wie in Fig. 6 dargestellt ist, weist ein RAM-Chip 100 Eingangssignalanschlußflächen 9a, 9b, Eingangspufferschaltungen 10a, 10b als jeweilige ECL-Logikschaltungen zum Empfangen eines Eingangssignals von der zugehörigen Eingangssignalanschlußfläche 9a bzw. 9b und ECL-Logikschaltungen 15 zum Ausführen vorbestimmter Logikoperationen in Abhängigkeit von einem Signal von den zugehörigen Eingangspufferschaltungen 10a, 10b auf. Da die Eingangspufferschaltungen 10a, 10b und die ECL-Logikschaltungen 15 symmetrisch auf gegenüberliegenden Seiten des RAM-Chips 100 in Fig. 6 gebildet sind, werden die ECL-Logikschaltungen auf den einander gegenüberliegenden Seiten durch dasselbe Bezugszeichen bezeichnet.

Die ECL-Logikschaltungen 15 empfangen über die Verbindungen 17a bzw. 17b die Eingangssignale von den zugehörigen Eingangspufferschaltungen 10a, 10b.

Um eine Betriebsversorgungsspannung an die Eingangspufferschaltungen 10a, 10b und die ECL-Logikschaltung 15 anzulegen, sind entlang des Randes des RAM-Chips 100 auf diesem interne VCC-Verbindungen 4, die sich von einem VCC-Pad 2 aus erstrecken, und entlang des Randes des Speicherzellenfeldes 1 interne VEE-Verbindungen 12 gebildet.

Fig. 7 zeigt ein Diagramm, das speziell ein Beispiel für den Aufbau der Eingangspufferschaltungen 10a, 10b und der Logikschaltung 15 in Fig. 6 darstellt.

In Fig. 7 ist die Eingangspufferschaltung 10a mit der Eingangspufferschaltung 10b aufbaumäßig identisch. Die Eingangspufferschaltung (ECL-Logikschaltung) 10a weist npn-Bipolartransistoren 107a, 108a zum Umschalten des Strompfades entsprechend der Stärke eines an die Eingangssignalanschlußfläche 9a angelegten Signals und der Stärke des ersten Referenzpotentials, Widerstände 205a, 206a zum Umwandeln der Stromsignale, die von den Bipolartransistoren 107a bzw. 108a zugeführt werden, in Spannungssignale und einen npn-Bipolartransistor 109a zum Verschieben des Pegels des vom Widerstand 206a erzeugten Spannungssignals auf.

Die Emitter der npn-Bipolartransistoren 107a, 108a sind zusammen mit einer Konstantstromquelle 306a verbunden. Die Kollektoren dieser Transistoren sind über die Widerstände 205a bzw. 260a mit der internen VCC-Verbindung 4 verbunden. Den Basen der npn-Bipolartransistoren 107a, 108a wird über die Eingangssignalanschlußfläche 9a ein Eingangssignal bzw. ein Referenzpotential VBB1 über die interne VBB-Verbindung 8a zugeführt. Mit dem Emitter des Bipolartransistors 109a ist eine Konstantstromquelle 307a elektrisch verbunden.

In ähnlicher Weise weist die Eingangspufferschaltung (ECL-Logikschaltung) 10b npn-Bipolartransistoren 107b, 108b, 109b, Konstantstromquellen 306b, 307b und Widerstände 205b, 206b auf. Die elektrischen Verbindungen der Eingangspufferschaltung 10b sind mit denen der Eingangspufferschaltung 10a identisch. Sie unterscheiden sich nur im Suffix der Bezugszeichen.

Die ECL-Logikschaltung 15 stellt eine der Peripherieschaltungen des ECL-RAM dar. Die ECL-Logikschaltung 15 weist npn-Bipolartransistoren 110, 111, 112 auf, deren Emitter miteinander verbunden sind, Widerstände 207, 208 und eine Konstantstromquelle 308 auf. Die Kollektoren der npn-Bipolartransistoren 110, 111 sind gemeinsam mit einem Anschluß des Widerstands 207 verbunden und ihren Basen werden über die Verbindungen 17b bzw. 17a Ausgangssignale von den Eingangspufferschaltungen 10b, 10a zugeführt. Das andere Ende des Widerstands 207 ist elektrisch mit der internen VCC-Verbindung verbunden. Der Kollektor des Bipolartransistors 112 ist über den Widerstand 208 mit der internen VCC-Verbindung 4 verbunden und der Basis wird über eine Verbindung 8c ein drittes Referenzpotential VBB2 zugeführt. Am Kollektor des Bipolartransistors 112 wird das Ausgangssignal der ECL- Logikschaltung 15 erzeugt.

Den Konstantstromquellen 306a, 307a, 306b, 307b, 308 werden über die interne VEE-Verbindung 12 Ströme zugeführt und sie führen die Ströme den entsprechenden Transistoren zu. Nun erfolgt eine Beschreibung des Betriebs der Eingangspufferschaltungen 10a, 10b.

Da der Betrieb der Eingangspufferschaltungen 10a, 10b entsprechend ist, wird im folgenden nur der Betrieb der Eingangspufferschaltung 10a beschrieben. Der Betrieb der Eingangspufferschaltungen 10a, 10b stimmt mit dem der Eingangspufferschaltung 10 aus Fig. 3 überein. In diesem Fall wird das an die jeweiligen Eingangspufferschaltungen 10a, 10b angelegte Eingangssignal keiner Pegelverschiebung unterworfen, sondern der Pegel wird am Ausgang verschoben.

Wird ein Signal VIH mit hohem Pegel an die Eingangssignalanschlußfläche 9a angelegt, so schaltet der Bipolartransistor 107a durch und der Bipolartransistor 108a sperrt, falls das Signal VIH mit hohem Pegel größer als das Referenzpotential VBB1 ist. Folglich wird das Potential am Kollektor des Bipolartransistors 108a hoch. Der Pegel des Kollektorpotentials dieses Bipolartransistors 108a wird durch die Basis- Emitter-Spannung VBE des Bipolartransistors 109a verschoben und dann der Verbindung 17a zugeführt. Die Spannung V17H eines Signals mit hohem Pegel, das der internen Ausgangsverbindung 17a zugeführt wird, ist damit durch folgende Gleichung gegeben:

V17H=VBE-ΔV4

Wird andererseits ein Signal VIL mit niedrigem Pegel, der kleiner als das Referenzpotential VBB1 ist, an die Eingangssignalanschlußfläche 9a angelegt, so wird der Bipolartransistor 107a gesperrt und der Bipolartransistor 108a durchgeschaltet. Folglich wird das Potential am Kollektor des Bipolartransistors 108a auf niedrigen Pegel gezogen und das Potential am Emitter des Bipolartransistors, d. h. die Ausgangsspannung der internen Ausgangsverbindung 17a der ECL-Logikschaltung (Eingangspufferschaltung) 10a wird ebenfalls niedrig. Unter der Annahme, daß der Wert des Widerstands 206 gleich R206 und der Strom, der durch die Konstantstromquelle 306a fließt, gleich I306 ist, wird das Potential V17L eines Signals mit niedrigem Pegel an der internen Ausgnagsverbindung 17a durch folgende Gleichung dargestellt:

V17L=-R206×I306-VBE-ΔV4

Erfüllt VBB1 die Beziehung VIL<VBB1<VIH, so arbeiten die Eingangspufferschaltungen 10a, 10b normal. Die Schaltgeschwindigkeit der Eingangspufferschaltungen 10a, 10b wird mit sinkender Amplitude V17H-V17L=R206×I306 größer. Ferner sinkt die Schaltgeschwindigkeit, wenn das Referenzpotential VBB1 aus der Mitte zwischen der Spannung VIL niedrigen Pegels und der Spannung VIH hohen Pegels verschoben wird.

Nun erfolgt eine Beschreibung des Betriebs der ECL-Logikschaltung 15. Befindet sich einer der Ausgänge 17a und 17b (die interne Signalverbindung und das der internen Signalverbindung zugeführte Signal werden durch ähnliche Bezugszeichen bezeichnet) der Eingangspufferschaltungen 10a bzw. 10b auf hohem Pegel, so wird einer der Bipolartransistoren 110, 111 in einen durchgeschalteten und der Bipolartransistoren 112 in einen gesperrten Zustand gebracht, falls das Potential V17H mit hohem Pegel größer als das Referenzpotential VBB2 ist. Folglich wird das Potential am Kollektor des Bipolartransistors 112 hoch.

Liegen beide Ausgänge 17a, 17b der Eingangspufferschaltungen 10a, 10b auf niedrigem Pegel, so werden die beiden Bipolartransistoren 110, 111 in den gesperrten Zustand und der Bipolartransistor 112 in den durchgeschalteten Zustand gebracht, wenn das Potential V17L mit niedrigem Pegel kleiner als das Referenzpotential VBB2 ist. Folglich wird das Potential am Kollektor des Bipolartransistors niedrig.

Liegt das Referenzpotential VBB2 zwischen V17L und V17H (d. h. V17L<VBB2<V17H), so arbeitet die ECL-Logikschaltung stets normal. Wie im Fall der Eingangspufferschaltungen 10a, 10b wird die Schaltgeschwindigkeit der ECL-Logikschaltung 15 größer, wenn die Amplitude des Ausgangssignals sinkt. Die Schaltgeschwindigkeit wird kleiner, wenn das Referenzpotential VBB2 aus der Mitte zwischen der Spannung V17L mit niedrigem Pegel und der Spannung V17H mit hohem Pegel verschoben wird.

Nun sei angenommen, daß der von der Konstantstromquelle zugeführte Strom konstant gehalten wird, ohne daß er von einer Schwankung der zweiten Versorgungsspannung VEE beeinflußt wird. Wie in der oben angeführten Gleichung (8) gezeigt ist, wird das Referenzpotential V(8) der Eingangspufferschaltung 10 von den Spannungsabfällen an der VBB-Verbindung 8 und der internen VCC-Verbindung 4 erheblich beeinflußt. Die Schwankung des Referenzpotentials V(8) übt einen großen Einfluß auf Betriebseigenschaften und -geschwindigkeit der integrierten Halbleiterschaltung aus, die ein Signal mit ECL-Pegel behandelt.

Um die Variation des ReferenzpotentialsV(8) der jeweiligen Eingangspufferschaltung zu kontrollieren, die durch die Versorgungsspannung, Verarbeitungsparameter, Temperatur o. ä. verursacht wird, ist es notwendig, die Spannungsabfälle ΔV4, ΔV8 durch die Verbindungswiderstände so klein wie möglich zu halten. Auch der Widerstand R201, die Basis-Emitter-Spannung VBE u. ä. unterliegen dem Einfluß der Verarbeitungsparameter und der Temperatur. Es ist jedoch möglich, die Schwankung des Referenzpotentials V(8) so zu minimieren, daß sie innerhalb eines minimalen erlaubten Bereiches der Entwurfsspezifikationen liegt. Da sich die Verbindungen 4, 8 jedoch über den Halbleiterchip erstrecken und die Versorgungsspannungen diesem direkt zugeführt werden, wird das Referenzpotential am meisten von diesen Faktoren beeinflußt.

Da die Abstände von den verschiedenen Eingangspufferschaltungen zum VCC-Pad und der VBB1-Erzeugerschaltung verschieden sind, unterscheiden sich die Spannungsabfälle ΔV4, ΔV8 durch die Verbindungswiderstände für jede Eingangspufferschaltung. Auch vom oben angeführten Standpunkt aus ist es daher notwendig, die Spannungsabfälle ΔV4, ΔV8 durch die Verbindungswiderstände zu minimieren.

Um den Spannungsabfall ΔV4 an der internen VCC-Verbindung 4 auf einen vernachlässigbaren Wert zu minimieren, wird die Referenzpotential- Erzeugerschaltung 11 normalerweise in der Nähe der VCC-Anschlußfläche 2 angeordnet, wie dies in Fig. 1 dargestellt ist.

Mit einer Vergrößerung der integrierten Halbleiterschaltung steigt die Länge der VBB-Verbindung 8 an. Da die Breite der VBB-Verbindung 8 jedoch im Hinblick auf die Layout-Fläche der integrierten Halbleiterschaltung nicht größer gemacht werden kann, steigt der Widerstand der VBB-Verbindung 8 an. Der Strom durch die VBB-Verbindung 8 entspricht demjenigen, der in die Basis der jeweiligen Bipolartransistoren fließt. In dem Maße, wie die Zahl der Eingangspufferschaltungen, die mit der VBB-Verbindung 8 verbunden sind, ansteigt, kann der Gesamtstrom, der in die Basen der Bipolartransistoren fließt, nicht vernachlässigt werden. Für einen 64k×4Bit-ECL-RAM sind 22 Eingangspufferschaltungen erforderlich. Unter der Annahme, daß der Widerstand der VBB-Verbindung 8 100 Ω und der Basisstrom von einer Eingangspufferschaltung 10 zur VBB-Verbindung 8 0,05 mA beträgt, so erreicht der Spannungsabfall ΔV8 an der VBB-Verbindung 8 aus der Berechnung 0,05×10^-3×100×22 den Maximalwert 0,11 V. Folglich stellt dieser Spannungsabfall einen großen Wert bezüglich der 0,8 V dar, die die Amplitude (VIH-VIL) eines Signals darstellen, das in die ECL-Logikschaltung eingegeben wird. Damit wird der Spannungsabfall ΔV8 an der VBB-Verbindung 8 in einer herkömmlichen Halbleiterschaltung groß, so daß die Schwankung des Referenzpotentials V(8), die in oder zwischen integrierten Schaltungen auftritt, nicht vernachlässigt werden kann. Hierbei wird die Schwankung durch die Versorgungsspannungen, Verarbeitungsparameter o. ä. bewirkt. Variiert das Referenzpotential V(8) auf diese Weise, so wird der Betriebsrahmen einer Eingangspufferschaltung reduziert und die Betriebsgeschwindigkeit ist klein. Hierdurch wird die Verzögerung in der Eingangspufferschaltung erhöht.

Der Einfluß des Spannungsabfalls an der internen VEE-Verbindung 12 auf den Strom, der von der Konstantstromquelle zugeführt wird, ist in der oben angeführten Diskussion vernachlässigt worden. Ein solcher Spannungsabfall kann i. a. jedoch nicht vernachlässigt werden.

Werden die in den Fig. 4A bis 4C dargestellten Konstantstromquellen benutzt, so unterscheiden sich die Werte der Ströme aufgrund des Spannungsabfalls ΔV12 über die interne VEE-Verbindung 12 voneinander. Wird beispielsweise die Konstantstromquelle der Fig. 4A als Konstantstromquelle in der ECL-Logikschaltung gemäß Fig. 7 verwendet, so ist das Potential V27L mit niedrigem Pegel der Ausgänge 17a und 17b der ECL-Logikschaltungen (Eingangspufferschaltungen) 10a, 10b durch folgende Gleichung gegeben:

V17L=-a×R206×(VDIF-ΔV12-VBE)-VBE-ΔV4

Ferner wird das Potential V17H mit hohem Pegel von der folgenden Gleichung dargestellt:

V17H=VBE-ΔV4

Hieraus ist ersichtlich, daß die Asugangspegel der ECL-Logikschaltungen 10a, 10b entsprechend den Spannungsabfällen ΔV4 bzw. ΔV12 der Versorgungsverbindungen variieren.

Wie aus den Fig. 1 und 6 ersichtlich ist, weisen die internen Spannungsversorgungsverbindungen 4, 12, die sich von den Spannungsversorgungsanschlußflächen 2 bzw. 3 aus erstrecken, für die Eingangspufferschaltungen 10a, 10b verschiedene Längen auf. Daher unterscheiden sich ihre Widerstandswerte voneinander und die von den Eingangspufferschaltungen 10a, 10b erzeugten Ausgangssignale 17a bzw. 17b unterscheiden sich in den Spannungsabfällen ΔV4, ΔV12 voneinander. Entsprechend unterscheidet sich der Spannungspegel des Ausgangs 17a und der Spannungspegel des Ausgangs 17b voneinander, wenn sie denselben Logikwert anzeigen.

Wird die Amplitude der jeweiligen Ausgänge 17a, 17b vermindert, um die Schaltgeschwindigkeit der ECL-Logikschaltung zu erhöhen, so wird der Bereich des Referenzpotentials VBB2, d. h. V17L<VBB2<V17H, der zum normalen Betreiben der ECL-Logikschaltung 15 erforderlich ist, schmaler. Unterscheiden sich die Ausgänge 17a und 17b in ihren Pegeln, so wird die untere Grenze des Bereiches für das Referenzpotential VBB2, die für einen normalen Betrieb der ECL-Logikschaltung 15 erforderlich ist, durch das höhere der Potentiale niedrigen Pegels der Ausgänge 17a, 17b bestimmt. Andererseits wird die obere Grenze des Bereiches für das Referenzpotential VBB2 durch das untere der Potentiale hohen Pegels der Ausgänge 17a, 17b bestimmt. Daher wird der Bereich des Referenzpotentials VBB2, der für einen normalen Betrieb der ECL-Logikschaltung 15 notwendig ist, schmaler.

Da das Referenzpotential VBB2 durch Schwankungen leicht aus der Mitte zwischen dem Potential V17H mit hohem Pegel und dem Potential V17L mit niedrigem Pegel verschoben werden kann, wird ferner auch die Betriebsgeschwindigkeit der ECL-Logikschaltung 15 klein. Unter der Annahme, daß beispielsweise die Widerstände 4c, 12a der Spannungsversorgungsverbindungen zwischen den Eingangspufferschaltungen 10a und 10b jeweils 100 Ω aufweisen, so beträgt der voreingestellte Wert a (VDIF-VBE) des konstanten Stroms von der Konstantstromquelle 306 1mA, die Differenz (VDIF-VBE) 1V, der Wert R206 des Widerstands 206 0,5 kΩ, der Versorgungsstrom, der durch die interne VCC-Verbindung 4 fließt, 10 mA und der Versorgungsstrom, der durch die interne VEE-Verbindung 12 fließt, 12 mA. Fließen die oben angegebenen Versorgungsströme vom Eingangspufferschaltkreis 10a zur Eingangspufferschaltung 10b, so beträgt damit die Differenz zwischen dem Potential mit hohem Pegel des Ausgangs 17a und dem Potential mit hohem Pegel des Ausgangs 17b 0,1 V und der Unterschied zwischen dem Potential mit niedrigem Pegel des Ausgangs 17a und dem Potential mit niedrigem Pegel des Ausgangs 17b wird gleich 0,05 V. In diesem Fall beträgt der voreingestellte Wert der Amplitude für jeden der Ausgänge 17a und 17b 0,5 V. Der Bereich des Referenzpotentials VBB2, der für einen normalen Betrieb der ECL-Logikschaltung 15 notwendig ist, fällt jedoch aufgrund des Widerstands einer jeden Spannungsversorgungsverbindung auf einen Bereich innerhalb 0,35 V ab.

Entsprechend weist die herkömmliche integrierte Halbleiterschaltung das Problem auf, daß der Ausgangspegel der ECL-Schaltung unter dem Einfluß des Spannungsabfalls, der vom Widerstand der Spannungsversorgungsverbindungen verursacht wird, variiert. Ferner kann keine Verminderung der Amplitude für den jeweiligen Ausgang ausgeführt werden, um einen Betrieb der ECL-Logikschaltung mit höherer Geschwindigkeit zu erzielen. Diese Reduzierung ist notwendig, um einen ausreichenden Betriebsspielraum und eine ausreichende Schaltgeschwindigkeit der nachfolgenden Logikschaltung zu erreichen. Dieses Problem hat sich insbesondere aufgrund der Erhöhung der Kapazität der zugehörigen integrierten Halbleiterschaltung entwickelt, die Verbindungslänge und Strom vergrößert, der durch die Verbindung fließt.

Der Einfluß der Spannungsabfälle an den oben beschriebenen Spannungsversorgungsverbindungen tritt wie bei ECL-Logikschaltungen auch in Fällen auf, wenn integrierte Halbleiterschaltungen mit TTL-Logikschaltungen oder MOS-Logikschaltungen benutzt werden. Ferner erscheint ihr Einfluß nicht nur in den Eingangspufferschaltungen, sondern auch in beliebigen anderen internen Logikschaltungen.

Aus der DE 41 01 419 A1 ist eine integrierte Halbleiterschaltung mit einer ersten Anschlußfläche zum Empfangen einer extern zugeführten ersten Versorgungsspannung und einer - nicht gezeigten aber selbstverständlichen - zweiten Anschlußfläche zum Empfangen einer zweiten Versorgungsspannung bekannt mit einem ersten Referenzpotential- Erzeuger, der in der Nähe der ersten Anschlußfläche gebildet ist und dem von der ersten Anschlußfläche über eine erste Verbindung die erste Versorgungsspannung zugeführt wird, zum Erzeugen eines ersten Referenzpotentials, einer Mehrzahl von zweiten Referenzpotential- Erzeugern, denen jeweils das erste Referenzpotential von dem ersten Referenzpotential-Erzeuger über eine zweite Verbindung zugeführt wird, zum Erzeugen eines zweiten Referenzpotentials aus dem ersten Referenzpotential und mit einer Mehrzahl von Logikschaltungen, die in Gruppen gebildet sind, wobei jeweils eine Gruppe für jeden zweiten Referenzpotential-Erzeuger gebildet ist, wobei die Logikschaltungen jeweils eine Einrichtung aufweisen, die das zweite Referenzpotential von dem zugehörigen zweiten Referenzpotential- Erzeuger über eine zugehörige dritte Verbindung als Arbeitsspannung empfängt und jeder zweite Referenzpotential-Erzeuger so in der Nähe einer zugehörigen Gruppe von Logikschaltungen gebildet ist, daß der Widerstand der dritten zugehörigen Verbindungen kleiner als der Widerstand der zweiten Verbindung ist.

Bei der integrierten Halbleitereinrichtung gemäß dieser Druckschrift kann durch die Verteilung einer Mehrzahl von Spannungsreduzierschaltungen (Referenzpotential-Erzeugern) um den integrierten Schaltkreis verhindert werden, daß die Potentiale in verschiedenen Bereichen der Halbleitereinrichtung infolge von Längenunterschieden der Verbindungsleitungen ungleich sind.

Die Vorgehensweise zum Eliminieren des nachteiligen Einflusses eines Spannungsabfalls an der Spannungsversorgungsverbindung auf das Referenzpotential einer ECL-Logikschaltung ist im Artikel "BiCMOS Current Source Reference Network for ULSI BiCMOS with ECL Circuitry" von H. V. Tran et al - in IEEE ISSCC Digest of Technical Papers vom Februar 1989, S. 120-121 beschrieben. Der Schaltungsaufbau des Standes der Technik weist einen globalen Referenzpegelgenerator zum Erzeugen eines Referenzstroms, der durch eine lange Verbindungsleitung in einem Chip fließt, und einen lokalen Referenzpegelgenerator, der in der Nähe einer zugehörigen ECL-Schaltung oder einer zugehörigen Konstantstromquelle gebildet ist, um den Referenzstrom zu empfangen und hierdurch den Referenzpotentialpegel zum Anlegen an die zugehörige ECL-Schaltung oder die zugehörige Stromquelle zu erzeugen, auf.

Aufgabe der Erfindung ist es, eine integrierte Halbleiterschaltung zu schaffen, die ein stabiles Referenzpotential bereitstellen kann, das von einem Spannungsabfall an einer Verbindung nicht beeinflußt wird und die den Einfluß eines Spannungsabfalls an einer internen Spannungsversorgungsverbindung eliminieren kann.

Die Aufgabe wird durch eine integrierte Halbleiterschaltung nach Anspruch 1 gelöst.

Jeder zweite Referenzpotential-Erzeuger befindet sich so in der Nähe der zugehörigen Logikschaltung, daß der Widerstand der Verbindung, die zum Zuführen des zweiten Referenzpotentials an die Logikschaltung benutzt wird, kleiner als derjenige der Verbindung ist, die zum Zuführen des ersten Referenzpotentials an den zweiten Referenzpotential-Erzeuger benutzt wird. Da der erste Referenzpotential- Erzeuger in der Nähe der ersten Anschlußfläche gebildet ist, wird das erste Referenzpotential stabil gehalten, ohne daß es von den internen Versorgungsverbindungen beeinflußt wird. Ferner ist es möglich, den Spannungsabfall durch den Verbindungswiderstand zwischen dem zweiten Referenzpotential-Erzeuger und der zugehörigen Logikschaltung zu minimieren. Selbst wenn eine Mehrzahl von zweiten Referenzpotential-Erzeugern gebildet ist, sind sie jeweils einzeln jeder Gruppe von Logikschaltungen zugeordnet und der Strom durch diese wird erheblich vermindert. Daher kann der Stromfluß durch die zweite Verbindung verkleinert werden, so daß der Spannungsabfall an der zweiten Verbindung minimiert wird. Folglich kann der Spannungsabfall an der Verbindung zum Zuführen des Referenzpotnetials minimiert werden.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gegeben.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt

Fig. 1 ein Blockschaltbild des Layouts einer herkömmlichen integrierten Halbleiterschaltung, die auf einem Chip gebildet ist;

Fig. 2 ein Schaltbild des Aufbaus eines herkömmlichen Referenzpotential- Erzeugers;

Fig. 3 ein Schaltbild der Anordnung einer Eingangspufferschaltung, die in der herkömmlichen integrierten Halbleiterschaltung verwendet wird;

Fig. 4A bis 4C Schaltbilder zur Erläuterung des Aufbaus von Konstantstromschaltungen, die jeweils in der herkömmlichen integrierten Halbleiterschaltung benutzt werden;

Fig. 5 ein Schaltbild eines Beispiels für den Aufbau einer Schaltung zum Erzeugen einer Vorspannung, die an einer Konstantstromschaltung angelegt wird;

Fig. 6 ein schematisches Bild des Layouts einer weiteren herkömmlichen integrierten Halbleiterschaltung, die auf einem Chip gebildet ist;

Fig. 7 ein Schaltbild zur Darstellung des Aufbaus einer ECL-Logikschaltung in der integrierten Halbleiterschaltung gemäß Fig. 6;

Fig. 8 ein schematisches Bild des Layouts einer integrierten Halbleiterschaltung entsprechend einer ersten Ausführungsform, die auf einem Chip gebildet ist;

Fig. 9 ein Schaltbild des Aufbaus von ersten und zweiten Referenzpotential- Erzeugerschaltungen entsprechend der ersten Ausführungsform;

Fig. 10 ein Schaltbild eines zweiten Aufbaus der zweiten Referenzpotential- Erzeugerschaltung;

Fig. 11 ein Schaltbild eines dritten Aufbaus der zweiten Referenzpotential- Erzeugerschaltung;

Fig. 12 ein Schaltbild eines vierten Aufbaus der zweiten Referenzpotential- Erzeugerschaltung;

Fig. 13 ein Schaltbild eines ersten Beispiels für den Aubau der ersten Referenzpotential-Erzeugerschaltung;

Fig. 14 ein schematisches Bild des Layouts einer integrierten Halbleiterschaltung entsprechend einer zweiten Ausführungsform, die auf einem Chip gebildet ist;

Fig. 15 ein Schaltbild zur Darstellung eines Beispiels für den Aufbau einer ECL-Logikschaltung, die in der integrierten Halbleiterschaltung der Fig. 14 verwendet wird;

Fig. 16 ein Schaltbild zur Darstellung eines ersten Aufbaus einer ersten Klemmpotential-Erzeugerschaltung;

Fig. 17 ein Bild zur Darstellung eines zweiten Aufbaus der ersten Klemmpotential-Erzeugerschaltung;

Fig. 18A bis 18C Schaltungen zur Erläuterung des Aufbaus einer Konstantstromschaltung entsprechend der Erfindung;

Fig. 19 ein Schaltbild eines weiteren Aufbaus der ECL-Logikschaltung und

Fig. 20 ein Bild zur Darstellung eines Beispiels für den Aufbau einer zweiten Klemmpotential-Erzeugerschaltung.

Fig. 8 zeigt schematisch das Layout einer integrierten Halbleiterschaltung in Übereinstimmung mit einer Ausführungsform, die auf einem Chip gebildet ist. In Fig. 8 sind diejenigen Komponenten, die denen in der herkömmlichen integrierten Halbleiterschaltung der Fig. 1 entsprechen, mit denselben Bezugszeichen versehen. Gemäß Fig. 8 ist die integrierte Halbleiterschaltung auf einem Halbleiterchip 100 gebildet und weist benachbart zu einer VCC-Anschlußfläche 2 einer ersten Referenzpotential-Erzeugerschaltung (im weiteren als "VBB0-Erzeugerschaltung" bezeichnet) 5 auf, die ein erstes Referenzpotential VBB1 empfängt.

Die Eingangspufferschaltungen 10 sind in zwei Gruppen unterteilt (in Fig. 8 auf der rechten und linken Seite des Chips), d. h. im dargestellten Beispiel eine erste Gruppe von Eingangspufferschaltungen 10c und eine zweite Gruppe von Eingangspufferschaltungen 10d. Die VBB1-Erzeugerschaltung 6a ist entsprechend der ersten Gruppe von Eingangspufferschaltungen 10c gebildet und führt diesen über eine Verbindung 8a das zweite Referenzpotential BVV1 zu. Der VBB1- Erzeugerschaltkreis 6b ist demgegenüber entsprechend der zweiten Gruppe von Eingangspufferschaltungen 10d gebildet und führt diesen über eine Verbindung 8b das zweite Referenzpotential VBB1 zu. Ferner wird den VBB1-Erzeugerschaltungen 6a, 6b die erste Versorgungsspannung VCC über die internen VCC-Verbindungen 4 zugeführt.

Das Schaltbild gemäß Fig. 9 zeigt den Aufbau der VBB0-Erzeugerschaltung 5 der VBB-Erzeugerschaltungen 6a, 6b, die in der integrierten Halbleiterschaltung verwendet werden. Jede der in Fig. 9 dargestellten VBB0-Erzeugerschaltungen 5 und VBB1-Erzeugerschaltungen 6a, 6b ist im Aufbau mit der Referenzpotential-Erzeugerschaltung 11 von Fig. 2 identisch. Die Komponenten der VBB0-Erzeugerschaltung 5 und der VBB1-Erzeugerschaltungen 6a, 6b und die den Komponenten der Referenzpotential-Erzeugerschaltung 11 der Fig. 2 entsprechen sind mit identischen Bezugszeichen versehen. Im Schaltungsaufbau der Fig. 9 wird über die Verbindung 7 das erste Referenzpotential VBB0 von der VBB0-Erzeugerschaltung 5 den VBB1-Erzeugerschaltungen 6a, 6b zugeführt. Es existieren in der Verbindung 7 die Verbindungswiderstände 7a, 7b. Fig. 8 zeigt, daß die VBB1-Erzeugerschaltungen 6a und 6b parallel zur VBB0-Erzeugerschaltung 6 geschaltet sind. Fig. 9 zeigt jedoch als ungünstigsten Fall, daß die VBB1-Erzeugerschaltungen 6a und 6b mit den Widerständen in Reihe geschaltet sind, wobei der Einfluß des Spannungsabfalls durch die Verbindungswiderstände 7a, 7b der Verbindung 7 bedeutend ist. In entsprechender Weise existieren die Verbindungswiderstände 4a und 4b in der internen VCC-Verbindung 4. Nun erfolgt eine Beschreibung des Betriebs der Referenzpotential-Erzeugerschaltung von Fig. 9. Die VBB0-Erzeugerschaltung 5 gibt an einem Punkt (am Knoten N10) des Widerstands 201 das Referenzpotential VBB0 aus. Es sei angenommen, daß der Spannungsabfall durch den Verbindungswiderstand in der internen VCC-Verbindung 4 gleich ΔV4, der Wert des Widerstands 201 gleich R201 und der konstante Strom der Konstantstromquelle 301 gleich I301 ist. In diesem Fall ist das erste Referenzpotential VBB0 durch folgende Gleichung gegeben:

VBB0 = -R201×I301-ΔV4

Das erste Referenzpotential VBB0 wird über die Verbindung 7 den VBB0-Erzeugerschaltungen 6a und 6b zugeführt, die aus Emitterfolgen bestehen, in denen der Pegel um VBE verschoben wird. Von jedem der Emitter der Bipolartransistoren 102a, 102b wird ein zweites Referenzpotential VBB1 ausgegeben. Unter der Annahme, daß der Spannungsabfall an der Verbindung 7 gleich ΔV7 ist, ist das zweite Referenzpotential VBB1 durch folgende Gleichung gegeben:

VBB1 = VBB0-VBE-ΔV4-ΔV7

Der von den Konstantstromquellen 301 und 303a, 303b zugeführte Strom ist so eingestellt, daß er unabhängig von der Schwankung der zweiten Versorgungsspannung VEE stets konstant ist.

Das von den VBB1-Erzeugerschaltungen 6a und 6b erzeugte zweite Referenzpotential VBB1 wird über die entsprechenden Verbindungen 8a und 8b an die entsprechende Eingangspufferschaltung 10 angelegt. Es sei nun angenommen, daß der Aufbau der Eingangspufferschaltung 10 mit dem in Fig. 3 gezeigten übereinstimmt. Unter der Voraussetzung, daß der Spannungsabfall an jeder der Verbindungen 8a, 8b gleich ΔV8 ist, ist das Referenzpotential V(8) an der entsprechenden Eingangspufferschaltung 10 durch folgende Gleichung gegeben:

V(8) = VBB1-ΔV8 = -R201×I301-VBE-ΔV4-ΔV7-ΔV8

Wie oben beschrieben worden ist, besitzt die Schwankung des Referenzpotentials V(8) einen großen Einfluß auf Betriebsspielraum und -geschwindigkeit der integrierten Halbleiterschaltung, die ein Signal mit ECL-Pegel verarbeitet. Um die Schwankungen des Referenzpotentials V(8) zu unterdrücken, die durch den Ort, an der sich die jeweilige Schaltung auf dem Halbleiterchip 100 befindet, die Versorgungsspannungen, Verarbeitungsparameter und Temperatur verursacht werden, ist es erforderlich, die Spannungsabfälle ΔV4, ΔV7 und ΔV8 in den jeweiligen Verbindungen zu minimieren. Im Hinblick auf einen vernachlässigbar kleinen Spannungsabfall ΔV4 an der internen VCC- Verbindung 4 ist die VBB0-Erzeugerschaltung 5 ähnlich wie bei der herkömmlichen integrierten Halbleiterschaltung in der Nähe der VCC-Anschlußfläche 2 angeordnet. Damit ist der Widerstand zwischen der VCC-Anschlußfläche 2 und der VBB0-Erzeugerschaltung 5 extrem klein, so daß der Spannungsabfall in diesem Abschnitt vernachlässigt werden kann.

Die Verbindungswiderstände 7a und 7b existieren in der Verbindung 7 bezüglich jeder der VBB1-Erzeugerschaltungen 6a und 6b. Die VBB1- Erzeugerschaltungen 6a und 6b sind jeweils einzeln für eine Mehrzahl von Eingangspufferschaltungen 10 gebildet. Die Zahl der Bipolartransistoren, die Komponenten der VBB1-Erzeugerschaltungen 6a und 6b darstellen und deren Basen mit der Verbindung 7 verbunden sind, wird im Vergleich zu den Bipolartransistoren, die Komponenten der Eingangspufferschaltung 10 darstellen und deren Basen mit den Verbindungen 8a bzw. 8b verbunden sind, erheblich reduziert. Entsprechend ist der Strom (Basisstrom), der durch die Verbindung 7 fließt, erheblich geringer als der Strom (Basisstrom), der durch die Verbindung 8a oder 8b fließt. Bei der in Fig. 8 gezeigten Ausführungsform sind zwei VBB1-Erzeugerschaltungen und sechs Eingangspufferschaltungen gebildet. Da die Zahl der Eingangspufferschaltungen in einer integrierten Halbleiterschaltung großer Kapazität extrem erhöht ist, ist der Unterschied zwischen dem Strom, der durch die Verbindung 7 fließt, und demjenigen, der durch die Verbindung 8a oder 8b fließt, in der Praxis erheblich größer. Der Basisstrom durch die Verbindung 7 wird nur den Basen von wenigen Bipolartransistoren zugeführt. Damit wird der Spannungsabfall an der Verbindung 7 im Vergleich mit dem Spannungsabfall durch den Stromfluß über die Verbindung 8a oder 8b vernachlässigbar klein.

Die VBB1-Erzeugerschaltung 6a ist benachbart zu ihrer entsprechenden Eingangspufferschaltung 10c gebildet. Damit ist die Verbindung 8a, die zum Zuführen des zweiten Referenzpotentials VBB1 an die jeweilige Eingangspufferschaltung 10c verwendet wird, signifikant kürzer als die in Fig. 1 gezeigte Verbindung 8. Somit wird ihr Verbindungswiderstand reduziert. Ferner ist auch die Zahl der Bipolartransistoren, deren Basis mit der Verbindung 8a verbunden ist, im Vergleich zu denen von Fig. 1 vermindert.

In ähnlicher Weise ist auch die Verbindung 8b zum Übertragen der VBB1-Spannungen, die sich von der VBB1-Erzeugerschaltung 6b aus erstreckt, ebenfalls kurz und die Zahl der mit der Verbindung 8b verbundenen Bipolartransistoren ist kleiner. Entsprechend wird der Spannungsabfall ΔV8 an der Verbindung 8a oder 8b im Vergleich zum Spannungsabfall ΔV8 an der Verbindung 8 in der integrierten Halbleiterschaltung von Fig. 1 beträchtlich vermindert. Im Falle eines 64k×4Bit- ECL-RAMs sind beispielsweise 22 Eingangspufferschaltungen gebildet. Ist die Zahl der VBB1-Erzeugerschaltungen, die mit der Verbindung 7 verbunden sind, gleich zwei und beträgt der Widerstand der Verbindung 7 100 Ω, so ist selbst im ungünstigsten Fall, nämlich wenn die VBB1-Erzeugerschaltungen 6a, 6b mit der Verbindung 7 in Reihe geschaltet sind, der Spannungsabfall ΔV7 an der Verbindung 0,01 V, wenn der Basisstrom von einem Bipolartransistor 0,01 mA beträgt.

Unter der Annahme, daß der Widerstand jeder der Verbindungen 8a, 8b 50 Ω beträgt, die Zahl der mit den jeweiligen Verbindungen 8a, 8b verbundenen Eingangspufferschaltungen gleich elf ist und der erforderliche Basisstrom für jeden Bipolartransistor 0,05 mA beträgt, so ergibt sich der Spannungsabfall an der Verbindung 8a, 8b aus der Beziehung 0,05 mA×11×50 Ω zu maximal 0,03 V. Selbst wenn die Spannungsabfälle ΔV7 und ΔV8 an den Verbindungen 7 und 8 zusammengezählt werden, wird somit der gesamte Spannungsabfall maximal 0,04 V. Dieser Wert 0,04 V ist um eine Größenordnung kleiner als der Maximalwert 0,11 V des Spannungsabfalls ΔV8 an der Verbindung 8 in der herkömmlichen integrierten Halbleiterschaltung gemäß Fig. 1. Die Schwankung im Referenzpotential V(8), die einen großen Einfluß auf den Betriebsspielraum und die Zeitverzögerung einer jeden Eingangspufferschaltung 10c, 10d ausübt, kann signifikant herabgesetzt werden. Daher kann eine integrierte Halbleiterschaltung mit optimalen Betriebseigenschaften und hoher Geschwindigkeit erhalten werden.

Die Schaltungen, denen das Referenzpotential zugeführt wird, sind nicht notwendigerweise auf die oben angeführten Eingangspufferschaltungen beschränkt. Werden in einer integrierten Halbleiterschaltung ECL-Logikschaltungen verwendet, so können dieselben Effekte wie bei der oben beschriebenen Ausführungsform erzielt werden, indem man diese ECL-Logikschaltungen gruppiert.

Die Fig. 8 zeigt eine Anordnung, bei der zwei VBB1-Erzeugerschaltungen mit einer VBB0-Erzeugerschaltung und drei Eingangspufferschaltungen mit einer VBB1-Erzeugerschaltung verbunden sind. Solange die Beziehung, daß die Zahl der mit einer VBB0-Erzeugerschaltung verbundenen VBB1-Erzeugerschaltungen kleiner als die Zahl der mit einer VBB1-Erzeugerschaltung verbundenen Eingangspufferschaltungen ist, erfüllt wird, kann die Zahl von VBB1-Erzeugerschaltungen, die mit einer VBB0-Erzeugerschaltung verbunden ist, und die Zahl von Eingangspufferschaltungen, die mit einer VBB1-Erzeugerschaltung verbunden sind, beliebig sein.

Ferner ist die Referenzpotential-Erzeugerschaltung nicht notwendigerweise auf den Schaltungsaufbau von Fig. 9 beschränkt. Ist das Referenzpotential VBB1 so eingestellt, daß es unabhängig von der Schwankung der zweiten Versorgungsspannung VEE konstant gehalten wird, so können selbst bei beliebigem Schaltungsaufbau dieselben Effekte wie bei der oben angeführten Ausführungsform erhalten werden. Wird der Schaltungsaufbau nämlich so eingestellt, daß die Konstantstromquelle 303 auch bei schwankender Versorgungsspannung VEE stets einen konstanten Strom liefert, so kann ein beliebiger Schaltungsaufbau verwendet werden.

Fig. 10 zeigt ein weiteres Beispiel für eine VBB1-Erzeugerschaltung. In der VBB1-Erzeugerschaltung 6 ist eine Diode 106 zwischen dem npn-Bipolartransistor 102, dem von der VBB0-Erzeugerschaltung 5 über die Verbindung 7 das Referenzpotential VBB0 zugeführt wird, und der Verbindung 8 in Vorwärtsrichtung geschaltet. In diesem Fall wird das Referenzpotential VBB0 dem Emitterfolgertransistor 102 zugeführt, in dem sein Pegel durch die Basis-Emitter-Spannung VBE und weiter durch den Vorwärtsspannungsabfall Vf (oder VBE) der Diode 106 verschoben wird. Die Spannung mit dem so in zwei Stufen verschobenen Pegel wird als Referenzpotential VBB1 ausgegeben.

Auch der Schaltungsaufbau gemäß Fig. 11 kann als VBB1-Erzeugerschaltung 6 verwendet werden.

Die VBB1-Erzeugerschaltung 6 von Fig. 11 weist einen npn-Bipolartransistor 121, dessen Basis über eine Verbindung 7 ein erstes Referenzpotential VBB0 empfängt, einen Widerstand 210, dessen erster Anschluß mit dem Emitter des npn-Bipolartransistor 121 und dessen zweiter Anschluß mit der Basis des npn-Bipolartransistors 102 und der Konstantstromquelle 310 verbunden ist, wobei der Kollektor des npn- Bipolartransistors 102 mit dem Emitter des Bipolartransistors 121, die Basis mit dem zweiten Anschluß des Widerstands 210 und der Konstantstromquelle 310 und der Emitter mit einer internen Ausgangsverbindung 8 verbunden ist, und eine Konstantstromquelle 303, die zwischen eine der internen VEE-Verbindungen 12 und der internen Ausgangsverbindung 8 geschaltet ist, auf. Mit diesem Schaltungsaufbau wird das Referenzpotential VBB1 vom Bipolartransistor 102 ausgegeben, wobei der Pegel des Referenzpotentials VBB0 durch den Emitter-Basis-Spannungsabfall VBE1 am Emitterfolgertransistor 121, dem Spannungsabfall über dem Widerstand 210 und dem Basis-Emitter-Spannungsabfall am Bipolartransistor 102 verschoben wird.

Fig. 12 zeigt ein weiteres Beispiel des Aufbaus einer VBB1-Erzeugerschaltung. Die in Fig. 12 dargestellte VBB1-Erzeugerschaltung weist einen npn-Bipolartransistor 121, dessen Basis über eine Verbindung 7 ein erstes Referenzpotential VBB0 zugeführt wird, einen Emitterwiderstand 210, der mit dem Emitter des Bipolartransistors verbunden ist, eine Konstantstromquelle 310, die mit dem ersten Anschluß des Widerstands 210 verbunden ist, einen npn-Bipolartransistor 102, dessen Basis mit dem zweiten Anschluß des Widerstands 210, dessen Kollektor mit der internen VCC-Verbindung 4 und dessen Emitter mit der internen Ausgangsverbindung 8 verbunden ist, und eine Konstantstromquelle 303, die mit dem Emitter des npn-Bipolartransistors 102 verbunden ist, auf. Selbst mit diesem Aufbau kann wie im Falle der Schaltung gemäß Fig. 11 eine gewünschte Erzeugerschaltung für ein zweites Referenzpotential VBB1 erhalten werden.

Wird eine vorbestimmte Vorspannung VB an die Basis des Bipolartransistors 121 angelegt und wird die Schaltung, die aus dem Widerstand 210 und der Konstantstromquelle 310 besteht, als VBB-Erzeugerschaltung benutzt, so wird in jedem der in den Fig. 11 und 12 dargestellten Schaltungsanordnungen der Einfluß des Widerstands der internen VCC-Verbindung auf das erste Referenzpotential VBB0 reduziert. Damit kann ein stabileres Referenzpotential VBB1 erhalten werden.In diesem Fall kann der Einfluß des Widerstands der internen VCC-Verbindung auf das erste Referenzpotential VBB0 einfach durch die Vorspannung VB gesteuert werden und es kann das Ausgangssignal von einer VBB0-Erzeugerschaltung 5 wie in Fig. 13 benutzt werden.

Die in Fig. 13 dargestellte VBB0-Erzeugerschaltung 5 weist eine Verbindung 90 auf, die mit der internen VCC-Verbindung 4 verbunden ist. Die Verbindung 7 ist nämlich direkt mit der internen VCC-Verbindung 4 verbunden. Auch in diesem Fall wird die Länge der Verbindung 90 zwischen der Verbindung 7 und der internen VCC-Verbindung 4 minimal. Es ist daher möglich, den Einfluß des Widerstands der Verbindung 90 zu reduzieren. Wird die in Fig. 13 dargestellte VBB0-Erzeugerschaltung verwendet, so kann die Verbindung direkt mit der Basis des Bipolartransistors 121 in der VBB1-Erzeugerschaltung 6 der Fig. 11 oder 12 verbunden werden. Damit wird das Referenzpotential VBB0 durch den Widerstand 210 erzeugt und der Einfluß des Widerstands in der internen VCC-Verbindung 4, d. h. der Spannungsabfall ΔV4 im Referenzpotential VBB0, kann auf ein Minimum reduziert werden.

Ist die ECL-Eingangspufferschaltung so konstruiert, daß der Logikschwellenwert durch das Referenzpotential VBB1 bestimmt wird, so kann jeder Schaltungsaufbau benutzt werden. Ferner ist die vorliegende Ausführungsform nicht notwendigerweise auf die Verwendung einer ECL-Eingangspufferschaltung beschränkt. Wird der Schaltungsaufbau so vorgenommen, daß der Eingangs-Logikschwellenwert durch das Referenzpotential VBB1 bestimmt wird, so können dieselben Effekte wie bei der oben angeführten Ausführungsform bei beliebigen ECL-, TTL- oder MOS-Logikschaltungen erzielt werden.

Nun erfolgt eine Beschreibung eines Schaltungsaufbaus zum Eliminieren des Einflusses der Schwankungen in den Versorgungsspannungen VCC und VEE.

Fig. 14 zeigt das Layout einer integrierten Halbleiterschaltung auf einem Chip entsprechend einer weiteren Ausführungsform. Das Layout der integrierten Halbleiterschaltung entspricht dem der integrierten Halbleiterschaltung von Fig. 6. Wie in Fig. 14 dargestellt ist, weist die integrierte Halbleiterschaltung eine erste Klemmpotential-Erzeugerschaltung 16 auf, die in der Nähe einer VCC-Anschlußfläche 2 gebildet ist und der eine Versorgungsspannung von einer internen VCC-Verbindung 4 und einer internen VEE-Verbindung 12 zugeführt wird. Die erste Klemmpotential-Erzeugerschaltung 16 erzeugt ein Klemmpotential, das zum Festhalten des Potentials am ersten Anschluß eines Widerstands auf eine vorbestimmte Spannung benutzt wird, der in jeder ECL-Logikschaltung als Strom-/Spannungs-Konvertierungseinrichtung dient. Ferner ist eine zweite Klemmpotential-Erzeugerschaltung 19 in der Nähe einer VEE-Anschlußfläche 3 gebildet, der von der internen VCC-Verbindung 4 und der internen VEE-Verbindung 12 eine Betriebsspannung zugeführt wird und die zum Festhalten des Potentials an einem Stromversorgungsanschluß einer Konstantstromquelle auf einem zweiten Klemmpotential dient, die in jeder ECL-Logikschaltung enthalten ist. Die Klemmpotentiale der ersten und zweiten Klemmpotential-Erzeugerschaltungen 16, 19 werden über Verbindungen 13 bzw. 18 den Eingangspufferschaltungen 10a, 10b und den ECL-Logikschaltungen 15 zugeführt. In dieser Schaltungsanordnung sind die Eingangspufferschaltungen 10a, 10b als Beispiel dargestellt. Statt dessen kann jedoch auch eine beliebige ECL-Logikschaltung verwendet werden.

Fig. 15 zeigt den Aufbau der Eingangspufferschaltungen 10a, 10b und der internen ECL-Logikschaltungen 15. Der in Fig. 15 dargestellte Aufbau entspricht demjenigen gemäß Fig. 7. Die Komponenten, die den im Schaltungsaufbau der Fig. 7 dargestellten entsprechen, werden durch dieselben Bezugszeichen bezeichnet. Wie sich aus einem Vergleich zwischen den Schaltungsanordnungen der Fig. 7 und 15 ergibt, weisen die Eingangspufferschaltungen 10a, 10b in der integrierten Halbleiterschaltung npn-Bipolartransistoren 113a, 113b auf, an deren Basen jeweils das erste Klemmpotential angelegt wird, das über eine erste interne Klemmverbindung 13 von der ersten Potentialerzeugerschaltung 16 zugeführt wird. Die Kollektoren der Bipolartransistoren 113a, 113b sind jeweils mit der internen VCC- Verbindung 4 und die Emitter mit den zugehörigen Widerständen 205a, 206a bzw. 205b, 206b verbunden.

Die Bipolartransistoren 113a und 113b dienen jeweils zum Festhalten des Potentials am ersten Anschluß der Widerstände 205a, 206a bzw. 205b, 206b, die als Strom-/Spannungs-Konvertierungseinrichtung wirken, auf einem vorbestimmten Potential. Die interne Klemmverbindung 13 wird von einem Verbindungswiderstand 13a begleitet. Der restliche Aufbau der Schaltung von Fig. 15 stimmt mit dem Schaltungsaufbau von Fig. 7 überein.

Das zweite Referenzpotential VBB1 und das dritte Referenzpotential VBB2 werden so eingestellt, daß die Differenz zwischen dem Referenzpotential VBB1 und der Versorgungsspannung VCC und die Differenz zwischen der Referenzspannung VBB2 und der Versorgungsspannung VCC unabhängig von einer Schwankung der zweiten Versorgungsspannung VEE stets konstant bleibt. Die interne VEE-Verbindung 12 bedingt die Verbindungswiderstände 12a, 12b. Nun wird der Betrieb der gesamten, in Fig. 15 dargestellten Schaltung beschrieben.

Die erste Klemmpotential-Erzeugerschaltung 16 erzeugt ein Klemmpotential, das so eingestellt ist, daß die Differenz zwischen dessen Klemmpotential und der Spannung VCC an der VCC-Verbindung 4 unabhängig von einer Schwankung der zweiten Versorgungsspannung VEE konstant gehalten wird, und legt das so erzeugte Klemmpotential an die Verbindung 13 an. Wenn ein Signal VIH mit hohem Pegel an die Eingangssignalanschlußfläche 9a oder 9b angelegt wird, so schaltet der Bipolartransistor 107a oder 107b durch und der Bipolartransistor 108a oder 108b sperrt, falls der Pegel des Signals VIH höher als der des zweiten Referenzpotentials VBB1 ist. Folglich wird das Potential am Kollektor des Bipolartransistors 108 (108a oder 108b) in der Eingangspufferschaltung, der das Signal mit hohem Pegel zugeführt wird, auf einen hohen Pegel gezogen, so daß der Emitter des Bipolartransistors 109 (109a oder 109b), d. h. der Ausgang 17a oder 17b der Eingangspufferschaltung 10a oder 10b auf einen hohen Pegel gebracht wird. Es sei nun angenommen, daß das von der ersten Potentialerzeugerschaltung 16 erzeugte Klemmpotential gleich V(16) und der Spannungsabfall an der Verbindung 13 gleich ΔV13 ist. In diesem Fall ist das Potential V(13) an der Verbindung 13 durch folgende Gleichung gegeben:

V(13) = V(16)-ΔV13

Ist die Basis-Emitter-Spannung des Bipolartransistors 113a (113b) gleich VBE, so wird das Potential am Emitter des Bipolartransistors 113a oder 113b auf V(16)-VBE-ΔV13 festgeklemmt.

Zu diesem Zeitpunkt ist die Spannung V17H mit hohem Pegel des Ausgangs 17a oder 17b durch folgende Gleichung gegeben:

V17H = V(16)-2VBE-ΔVBE-ΔV13

Wird ein Signal VIL mit niedrigem Pegel an das Eingangssignalpad 9a oder 9b angelegt, so wird der Bipolartransistor 107a oder 107b in einen gesperrten Zustand und der Bipolartransistor 108a oder 108b in einen durchgeschalteten Zustand gebracht, falls der Pegel des Signals VIL niedriger als das zweite Referenzpotential VBB1 ist. Damit wird das Potential am Kollektor des Bipolartransistors 108a oder 108b auf niedrigen Pegel gezogen, so daß der Ausgang 17a der Eingangspufferschaltung 10a oder der Ausgang 17b der Eingangspufferschaltung 10b auf niedrigen Pegel gebracht wird.

Unter der Annahme, daß die Werte der Widerstände 206a, 206b beide gleich R206 und der Strom, der durch jede der Konstantstromquellen 306a, 306b fließt, gleich I306 ist, ist die Spannung V17L mit niedrigem Pegel des Ausgangs 17a oder 17b durch folgende Gleichung gegeben:

V17L = V(16)-R206×I306-2VBE-ΔV13

Wird das zweite Referenzpotential VBB1 so eingestellt, daß VIL<VBB1<VIH gilt, dann arbeitet die Eingangspufferschaltung 10a oder 10b "normal". Wie oben beschrieben worden ist, ist die Schaltgeschwindigkeit einer jeden Eingangspufferschaltung 10a und 10b höher, wenn die Amplitude des jeweiligen Ausgangssignals, die durch die Gleichung V17H-V17L = R206×I306 dargestellt wird, vermindert wird. Die Schaltgeschwindigkeit wird geringer, wenn das zweite Referenzpotential VBB1 aus der Mitte zwischen der Spannung VIL mit niedrigem Pegel und der Spannung VIH mit hohem Pegel verschoben wird.

Ist in diesem Fall die Stromverstärkung hFE des Transistors 113 ausreichend groß, so fließt im Vergleich zum Strom durch die interne VCC-Verbindung durch die Verbindung 13 nur ein kleiner Strom. Da die Breite der Verbindung 13 nicht größer als die interne VCC-Verbindung sein kann, wird ihr Widerstandswert größer. Der Strom durch die Verbindung 13 ist jedoch klein und damit wird der Spannungsabfall ΔV13 an der Verbindung 13 vernachlässigbar klein. Es ist daher möglich, den Einfluß des Spannungsabfalls ΔV13 durch den Widerstand der Verbindung 13 auf das Klemmpotential V(13) zu vernachlässigen und ein konstantes Klemmpotential V(13) zu erzeugen.

Wird das Potential an einem Ende der jeweiligen Konstantstromquellen 306a, 307a, 306b und 307b auf einem vorbestimmten Potential festgehalten, ist in ähnlicher Weise auch der Strom durch diese klein. Damit ist es möglich, den Einfluß des Spannungsabfalls durch den Verbindungswiderstand auf die Spannung mit niedrigem Pegel der jeweiligen Ausgänge 17a und 17b ähnlich dem oben angeführten Fall zu vernachlässigen. Entsprechend kann der Einfluß des Spannungsabfalls an der VEE-Verbindung 12 eliminiert werden. Es wird nun eine solche Situation beschrieben, indem ein bestimmter Aufbau einer Klemmpotential- Erzeugerschaltung gezeigt wird.

Fig. 16 zeigt ein Beispiel des Aufbaus der ersten Klemmpotential-Erzeugerschaltung. Die erste Klemmpotential-Erzeugerschaltung 16 weist einen Widerstand 209 und eine Konstantstromquelle 309 auf. Ein Anschluß des Widerstands 209 ist mit der internen VCC-Verbindung 4 und der andere Anschluß mit der Konstantstromquelle 309 und einer Verbindung zum Ausgeben des Klemmpotentials verbunden. Die erste Klemmpotential-Erzeugerschaltung 16 ist in der Nähe der VCC-Anschlußfläche 2 gebildet, wie in Fig. 14 dargestellt ist. Der Spannungsabfall an der internen VCC-Verbindung 4, der einen Einfluß auf das vom Widerstand 209 an die Verbindung 13 ausgegebene Klemmpotential ausübt, besitzt einen vernachlässigbaren Wert. In diesem Fall ist das Klemmpotential V(16) durch folgende Gleichung gegeben:

V(16) = -R209×I309

worin R209 den Wert des Widerstands 209 und I309 den Strom durch die Konstantstromquelle 309 darstellt.

Der von der Konstantstromquelle 309 erzeugte Strom I309 wird konstant gehalten, ohne von den Schwankungen der Versorgungsspannungen VEE und VCC beeinflußt zu werden.

Das Schaltbild gemäß Fig. 17 zeigt einen weiteren Aufbau für die erste Klemmpotential-Erzeugerschaltung 16. In der ersten Klemmpotential-Erzeugerschaltung 16 von Fig. 17 ist die Verbindung 13 direkt mit der internen VCC-Verbindung 4 verbunden. In diesem Fall ist das Klemmpotential, das von der ersten Klemmpotential-Erzeugerschaltung 16 erzeugt wird, die schwankende Spannung VCC, die an der internen VCC- Verbindung 4 auftritt. Ist die erste Klemmpotential-Erzeugerschaltung 16 in der Nähe der VCC-Anschlußfläche 2 gebildet, so beträgt das Klemmpotential 0 V.

Eine zweite Versorgungsspannung VEE für jede der ersten Klemmpotential- Erzeugerschaltungen 16, die in den Fig. 16 und 17 dargestellt sind, wird über die interne VEE-Verbindung 12 zugeführt. Jeder der in den Fig. 16 und 17 gezeigten ersten Klemmpotential-Erzeugerschaltungen 16 führt der Verbindung 13 das Klemmpotential zu, das so eingestellt ist, daß die Differenz zwischen dem ersten Klemmpotential der ersten Klemmpotential-Erzeugerschaltung und der ersten Versorgungsspannung VCC, die an die interne VCC-Verbindung 4 angelegt wird, trotz der Schwankung der zweiten Versorgungsspannung VEE konstant gehalten wird.

Die Fig. 18A bis 18C zeigen jeweils Bilder des Schaltkreisaufbaus der Konstantstromquellen 306, 307, 308 und 309. Diese Figuren zeigen die Schaltungen entsprechend den Konstantstromschaltungen aus den Fig. 14A bis 14C. Jeder der Konstantstromschaltungen führt einer Einrichtung, die mit dem Anschluß 20 zum Zuführen eines konstanten Stromes verbunden ist, einen Strom zu. Der konstante Strom wird von der Differenz zwischen dem Referenzpotential VCS und dem Potential am Emitter des jeweiligen Bipolartransistors 115 bestimmt, wobei das Referenzpotential VCS so eingestellt ist, daß die Spannungsdifferenz bezüglich der internen VEE-Verbindung 12 konstant gehalten wird. Der Bipolartransistor 115 wird von einem pnp-Bipolartransistor gebildet und dient zum Festhalten des Potentials an seinem Emitter auf der Basis des Klemmpotentials, das von der Verbindung 18 zugeführt wird, die mit seiner Basis verbunden ist. Der Verbindung 18 wird ein zweites Klemmpotential von einer zweiten Klemmpotential-Erzeugerschaltung 19 zugeführt. Der Betrieb der jeweiligen Konstantstromquellen der Fig. 18A bis 18C stimmt mit dem der Konstantstromquellen der Fig. 4A bis 4C überein. Das Referenzpotential VCS ist so eingestellt, daß die Differenz, d. h. VDIF = VEE-VCS, zwischen dem zweiten Versorgungspotential VEE von der internen VEE-Verbindung 12 und dem Referenzpotential VCS trotz der Schwankung der zweiten Versorgungsspannung VEE konstant gehalten wird. Das Referenzpotential wird von der VCS-Erzeugerschaltung der Fig. 5 erzeugt.

Das Klemmpotential des pnp-Bipolartransistors 115 wird von der zweiten Klemmpotential-Erzeugerschaltung 19 der Fig. 20 erzeugt. In der zweiten Klemmpotential-Erzeugerschaltung 19 der Fig. 20 ist die Verbindung 18 direkt mit der internen VEE-Verbindung 12 verbunden. Entsprechend ist der pnp-Bipolartransistor 115 so konstruiert, 11614 00070 552 001000280000000200012000285911150300040 0002004143358 00004 11495 daß dessen Basis und Kollektor direkt miteinander verbunden sind. Dieser Transistor 115 arbeitet somit wie eine Diode. Es sei nun angenommen, daß die Basis-Emitter-Spannung des pnp-Bipolartransistors 115 gleich VBEP und der Spannungsabfall an der Verbindung 18 gleich ΔV18 ist. In diesem Fall wird das Potential am Emitter des pnp-Bipolartransistors 115 auf die Gesamtspannung festgeklemmt, die durch folgenden Ausdruck gegeben ist:

VEE + VBEP + ΔV18

Der konstante Strom I, der dem Anschluß 20 der jeweiligen Konstantstromquellen der Fig. 18A bis 18C zugeführt wird, ist durch die Differenz zwischen dem Referenzpotential VCS und dem Potential am Emitter des jeweiligen pnp-Bipolartransistors 115 bestimmt. Wird die in Fig. 18A dargestellte Konstantstromquelle benutzt, bei der die Proportionalitätskonstante gleich "a" ist, so ist der konstante Strom I durch folgende Gleichung gegeben:

I = a(-VEE - VBEP - VBE - ΔV18 + VCS)
= a(VDIF - VBEP - VBE - ΔV18)

Wird die in Fig. 18B dargestellte Konstantstromquelle verwendet, so ist der konstante Strom I durch folgende Gleichung gegeben:

I = a′(VDIF - DBEP - ΔV18)²

Wird die in Fig. 18C gezeigte Konstantstromquelle verwendet, so ist der konstante Strom I durch folgende Gleichung gegeben:

I = a′′(VDIF - VBEP - VBE - ΔV18)

Wird die Konstantstromquelle der Fig. 18A jeweils als Konstantstromquelle 306a, 306b, 307a, 307b und 308 und die erste Klemmpotential- Erzeugerschaltung der Fig. 17 als erste Klemmpotential-Erzeugerschaltung benutzt, so ist das Klemmpotential V(16) gleich 0.

Daher wird die Spannung V17L mit niedrigem Pegel der jeweiligen Ausgänge 17a, 17b in den Ein-/Ausgangspufferschaltungen 10a, 10b durch folgende Gleichung dargestellt:

V17L = -aR206 (VDIF - VBEP - VBE - ΔV18) - 2VBE - ΔV13

Die Spannung V17H mit hohem Pegel der jeweiligen Ausgänge 17a und 17b wird ausgedrückt durch:

V17H = -2VBE - ΔV13

Der Strom durch die Verbindungen 13, 18 ist der Basisstrom, der in jeden der Bipolartransistoren 113a, 113b sowie der Basisstrom, der in den npn-Bipolartransistor 115 fließt. Ist die Stromverstärkung hFE der jeweiligen Bipolartransistoren 113 und 115 ausreichend groß, so ist der Basisstrom an diese im Vergleich zum Strom durch die interne VCC-Verbindung 4 und die interne VEE-Verbindung 12 vernachlässigbar klein. Jede der Verbindungen 13, 18 weist eine geringere Breite als die interne VEE-Verbindung 12 und die interne VCC-Verbindung 4 auf und ihre Widerstände sind somit hoch. Da der Strom durch die Verbindungen 13, 18 jedoch extrem klein ist, werden die Spannungsabfälle ΔV13 und ΔV18 an den Verbindungen 13 bzw. 18 vernachlässigbar klein.

Unter der Annahme, daß der Widerstand der Verbindungen 13, 18 zwischen den Eingangspufferschaltungen 10a und 10b jeweils 100 Ω ist, beträgt der Strom durch jede der Verbindungen 13 und 18 0,1 mA. In diesem Fall wird die Beziehung zwischen den Spannungsabfällen ΔV13 und ΔV18 durch folgende Gleichung ausgedrückt:

ΔV13 = ΔV18 = 0,01 V

Es ist ersichtlich, daß die Spannungsabfälle ΔV13 und ΔV18 an den Verbindungen 13, 18 im Vergleich zur Basis-Emitter-Spannung VBE (etwa 0,8 V) und VDIF (etwa +1,8 V; es sei hier angenommen, daß alle Basis-Emitter-Spannungen VBE der Transistoren Q1 bis Q5 gleich sind) jeweils vernachlässigbar klein sind.

Werden das Potential an einem Anschluß des Widerstands als Strom-/ Spannungs-Konvertierungseinrichtung in jeder der Eingangspufferschaltungen und das Potential an einem Anschluß, dem der Strom von den jeweiligen Konstantstromquellen zugeführt wird, von der ersten bzw. zweiten Klemmpotential-Erzeugerschaltung 16, 19 auf den ersten und zweiten Klemmpotentialen festgeklemmt, so kann der Einfluß der Spannungsabfälle durch den Verbindungswiderstand auf den Ausgangspegel der jeweiligen Eingangspufferschaltungen vernachlässigt werden. Es ist daher unnötig, die Schwankung des Ausgangspegels der jeweiligen Pufferschaltungen 10a, 10b, die durch die Verbindungswiderstände entsprechend der Position auf dem Halbleiterchip verursacht werden, in Betracht zu ziehen. Ferner kann die Amplitude des Ausgangssignals der Eingangspufferschaltungen 10a, 10b auf den kritischen Wert des Bereiches, in dem die ECL-Logikschaltung 15 "normal" arbeitet, reduziert werden. Ferner kann auch die Arbeitsgeschwindigkeit der jeweiligen Eingangspufferschaltungen 10a, 10b und der ECL-Logikschaltung 15 erhöht werden. Wird die Ausgangsamplitude der jeweiligen Eingangspufferschaltungen 10a, 10b auf einen Wert gesetzt, der von derselben Größenordnung wie der Wert der Ausgangsamplitude in der herkömmlichen integrierten Halbleiterschaltung ist, so kann der Betriebsspielraum der ECL-Logikschaltung 15 ausreichend sichergestellt werden.

Jeder der Eingangspufferschaltungen 10a, 10b in Fig. 15 erzeugt das Ausgangssignal direkt am Emitter des den Pegel verschiebenden Emitterfolgertransistors 109. Selbst wenn die Eingangspufferschaltung so konstruiert ist, daß der Pegel des Potentials am Emitter des Emitterfolgertransistors 109 mittels der Diode 114 weiter verschoben wird, können dieselben Effekte wie bei der oben beschriebenen Ausführungsform erreicht werden.

Ferner ist die erste Klemmpotential-Erzeugerschaltung 16 nicht notwendigerweise auf den Schaltungsaufbau der Fig. 16 und 17 beschränkt. Solange der Schaltungsaufbau so ist, daß der Emitter eines jeden Bipolartransistors, dem die Ausgangsspannung V(16) der ersten Klemmpotential-Erzeugerschaltung zugeführt wird, auf ein vorbestimmtes Potential festgeklemmt wird, das von einer Schwankung der zweiten Versorgungsspannung nicht beeinflußt wird, kann jeder Schaltungsaufbau benutzt werden. In diesem Fall können dieselben Effekte wie bei der oben angeführten Ausführungsform erreicht werden.

Ferner ist die zweite Klemmpotential-Erzeugerschaltung 19 nicht notwendigerweise auf den Schaltungsaufbau von Fig. 20 beschränkt. Solange der Schaltungsaufbau so ist, daß die Spannung am Emitter eines jeden Bipolartransistors 115, dem das Ausgangssignal der zweiten Klemmpotential-Erzeugerschaltung 19 zugeführt wird, konstant gehalten wird, während eine Schwankung der zweiten Versorgungsspannung die Differenz zwischen der Spannung an seinem Emitter und der zweiten Versorgungsspannung VEE nicht beeinflußt, können dieselben Effekte wie in der oben angeführten Ausführungsform erzielt werden.

Ferner sind bei der oben angeführten Ausführungsform Aufbau und Betrieb der Signaleingangsschaltung eines ECL-RAMs in Form eines Beispiels diskutiert worden. Die vorliegende Erfindung ist jedoch nicht notwendigerweise auf die Signaleingangsschaltung beschränkt. Als Alternative kann eine Signalausgangsschaltung für eine interne Signalverarbeitungsschaltung benutzt werden.

Die integrierte Halbleiterschaltung ist nicht notwendigerweise auf einen ECL-RAM beschränkt. Wird eine Logikschaltung mit einer Stromumschalt-Schaltung zum Umschalten eines Strompfads durch ein gegebenes Signal benutzt, so können dieselben Effekte wie bei der oben angeführten Ausführungsform erreicht werden, welcher Schaltkreis auch immer verwendet wird.

Wie oben beschrieben worden ist, ist die erste Referenzpotential-Erzeugerschaltung in der Nähe der ersten Versorgungsspannungs-Eingangsanschlußfläche gebildet und die Logikschaltung ist in Gruppen unterteilt. Ferner ist die zweite Referenzspannungs- Erzeugerschaltung für jede Gruppe gebildet und in der Nähe der zugehörigen Logikschaltungsgruppe angeordnet. Daher kann der Widerstand der ersten Verbindung zwischen der ersten Referenzpotential- Erzeugerschaltung und der ersten Versorgungsspannungs- Eingangsanschlußfläche auf einen minimalen Wert gesetzt und damit der Spannungsabfall im Bereich der ersten Verbindung auf einen vernachlässigbaren Wert eingestellt werden. Ferner kann der Widerstand der dritten Verbindung, die zum Zuführen des zweiten Referenzpotentials von der zweiten Referenzpotential-Erzeugerschaltung an die zugehörige Logikschaltung benutzt wird, kleiner gemacht werden als der Widerstand der zweiten Verbindung, die zum Zuführen des ersten Potentials von der ersten Referenzpotential-Erzeugerschaltung an die zweite Referenzpotential- Erzeugerschaltung verwendet wird. Die Zahl der Transistoren, die den Strom durch die zweite Verbindung aufnehmen, kann im wesentlichen auf denselben Wert wie die der zweiten Referenzpotential- Erzeugerschaltungen gesetzt und der Spannungsabfall an der zweiten Verbindung kann signifikant verkleinert werden. Da der Widerstand der dritten Verbindung klein ist, wird auch der Spannungsabfall an der dritten Verbindung klein. Es ist daher möglich, eine integrierte Halbleiterschaltung zu erhalten, bei der der Einfluß des Spannungsabfalls durch den Verbindungswiderstand auf das zweite Referenzpotential unterdrückt, der Betriebsspielraum der Logikschaltung, die mit dem zweiten Referenzpotential als Logikschwellenwert arbeitet, erweitert und die Verzögerungszeit eines Signals in der Logikschaltung minimiert werden kann.

Nach einer weiteren Ausführungsform wird der Pegel des Ausgangssignals von einer Logikschaltung durch das Klemmpotential bestimmt, das so verwendet wird, daß die Differenz zwischen dem ersten Referenzpotential und der ersten Versorgungsspannung unabhängig von einer Schwankung der zweiten Versorgungsspannung auf einen vorbestimmten Wert eingestellt wird. Es ist daher möglich, den Einfluß des Spannungsabfalls der ersten Versorgungsspannung, der vom Widerstand der ersten Spannungsversorgungsverbindung verursacht wird, auf den Ausgangspegel der Logikschaltung zu beschränken.

Nach einer anderen Ausführungsform wird die Spannung zwischen der Konstantstromschaltung und der zweiten Spannungsversorgungsverbindung vom Klemmpotential festgeklemmt, das so eingestellt ist, daß das Klemmpotential relativ zum zweiten Versorgungspotential unabhängig von einer Schwankung der zweiten Versorgungsspannung auf einen vorbestimmten Wert eingestellt ist. Es ist daher möglich, den Einfluß des Spannungsabfalls der zweiten Versorgungsspannung, der durch den Widerstand der zweiten Spannungsversorgungsverbindung verursacht wird, auf den Ausgangspegel einer Logikschaltung zu unterdrücken.

Claims (9)

1. Integrierte Halbleiterschaltung mit einer ersten Anschlußfläche (2) zum Empfangen einer extern zugeführten ersten Versorgungsspannung (VCC) und einer zweiten Anschlußfläche (3) zum Empfangen einer zweiten Versorgungsspannung (VEE), mit
einem ersten Referenzpotential-Erzeuger (5), der in der Nähe der ersten Anschlußfläche (2) gebildet ist und dem von der ersten Anschlußfläche (2) über eine erste Verbindung (4) die erste Versorgungsspannung (VCC) zugeführt wird zum Erzeugen eines ersten Referenzpotentials (VBB0), einer Mehrzahl von zweiten Referenzpotential-Erzeugern (6a, 6b), denen jeweils das erste Referenzpotential (VBB0) von dem ersten Referenzpotential- Erzeuger (5) über eine zweite Verbindung (7) zugeführt wird zum Erzeugen eines zweiten Referenzpotentials (VBB1), das verschieden von dem ersten Referenzpotential ist, aus dem ersten Referenzpotential (VBB0), und
einer Mehrzahl von Logikschaltungen (10c, 10d), die in Gruppen gebildet sind, wobei jeweils eine Gruppe für jeden zweiten Referenzpotential-Erzeuger (6a, 6b) gebildet ist, wobei die Logikschaltungen (10c, 10d) jeweils eine Schaltung (107, 108) aufweisen zum logischen Verarbeiten eines empfangenen Signals unter Verwendung des zweiten Referenzpotentials (VBB1), das von dem zugehörigen zweiten Referenzpotential-Erzeuger (6a, 6b) über eine zugehörige dritte Verbindung (8a, 8b) zugeführt wird, als Logikschwellenwert und
jeder zweite Referenzpotential-Erzeuger (6a, 6b) so in der Nähe einer zugehörigen Gruppe von Logikschaltungen (10c, 10d) gebildet ist, daß der Widerstand der dritten zugehörigen Verbindungen (8a, 8b) kleiner als der Widerstand der zweiten Verbindung (7) ist.

2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Referenzpotential-Erzeuger (5) eine erste Einrichtung (201, 301; 90) zum Erzeugen des ersten Referenzpotentials (VBB0) unabhängig von einer Schwankung der zweiten Versorgungsspannung (VEE) aufweist.

3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Einrichtung eine leitende Verbindung (90) aufweist, die mit der ersten Verbindung (4) verbunden ist.

4. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Einrichtung
einen Widerstand (201), dessen erstes Ende mit der ersten Verbindung (4) und dessen zweites Ende mit einem Ausgang verbunden ist, zum Erzeugen des ersten Referenzpotentials (VBB0),
eine Konstantstromquelle (301), die mit einem ersten Anschluß mit dem zweiten Ende des Widerstands (201) verbunden ist und an einem zweiten Anschluß die zweite Versorgungsspannung (VEE) über eine vierte Verbindung (12) empfängt, aufweist,
wobei die Konstantstromquelle (301) zum Ausgeben eines konstanten Stroms eine Einrichtung (19, 115, 401; 19, 115, 402; 19, 115, 403, 404) zum Zuführen eines konstanten Stroms an den Widerstand (201) unabhängig von der Schwankung der zweiten Versorgungsspannung (VEE), die an den zweiten Anschluß der Konstantstromquelle (301) angelegt ist, aufweist.

5. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der zweite Referenzpotential- Erzeuger (6a, 6b) jeweils
ein Transistorelement (102; 102, 121), das an einem ersten Anschluß die erste Versorgungsspannung (VCC) über die erste Verbindung (4) und an einem Steueranschluß das erste Referenzpotential (VBB0) empfängt, wobei das Transistorelement zum Verschieben des Pegels des ersten Referenzpotentials (VBB0) an einem zweiten Anschluß dient, um das zweite Referenzpotential (VBB1) auszugeben und
Konstantstromquellen (303, 310), die jeweils mit einem ersten Anschluß mit dem zweiten Anschluß des Transistorelements (VEE) verbunden sind und an einem zweiten Anschluß das zweite Versorgungspotential (VEE) durch die vierte Verbindung (12) empfangen, zum Zuführen eines konstanten Stroms an den zweiten Anschluß des Transistorelements, aufweist, und
daß die Konstantstromquelle eine Einrichtung (19, 115, 401; 19, 115, 402; 19, 115, 403, 404) zum Zuführen eines konstanten Stroms unabhängig vom Wert der zweiten Versorgungsspannung (VEE), die an die vierte Verbindung (12) angelegt ist, aufweist.

6. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung (10c, 10d) eine Strommodusschaltung (107, 108) mit einem ersten und einem zweiten Knoten zum Umschalten eines Strompfads zwischen dem ersten und dem zweiten Knoten entsprechend dem Pegel des Potentials des empfangenen Signals als auch des zweiten Referenzpotentials (VBB1), einen Strom-/Spannungskonverter (205, 206) mit einem ersten und einem zweiten Knoten zum Konvertieren des Stroms, der durch die Strommodusschaltung fließt, in eine Spannung, wobei der erste Knoten des Strom-/Spannungskonverters (205, 206) mit dem ersten Knoten der Strommodusschaltung (107, 108) verbunden ist, und eine Klemmeinrichtung (16, 113) zum Festklemmen des Potentials am zweiten Knoten des Strom-/Spannungskonverters (205, 206) auf einem vorbestimmten Potential aufweist, wobei die Klemmeinrichtung eine Einrichtung (209, 309; 91) aufweist, die das Potential am zweiten Knoten des Strom-/Spannungskonverters (205, 206) so festklemmt, daß die Differenz zwischen dem ersten Referenzpotential (VBB0) und dem vorbestimmten Potential unabhängig von der Schwankung des zweiten Referenzpotentials (VBB1) auf ein konstantes Potential gebracht wird.

7. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung (10c, 10d) eine Strommodusschaltung (106, 107, 205, 206) mit einem ersten Knoten, der die erste Versorgungsspannung (VCC) auf der ersten Verbindung (4) empfängt, und einem zweiten Knoten zum Umschalten eines Strompfads zwischen dem ersten und dem zweiten Knoten entsprechend dem Pegel des zweiten Referenzpotentials (VBB1) und des Potentials des empfangenen Signals,
eine Konstantstromquelle (306), deren erster Anschluß mit dem ersten Knoten verbunden ist und deren zweiter Anschluß die zweite Versorgungsspannung (VEE) durch die vierte Verbindung (12) empfängt, zum Zuführen eines konstanten Stroms an die Strommodusschaltung, und
eine Klemmeinrichtung (19, 115, 401; 19, 115, 402; 19, 115, 403, 404) zum Festklemmen des Potentials am ersten Anschluß der Konstantstromquelle (306) auf einer vorbestimmten Spannung aufweist, wobei
die Klemmeinrichtung das Potential am ersten Anschluß der Konstantstromquelle (306) so festklemmt, daß die Differenz zwischen vorbestimmter Spannung am ersten Anschluß der Konstantstromquelle (306) und der Spannung am zweiten Anschluß der Konstantstromquelle (306) unabhängig vom Wert der zweiten Versorgungsspannung (VEE) auf der vierten Verbindung (12) auf eine konstante Spannung gebracht wird.

8. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet,
daß die erste Anschlußfläche (2) zum Empfangen der extern angelegten ersten Versorgungsspannung (VCC) auf einem Halbleitersubstrat (100) gebildet ist,
die Logikschaltung (10c, 10d) mit einem Eingang (9a, 9b), der ein Eingangssignal empfängt, und einem Referenzanschluß (8a, 8b), der das zweite Referenzpotential (VBB1) empfängt,
der erste Referenzpotential-Erzeuger (5) zum Erzeugen des ersten Referenzpotentials (VBB0) aus der externen Versorgungsspannung und der zweite Referenzpotential-Erzeuger (6a, 6b) zum Erzeugen des zweiten Referenzpotentials (VBB1) aus dem ersten Referenzpotential (VBB0) und zum Anlegen des zweiten Referenzpotentials an den Referenzanschluß der der Logikschaltung (10c, 10d) auf dem Substrat gebildet sind.

9. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,
daß die zweite Anschlußfläche (3) zum Empfangen der extern angelegten zweiten Versorgungsspannung (VEE) die Logikschaltung (10a, 10b) mit einem Logikabschnitt (107, 108) und einer Versorgungsspannungseinrichtung (306), wobei der Logikabschnitt (107, 108) einen Eingang (9a, 9b, 9), einen Ausgang (17a, 17b) und einen Versorgungsanschluß (Emitter der Transistoren 107, 108) aufweist, auf einem Halbleitersubstrat (100) gebildet sind,
wobei die Versorgungsspannungseinrichtung erste und zweite Hauptelektroden (18, 20) sowie eine Steuerelektrode (VCS-Knoten) aufweist, die erste Hauptelektrode (18) elektrisch mit der zweiten Anschlußfläche (3) verbunden ist, um die extern zugeführte zweite Versorgungsspannung (VEE) über eine erste Verbindungsleiterschicht (12) zu empfangen, und die zweite Hauptelektrode (20) elektrisch mit dem Versorgungsanschluß der Logikschaltung über eine zweite Verbindungsleiterschicht verbunden ist, und
daß ein Referenzpotential-Erzeuger (Fig. 5) zum Erzeugen eines dritten Referenzpotentials (VCS) und zum Anlegen des erzeugten Referenzpotentials (VCS) an den Steueranschluß der Versorgungsspannungseinrichtung über eine dritte Verbindungsleiterschicht (VCS- Leitung, 18 in Fig. 20) vorgesehen ist, wobei das dritte Referenzpotential (VCS) bezüglich der zweiten Versorgungsspannung (VEE) eine konstante Potentialdifferenz aufweist.