DE102004028076A1

DE102004028076A1 - Integrierter Halbleiterspeicher mit einem Speicherbereich und einem Zentralbereich

Info

Publication number: DE102004028076A1
Application number: DE200410028076
Authority: DE
Inventors: Reidar Dr. Lindstedt; Dirk Dr. Fuhrmann
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-06-09
Filing date: 2004-06-09
Publication date: 2006-01-05

Abstract

Beschrieben wird ein integrierter Halbleiterspeicher (1) mit einem auf einem Substrat (2) ausgebildeten, beispielsweise kreisringförmigen Speicherbereich (3), der einen Zentralbereich (4) umgibt, wobei der Speicherbereich (3) Speicherzellen (5) aufweist, die an Bitleitungen (BL) und an Wortleitungen (WL) angeschlossen sind. Erfindungsgemäß ist eine Mehrzahl von Spannungsgeneratoren (G, G', G'', G''') vorgesehen, die ein jeweils identisches elektrisches Potential (V) bereitstellen und die außerhalb des Zentralbereichs (4) angeordnet sind. Dadurch wird in dem von dem Speicherbereich (3) eingeschlossenen Zentralbereich (4) zusätzliche Substratfläche gewonnen; die aus dem Zentralbereich (4) ausgelagerten und in mehrfacher Stückzahl vorgesehenen Spannungsgeneratoren (G, G', G'', G''') können außen in unmittelbarer Nähe jeweils verschiedener Speicherzellenfelder (23) angeordnet werden. Durch den verringerten Abstand zwischen den Spannungsgeneratoren (G, G', G'', G''') und den jeweils zugeordneten Speicherzellenfeldern (23) werden Spannungsverluste und Laufzeitverzögerungen verringert.

Description

Die Erfindung betrifft einen integrierten Halbleiterspeicher mit einem auf einem Substrat ausgebildeten Speicherbereich. Herkömmliche Halbleiterspeicher werden auf Halbleitersubstraten ausgebildet und besitzen einen Speicherbereich mit einer Vielzahl von Speicherzellen, die an zwei Arten von Leitungen, nämlich Wortleitungen und Bitleitungen angeschlossen sind. Die Speicherzellen weisen beispielsweise jeweils einen Auswahltransistor und einen Speicherkondensator auf, wobei der Auswahltransistor als MOSFET (metal oxide semiconductor field effect transistor) ausgebildet ist. Die eine Source/Drain-Elektrode des Auswahltransistors ist an die Bitleitung angeschlossen; die andere Source/Drain-Elektrode ist an eine Elektrode des Speicherkondensators angeschlossen. Die Gate-Elektrode des Auswahltransistors ist an eine Wortleitung angeschlossen. Der Speicherkondensator kann als Grabenkondensator (deep trench) ausgebildet sein und besitzt eine dielektrische Schicht entlang einer Innenwandung des Grabens. Die elektrische Schicht umgibt eine innere Kondensatorelektrode. Die äußeren Kondensator-Elektroden der Speicherkondensatoren werden durch eine vergrabene dotierte Schicht elektrisch angeschlossen, die in Höhe eines unteren Bereichs der Speicherkondensatoren in dem Halbleitersubstrat angeordnet ist.
Ein Speicherbereich weist in der Regel rechteckige Speicherzellenfelder auf, in denen Bitleitungen und Wortleitungen entlang zweier Richtungen verlaufen, wobei die Richtung, entlang derer die Wortleitungen verlaufen, eine andere ist als die Richtung, entlang derer die Bitleitungen verlaufen. Dabei kreuzen die Wortleitungen die Bitleitungen.

In der unveröffentlichten deutschen Patentanmeldungen DE 102 52 058.5 ist ein Halbleiterspeicher beschrieben, bei dem im Speicherbereich die Leitungen der einen Leitungsart, beispielsweise die Bitleitungen, zueinander divergent verlaufen und bei der die Leitungen der anderen Leitungsart gekrümmt sind. Dabei ist der Speicherbereich kreisringförmig um einen Zentralbereich herum ausgebildet. Der Speicherbereich umgibt somit den Zentralbereich. Durch die ringförmige Geometrie des Speicherzellenfeldes wird entlang der ersten, divergent zueinander verlaufenden Leitungen eine besonders kurze Signallaufzeit erzielt, durch die alle Speicherzellen mit einer weitgehend einheitlichen Zeitverzögerung angesteuert werden. Dazu müssen die divergent zueinander verlaufenden Leitungen im Zentralbereich elektrisch angeschlossen sein. Zum Bereitstellen der elektrischen Potentiale, mit denen die zueinander divergent verlaufenden Leitungen vorgespannt werden, muß in dem Zentralbereich ein Spannungsgenerator vorgesehen sein.

Wenn Spannungsgeneratoren für die in einem Halbleiterspeicher benötigten Spannungen im Zentralbereich angeordnet werden sollen, entstehen Platzprobleme auf der durch den Speicherbereich eingeschlossenen Oberfläche des Halbleitersubstrats. Es wäre zwar denkbar, einen Spannungsgenerator, der eine zum Speicherbetrieb erforderliche Spannung bereitstellt, außerhalb des Zentralbereichs, beispielsweise am Rand des Halbleitersubstrats anzuordnen. Dadurch jedoch würde sich die Länge der Leiterbahnen von dem Spannungsgenerator bis zu den Speicherzelles erhöhen.

Die verlängerten und je nach Position der Speicherzellen unterschiedlich langen Zuleitungen zwischen einem Spannungsgenerator und den Speicherzellen führen zu Laufzeitverzögerun gen, die einige Pikosekunden bis einige Nanosekunden betragen können. Die Laufzeitverzögerung bereiten Schwierigkeiten bei der Konstruktion und dem Design von Halbleiterspeichern. Für verschiedene Betriebsarten eines Halbleiterspeichers müssen insbesondere unterschiedlich lange Zeitverzögerung berücksichtigt werden. In aktiviertem Zustand des Halbleiterspeichers etwa werden leistungsstarke Spannungsgeneratoren betrieben, wohingegen in einem Stand-by-Modus leistungsschwache Spannungsgeneratoren betrieben werden. Beide Arten von Generatoren besitzen unterschiedlich lange Verzögerungszeiten, nach deren Ablauf die jeweilige Ausgangsspannung stabil ist.

Die verlängerten Leiterbahnen zwischen einem außerhalb des Zentralbereichs angeordneten Spannungsgenerator und den am weitesten entfernten Speicherzellen führen auch zu einem größeren elektrischen Potentialgefälle entlang der Leitungen, das bei einem Nominalpotential von beispielsweise 1 bis 2 Volt bis zu 100 mV oder mehr betragen kann. Dadurch wird der Vorteil des ringförmigen Speicherbereichs gegenüber einem Speicherbereich mit rechteckförmiger Grundfläche wieder zunichtegemacht.

Es ist die Aufgabe der vorliegenden Erfindung, einen integrierten Halbleiterspeicher bereitzustellen, bei dessen Betrieb Spannungsverluste und Laufzeitverzögerungen innerhalb des Speicherbereichs verringert sind und bei dem in einem Zentralbereich, der von dem Speicherbereich umgeben ist, eine größere Substratfläche für Logikschaltungen oder andere Schaltungen zur Verfügung steht.

Diese Aufgabe wird erfindungsgemäß durch einen Halbleiterspeicher gemäß Anspruch 1 mit einem auf einem Substrat ausgebildeten Speicherbereich gelöst, der einen Zentralbereich um gibt, wobei der Speicherbereich eine Vielzahl von Speicherzellen aufweist, die an erste Leitungen und an zweite Leitungen angeschlossen sind, wobei die ersten Leitungen zueinander divergent verlaufen und die zweiten Leitungen gekrümmt sind und wobei eine Mehrzahl von Spannungsgeneratoren vorgesehen ist, die ein jeweils identisches elektrisches Potential bereitstellen und die außerhalb des Zentralbereichs angeordnet sind.

Erfindungsgemäß ist auf dem Substrat eine Mehrzahl von Spannungsgeneratoren vorgesehen, die jeweils dasselbe elektrische Potential bereitstellen. Die mehrfach vorgesehenen Spannungsgeneratoren erfordern eine ihrer Anzahl entsprechende zusätzliche Substratfläche im Vergleich zu einem herkömmlichen Halbleiterspeicher, bei dem jedes zum Speicherbetrieb erforderliche elektrische Potential durch jeweils nur einen einzigen Spannungsgenerator bereitgestellt wird.

Erfindungsgemäß ist ferner vorgesehen, dass die mehreren Spannungsgeneratoren, die dasselbe elektrische Potential bereitstellen, außerhalb des Zentralbereichs angeordnet sind. A priori scheinen das Vorsehen mehrerer Spannungsgeneratoren zum Erzeugen eines elektrischen Potentials sowie das Anordnen dieser mehreren Spannungsgeneratoren außerhalb des Zentralbereichs der Grundidee zu widersprechen, einen Speicherbereich von einem Zentralbereich aus zu steuern und dadurch Spannungsabfälle und Laufzeitverzögerungen zu verringern.

Die erfindungsgemäß mehrfach vorgesehenen Spannungsgeneratoren können jedoch außerhalb des Zentralbereichs so angeordnet werden, dass jeder Spannungsgenerator lediglich einem Teilbereich des Speicherbereichs zugeordnet ist. Jeder Spannungsgenerator kann räumlich nah an dem ihm zugeordneten Teilbereich des Speicherbereichs angeordnet werden. Da die Teilbereiche kleiner sind als der Speicherbereich insgesamt, ist auch die Höhe der Laufzeitverzögerungen und der Potentialabfälle geringer. Innerhalb eines einem Spannungsgenerator zugeordneten Teilbereichs ist auch die Bandbreite der von der Position der Speicherzellen abhängigen Potentialverschiebungen und Laufzeitverzögerungen geringer. Die erfindungsgemäß mehrfach vorgesehenen Spannungsgeneratoren zum Erzeugen eines bestimmten elektrischen Potentials können symmetrisch um den Zentralbereich herum oder um den Speicherbereich herum angeordnet werden.

Vorzugsweise ist vorgesehen, dass die Spannungsgeneratoren jeweils einen Ausgabeanschluss aufweisen, an denen das jeweils identische elektrische Potential ausgegeben wird, und dass die Ausgangsanschlüsse aller Spannungsgeneratoren, die dasselbe elektrische Potential bereitstellen, miteinander kurzgeschlossen sind. Hierbei sind die Ausgangsanschlüsss aller Spannungsgeneratoren mit einer Kurzschlußleitung verbunden. Dies hat den Vorteil, dass das Risiko eines Speicherausfalls verringert wird, wenn ein einzelner Spannungsgenerator defekt ist oder nicht mit der erforderlichen Eingangsspannung versorgt wird. Dabei wird das elektrische Potential durch die übrigen Spannungsgeneratoren auch demjenigen Teilbereich des Speicherbereichs zugeführt, der dem ausgefallenen Spannungsgenerator zugeordnet ist.

Vorzugsweise ist vorgesehen, dass die Spannungsgeneratoren, die jeweils dasselbe elektrische Potential bereitstellen, außerhalb des Speicherbereichs angeordnet sind. Die Spannungsgeneratoren können beispielsweise in einem Außenbereich des Substrats, der den Speicherbereich umgibt, angeordnet sein.

Vorzugsweise ist vorgesehen, dass der Speicherbereich den Zentralbereich ringförmig umgibt. Das Speicherzellenfeld ist auf einem kreisringförmigen Teilbereich der Substratfläche ausgebildet, in dessen Mitte der Zentralbereich angeordnet ist. Die zueinander divergent verlaufenden Leitungen durchqueren den kreisringförmigen Teilbereich der Substratfläche von radial von innen nach außen. Die gekrümmten Leitungen verlaufen kreisbogenförmig um den Zentralbereich herum.

Vorzugsweise ist ferner vorgesehen, dass das Substrat eine quadratische oder rechteckförmige Grundfläche besitzt und dass die Spannungsgeneratoren in jeweils verschiedenen Eckbereichen des Substrats außerhalb des Speicherbereichs angeordnet sind. Insbesondere bei einem ovalen oder kreisringförmigen Speicherzellenfeld verbleibt an den Eckbereichen Substratfläche zum Anordnen von elektronischen Bauelementen und Teilschaltungen, die dort mehrfach, beispielsweise vierfach oder achtfach in symmetrischer Anordnung vorgesehen sein können.

Vorzugsweise ist vorgesehen, dass der Speicherbereich mehrere Speicherzellenfelder aufweist, die in Form von Kreisringsegmenten ausgebildet ausgebildet sind. Die Speicherzellenfelder können beispielsweise in Form eines Viertelkreises oder eines Halbkreises ausgebildet sein. Die Speicherzellenfelder sind in einer solchen Anzahl entlang des Umfangs des Zentralbereichs angeordnet, dass der Speicherbereich den Zentralbereich vollständig umläuft. Dabei bestehen zwischen benachbarten Speicherzellenfeldern schmale Zwischenräume, die radial von dem Zentralbereich nach außen verlaufen.

Eine weitere Ausführungsform sieht vor, dass jeder Spannungsgenerator der Mehrzahl von Spannungsgeneratoren, die dasselbe elektrische Potential bereitstellen, jeweils zwischen zwei einander benachbarten Speicherzellenfeldern angeordnet ist. Bei dieser Ausführungsform werden die Spannungsgeneratoren innerhalb des Speicherbereichs angeordnet, und zwar zwischen einander benachbarten Speicherzellenfeldern. Diese Anordnung eignet sich insbesondere für Spannungsgeneratoren, mit denen die elektrischen Potentiale der gekrümmten Leitungen des Speicherbereichs erzeugt werden.

Eine Ausführungsform sieht vor, dass eine Mehrzahl von Spannungsgeneratoren vorgesehen ist, die dasselbe elektrische Potential bereitstellen und die jeweils außerhalb des Speicherbereichs an Kantenmitten verschiedener Außenkanten des Substrats angeordnet sind. Bei einen Speicherbereich mit mehreren Speicherzellenfeldern, die in Form von Kreisringsegmenten ausgebildet sind, sind benachbarte Speicherzellenfelder durch jeweils einen Substratbereich voneinander getrennt, der sich von der Mitte der Substratfläche zur Kantenmitte einer Außenkante des Substrats hin erstreckt. Der Substratbereich zwischen den Speicherzellenfeldern kann genutzt werden, um elektrische Potentiale, die für eine Logikschaltung im Zentralbereich der Halbleiterschaltung benötigt werden, der Logikschaltung von außen zuzuführen. Wenn die für eine solche Spannung vorgesehenen Spannungsgeneratoren im Bereich der Kantenmitten von Außenkanten des Substrats angeordnet sind, sind die Verbindungsleitungen zum Logikbereich besonders kurz und die zeitlichen Verzögerungen für das Übertragen von Daten besonders klein.

Eine Ausführungsform sieht vor, dass genau zwei Spannungsgeneratoren vorgesehen sind, die jeweils dasselbe elektrische Potential bereitstellen, wobei beide Spannungsgeneratoren auf einander gegenüberliegenden Seiten des Zentralbereichs ange ordnet sind. Vorzugsweise werden die beiden Spannungsgeneratoren an zwei entlang einer Flächendiagonale gegenüberliegenden Eckbereichen des Halbleitersubstrats angeordnet.

Alternativ ist vorzugsweise vorgesehen, dass genau vier Spannungsgeneratoren vorgesehen sind, die jeweils dasselbe elektrische Potential bereitstellen. Die vier Spannungsgeneratoren können vorzugsweise im Bereich der Ecken des Halbleitersubstrats angeordnet werden. Ferner können auch beispielsweise acht Spannungsgeneratoren für das bereitzustellenden elektrische Potential bzw. die bereitzustellende Ausgangsspannung vorgesehen sein, wobei jeweils zwei Generatoren auf beiden Seiten eines Eckbereichs angeordnet sind. Auf diese Weise kann eine Mehrzahl von Spannungsgeneratoren auf dem Halbleitersubstrat untergebracht werden, die in der von dem Speicherbereich umgebenen Substratfläche keinen Platz fände.

Vorzugsweise ist vorgesehen, dass an jedem Spannungsgenerator der Mehrzahl von Spannungsgeneratoren, die jeweils dasselbe elektrische Potential bereitstellen, ein Leitungsnetz von Leitungen angeschlossen ist, die sich bis in den Speicherbereich hinein erstrecken. Durch die Verzweigung der an die Spannungsgeneratoren angeschlossenen Leiterbahnen werden die Längen der Leiterbahnen, die zwischen einem Spannungsgenerator und den an verschiedenen Positionen angeordneten Speicherzellen verlaufen, aneinander angeglichen. Dadurch wird innerhalb eines einzelnen Teilbereichs des Speichers die Bandbreite entstehender Laufzeitverzögerungen und Spannungsabfälle verringert.

Vorzugsweise ist eine Mehrzahl von ersten Spannungsgeneratoren außerhalb des Zentralbereichs vorgesehen, die jeweils ein erstes elektrisches Potential bereitstellen, mit dem geöffne te Bitleitungen vorgespannt werden. Dieses Bitleitungspotential entspricht einem Lesezustand "high", d.h. einer digitalen "Eins" als ausgelesenem Speicherzustand einer Speicherzelle.

Vorzugsweise ist ferner eine Mehrzahl von zweiten Spannungsgeneratoren außerhalb des Zentralbereichs vorgesehen, die jeweils ein zweites elektrisches Potential bereitstellen, mit dem Bitleitungen vor dem Auslesen von Speicherzellen vorgespannt werden. Dieses Bitleitungspotential stellt ein Neutralpotential dar, dessen Wert zwischen dem Bitleitungspotential einer auf "high" vorgespannten Bitleitung und einer auf "low" vorgespannten Bitleitung liegt.

Ferner ist vorzugsweise eine Mehrzahl von dritten Spannungsgeneratoren außerhalb des Zentralbereichs vorgesehen, die jeweils ein drittes elektrisches Potential bereitstellen, mit dem Wortleitungen deaktiviert werden.

Ferner ist vorzugsweise eine Mehrzahl von vierten Spannungsgeneratoren außerhalb des Zentralbereichs vorgesehen, die ein Substratpotential bereitstellen. Das Substratpotential dient zur Optimierung des Schaltverhaltens der Transistoren im Speicherzellenfeld. Durch eine geeignete Anpassung des Substratpotentials werden Leckströme reduziert. Das Substratpotential wird an Substratbereiche angelegt, die sich oberhalb einer vergrabenen dotierten Schicht (buried plate) befinden.

Zum Vorspannen der gemeinsamen äußeren Elektrode der Grabenkondensatoren kann schließlich vorgesehen sein, dass eine Mehrzahl von fünften Spannungsgeneratoren außerhalb des Zentralbereichs vorgesehen ist, die ein Potential einer in dem Substrat vergrabenen dotierten Schicht bereitstellen. Ferner können noch weitere Potentiale durch eine Mehrzahl miteinander kurzgeschlossener Spannungsgeneratoren vorgesehen sein.

Ferner ist vorzugsweise eine Mehrzahl von sechsten Spannungsgeneratoren außerhalb des Zentralbereichs vorgesehen, die jeweils ein sechstes elektrisches Potential bereitstellen, mit dem Wortleitungen akiviert werden.

Hinsichtlich des Aufbaus des Speicherbereichs sieht eine erste Ausführungsform vor, dass die zueinander divergent verlaufenden Leitungen des Speicherbereichs Bitleitungen und die gekrümmten Leitungen Wortleitungen sind.

Eine alternative Ausführungsform sieht vor, dass die zueinander divergent verlaufenden Leitungen des Speicherbereichs Wortleitungen und die gekrümmten Leitungen Bitleitungen sind. Die jeweils divergent zueinander verlaufenden Leitungen sind vorzugsweise im wesentlichen geradlinig ausgebildet und laufen auf das Zentrum des Zentralbereichs zu. Die gekrümmten Leitungen sind vorzugsweise in Form von Kreisbogenlinien ausgebildet und verlaufen entlang eines Teil eines Umfangs des Zentralbereichs.

Vorzugsweise ist vorgesehen, dass im Zentralbereich eine Logikschaltung angeordnet ist. Diese kann, da erfindungsgemäß die Spannungsgeneratoren außerhalb des Zentralbereichs angeordnet sind, leichter auf den Zentralbereich untergebracht werden.

Schließlich ist vorgesehen, dass der Halbleiterspeicher ein flüchtiger Schreib-Lese-Speicher ist.

Die Erfindung wird nachstehend mit Bezug auf die Figuren beschrieben. Es zeigen:

1 eine erste Ausführungsform eines erfindungsgemäßen Halbleiterspeichers,

2 eine zweite Ausführungsform eines erfindungsgemäßen Halbleiterspeichers,

3 eine dritte Ausführungsform eines erfindungsgemäßen Halbleiterspeichers,

4 eine vierte Ausführungsform eines erfindungsgemäßen Halbleiterspeichers,

5 eine Weiterbildung eines erfindungsgemäßen Halbleiterspeichers gemäß Anspruch 1,

6 eine schematische Darstellung der internen Verschaltung des Halbleiterspeichers gemäß 5,

7 eine teilweise schematische Darstellung eines Bereichs eines Halbleitersubstrats mit zwei Speicherzellen und

8 eine fünfte Ausführungsform eines erfindungsgemäßen Halbleiterspeichers.

1 zeigt eine schematische Draufsicht eines erfindungsgemäßen Halbleiterspeichers 1, bei dem auf einem Halbleitersubstrat 2 ein Speicherbereich 3 vorgesehen ist, der eine kreisringförmige Substratfläche einnimmt und einen Zentralbereich 4 umgibt. In dem Zentralbereich 4 kann beispielsweise eine Logikschaltung angeordnet sein. Der Speicherbereich 3 besitzt, wie in dem oberen rechten Quadranten in 1 dargestellt, eine Vielzahl von Speicherzellen 5, die an erste Leitungen 11 und an zweite Leitungen 12 angeschlossen sind. Die ersten Leitungen 11 verlaufen divergent zueinander und radialförmig von einem Innenbereich des Speicherbereichs 3 bis zu einem Außenbereich des Speicherbereichs 3. Die zweiten Leitungen 12 verlaufen in Form von Kreisbogenlinien um den Zentralbereich. Die zweiten Leitungen 12 besitzen unterschiedliche Radien gemessen von der Mitte des Zentralbereichs 4 aus. In Umfangsrichtung umlaufen die zweiten Leitungen 12 jeweils nur einen Teil des Umfangs des Zentralbereichs 4, beispielsweise einen Viertelkreises oder einen Halbkreis.
Gemäß 1 ist zum Bereitstellen eines elektrischen Potentials V eine Mehrzahl von Spannungsgeneratoren G, G' vorgesehen, die außerhalb des Zentralbereichs und außerhalb des Speicherbereichs an gegenüberliegenden Eckbereichen des Halbleitersubstrats 2 angeordnet sind. Die Spannungsgeneratoren G, G' besitzen jeweils einen Ausgangsanschluss A, A', an dem das elektrische Potential V ausgegeben wird. Beide Spannungsgeneratoren G, G' stellen dieselbe Ausgangsspannung V bereit. Zur zusätzlichen Stabilisierung sind die Ausgangsanschlüsse beider Spannungsgeneratoren miteinander kurzgeschlossen, zu welchem Zweck eine Kurzschlussleitung L vorgesehen ist. Die Ausgangsanschlüsse der Generatoren sind ferner mit einem Netzwerk N von Leitungen 13 verbunden, die bis in den Speicherbereich hineinreichen. Die Kurzschlußleitung L umläuft den Speicherbereich vorzugsweise vollständig. In 1 ist sie jedoch im rechten oberen Quadrant des Halbleitersubstrats 2 nicht vollständig dargestellt, um die Anordnung der ersten und zweiten Leitungen 11, 12 besser zu verdeutlichen.
Gemäß 2 sind zum Bereitstellen desselben elektrischen Potentials V vier Spannungsgeneratoren G, G', G'', G''' vorgesehen. Sie sind jeweils einem Quadranten des Speicherbereichs zugeordnet und umgeben symmetrisch den Zentralbereich und den darin angeordneten Logikbereich 14. Der Speicherbereich 3 weist Speicherzellenfelder 23 auf, die jeweils viertelkreisförmig ausgebildet sind. In jedem Speicherzellenfeld 23 verlaufen die ersten Leitungen 11, die beispielsweise Bitleitungen BL sein können, wie in 1. Die zweiten Leitungen 12, die beispielsweise Wortleitungen WL sein können, bilden jeweils einen Viertelkreis. Zwischen den Wortleitungen sind Reihen von Signalverstärkern 22 angeordnet, mit denen das elektrische Potential jeweils zweier Bitleitungen ausgelesen wird. Die elektrische verschaltung der vier Spannungsgeneratoren G, G', G'', G''' mit den Speicherzellenfeldern ist in 2 nicht dargestellt.
3 zeigt eine weitere Ausführungsform der Erfindung, bei der die vier Spannungsgeneratoren G, G', G'', G''' nicht außerhalb, sondern innerhalb des Speicherbereichs angeordnet sind. Innerhalb des Speicherbereichs befinden sich die vier Spannungsgeneratoren zwischen benachbarten Speicherzellenfeldern 23. Jeder Spannungsgenerator ist jeweils einem Speicherzellenfeld 23 zugeordnet. Gemäß 3 sind die gekrümmten Leitungen 12 jeweils an einen Ausgangsausschluss des jeweiligen Spannungsgenerators G, G', G'', G''' angeschlossen. Diese Anordnung ist vorteilhaft, wenn beispielsweise die gekrümmten Leitungen Wortleitungen sind und das Wortleitungspotential möglichst nahe an den Enden der Wortleitungen bereitgestellt werden soll. In 3 sind anders als in 2 die divergenten Leitungen 11 Wortleitungen WL und die gekrümmten Leitungen 12 Bitleitungen BL. Die Signalverstärker 22 verlaufen zwischen den Wortleitungen WL in radialer Richtung.
4 zeigt eine weitere Ausführungsform, bei der die vier Spannungsgeneratoren G, G', G'', G''' wie in 3 zwischen benachbarten Speicherzellenfeldern 23 angeordnet sind, jedoch durch außerhalb des Speicherbereichs verlaufende Leiterbahnen mit den elektrisch vorzuspannenden Gebieten im Speicherbereich verbunden sind. Wiederum dient eine Kurzschlussleitung L zum Kurzschließen aller vier Spannungsgeneratoren untereinander, damit im Falle des Ausfalls eines der Generatoren die übrigen Generatoren gewährleisten, dass sämtliche Speicherzellen weiter betrieben werden.
Jedem Speicherzellenfeld 23 ist ein Netzwerk N von Leitungen zugeordnet, dessen Leitungen sich in das jeweilige Speicherzellenfeld 23 hinein erstrecken. Um die in demjenigen Bereich des Halbleitersubstrats, der den ringförmigen Speicherbereich 3 umgibt, zu verringern, ist dieses Netzwerk N von Leiterbahnen durch zwei Leiterbahnstücke mit der am Substratrand verlaufenden Kurzschlussleitung L verbunden. Der genaue Leitungsverlauf ist in 4 ebenso wie in den übrigen Figuren lediglich beispielhaft dargestellt. In 4 ist ferner dargestellt, dass alternativ zu 2 die zueinander divergent verlaufenden ersten Leitungen 11 Wortleitungen WL sein können und die gekrümmten Leitungen 12 Bitleitungen BL sein können.
5 zeigt eine Weiterbildung der Erfindung, bei der jeweils für mehrere unterschiedliche elektrische Potentiale V1, V2, V3, V4, V5 und V6 jeweils eine Mehrzahl von Spannungsgeneratoren vorgesehen ist. Zum Bereitstellen eines ersten Potentials sind zwei Spannungsgeneratoren G1 und G1' vorgesehen. Dementsprechend sind für jede weitere Spannung V2 bis V6 ebenfalls zwei Spannungsgeneratoren G2, G2', ..., G6, G6' vorgesehen. Je zwei Spannungsgeneratoren, die dasselbe elektrische Potential bereitstellen, sind vorzugsweise miteinander kurzgeschlossen. Die Kurzschlussleitungen sowie die weiteren mit den Ausgangsanschlüssen der Spannungsgeneratoren elektrisch verbundenen Leitungen sind in 5 der Übersichtlichkeit wegen nicht bildlich dargestellt. Sie können jedoch entsprechend der Ausführungsformen der 1 bis 4 oder entsprechend einer Kombination dieser Ausführungsformen oder in anderer Weise verlaufen.
In 5 sind jeweils zwei Spannungsgeneratoren, die dasselbe elektrische Potential bereitstellen, an gegenüberliegenden Außenbereichen des Halbleitersubstrats angeordnet. Für jedes bereitzustellende Potential V1, V2, ..., V6 kann auch eine andere Stückzahl von Spannungsgeneratoren, beispielsweise von jeweils vier oder acht Spannungsgeneratoren vorgesehen sein.
Die Anordnung sämtlicher Spannungsgeneratoren in einem Außenbereich des Halbleitersubstrates, der den Speicherbereich umgibt, ist lediglich beispielhaft. Alternativ dazu können einzelne Generatoren auch in Bereichen zwischen einander benachbarten Speicherzellenfeldern 23 vorgesehen sein, beispielsweise um das Potential für die gekrümmten Leitungen 12 möglichst unmittelbar an deren Leitungsende bereitzustellen. Für jedes bereitzustellende elektrische Potential richtet sich die Position der zugehörigen Spannungsgeneratoren nach der Verwendung des elektrischen Potentials. Beispielsweise kann eine Mehrzahl von ersten Spannungsgeneratoren G1, G1' vorgesehen sein, die jeweils dasselbe erste elektrische Potential V1 bereitstellen, mit dem geöffnete Bitleitungen vorgespannt werden. Ferner können mehrere Spannungsgeneratoren G2, G2' zum Bereitstellen eines zweiten elektrischen Potentials V2 vorgesehen sein, mit dem Bitleitungen vor dem Auslesen von Speicherzellen vorgespannt werden. Das durch eine weitere Mehrzahl von dritten Spannungsgeneratoren G3, G3' bereitgestellte dritte Potential V3 kann zum Deaktivieren von Wortleitungen dienen. Ein weiteres elektrisches Potential V4 kann ein Substratpotential sein, mit dem das Halbleitersubstrat im Speicherbereich 3 elektrisch vorgespannt wird. Ferner kann durch fünfte Spannungsgeneratoren G5, G5' ein fünftes elektrisches Potential V5 bereitgestellt werden, mit dem eine in dem Substrat 2 vergrabene dotierte Schicht 18 elektrisch vorgespannt wird. Eine solche vergrabene Schicht kann mit äußeren Elektroden von Grabenkondensatoren verbunden sein. Ein sechstes Potential V6 kann zum Aktivieren von Wortleitungen bereitgestellt werden.
Im Rahmen der Erfindung ist auch denkbar, eine Mehrzahl von Spannungsgeneratoren zum Bereitstellen eines bestimmten elektrischen Potentials innerhalb des Zentralbereichs 4 anzuordnen. Ebenso können für mehrere elektrische Potentiale, die dem Speicherbereich zugeführt werden, die zugehörigen Spannungsgeneratoren im Zentralbereich 4 angeordnet sein. Erfindungsgemäß ist lediglich erforderlich, dass für mindestens ein elektrisches Potential eine Mehrzahl von Spannungsgeneratoren vorgesehen ist, die außerhalb des Zentralbereichs, beispielsweise innerhalb des Speicherbereichs 3 oder außerhalb des Speicherbereichs 3 angeordnet sind.
In 5 sind zusätzlich Kontaktanschlüsse 21 dargestellt, die beispielsweise Bondkontaktflächen sein können und zum elektrischen Anschließen des Halbleiterspeichers 1 mit einer externen Spannungsversorgung dienen können. Die Spannungsgeneratoren können Spannungsteiler sein, die aus einer am Spannungsteiler oder am Halbleiterspeicher 1 anliegenden Ein gangsspannung eine andere, vorzugsweise kleinere Ausgangsspannung bereitstellen. Die Spannungsgeneratoren können ebenfalls Spannungspumpen zum Bereitstellen höherer Ausgangsspannungen sein. Die Spannungsgeneratoren sollen insbesondere eine temperaturstabile Ausgangsspannung gewährleisten, die als Normspannung verwendet werden kann. Eine durch eine Mehrzahl von Spannungsgeneratoren bereitgestellte Ausgangsspannung muss nicht notwendigerweise unmittelbar in den Speicherbereich weitergeleitet werden; sie kann auch selbst als Normspannung zum einwandfreien Betrieb des Halbleiterspeichers 1 eingesetzt und in dem Halbleiterspeicher weiter verarbeitet werden. Jedes durch die Generatoren bereitgestellte Potential ist relativ zu einer Referenzspannung definierbar, so dass eines von zwei ausgangsseitigen elektrischen Potentialen eines Spannungsgenerators als Ausgangspotential aufgefasst werden kann, dessen Wert der Potentialdifferenz zwischen diesem Ausgangspotential und dem Referenzpotential entspricht.
6 zeigt eine schematische Darstellung der inneren Verschaltung eines Halbleiterspeichers mit 5 Paaren von Spannungsgeneratoren, wie sie in 5 dargestellt sind. Gemäß 6 ist ein erstes Paar von Spannungsgeneratoren G1, G1' vorgesehen, mit der ein elektrisches Potential V1 = V_BLH zum Aktivieren einer Bitleitung BL bereitgestellt wird. Ein weiteres Paar von Spannungsgeneratoren G2, G2' ist zum Bereitstellen eines Potentials V2 = V_BLEQ vorgesehen, mit der eine Bitleitung vor dem Auslesen von Speicherzellen vorgespannt wird. Das Potential V_BLEQ dient zum Vorspannen eines Bitleitungspaares auf ein Potential, das zwischen den beiden Potentialen liegt, die Bitleitungen nach dem Auslesen einer digitalen 0 oder einer digitalen 1 annehmen.
Weitere Paare oder Gruppen von Spannungsgeneratoren können vorgesehen sein, um weitere elektrische Potentiale bereitzustellen. Beispielsweise wird mit Hilfe der Spannungsgeneratoren G3, G3' das Potential V3 = V_NWLL zum Schließen von Wortleitungen WL eingesetzt. Weitere Spannungsgeneratoren G6, G6' stellen ein Potential V6 = V_PP zum Öffnen von Wortleitungen WL bereit. Die Spannungsgeneratoren G4, G4' stellen das Substratpotential V4 = V_BB bereit, mit dem das Halbleitersub strat 2 vorgespannt wird. Eine weitere Gruppe von Spannungsgeneratoren G5, G5' erzeugt ein Potential V5 = V_PL zum Vorspannen äußerer Kondensatorelektroden von Grabenkondensatoren mithilfe einer vergrabenen dotierten Schicht (buried plate). Weitere Gruppen von Spannungsgeneratoren, die in 6 nicht dargestellt ist, können zum Bereitstellen weiterer Potentiale vorgesehen sein.
7 zeigt eine teilweise schematische Darstellung eines Substratbereichs des erfindungsgemäßen Halbleiterspeichers 1, der zwei Speicherzellen 5 aufweist, die jeweils einen Grabenkondensator 7 und einen Auswahltransistor 6 aufweisen. Die Grabenkondensatoren 7 besitzen jeweils eine dielektrische Schicht 8, die auch als Schichtenfolge ausgebildet sein kann. Die dielektrische Schicht 8 umschließt eine innere Kondensatorelektrode 9. Eine äußere Kondensatorelektrode 10 wird durch eine in dem Halbleitersubstrat 2 vergrabene dotierte Schicht 18 elektrisch angeschlossen und mit dem elektrischen Potential V5 gegenüber dem Halbleitersubstrat 2 vorgespannt. Das Halbleitersubstrat 2 wird hingegen mit dem Substratpotential V4 = V_BB vorgespannt. Die Auswahltransistoren 6 und deren Ansteuerung durch die Wortleitungen und Bitleitungen sind in 7 lediglich schematisch dargestellt.
8 zeigt eine fünfte Ausführungsform eines erfindungsgemäßen Halbleiterspeichers, bei dem eine Mehrzahl von Spannungsgeneratoren G, G', G'', G''' zum Bereitstellen desselben elektrischen Potentials V vorgesehen ist. Die Generatoren sind durch Kurzschlußleitungen L miteinander kurzgeschlossen, die oberhalb des Speicherzellenfeldes 3, beispielswiese in einer oder in mehreren Metallisierungsebenen verlaufen. Die Kurzschlußleitungen überqueren somit das Speicherzellenfeld 3 und den Zentralbereich 4. Der Verlauf der Kurzschlußleitungen L und des mit ihnen verbundenen Leiterbahnnetzes ist somit nicht auf solche Bereiche der Halbleiterschaltung beschränkt, die in lateraler Richtung außerhalb des Speicherzellenfeldes 3 oder des Zentralbereichs 4 angeordnet sind. Der dargestellte Verlauf der Kurzschlußleitungen L ist lediglich beispielhaft dargestellt. Durch die Kurzschlußleitungen L und das mit ihnen verbundene Netz aus Leiterbahnen kann das Potential V an jeder beliebigen Stelle der Halbleiterschaltung bereitgestellt werden, wie in 8 durch Pfeile gekennzeichnet.
Mit Hilfe der vorliegenden Erfindung wird in dem von dem Speicherbereich 3 umschlossenen Zentralbereich 4 Substratfläche eingespart, da Spannungsgeneratoren in diesem Bereich entfallen und stattdessen paarweise oder in einer noch größeren Stückzahl außerhalb des Zentralbereichs angeordnet werden. In Bereichen zwischen einander benachbarten Speicherzellenfeldern 23 können ebenso wie in dem Zentralbereich Logikschaltungen sowie Kontaktanschlüsse, beispielsweise bond pads vorgesehen sein. Erfindungsgemäß können dort auch Spannungsgeneratoren angeordnet werden, wobei jeweils mindestens zwei Spannungsgeneratoren für jedes bereitzustellende elektrische Potential vorgesehen werden. Zudem können in einem Außenbereich des Halbleitersubstrats 2, der den Speicherbereich 3 und dessen Speicherzellenfelder 23 umgibt, Spannungsgenerato ren sowie Logikschaltungen und Kontaktanschlüsse vorgesehen seien. Durch das Auslagern der Spannungsgeneratoren aus dem Zentralbereich kann dort ein größerer Teil der erforderlichen Logikschaltungen angeordnet werden. Herkömmlich sind sämtliche Spannungsgeneratoren in einem sogenannten Spine, d.h. einem in der Regel rechteckförmigen Bereich in der Chipmitte angeordnet. Bei Halbleiterspeichern mit rechteckförmigen Speicherzellenfeldern erstreckt sich dieser Bereich von einem Chiprand zum gegenüberliegenden Chiprand, wobei die benötigten elektrischen Potentiale von Generatoren, die in dem Spine angeordnet sind, erzeugt und durch Leiterbahnen zu den Zellenfeldbereichen, insbesondere Speicherbänken geführt werden. Die dabei entstehenden Spannungsabfälle von typischerweise 100 mV bei Nominalspannungen von 1 bis 2 V sowie die Laufzeitverzögerungen in der Größenordnung von einigen Pikosekunden bis einigen Nanosekunden werden erfindungsgemäß durch den radialförmigen Speicherbereich, insbesondere durch ein kreisringförmiges Zellenfeld sowie durch das Anordnen mehrerer Spannungsgeneratoren außerhalb des Zentralbereichs verringert.

1: Halbleiterspeicher
2: Halbleitersubstrat
3: Speicherbereich
4: Logikbereich
5: Speicherzelle
6: Auswahltransistor
7: Grabenkondensator
8: dielektrische Schicht
9: innere Kondensatorelektrode
10: äußere Kondensatorelektrode
11: erste Leitung
12: zweite Leitung
13: Leitung
14: Logikschaltung
15: Außenkante
18: vergrabene dotierte Schicht
21: Kontaktanschluss
22: Signalverstärker
23: Speicherzellenfeld
A: Ausgangsanschluss
BL: Bitleitung
G, G', G'', G''': Spannungsgenerator
G1, G1': erster Spannungsgenerator
G2, G2': zweiter Spannungsgenerator
G3, G3': dritter Spannungsgenerator
G4, G4': vierter Spannungsgenerator
G5, G5': fünfter Spannungsgenerator
L: Kurzschlussleitung
N: Netzwerk
V: Potential
V1, V_BLH: erstes Potential
V2, V_BLEQ: zweites Potential
V3, V_NWLL: drittes Potential
V4, V_BB: viertes Potential
V5, V_PL: fünftes Potential
V6, V_PP: sechstes Potential
WL: Wortleitung

Claims

Integrierter Halbleiterspeicher (1) mit einem auf einem Substrat (2) ausgebildeten Speicherbereich (3), der einen Zentralbereich (4) umgibt, – wobei der Speicherbereich (3) eine Vielzahl von Speicherzellen (5) aufweist, die an erste Leitungen (11) und an zweite Leitungen (12) angeschlossen sind, – wobei die ersten Leitungen (11) zueinander divergent verlaufen und die zweiten Leitungen (12) gekrümmt sind und – wobei eine Mehrzahl von Spannungsgeneratoren (G, G', G'', G''') vorgesehen ist, die ein jeweils identisches elektrisches Potential (V) bereitstellen und die außerhalb des Zentralbereichs (4) angeordnet sind.
Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungsgeneratoren (G, G', G'', G''') jeweils einen Ausgangsanschluss (A, A', A'', A''') aufweisen, an denen das jeweils identische elektrische Potential (V) ausgegeben wird, und dass die Ausgangsanschlüsse (A, A', A'', A''') aller Spannungsgeneratoren (G, G', G'', G'''), die dasselbe elektrische Potential (V) bereitstellen, miteinander kurzgeschlossen sind.
Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Spannungsgeneratoren (G, G', G'', G'''), die dasselbe elektrische Potential (V) bereitstellen, außerhalb des Speicherbereichs (3) angeordnet ist.
Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Speicherbereich (3) den Zentralbereich (4) ringförmig umgibt.
Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Substrat (2) eine quadratische oder rechteckige Grundfläche besitzt und dass die Spannungsgeneratoren (G, G', G'', G''') in jeweils verschiedenen Eckbereichen des Substrats (2) außerhalb des Speicherbereichs (3) angeordnet sind.
Halbleiterspeicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Speicherbereich (3) mehrere Speicherzellenfelder (23) aufweist, die in Form von Kreisringsegmenten ausgebildet sind.
Halbleiterspeicher nach Anspruch 6, dadurch gekennzeichnet, dass jeder Spannungsgenerator (G, G', G'', G''') von der Mehrzahl von Spannungsgeneratoren, die dasselbe elektrische Potential (V) bereitstellen, zwischen zwei einander benachbarten Speicherzellenfeldern (23) angeordnet ist.
Halbleiterspeicher nach Anspruch 6, dadurch gekennzeichnet, dass eine Mehrzahl von Spannungsgeneratoren (G1, G1') vorgesehen ist, die dasselbe elektrische Potential (V1) bereitstellen und die jeweils außerhalb des Speicherbereichs (3) an Kantenmitten verschiedener Außenkanten (15) des Substrats (2) angeordnet sind.
Halbleiterspeicher nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass genau zwei Spannungsgeneratoren (G, G') vorgesehen sind, die jeweils dasselbe elektrische Potential (V) bereitstellen, wobei beide Spannungsgeneratoren (G, G') auf einander gegenüberliegenden Seiten des Zentralbereichs (4) angeordnet sind.
Halbleiterspeicher nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass genau vier Spannungsgeneratoren (G, G', G'', G''') vorgesehen sind, die dasselbe elektrische Potential (V) bereitstellen:
Halbleiterspeicher nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass an jeden Spannungsgenerator (G, G') von der Mehrzahl von Spannungsgeneratoren, die jeweils dasselbe elektrische Potential (V) bereitstellen, ein Leitungsnetz (N) von Leitungen (13), die sich bis zu dem Speicherbereich (3) erstrecken, angeschlossen ist.
Halbleiterspeicher nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass eine Mehrzahl von ersten Spannungsgeneratoren (G1, G1') außerhalb des Zentralbereichs (4) vorgesehen ist, sich jeweils ein erstes elektrisches Potential (V1) bereitstellen, mit dem geöffnete Bitleitungen (BL) vorgespannt werden.
Halbleiterspeicher nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass eine Mehrzahl von zweiten Spannungsgeneratoren (G2, G2') außerhalb des Zentralbereichs (4) vorgesehen ist, die jeweils ein zweites elektrisches Potential (V2) bereitstellen, mit dem Bitleitungen (BL) vor dem Auslesen von Speicherzellen (5) vorgespannt werden.
Halbleiterspeicher nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass eine Mehrzahl von dritten Spannungsgeneratoren (G3, G3') außerhalb des Zentralbereichs (4) vorgesehen ist, die jeweils ein drittes elektrisches Potential (V3) bereitstellen, mit dem Wortleitungen (WL) deaktiviert werden.
Halbleiterspeicher nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass eine Mehrzahl von vierten Spannungsgeneratoren (G4, G4') außerhalb des Zentralbereichs (4) vorgesehen ist, die ein Substratpotential (V4) bereitstellen.
Halbleiterspeicher nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass eine Mehrzahl von fünften Spannungsgeneratoren (G5, G5') außerhalb des Zentralbereichs (4) vorgesehen ist, die ein Potential (V5) einer in dem Substrat (2) vergrabenen dotierten Schicht (18) bereitstellen.
Halbleiterspeicher nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass eine Mehrzahl von sechsten Spannungsgeneratoren (G6, G6') außerhalb des Zentralbereichs (4) vorgesehen ist, die jeweils ein sechstes elektrisches Potential (V6) bereitstellen, mit dem Wortleitungen (WL) aktiviert werden.
Halbleiterspeicher nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die zueinander divergent verlaufenden Leitungen (11) des Speicherbereichs (3) Bitleitungen (BL) und die gekrümmten Leitungen (12) Wortleitungen (WL) sind.
Halbleiterspeicher nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die zueinander divergent verlaufenden Leitungen (11) des Speicherbereichs (3) Wortleitungen (WL) und die gekrümmten Leitungen (12) Bitleitungen (BL) sind.
Halbleiterspeicher nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass im Zentralbereich (4) eine Logikschaltung (14) angeordnet ist.
Halbleiterspeicher nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass der Halbleiterspeicher (1) ein flüchtiger Schreib-Lese-Speicher ist.