DE2022895A1 - Stapelfoermige Anordnung von Halbleiterchips - Google Patents

Stapelfoermige Anordnung von Halbleiterchips

Info

Publication number
DE2022895A1
DE2022895A1 DE19702022895 DE2022895A DE2022895A1 DE 2022895 A1 DE2022895 A1 DE 2022895A1 DE 19702022895 DE19702022895 DE 19702022895 DE 2022895 A DE2022895 A DE 2022895A DE 2022895 A1 DE2022895 A1 DE 2022895A1
Authority
DE
Germany
Prior art keywords
webs
metallic
stack
arrangement
thickened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702022895
Other languages
English (en)
Other versions
DE2022895B2 (de
DE2022895C3 (de
Inventor
Karl-Ulrich Dr Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702022895 priority Critical patent/DE2022895B2/de
Priority to CH510271A priority patent/CH519247A/de
Priority to AT361971A priority patent/AT322059B/de
Priority to GB1398871A priority patent/GB1300881A/en
Priority to SE611671A priority patent/SE369028B/xx
Priority to CA112685A priority patent/CA922818A/en
Priority to NL7106459A priority patent/NL7106459A/xx
Priority to FR7116896A priority patent/FR2088490A1/fr
Publication of DE2022895A1 publication Critical patent/DE2022895A1/de
Publication of DE2022895B2 publication Critical patent/DE2022895B2/de
Application granted granted Critical
Publication of DE2022895C3 publication Critical patent/DE2022895C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT München 2, den 11. Mai U Berlin und München· Witteisbacherplatz 2
70/1099
S t ap e 1 fö rmige^ Ano r dnimg^ yo n_ Halblei te rchi^_s
Die vorliegende Erfindung- betrifft eine stapeiförmige Anordnung von mindestens zwei Halbleiterkörpern, vorzugsweise'zur Organisation von Speicherchips. Ferner wird ein Verfahren zur Herstellung einer derartigen Anordnung vorgeschlagen.
Es ist bekannt, Halbleiterkörper, wie beispielsweise ungekapselte Halbleiterplättchen mit integrierten Schaltungen, in einer Ebene anzuordnen. Zur Anbringung der Leiterbahnen für die Verdrahtung der Schaltungen stehen dann aber nur die gleiche Ebene oder eine zu dieser Ebene parallele Ebene zur Verfügung, wodurch Überkreuzungen von Leiterbahnen mit entsprechenden Durchkontaktierungen möglich sind. Die Leiterbahnen selbst weisen zum Teil eine beträchtliche Länge auf, da es nicht umgangen v/erden kann, weiter voneinander entfernte Kontakte verschiedener Chips elektrisch miteinander zu verbinden. Auch ist der Anzahl der zu verwendenden Chips eine Grenze in der technologisch vernünftigen Größe der Fläche der Ebene gesetzt. Zu lange Leiterbahnen bewirken die Entstehung parasitärer Kapazitäten, wodurch die Schaltzeiten in oft nicht vertretbarem Maße erhöht v/erden.
Es ist weiterhin bekannt, derartige Platten mit Leiterbahnen und Bauelementen übereinander anzuordnen. Die Leiterbahnen einer jeden Platte sind bis zu deren Rand geführt und weisen dort metallische Kontaktstellen auf. Nach dem Fixieren der gesamten Anordnung werden zwischen den einzelnen Kontaktstellen der zum Rand geführten Leiterbahnen die gewünschten elektrischen Verbindunger, vorgenommen. Für den Aufbau von Halbleiterspeichern mit Speicherchips mit großer Kapazität und kurzen Schaltzeiten sind derartige Anordnungen wegen der komplizierten Ausführung der elektrischen Verbindungen zwischen den einzelnen Speicherchips wenig geeignet.
VPA 9/!X1/;>10 K
1 09853/ 15*6 bad original
- 2
Es ist Arfgäbe dar vorliegenden Erfindung, eine stapelformige Anordnung von Halbleiterkörpern mit einfachen und kurzen elektrischen Verbindungen zwischen den einzelnen Chips anzugeben. Die bei dieser Anordnung auftretenden parasitären Kapazi-täten sollen möglichst klein sein, und weiterhin soll diese. Anordnung mit einem möglichst.einfachen Verfahren herzustellen sein.
!Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die einzelnen Halbleiterkörper ohne Kapselung und Irägerplatten übereinander angeordnet sind, und daß sich an ihrem Rand senkrecht zur Ebene der Halbleiterkörper angeordnete Verdrahtungsleitungen befinden.
Es ist besonders vorteilhaft, daß die Kapazitäten der Verdrahtungsleitungen wegen deren kurzen Länge gering sind. Dies gilt vor allem dann, wenn viele Speicherchips in einer Anordnung miteinander verbunden v/erden sollen.
Eine Weiterbildung der Erfindung besteht darin, daß die einzelnen Halbleiterkörper mit ihrem Rand auf zahnartigen, freien Enden von Metallischen, an ihren den freien Enden gegenüberliegenden Enden verdickten Stegen aufliegen,, und daß jeweils zwei übereinanderliegende Stege der stapeiförmigen Anordnung über ihren verdickten Enden elektrisch zusammenhängen»
In einer anderen Ausführungsform der Erfindung wird vorgeschla- gen, daß mindestens zwei Halbleiterkörper vermittels mindestens jeweils zwei, vorzugsweise übereinanderliegenden Kontaktflächen über einen metallischen Stift elektrisch zusammenhängen,.welcher in einer durch die Kontaktflächen und die Halbleiterkörper führenden Bohrung eingesetzt ist.
Die Erfindung ermöglicht die Realisierung einer großen räumlichen Dichte von Halbleiterchips bei kleinen parasitären Kapazitäten durch die der. Speicherorganisation besonders angepaßte . Aiifbautechnik. Die Laufzeiten und damit die Schaltzeiten des gesamten Speichersystems können sehr klein gehalten werden»
¥PA 9/501/510 10I8E3/1S3§ / ,- 3 > "
IQ««».*/ I »4.9. BAD ORIGINAL \ - .
2022833
Mehrlagenverdrahtungen mit sehr feinen Strukturen in der Größenordnung von 70,/um, die sehr aufwendig' und schwierig herzustellen sind, können vermieden werden. Bei Halbleiterspeichern bringt die Anordnung der einzelnen Chips in einem Stapel mit den elektrischen Verbindungen längs desStapels große Vorteile., Beispielsweise können bei 16 Speicherelementen je Chip 8 Adressenleitungen, zwei Leitungen für die Versorgungsspannungen und Digitleiterpaare, von denen jedes Paar jeweils nur an einem Chip kontaktiert wird, längs des Stapels geführt werden.
Sine AV'eiterbildung der Erfindung besteht in einem Verfahren zur Herstellung der stapeiförmigen Anordnung.
^s wird nämlich vorgeschlagen, daß mit den an der inneren Begrenzung eines metallischen Rahmens angeordneten zahnartigen freien Enden von Stegen ein Halbleiterkörper elektrisch und mechanisch verbunden wird, wobei die Dicke des metallischen Rahmens an seiner äußeren Begrenzung mindestens so dick ist, wie die Summe der Dicken der freien Enden der Stege und des Halbleiterkörpers, daß nach der Anordnung von weiteren metallischen Rahmen und nach deren Vergießen mit einer Isoliermasse, die der äußeren Begrenzung des Rahmens benachbarten verdickten Stege teilweise abgetrennt werden, derart, daß jeweils zwei übereinanderliegende Stege der"stapeiförmigen Anordnung über ihre verbliebenen, verdickten Teile elektrisch zusammenhängen.
Durch dieses Verfahren wird eine technologisch einfach herzustellende Anordnung von Speicherchips ermöglicht. Die Stege des metallischen Rahmens können direkt als Leiterbahnen oder "beam .. ■ leads" verwendet werden. Dabei werden die metallischen Rahmen so ausgebildet, daß ein Stapeln der Halbleiterkörper und gewünschte elektrische Verbindungen längs der Halbleiterkörper möglich sind.
Schließlich besteht noch eine Weiterbildung der Erfindung darin, daß jeweils ein metallischer Steg aus mindestens zwei Teilen besteht, wodurch eine besonders einfache Herstellung der gesamten Anordnung ermöglicht wird.
- A«-*-*-* /-ι ob BAD ORIGINAL
1O 109853/1536 . . ; . 4 _
,Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung zweier AusführungsbeispRele anhand der Figuren«
Bs zeigen:
Fig» 1: Eine schematische Darstellung einer 'stapeiförmigen Anordnung, - . ...·-.,."
Figo 2ί Einen Schnitt durch eine erste Äusführungsform der Erfindung5 ' ' \
Mg- 3s Eine Draufsicht auf den Gegenstand der Figur T5
I1Ig0 4s Einen Schnitt durch eine zweite Ausführungsform der Erfindung*
In den Figuren 1 bis 4 werden sich entsprechende Teile mit den gleichen Bezugszeichen versehen.
In der Figur 1 sind drei Halbleiterkörper 1 in einer Prinzipskisze dargestellt» Jeder Halbleiterkörper 1 wird durch zweimal vier Adressenleitungen 4,14 und durch zwei Versorgungsleitungen-6 kontaktiert» Diese Leitungen verbinden die einzelnen Halbleiterkörper 1 untereinander„ Weiterhin ist jeder Halbleiterkörper 1 für sich nur mit je einem Digitleiterpaar 75 17 5 27 verbunden« Die anhand der Figuren 2 bis 4 näher erläuterte Erm findung kann beispielsweise zur Herstellung einer derartigen Anordnung dienen«, '
Wie in der Figur 2 dargestellt ist9 liegen mehrere Halbleiter-^ körper 1 auf den freien Enden oder Stegen 2 eines ersten dünnen metallischen Rahmens 12 auf*. Die Stege 2 weisen dabei dn das Innere dcj Rahmens 12 und sind über Kontaktflachen 5 mit dem Halbleiterkörper 1 verbundene Auf dem Rahmen 12 ist ein weiteres? metallischer Rahmen 13 vorgesehen5 der nach innen weisende Stege 3 beaitstp welche kürser sind als.Sie Stege 2 und auf die-
VPA 9/501/5-10 ' ■ ' ' ■ · ■ βαπαβιλιμαι '-'5 -' ' ;"
1 0 i 8 5 3 / 1 5 3 S - "BAD ORIGINAL / ..... -
sen aufliegen. Auf dem Rahmen 13 ist ein weiterer Rahmen 12 angeordnet, der einen weiteren Halbleiterkörper 1 trägt.
Gemäß dem erfindungsgemäßen Verfahren werden nach der Herstellung des Stapels die äußeren Teile der Rahmen 12 und 13 längs der in den Figuren 2 und 3 gestrichelten Linien 10 abgetrennt, nachdem das Innere der Anordnung zuerst mit einer Isölierraasse 8 vergoscen und die Stege 2 und 3 jeweils-miteinander verlötet wurden. Als Isoliermasse 8 kann Epoxydharz verwendet werden. Dadurch hängen übereinanderliegende Kontaktflächen 5 der einzelnen Halbleiterkörper 1 über die Stege 2 und 3 elektrisch zusammen, ohne daß Kurzschlüsse mit benachbarten, auf demselben (j Halbleiterkörper 1 vorgesehenen Kontaktflächen 5 möglich sind.
Das Abtrennen der äußeren Teile 12 und 13 kann durch Fräsen er- ■ folgen. Bs ist auch möglich, daß die metallischen Rahmen 12 und 13 mit ihren Stegen 2 und 3 aus einem Stück bestehen. Die Verwendung von getrennten Rahmen 12 und 13 ermöglicht lediglich einen besonders einfachen Aufbau der gesamten Anordnung, wobei zur Zentrierung Bohrungen 16 durch die Rahmen 12 und 13 dienen können.
Bine weitere Aufbaumöglichkeit besteht, wie in der Figur 4 dargestellt ist, darin, die einzelnen Halbleiterkörper 1 an ihren g Kontaktflächen 5 zu durchbohren, und mit eingesetzten Stiften 15 Verbindungen zwischen übereinanderliegenden Kontaktflächen 5 zu schaffen. Dadurch wird ein stapeiförmiger Aufbau dor Chips ohne Rahmen ermöglicht. .
5 Patentansprüche
4 Figuren
BAD ORIGINAL
VPA 9/501/510.. _6-
109853/1536

Claims (1)

1.. Stapeiförmige Anordnung von mindestens zwei Halbleiterkörpern,.^ vorzugsweise zur Organisation von Speicherchips, dadurch gekennzeichnet, daß die einzelnen Halbleiterkörper ohne Kapselung und Trägerplatten. übereinander angeordnet sind9 und daß sich an ihrem Rand senkrecht zur Ebene der Halbleiterkörper angeordnete- Verdrahtungsleitungen befinden,
2» Stapeiförmige Anordnung nach Anspruch 19 dadurch gekennzeichnet , daß die einzelnen Halbleiterkörper mit ihrem Rand auf zahnartigen, freien Enden von metallischen j an* ihren den freien Enden gegenüberliegenden En-
;ε>·),ίμβη verdickten Stegen aufliegen, und daß jeweils zwei übereinanderliegende Stege der stapeiförmigen Anordnung über 4hre verdickten Enden elektrisch zusammenhängen»
ο Stapeiförmige Anordnung nach Anspruch 1,- . d a d u. r c h gekennzeichnet , daß mindestens zwei Halbleiterkörper vermittels mindestens jeweils zwei, vorzugsweise übereinanderliegenden Kontaktflächen über einen metallischen Stift elektrisch zusammenhängen, welcher in einer durch die Kontaktflächen und die Halbleiterkörper führenden Bohrung eingesetzt ist»
ο Anordnung nach Anspruch 2, dadurch gekennzeichnet , daß jeweils ein metallischer Steg aus mindestens zwei Teilen besteht» a
Verfahren zur Herstellung der stapeiförmigen Anordnung nach Anspruch 1 und/oder 2, d a du r c h gekennzeichnet s 4lsjß mit den an der inneren Begrenzung eines metallischen Rahmens angeordneten zahnartigen freien Enden von Stegen ein Halbleiterkörper elektrisch und mecha-
VPA 9/501/510 - BAD ORIGINAL - 7 -
10985 3/153 8.
nisch verbunden wird, wobei die Dicke des metallischen Rahmens an seiner äußeren Begrenzung mindestens so dick ist, wie die Summe der Dicken der freien Enden der Stege und des Halbleiterkörpers, daß nach der Anordnung von weiteren metallic sehen Rahmen und nach deren Vergießen mit einer Isoliermasse die der äußeren Begrenzung des Rahmens benachbarten verdickten Stege teilweise abgetrennt v/erden, derart, daß jeweils "zwei übereinanderliegende Stege der stapeiförmigen Anordnung über ihre verbliebenen verdickten Teile elektrisch zusammenhängen.
BAD ORIGINAL
VPA 9/501/510
109853/1536
L e e r s θ i t e
DE19702022895 1970-05-11 1970-05-11 Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung Granted DE2022895B2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19702022895 DE2022895B2 (de) 1970-05-11 1970-05-11 Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung
CH510271A CH519247A (de) 1970-05-11 1971-04-07 Stapelförmige Anordnung von Halbleiterkörpern
AT361971A AT322059B (de) 1970-05-11 1971-04-27 Stapelförmige anordnung von halbleiterchips
GB1398871A GB1300881A (en) 1970-05-11 1971-05-10 Improvements in or relating to stacked arrangements of semiconductor bodies
SE611671A SE369028B (de) 1970-05-11 1971-05-11
CA112685A CA922818A (en) 1970-05-11 1971-05-11 Stacked arrangements of semiconductor bodies
NL7106459A NL7106459A (de) 1970-05-11 1971-05-11
FR7116896A FR2088490A1 (de) 1970-05-11 1971-05-11

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702022895 DE2022895B2 (de) 1970-05-11 1970-05-11 Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung

Publications (3)

Publication Number Publication Date
DE2022895A1 true DE2022895A1 (de) 1971-12-30
DE2022895B2 DE2022895B2 (de) 1976-12-02
DE2022895C3 DE2022895C3 (de) 1977-08-04

Family

ID=5770762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702022895 Granted DE2022895B2 (de) 1970-05-11 1970-05-11 Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung

Country Status (8)

Country Link
AT (1) AT322059B (de)
CA (1) CA922818A (de)
CH (1) CH519247A (de)
DE (1) DE2022895B2 (de)
FR (1) FR2088490A1 (de)
GB (1) GB1300881A (de)
NL (1) NL7106459A (de)
SE (1) SE369028B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2806685A1 (de) * 1978-02-16 1979-08-23 Siemens Ag Stapelbauweise fuer halbleiter- speicherbausteine
US4982264A (en) * 1985-02-27 1991-01-01 Texas Instruments Incorporated High density integrated circuit package
US5059557A (en) * 1989-08-08 1991-10-22 Texas Instruments Incorporated Method of electrically connecting integrated circuits by edge-insertion in grooved support members

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837948A (ja) * 1981-08-31 1983-03-05 Toshiba Corp 積層半導体記憶装置
GB2150749B (en) * 1983-12-03 1987-09-23 Standard Telephones Cables Ltd Integrated circuits
DE3640072A1 (de) * 1986-11-24 1988-06-01 Rolf Tiedeken Elektronisches datenspeicherorgan, welches eine anzahl von statischen ram-chips aufweist
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US5696030A (en) * 1994-09-30 1997-12-09 International Business Machines Corporation Integrated circuit contacts having improved electromigration characteristics and fabrication methods therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2806685A1 (de) * 1978-02-16 1979-08-23 Siemens Ag Stapelbauweise fuer halbleiter- speicherbausteine
US4982264A (en) * 1985-02-27 1991-01-01 Texas Instruments Incorporated High density integrated circuit package
US5059557A (en) * 1989-08-08 1991-10-22 Texas Instruments Incorporated Method of electrically connecting integrated circuits by edge-insertion in grooved support members

Also Published As

Publication number Publication date
CH519247A (de) 1972-02-15
AT322059B (de) 1975-05-12
NL7106459A (de) 1971-11-15
GB1300881A (en) 1972-12-20
FR2088490A1 (de) 1972-01-07
SE369028B (de) 1974-07-29
DE2022895B2 (de) 1976-12-02
CA922818A (en) 1973-03-13

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE2554965C2 (de)
DE1591199C2 (de)
DE3913221C2 (de) Halbleiteranordnung mit Leiterrahmen und Formharzgehäuse
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE3233195A1 (de) Halbleitervorrichtung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE2334405A1 (de) Lsi-plaettchen und verfahren zur herstellung derselben
DE2225825B2 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger Festkörper-Elektrolytkondensatoren
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE112019004223T5 (de) Mikroelektronische Einheit unter Verwendung vertikal gestapelter Einheiten
DE2451211A1 (de) Dichte packung fuer integrierte schaltungen
DE102018104972A1 (de) Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements
DE3321321A1 (de) Elektrische schaltungsanordnung
DE2022895A1 (de) Stapelfoermige Anordnung von Halbleiterchips
DE2705757A1 (de) Ram-speicher
DE2022895C3 (de)
DE1616438C3 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung
EP1230711B1 (de) Anordnung zur elektrischen verbindung zwischen chips in einer dreidimensional ausgeführten schaltung
DE60015006T2 (de) Verbindungsschema für Halbleiter-Speicherbauteil
DE19749539A1 (de) Halbleiterbaustein
DE10057806B4 (de) Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung
DE68922692T2 (de) Matrixverbindungssystem.
DE2912439A1 (de) Integrierter halbleiterschaltkreis mit integrierten speicherkapazitaeten
DE102004027788A1 (de) Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee