DE2451211A1 - Dichte packung fuer integrierte schaltungen - Google Patents

Dichte packung fuer integrierte schaltungen

Info

Publication number
DE2451211A1
DE2451211A1 DE19742451211 DE2451211A DE2451211A1 DE 2451211 A1 DE2451211 A1 DE 2451211A1 DE 19742451211 DE19742451211 DE 19742451211 DE 2451211 A DE2451211 A DE 2451211A DE 2451211 A1 DE2451211 A1 DE 2451211A1
Authority
DE
Germany
Prior art keywords
pack according
metallized
substrate
connection
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19742451211
Other languages
English (en)
Inventor
Marvin Bennett
Carlo Nuccio
Charles Wurms
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2451211A1 publication Critical patent/DE2451211A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754Connector integrally incorporated in the printed circuit board [PCB] or in housing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0999Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Böblingen, den 28. Oktober 1974 heb-aa
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 973 008
Dichte Packung für integrierte Schaltungen
Die Erfindung betrifft eine neuartige dichte Packung für integrierte Schaltungen. Es wird derzeit ständig daran gearbeitet, die Dichte der Anordnung integrierter Schaltungen zu erhöhen. Dies bringt jedoch mit sich, daß gleichlaufend damit Fortschritte in der dichten Packung der die integrierten Schaltungen tragenden Halbleiterplattchen erforderlich werden. Für viele Anwendungsgebiete scheint das einfache planare Substrat mit einer Metallisierung auf einer oder auf beiden der Hauptflächen des Substrats für den Einsatz bei erhöhten Schaltkreisdichten integrierter Schaltungen nicht langer brauchbar zu sein. Demgemäß hat man als Lösung dieses Problems vorgeschlagen, die verschiedenen integrierten Schaltungen in mehreren Ebenen übereinander zu packen. Es hat sich jedoch gezeigt, daß dies nicht ohne Schwierigkeiten durchführbar ist, da die Kosten und die komplizierten Verhältnisse bei der Herstellung von Packungen mit Schaltverbindungen über mehrere Ebenen manchesmal einen negativen Einfluß ausüben.
Aufgabe der Erfindung ist es, eine Packung für integrierte Schaltungen mit entsprechenden elektrischen Verbindungsleitungen zu ' schaffen, die mit heute üblichen Verfahren, wie z.B. Hartlöten, photolithographischen Verfahren, Niederschlagen aus der Dampf-
609826/0662
phase usw. herstellbar sind, d.h., ohne daß komplizierte, mehrstufige Prozesse und Verfahren erforderlich sind. Vorzugsweise soll eine mit elektrischen Verbindungsleitungen versehene Packung geschaffen werden, bei der die Verbindung der einzelnen Metallisierungsmuster und ihre Durchverbindung wesentlich verbessert und daher auch die gesamte Packungsdichte und Schaltungsdichte erhöht werden kann. Insbesondere soll es bei der neuen Metallisierung für die Verbindungsleitungen möglich sein, diese von außen überprüfen zu können, da sie nicht in einer mehrschichtigen Struktur mit mehreren Ebenen verborgen sind. Insbesondere soll auch die neue Packung für integrierte Schaltungen sowohl im Feld auch bei der Herstellung leicht reparierbar sein, wodurch sich auch technische Änderungen leicht durchführen lassen. Vorzugsweise ist die Anordnung dabei so getroffen, daß die metallisierten Verbindungsleitungen der Packung mit hoher Dichte leicht an spezifische Forderungen angepaßt werden können und man in der Lage ist, eine hohe Anzahl von Eingangs/Ausgangsanschlüssen oder Stiften vorzusehen, ohne daß dazu komplizierte und teure, mehrere Ebenen aufweisende Strukturen erforderlich sind.
Ein weiterer Vorteil der erfindungsgemäß ausgestalteten dichten Packung für integrierte Halbleiterschaltungen mit ihren Verbindungsleitungen besteht darin, daß diese neue Anordnung auf verschiedene Weise für eine Kühlung geeignet ist, und auf einer anderen Packungsebene in verschiedenster Weise befestigt werden kann.
Das der Erfindung zugrundeliegende Problem wird demgemäß für eine Packung hoher Dichte mit elektrischen Verbindungsleitungen für die Verbindung oder Zusammenschaltung von eine Anzahl von integrierten Schaltungen tragenden Halbleiterplättchen auf einem Substratkörper in der Weise gelöst, daß der Substratkörper eine Anzahl einander schneidender Ebenen und darauf eine Anzahl metallisierter Verbindungsleitungsmuster aufweist. Elektrische Verbindungen bestehen zwischen mindestens einigen der metalli sierten Mustern, die auf verschiedenen sich schneidenen Ebenen
Fi 973 008 509 826/0 662
liegen, so daß zwischen den einzelnen Ebenen eine elektrische Durchschaltung zwischen einer Anzahl von integrierte Schaltkreise tragenden Halbleiterplättchen und den Eingangs/Ausgangsanschlüssen besteht/ die wiederum mit einem, aus mehreren Ebenen bestehenden Substrat und einer Packung höherer Ordnung in Verbindung stehen.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale sind in den ebenfalls beigefügten Patentansprüchen im einzelnen angegeben.
In den Zeichnungen zeigt:
Fig. 1 eine schematische perspektivische Ansicht einer
Packung hoher Dichte für eine Anzahl von integrierte Schaltungen tragenden Halbleiterplättchen und insbesondere die in mehreren Ebenen angebrachte Metallisierung/ die im wesentlichen um die äußere Oberfläche der Packung herum verläuft,
Fig. 2 eine Teilschnittansicht einer Ausführungsform
ähnlich der in Fig. 1 gezeigten Packung hoher Dichte und insbesondere zur Darstellung, wie einfach weitere, zusätzliche Eingangs/Ausgangs-Anschlußstifte zu einer Verbindung mit Packungsteilen der nächsthöheren Ebene vorgesehen werden können,
Fig. 3 eine perspektivische Ansicht einer anderen
Ausführungsform der Erfindung, bei der das mehrere Flächen aufweisende Gehäuse oder Substrat hohl und an beiden Seiten offen ist, wodurch die auf der Außenseite mögliche Packungsdichte etwas verringert ist, dafür allerdings die verschiedensten Kühlmöglichkeiten und
Fi 973 008 50 9 8 267 0 662 ■
außerdem Anschlüsse an die nächsthöhere Stufe ι der Packung bestehen,
Fig. 4 eine Teilschnittansicht einer anderen Ausführungsform einer Befestigung eines Halbleiterplättchens mit dem Basissubstrat mittels eines
Verbindungsstücks, welches aus einer Anzahl sich schneidender Ebenen besteht, die selektiv metallisierte Leitungsmuster tragen,
Fig. 5 eine schematische Darstellung der Befestigung
der an beiden Seiten offenen Struktur eines Substrats gemäß Fig. 3 und deren Befestigung an einer Wärmesenke und die Verbindung mit den umgebenden Schaltungen und
Fig. 6 eine schematische Darstellung einer anderen
Ausführungsform der Erfindung, bei der das Substrat als fortlaufendes, hohles Substrat ausgeführt ist und der Befestigung einer Anzahl von Halbleiterplättchen an deren außenliegenden Oberflächen und ihren metallisierten Verbindungs-j leitungen dient im Gegensatz zu der, aus einzel- ι nen Abschnitten bestehenden hohlen Substratan- | Ordnung gemäß Fig. 5. j
Wie man aus Fig. 1 erkennt, in der eine bevorzugte Ausführung der vorliegenden Erfindung dargestellt ist, enthält diese einen sechsseitigen, aus einem dielektrischen Material bestehenden Substratkörper 10. Jede der planaren Hauptflächen des massiven Körpers 10 trägt eine Anzahl metallisierter Verbindungsleitungen 12. Auf jeder der Hauptoberflächen kann eine Anzahl von Halbleiterplättchen 14, 16 und 18 usw. befestigt werden. Die planaren, metallischen Verbindungsleitungen 12 stellen eine elektrische Verbindung zwischen der Anzahl der Halbleiterplättchen und außer- j
Fi 973 008 5 0 9 8 2 6/0662
dem mit einer Anzahl von Eingangs/Ausgangs-Anschlußstiften 20 her. Eine elektrische Verbindung zwischen den Hauptoberflächen wird auf verschiedene Weise erreicht. Beispielsweise besteht eine solche Verbindung zwischen zwei Ebenen aus an den Ecken angebrach-j ten, jeweils in drei Ebenen liegenden Verbindungsstücken 22, 24, 26, 27 und 28 bzw. aus einem übergang eines ebenen Leitungsmuster in ein anderes ebenes Leitungsmuster, wie dies bei 13 ange-. deutet ist. . !
Man sieht sofort, daß durch Verwendung der äußeren Hauptoberflächen des Substratkörpers 10 eine elektrische Verbindung zwischen zwei Punkten auf der äußeren Oberfläche des Körpers 10 leichter herstellbar ist als bei üblichen planaren oder zweidimenional angeordneten Schaltungen. Bei den bisherigen planaren Schaltungen nahm mit zunehmender Schaltungsdichte auch die Dichte der entsprechenden Verbindungsleitungen zu, und es wird bei zunehmender Leitungsdichte im wesentlichen unmöglich, die nötigen Verbindungsleitungen aufzubringen, ohne daß man Überkreuzungen oder Unterführungen oder im Extremfall Unterführungen in mehreren Ebenen vorsieht. Die logische extreme Fortsetzung eines vielflächigen, massiven Substrats ist natürlich eine Kugel, auf der die größte Anzahl unabhängiger Leitungszuführungen möglich ist, ohne daß eine Überkreuzung oder eine Unterführung von Leitungen erforderlich ist. Der Erläuterung halber wird die Erfindung an : einem sechsseitigen Block erläutert, wobei jedoch darauf hingej wiesen werden soll, daß die äußere Formgestaltung des Substratkörpers 10 nur von der Herstellungsseite gewissen Beschränkungen unterworfen ist und daß der Substratkörper an sich jede beliebige Anzahl von Seitenflächen aufweisen kann.
In der bevorzugten Ausführungsform der Fig. 1 besteht der Substratkörper 1O aus einem dielektrischen Körper, so daß die Muster der Verbindungsleitungen 12 unmittelbar mit üblichen Verfahren, wie z.B. Niederschlag aus der Dampfphase, auf dem Substratkörper niedergeschlagen werden können. Selbstverständlich kann auch ein massiver, nicht dielektrischer innerer Kern verwendet werden,
Fi 973 008 5 09826/0662
der die Wärme abzuleiten in der Lage ist, indem man dessen äußere Oberfläche mit einem dielektrischen Material umgibt und dann die metallisierten Verbindungsleitungen 12 darauf niederschlägt. Ein weiterer elektrischer Vorteil der Verwendung eines metallischen inneren Kerns besteht darin, daß dieser Kern als gemeinsame innere Masseverbindung dienen kann. Die Eingangs/Ausgangs-Anschlußstifte 20 können leicht mit ihren jeweiligen metallisierten !Anschlußflächen 30, beispielsweise durch übliche Verfahren, wie ! etwa Hartlöten verbunden werden. Obgleich hier maximal zwei ι Halbleiterplättchen dargestellt sind, ist dies keinesfalls als ', Beschränkung aufzufassen, da jede beliebige Anzahl von Halblei- ! terplättchen auf einer Hauptfläche angebracht werden kann.
In Fig. 2 ist eine ähnliche Anordnung wie in Fig. 1 gezeigt, nur daß die Eingangs/Ausgangskapazität der Gesamtpackung 4O dadurch erhöht ist, daß eine Anzahl von Eingangs/Ausgangsanschlüssen 42 und 44 jeweils an gegenüberliegenden Hauptflächen angebracht sind. Diese Änderung erhöht nicht nur die Eingangs/Ausgangskapa- j zität der Packung 40, sondern erleichtert auch die Befestigung an einer nächst höheren Ebene der Packung, die hier durch vertikale, dielektrische Substrate 46 und 48 angedeutet ist, die ihrerseits die Ausgangsstifte 42 bzw. 44 aufnehmen kann. Obgleich dies nicht gezeigt ist, kann jeder der Substratkörper 46 und 48 ! seine eigenen metallisierten Verbindungsleitungen zur Verbindung mit anderen mehrfiächigen Substraten aufweisen, die zwischen bei- ; den angebracht oder an anderen Ebenen der Packung vorgesehen sind, wobei beides nicht dargestellt ist. In Fig. 2 ist das Halb- , leiterplättchen, von denen eines bei 47 angedeutet ist, mit den | metallisierten Verbindungsleitungen 49 über eine Anzahl von Lot- \ verbindungen 50 verbunden, übliche Verfahren wie das Rückfließen j von Lötmitteln, Thermokompression und ültraschallverfahren kön- ', nen zum Anschluß einzelner, mit integrierten Schaltungen ver- i sehener Halbleiterplättchen an ein metallisiertes Leitungsmuster eingesetzt werden.
In Fig. 3 ist eine weitere Ausführungsform dargestellt, die etwas anders aufgebaut ist als die JLn Fig.. .2 gezeigte Ausführungsform, ι
509826/0662
FI 973 008
In Fig. 3 besteht das Substrat 51 aus einem einseitig oder beidseitig offenen Käfig. Wiederum ist eine Anzahl von Halbleiterplättchen, von denen eines bei 52 dargestellt ist, an den entsprechenden Anschlußpunkten 54 befestigt, die wiederum mit planaren und quer verlaufenden metallisierten Verbindungsleitungen 58 und 60 verbunden sind. Die Verbindung mit den nächsthöheren Ebenen der Packung wird wiederum über eine Anzahl von Eingangs/Ausgangs-Anschlußstiften 62 erzielt.
Es stehen an sich viele Verfahren zur Herstellung der offenen, mit einem Dielektrikum überzogenen, käfigartigen Substrate 50 zur Verfügung, doch besonders vorteilhaft scheint dabei das . j , Spritzgußverfahren oder das Strang- und Fließpressen. In der einen Ausführungsform stehen zahlreiche Materialien wie Glas, Kunststoff, keramische Materialien und dergleichen zur Verfügung. Für die mit einem Dielektrikum überzogene Ausführungsform besteht der innere Kern aus einem Metall, auf dem ein für diese Zwecke -, geeignetes Dielektrikum als überzug niedergeschlagen ist. Wie in den Fign. 5 und 6 zu erkennen, hat der hohle Substratkörper be-ι sondere Vorteile für die Befestigung und für das Anbringen einer Wärmesenke zur kühlung, obgleich bei dieser Version zwei Oberflächen zur Befestigung von integrierten Schaltungen wegfallen.
In Fig. 4 ist eine weitere Art der Befestigung von Halbleiterplättchen 70 dargestellt, die auf einem zugehörigen vielflächigen Substrat 72 angebracht sind. Eine planare Metallisierung 76 wird dazu benutzt, eine Anzahl von Halbleiterplättchen miteinander zu verbinden., die auf einem Zwischensubstrat 74 angeordnet sind, wobei dieses Zwischensubstrat 74 eine beliebige Anpassung an bestimmte Verhältnisse bei der Befestigung von Halbleiterplättchen und Leitungszügen gestattet. Das Hauptsubstrat 72 trägt eine Anzahl von planaren metallisierten Verbindungsleitungen 80 und 82 sowie eine Querverbindungsleitung 84 für eine elektrische Leitungsverbindung zwischen den einzelnen Ebenen. Eine metallische Verbindung 92 dient der elektrischen Verbindung zwischen der Metallisierung 76 und den Verbindungsleitungen 94, die auf der
Fi 973 008 509826/0662
waagrechten Oberfläche des Substrats 72 liegen.
Fig. 5 zeigt eine weitere Packungsanordnung für ein in Abschnitte unterteiltes Substrat, wie es beispielsweise in Fig. 3 dargestellt ist. In dieser Ausführungsform ist eine Anzahl Substratabschnitte 100, 102 und 103 gleitend auf einem innenliegenden, der Wärmeableitung dienenden Stempel 104 angeordnet. Die Leitungsverbindung zwischen den Substratabschnitten 100, 102 und 103 wird durch an sich bekannte Verfahren, beispielsweise durch Steckverbindungen oder verschiedene andere Anschlußmittel erzielt. Der obere Flansch 106 ermöglicht es, daß die Substrate 100, 102, 103 durch eine untere Verriegelungseinrichtung, die schematisch bei 108 dargestellt ist, an ihrem vorgesehenen Ort gehalten werden. Wiederum ist eine Anzahl von Eingangs/Ausgangs-Anschlußstiften 110 für die äußeren elektrischen Anschlüsse vorgesehen. Der innenliegende Stempel 104 ist hier als Hohlkörper aus dielektrischem Material dargestellt, kann aber auch aus wärmeleitendem Material zum Kühlen der integrierten Schaltungen verwendet werden, die auf Halbleiterplättchen 112 angeordnet sind.
Fig. 6 zeigt schließlich eine durchgehende, stranggepreßte oder im Spritzguß hergestellte hohle Packung, die ebenfalls auf ein Montagebauelement, wie in Fig. 5 gezeigt, aufgeschoben werden kann. Die in Fig. 6 dargestellte Ausführungsform ist im wesentlichen mit der in Fig. 5 gezeigten Ausführungsform identisch mit der Ausnahme, daß das Hauptsubstrat 120, das eine Anzahl mit integrierten Schaltungen versehener Halbleiterplättchen 122 trägt, nicht in einzelne Abschnitte unterteilt ist und somit als durchgehende, innen hohle Packung hergestellt ist.
Fi 973 008 5 0 9 8 2 6/0662

Claims (9)

  1. PATENTANSPRÜCHE
    ODi
    i^*—S ve
    Dichte Packung für integrierte Schaltungen mit elektrischen Verbindungen zwischen den integrierte Schaltungen aufweisenden Halbleiterplättchen, gekennzeichnet durch ein Substrat (10; 51; 72; 100, 102, 103; 120) mit mehreren einander schneidender Ebenen, durch eine Anzahl metallisierter Verbindungs-Leitungsmuster (12, 13; 58, 60, 76, 80, 82, 84, 94) auf verschiedenen, einander schneidender Ebenen wobei die auf einer Ebene liegenden metallisierten Verbindungsleitungen mit mindestens einem Teil eines metallisierten Verbindungsleitungsmusters auf einer anderen Ebene elektrisch leitend verbunden sind, und daß mindestens an einer der metallisierten Verbindungs-Leitungsmuster mehrere Eingangs/Ausgangs-Anschlußstifte (30; 42, 44; 62; 110) zum Anschluß an eine andere Packungsebene vorgesehen sind.
  2. 2. Packung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus einem teilweise offenen Körper (51; 100, 102, 113) besteht.
  3. 3. Packung nach Anspruch 2, dadurch gekennzeichnet, daß ein Stempel (104) vorgesehen ist, auf den eine Anzahl hohler Substrate (100, 102, 103) aufschiebbar ist, wobei die Substrate elektrisch leitend miteinander in Verbindung stehen und daß mindestens eines der Substrate (100) Anschlußstifte (110) aufweist für eine Verbindung mit einer nächsthöheren Packungsebene.
  4. 4. Packung nach Anspruch 3, dadurch gekennzeichnet, daß der Stempel ein massiver Körper ist, der der Wärmeableitung dient.
    ei 973 008 509826/0662
  5. 5. Packung nach Anspruch 3/ dadurch gekennzeichnet, daß der Stempel ein Hohlkörper ist, der der Aufnahme eines Kühlmediums dient.
  6. 6. Packung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus einem allseitig begrenzten dielektrischen
    Körper (10) besteht.
  7. 7. Packung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus einem metallischen Kern für die Wärmeableitung und einem dielektrischen Überzug auf diesem Kern für die Aufnahme metallisierter Leitungsmuster besteht.
  8. 8. Packung nach Anspruch 7, dadurch gekennzeichnet, daß eine Anzahl von integrierten Schaltungen auf den entsprechenden metallisierten Verbindungsleitungsmustern befestigt sind
  9. 9. Packung nach Anspruch 7, dadurch gekennzeichnet, daß der metallische Kern gleichzeitig der Masseverbindung dient.
    FI 973 008
DE19742451211 1973-12-13 1974-10-29 Dichte packung fuer integrierte schaltungen Ceased DE2451211A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US424490A US3916266A (en) 1973-12-13 1973-12-13 Planar packaging for integrated circuits

Publications (1)

Publication Number Publication Date
DE2451211A1 true DE2451211A1 (de) 1975-06-26

Family

ID=23682810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742451211 Ceased DE2451211A1 (de) 1973-12-13 1974-10-29 Dichte packung fuer integrierte schaltungen

Country Status (5)

Country Link
US (1) US3916266A (de)
JP (1) JPS5740679B2 (de)
DE (1) DE2451211A1 (de)
FR (1) FR2254931B1 (de)
GB (1) GB1451156A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4136355A1 (de) * 1991-11-05 1993-05-06 Smt & Hybrid Gmbh, O-8010 Dresden, De Verfahren und anordnung zur dreidimensionalen montage von elektronischen bauteilen und sensoren
US5986886A (en) * 1997-11-03 1999-11-16 R-Amtech International, Inc. Three-dimensional flexible electronic module
DE10140328A1 (de) * 2001-08-16 2003-04-03 Siemens Ag Kühleinrichtung zur Kühlung elektronischer Bauelemente, Kühlkörper für eine solche Kühleinrichtung und Anwendung einer solchen Kühleinrichtung

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5184072A (ja) * 1975-01-21 1976-07-23 Nippon Electric Co Tasohaisenkibannojitsusohoho
JPS5458388A (en) * 1977-10-19 1979-05-11 Seiko Epson Corp Mos type integrated circuit device
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
ZA815347B (en) * 1980-08-28 1982-08-25 Lucas Industries Ltd Full wave rectifier assembly
JPS57103389A (en) * 1980-12-18 1982-06-26 Fujitsu Ltd High density mounting structure
FR2504770A1 (fr) * 1981-04-28 1982-10-29 Thomson Csf Dispositif connecteur pour matrice optoelectronique en circuit solide
US4520339A (en) * 1982-04-26 1985-05-28 Kabushiki Kaisha Ishida Koki Seisakusho Load cell with adjustable bridge circuit
JPS59205747A (ja) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2721223B2 (ja) * 1989-01-30 1998-03-04 株式会社東芝 電子部品装置及びその製造方法
US5749413A (en) * 1991-09-23 1998-05-12 Sundstrand Corporation Heat exchanger for high power electrical component and package incorporating same
JP2005522868A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子装置の製造方法
JP4919243B2 (ja) * 2002-04-11 2012-04-18 奇美電子股▲ふん▼有限公司 電気的絶縁体及び電子デバイス
US8468784B2 (en) * 2010-02-02 2013-06-25 Reddy Ice Corporation Ice bagging system including auxiliary source of bags
WO2019061166A1 (en) * 2017-09-28 2019-04-04 Intel Corporation SYSTEM ASSEMBLY IN HOUSING SIX SIDES
CN109300890B (zh) * 2018-08-31 2020-07-10 华中科技大学 一种可重组多面体电路结构及其共形喷印制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2720578A (en) * 1952-03-15 1955-10-11 Sylvania Electric Prod Semi-automatic assembly of electrical equipment
US2772380A (en) * 1954-04-26 1956-11-27 Richard G Andrew Tubular electronic unit
US3030553A (en) * 1958-12-29 1962-04-17 Marcus G Comuntzis Ruggedized electronic packaging
FR96241E (fr) * 1967-07-28 1972-05-19 Ibm Assemblage de circuits.
US3755891A (en) * 1971-06-03 1973-09-04 S Hawkins Three dimensional circuit modules for thick-film circuits and the like and methods for making same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4136355A1 (de) * 1991-11-05 1993-05-06 Smt & Hybrid Gmbh, O-8010 Dresden, De Verfahren und anordnung zur dreidimensionalen montage von elektronischen bauteilen und sensoren
US5986886A (en) * 1997-11-03 1999-11-16 R-Amtech International, Inc. Three-dimensional flexible electronic module
DE10140328A1 (de) * 2001-08-16 2003-04-03 Siemens Ag Kühleinrichtung zur Kühlung elektronischer Bauelemente, Kühlkörper für eine solche Kühleinrichtung und Anwendung einer solchen Kühleinrichtung
DE10140328B4 (de) * 2001-08-16 2006-02-02 Siemens Ag Kühlanordnung zur Kühlung elektronischer Bauelemente

Also Published As

Publication number Publication date
US3916266A (en) 1975-10-28
FR2254931B1 (de) 1976-12-31
FR2254931A1 (de) 1975-07-11
JPS5092684A (de) 1975-07-24
JPS5740679B2 (de) 1982-08-28
GB1451156A (en) 1976-09-29

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE2451211A1 (de) Dichte packung fuer integrierte schaltungen
DE69715715T2 (de) Streifenleiter mit Luft als Dielektrikum
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE69418511T2 (de) Halbleiterspeichermodul
DE2542518C3 (de)
DE69522600T2 (de) Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
EP1932407B1 (de) Elektrisches modul
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE69522887T2 (de) Dreidimensionaler integrierter Schaltungsstapel
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE69223906T2 (de) Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE4128603A1 (de) Halbleiteranordnung
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE3233195A1 (de) Halbleitervorrichtung
DE1564491A1 (de) Elektrische Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102006001767A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE69119938T2 (de) Mit mindestens zwei Trägerteilen versehener Leiterrahmen und Anwendung zu einer im Harz eingebetteten Halbleiter-Einrichtung
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection