JP2005522868A - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP2005522868A JP2005522868A JP2003583075A JP2003583075A JP2005522868A JP 2005522868 A JP2005522868 A JP 2005522868A JP 2003583075 A JP2003583075 A JP 2003583075A JP 2003583075 A JP2003583075 A JP 2003583075A JP 2005522868 A JP2005522868 A JP 2005522868A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier plate
- strip
- conductor pattern
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000011810 insulating material Substances 0.000 claims abstract description 17
- 238000005452 bending Methods 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 94
- 238000000034 method Methods 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 91
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000004734 Polyphenylene sulfide Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229920000069 polyphenylene sulfide Polymers 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000011532 electronic conductor Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 etc. Polymers 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
- Lens Barrels (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
表面に導電パターン(1)を備えた絶縁本体(2)を含む電子装置(10)を製造する方法が提案される。本発明によれば、キャリア(3)は第1の層(4)および第2の層(5)が設けられ、これらの層(4,5)は異なる材料により構成される。第2の層(5)の側からキャリア(3)を再成形した後、絶縁材料(2)は第2の層(5)の側に設けられ、第1の層(4)は除去され、それと共に絶縁本体(2)に導電パターン(1)を設ける。再成形は、例えば、曲げまたは圧入によって行われる。得られた本体(2)は、コンパクトカメラの一部として、モジュールで使用するため非常に適する。その形状は金型で成形してもよい。
Description
本発明は、表面に導体パターンが設けられた電気的絶縁本体を含む電子装置を製造する方法、および、この方法によって製造された装置に関する。
モジュールは、電子装置の製造における構成要素としてますます使用されつつある。モジュールは、導体パターンが設けられた電気的絶縁本体と、導体パターンによって相互接続された多数の部品(component)と、保護層とから作られる。モジュールは、次に、全体としてある種の機能を実行する。モジュールの使用は次の二つの理由から興味深い。第一に、個々の部品は、それぞれが固有の利点を有する異なる技術を必要とし、単一の(半導体)装置にあまりうまく集積化できない。第二に、モジュールは、通常、特定の機能を有し、その設計には特定の専門技術を必要とする。電子装置の機能性が増加したことが原因で、その製造者は必要とされるすべての専門技術を駆使することがもはや不可能であり、これは、あらゆる部品を備える印刷回路基板のような単一のキャリアの製造者にとっての障害である。
上記の方法は、特に、米国特許第6,087,721号で知られている。この公知の方法では、開口が絶縁本体に設けられる。本体は、次に、この例では金属層である熱伝導層に置かれ、部品がその開口に置かれる。この例ではバイポーラトランジスタである部品は、ボンディングワイヤを用いて表面の導体パターンに接続され、その表面にはさらなる部品もまた存在する。熱伝導層は、ここでは、余分な熱をトランジスタから除去するために役立つ。
この公知の方法の欠点は、モジュール内では、非常に制限された厚さ方向、すなわち、絶縁本体に対して垂直方向だけで集積化を行うことが可能であり、それは本質的に労働集約的で費用がかかる、ということである。これは、例えば、熱伝導層の本体との組立の場合に当てはまり、この組立は、大きいプレート上で行われるならば、分離の問題を生じる。それはまた、トランジスタを開口に配置する場合にも当てはまる。その上、分離保護層が必要になる。従来の方法により製造されたモジュールは、本質的に、部品が所望の回路に応じて接続されている導体パターンを備えた本体に過ぎない。
したがって、本発明の目的は、冒頭の段落で指摘した種類の方法であって、部品の組立を2方向以上で行うことができる方法を提供することである。
上記の目的は、第1の面および反対側の第2の面を備えたキャリアプレートに、第1の面から始めて順番に、第1の機械的に変形可能な材料で作られた第1の層と、第1の材料とは異なり、実質的に導体パターンに従ってパターニングされ、導電性である第2の材料から作られた第2の層とを設ける工程と、キャリアプレートを変形する工程と、電気的絶縁本体を形成するためキャリアプレートの第2の面に絶縁材料を設ける工程と、導体パターンが本体の表面で露出するように第1の層を除去する工程と、を含む方法によって達成される。
本発明による方法は、製造中だけに存在する第1の層を備えたキャリアプレートを利用する。このキャリアプレートが望ましい形で変形された後、電気的絶縁材料が設けられる。これは、好適には、金型で行われ、これにより電気的絶縁本体の形状が画定される。開口および空洞は、また、別個の工程を必要とすることなく、この間に画定される。次に、第1の層が除去され、導体パターンが本体の表面に現れる。導体パターンは、所望の機能が定められるように適宜に平坦な平面に設けられ、その後に所望の形状が与えられる。
本発明による装置は様々に変形されて実現され得る。第一に、本体は最初に製造され、その後、部品が設けられる。別の可能性として、絶縁材料を設ける前に、1または数個の部品が既に組み立てられ、絶縁材料内にカプセル化される。これは、装置の高さを低減し、別個の保護層を設けることを必要としないで外皮を設ける。さらに、この装置は、単一の平面に位置しない接点が設けられた単一の部品だけを含む場合がある。別の可能性として、キャリアプレートは、基板とキャリアプレートとの間に空洞が画定されるように、包まれる前にさらなる基板と組み合わせてもよい。
集積回路と絶縁材料を設けた後に除去される第1の層を備えたキャリアプレートを必要とする方法は、特に、欧州特許第1160858号A2で知られている。しかし、この公知の方法は、キャリアプレートが変形される工程を含まない。第1の層および第2の層は、ここでは、どちらも好適には銅であり、銅は十分に簡単に変形することができない材料である。さらに、キャリアプレートの全体はかなり厚く、例えば、125μmである。キャリアプレートの主要部は容易かつ素早く除去可能でなければならないので、キャリアプレートはかなり薄くしなければならないという事実だけをとっても、従来の方法のキャリアプレートと対比して、このキャリアプレートは本発明の方法によってかなり容易に変形させることが可能である。その上、従来の方法ではキャリアプレートに変形を加える理由がなく、導体パターンは集積回路の接触を画定するため使用される。回路をキャリアに配置する間に、これらの接点の下側ではんだが供給される可能性がある。この場合、導体パターンが二つ以上の平面に存在することは望ましくない。
キャリアプレートの第2の層の電気的伝導材料は、例えば、銅、ニッケル、銀、インジウム−スズ酸化物、鉄−ニッケル合金、または、有機導体である。キャリアの第1の層の弾性材料は、例えば、特にポリイミド、ポリフェニレンサルファイド(PPS)などのような熱可塑性合成樹脂であり、さらには、当業者によく知られているようなフォトレジスト、または、アルミニウムのような比較的弾性のある金属である。アルミニウムと銅の組み合わせにより優れた結果が得られた。その理由は、一方の材料が他方の材料に対して選択的にエッチングできるからである。第1の層は、好適には、第2の層よりも厚い。なぜならば、パターンの分解能は、第2の層のパターニング中における層の厚さに依存するからである。10から100μmのオーダーの分解能が望ましいならば、同じ規模のオーダーの厚さが必要である。しかし、このような厚さを有する層は強度が不十分であり、この目的を別にすれば、第2の層はもっと厚くなるように作られるであろう。代替的には、第1の層は、第2の層と第3の層の間に存在してもよい。第1の層は、次に、第2の層に対するエッチング選択性を示し、一方、第3の層は、一時的なキャリアとして機能する間は強度を保つ。第1の層は、また、第2の層と第3の層との間に変形によって生じる応力を橋渡しする。
要求される場合には、第2の層に、さらなる層を設けてもよい。このような層は、例えば、薄膜プロセスによって設けられ、導体パターンにビアを設ける可能性を与える。魅力的な実施形態は、例えば、ベンゾシクロブテンのようなパターニング可能な誘電体材料、SU−8のようなフォトレジスト、または、多孔性低誘電率(low−K)材料を設け、その上に第2の導電層が所望のパターンに従って設けられる。代替的には、さらなる層が、特に、はんだまたはバンプを与える接着層として設けられる。
キャリアプレートの変形は、少なくとも二つの方法:曲げ、および、圧入で行われる。
第1実施形態において、変形は、キャリアプレートが180度よりもかなり小さい角を挟むように少なくとも1方向で曲げられるにより行われる。曲げは、特に3番目の寸法、すなわち、厚さ方向をできるだけ効率的に利用する。パターンの帯状の導体は、これにより、第1の平面と第2の平面の両方に存在する。その結果として、かなりの空間的節約が実現される。その上、接点は複数の表面に画定され、部品を設置する際、および、装置を他の本体と一体として組み合わせる際に柔軟性が得られる。帯状の導体は、さらに非常に幅が狭くてもよく、依然として非常に優れた粘着力で絶縁本体に設けることができる。
好適な一実施形態では、キャリアプレートは、約90度の角で少なくとも1回曲げられる。このような角で曲げることにより、本発明の方法に従って最高の結果を得ることが可能になる。この点に関して非常に好適な実施形態では、キャリアプレートは約90度の角度で2回曲げられる。これにより、部品を互いに対向した二つの表面上に設置することができる本体が作成される。さらに絶縁材料が金型を用いて設けられる場合、開口と空洞を含む所望の形状が本体に画定され、同時に、導体は必要な位置に置かれる。したがって、導体はまた空洞に設けられる。
第2実施形態では、キャリアプレートの変形は、キャリアプレートが所望の位置でキャリアプレートの第2の面から圧入されることにより行われ、電気的絶縁材料を設置した後、導体パターンが表面に対して垂直方向に所望の位置で本体の表面よりも突出する。本実施形態では、驚くほど優れた精度で突起と凹部を設けることが可能であり、残りの部分に生じる突起は圧入される。圧力は第1の面から加えることもできるが、これにより、第2の層の変形の制御性は、第2の面からの圧入中よりも低下する。圧入は、好適には、例えば、Ni/Auバンプを備えたSiの基板、または、Niパターンを備えたスチール製基板を含むダイにより行われる。
圧入により形成された凹部は、部品を設置できる空洞を画定する。突起は、例えば、アライメント位置または接着位置を決める。第1の層が変形前に多少エッチングされ、その間に第2の層のアンダーエッチングが行われる場合には後者は特に興味深い。絶縁材料が次に設けられるとき、導体パターンは絶縁材料に埋め込まれ、すなわち、表面の凹部に位置する。これは、時折、例えば、導体を破損から保護するために好ましい。これは、時折、特に、部品への電気接続がバンプによって実現されている場合には好ましくない。後者の場合、押圧は、接着位置が隆起し、本体の表面の直ぐ上まで延びることを確実にする。
圧入による変形は、曲げによる変形に加えて非常によく行われることに注意する必要がある。圧入は、実際に、ミクロンオーダの分解能で局部的に変形を実現することが可能であり、これに対して、曲げは、より大きいスケールに、これだけに限られないが、実質的に関連している。
この方法の好適な一変形によれば、第2の層は、凹部の形成下でキャリアプレートの第2の面から第2の層の一部分を局部的に、好適には、選択的に除去することによりパターニングされ、凹部の形成が凹部に位置する第1の層の一部分の選択エッチングにより完成し、その間に、第2の層の残りの部分に対する第1の層のアンダーエッチングが行われる。この結果として、絶縁本体は、部分的に導体パターンの表面を越えて導体パターンの上に延びる。これは、導体パターンの絶縁本体への接着を特に強化し、これは、特に、導体パターンの部分を形成する多数の帯状の導体の幅が非常に狭い場合に、大きな効果を奏することが明らかである。
後者の実施形態のさらなる一変形によれば、導体パターンは、多数の帯状の導体を含み、帯状の導体のそれぞれは、帯状の導体の幅よりも寸法の大きい領域が設けられる。この事例では、第2の層の残りの部分に対する第1の層のアンダーエッチングは非常に大規模に行われるので、第2の層は帯状の導体の帯状部分のエリアで第1の層から離れ、一方、第2の層は接続領域のエリアで第1の層に接続されたままである。帯状の導体の帯状部分は、次に、絶縁材料を設ける間に完全に包まれる。このようにして、帯状の導体の帯状部分は、絶縁本体内に完全に包まれる。前記部分は、したがって、機械的破損または腐食作用からうまく保護される。その上、この変形は、絶縁本体によって(実質的に完全に)包まれるような導体の上に交差するようにさらなる導体を設ける可能性がある。これは、この方法によって得られた装置の小型性を実質的に失わせることなく、特に魅力的な可能性を与える。
好適な実施形態では、導体パターンは多数の帯状の導体を含み、それぞれの帯状の導体は、帯状の導体の幅よりも広い寸法を有する少なくとも一つの領域が設けられる。この寸法の広い領域は、部品のための接続領域としての機能を果たすために非常に適している。
さらなる変形では、帯状の導体は、一端に接続領域としての機能を果たすそれぞれの領域が設けられ、前記接続領域は絶縁本体の第1の平面的な表面上に閉じた配列で、好適には矩形状に配置され、多数の前記帯状の導体は、第1の平面的な表面と実質的に180度よりもかなり小さい角を挟む第2の平面的な表面までさらに延びる。このように実現された構造体は、半導体装置の配置のため非常に好ましい。導体は第1の表面と第2の両表面の上に広がるので、空間的な要求が制限される。
後者の実施形態の有利な変形では、絶縁本体は開口が設けられ、この開口は、斜視図では、閉じた配列内に位置し、感光性半導体素子は、その感光側を開口に向けて絶縁本体に取り付けられ、接続領域に電気接続され、光学レンズは、半導体素子とは反対にある側で開口内の絶縁本体に取り付けられる。特に、例えば、携帯電話機で有利に使用されるコンパクトカメラを含む電子装置はこのようにして製造される。この携帯電話機と一体型カメラとの組み合わせに対する特に大きな要望が予想される。
本発明による方法のさらなる実施形態では、半導体素子のような能動または受動素子は、絶縁材料をキャリアプレートに設ける前に、キャリアプレートに、または、キャリアプレートの上に設けられ、その素子は導体パターンに電気接続され、絶縁材料によって囲まれ、これにより絶縁材料は電子素子のための保護外皮(passivating envelope)として機能する。このように、多数の電子および/または半導体素子が外側に固定され得る絶縁本体を備え、同時にその絶縁本体はまた多数のさらなる電子および/または半導体素子を含む、非常に小型の電子装置が特に簡単な方法で得られる。
本実施形態は、得られた装置、特に半導体装置が2面以上の面で基板に設置され得る点で特に有利である。特に好適な変形では、装置は「コンプライアント・パッケージ」(compliant package)が設けられる。このコンプライアント・パッケージは、導体パターンにおいて基板への接続が電気素子の場所によって決定されないようにされている外皮である。さらに、これは、モジュールの部品が最初に一つの平面に実装され、その後、外皮がボックス形に折り曲げられ、場合によってはカプセル化される、モジュールを製造する可能性を提供する。
さらに別の実施形態では、装置は医療用システムのため使用される。この装置は、特に、超音波装置で使用するために非常に好適である。3次元導体パターンは、圧電素子の配列のための電気接続を行い、可能であれば部分的な外皮を与える。
本発明による方法のさらなる魅力的な変形では、凹部は、キャリアプレートの第2の層の一部分の局部的な、好適には、選択的な除去により形成され、凹部の形成は、凹部に位置する第1の層の一部分の選択エッチングにより完成し、第1の層のアンダーエッチングは第2の層の残りの部分に対して行われ、キャリアプレート内の前記凹部は、多数の帯状の導体を含む導体パターンを囲むように形成され、各導体の両端には帯状の導体の幅よりも広い寸法の接続領域が設けられ、第2の層の残りの部分に対する第1の層のアンダーエッチングは、第2の層が各帯状の導体の帯状部分のエリアで第1の層から分離され、一方、第2の層が接続領域のエリアで依然として第1の層に接続されたままであるように行われる。したがって、各帯状の導体の帯状部分は絶縁本体によって完全に囲まれる。これらの部分は、このようにして、機械的破損または腐食作用からうまく保護される。その上、この変形は、絶縁本体によって(実質的に完全に)囲まれた導体を横断するさらなる導体を設ける可能性を提供する。これは、この方法により得られた装置の小型性を実質的に失わせることなく、特に魅力的な可能性を提供する。
さらなる有利な変形では、キャリアプレートは、好適には90度の角度で数回、好適には、4回曲げられる。かなり多数の部品を備えた超小型装置はこのようにして得られる。その一例では、キャリアプレートは断面がU形をしている管に曲げられ、部品が存在しているU形の脚部の間の連結部品は、かなり短くするように選ばれ、部品が設けられない。要求次第で、U形の脚部に設けられた部品は電気的に相互接続される。このような方法で、例えば、断面が平坦に見える場合と平坦に見えない場合があるボックス形をした他の装置も形成される。
好適には、キャリアプレートの第1の層の材料としてアルミニウムが選ばれ、キャリアプレートの第2の層の材料として銅が選ばれる。最良の結果が得られるのは、キャリアプレートの第1の層の厚さが10から300μm、好適には、約30μmの厚さになるように選ばれ、第2の層の厚さが2から20μm、好適には、約10μmの厚さになるように選ばれたときである。絶縁本体を形成した後に、第1の層の全体をキャリアプレートから除去する方が望ましい。これは様々な効果を奏する。除去は、CMP(化学機械研磨)若しくはエッチング、または、これらの二つの技術の組み合わせによって行われる。特に、キャリアプレートの第1の層がかなり薄い場合、第1の層の(湿式化学)エッチングは特に魅力的な選択肢であり、なぜならば、このようにして、曲げられたキャリアプレートの互いに角を挟む、好適には、互いに直角をなす二つの表面の第1の層は、容易に同時に除去することができるからである。
好適な実施形態では、曲げられる前のキャリアプレートは、好適には、その裏側で曲げ方向にほぼ垂直方向のラインに沿って予備処理が施されるので、当該ラインに沿って容易に曲げることができる。このような処理は、例えば、好適には、局部的に中断されていても中断されていなくても構わない直線的な溝をキャリアプレートに設けることにより行われる。
以下、実施形態および図面を参照して本発明を詳細に説明する。
図は正しい縮尺では描かれず、一部の寸法はより簡明にするために特に拡大されている。対応する領域または部品にはできる限り同じ参照番号が与えられている。
図1は、本発明による方法の第1実施形態によって製造された第1の電子装置の斜視略図である。図2から4は、本発明による方法の第1実施形態の連続的な製造段階における図1の装置の斜視略図であり、図2を除いて、90度の角をなす二つの方向から見た図である。
本例の装置10は、ここでは、熱可塑性材料であるPPS(=ポリフェニレンサルファイド)で作られた単純な合成樹脂ブロック2を含み、ダンベル形状の導体パターン1がそのブロックの相互に垂直である二つの側面に設けられている。このようなブロックは、例えば、いわゆるサイドエミッタ型ダイオードレーザを、レーザの光ビームがベースプレートに対して垂直になるように、導電ベースプレートに取り付けるため使用される。側面に存在するダンベル形状の導体パターンの半分は、このとき、ベースプレートに(電気的に)接続される。レーザは、前記の側面と90度の角度をなす隣接した側面上に存在する前記パターンのもう一方の半分に(電気的に)結合される。このようなブロック10の寸法は、例えば、1×1×2mm3である。
このような装置10の製造は、第1の層4を含むキャリアプレート3(図2を参照)で始まり、第1の層は本例では30μmの厚さをもつアルミニウム層4であり、そこには、本例では銅で作られ、層4よりも薄く、10μmの厚さを有する第2の導電層5が存在する。その上に、すなわち、第2の層5には、二酸化珪素のダンベル形状のマスクがフォトリソグラフィーによって形成され、その後、塩化第二鉄の水溶液でエッチングすることにより、このマスクの外側で銅が第2の層5から除去され、それにより、凹部6がキャリアプレート3に形成され、第2の層5のさらなる部分およびアルミニウムの第1の層4の一部分が除去されることにより、この凹部は同じエッチング液を用いて完成される。次に、直線状の溝L(図3を参照)がキャリアプレート3の裏側に設けられ、図3に示されるように、キャリアプレート3を90度の角度で曲げることが容易になる。装置10(図4を参照)は、次に、金型(図示せず)中に配置され、その後、電気的絶縁本体2は、例えば、PPS材料がキャリアプレート3に対して注入成形される射出成形により形成される。凹部6は、また、このときに本体2の一部分により充填される。次に、本体2の一部分が充填された凹部6に達するまで、この事例では、エッチングによって、キャリアプレート3から第1の層4の側面が除去される、本例では、第1の層4の全体が除去される。図1に示された装置10はこのようにして得られ、絶縁本体2はその表面に導体パターン1が埋め込まれ、導体パターンは二つの隣接した相互に垂直な側面に広がる。
図5は、図1の装置の変形例の図1の線V−Vに沿った断面略図である。図6から11は、本発明による方法の第2実施形態の連続的な製造段階における図5の装置を、図5と類似した断面で表す断面略図である。本例の装置10が図1の装置と相違する点は、ダンベル形状の導体パターン1が絶縁本体2の表面に完全には埋め込まれず、図5に明らかに示されているように、一部だけがその中に埋もれている点である。導体パターン1は、その結果として、本体2に確実に固定される。
本例の装置10の製造法は、第1の例に関して既に説明された製造法と大部分が同じである。主要な相違点(図7および8を参照)は、凹部6が二つの別個の工程で形成されることである。銅で作られた第2の層5の第1の部分(図7を参照)は、好適には選択的に除去され、これにより、凹部6の第1の部分が形成される。これは、例えば、アルミニウムに対する選択性がかなり低いエッチング液である塩化第二鉄の水溶液を用いて行われる。次に、第1の層4のアンダーエッチングが第2の層5の残りの部分に対して起こるように、第1のアルミニウムの層が異なる選択エッチング液を用いて除去される。使用されるアルミニウム用の選択エッチング液は、例えば、水酸化ナトリウム(の水溶液)である。直線状の溝Lの設置とキャリアプレートの曲げは(図9および10を参照)、第1の例と同じように行われる。これは、また、一部分Mが図11に示されている金型を使用する射出成形による絶縁本体2の形成(図11を参照)の場合にも当てはまる。
図12は、本発明による方法のさらなる実施形態により製造された、コンパクトカメラを含む電子装置の斜視分解略図である。図13は、図12に対して180度の角度で、組み立てられた状態の図12の装置を概略的に示す斜視図である。例えば、図12に示される装置10は、本例では、PPS(=ポリフェニレンサルファイド)で作られた合成樹脂キャリア本体2を含み、そこには開口20が存在し、開口には、円筒形ホルダ45に配置された光学レンズ40が取り付けられる。開口20の反対側では、帯状の導体1のそれぞれの端1Aに存在する接続領域1Bの矩形状の閉じた配列8が本体2の平坦な表面2Aに設けられる。これらの導体1は、閉じた配列8の一辺では表面2Aの端までそのまま延び、その場所には、これに対応して帯状の導体1のもう一方の端1Cが存在する。閉じた形状8の他の3辺に存在する帯状の導体1は、表面2Aを部分的に通るが、その残りは、表面2Aに対して垂直である本体2の二つの側面2B、2Cを部分的に通る。閉じた配列8の後方に存在する導体1は、二つの側面2B、2Cに分散する。本例の装置10は、この結果として、特にコンパクトである。その上、その製造は、簡単かつ安価である。
さらに、感光性半導体素子30、いわゆるCCD(=電荷結合素子)またはCMOS(=相補型金属酸化膜半導体)センサ30がフレーム50により本体2の表面2Aに固定される。センサ30の感光領域31Aは、このとき、本体2中の開口20の反対側に存在し、センサ30の接続領域32は、電気導体を用いて、閉じた配列8に位置する帯状の導体1の接続領域1Bに固定される。図13は、今度は組み立てられた状態の装置10を別の方向から再度示す図である。装置10からの信号は、例えば、装置10がその3方向の小型性のため特に適している携帯電話機(図示せず)の内部で、導体1の端1Cで取り出され、および/または、伝達される。
本例の装置10は、上記の本発明による方法のうちの一つの変形によって製造可能である。その場合の主要な相違点は、本例のキャリアプレート3は、90度で1回曲げられるのではなく、本体2の平面的な側面2A、ならびに、側面2Aとそれぞれが90度の角度をなす二つの平面的な側面2B、2Cを形成するように、二つの辺において90度で曲げられていることである。さらに、様々な変形が可能であり、例えば、キャリアプレート3は3から4箇所において部分的に90度で曲げられる。
図14は、キャリアプレート3の変形が、キャリアプレートを圧入することにより行われる、本方法の第2実施形態における多数の連続的な工程を示す図である。図14Aは初期状態を表す。凹部6は第2の層5をパターニングするためキャリアプレート3に設けられ、本実施形態では、第2の層5における導体パターンのアンダーエッチングが起こるように、エッチング液が第1の層4を部分的にエッチングするため使用された。次に、例えば、Si基板上のNi/Auバンプにより形成されたダイ103が、図14Bに示されるように、キャリアプレート3と接触させられ、その間キャリアプレート3は堅い表面上に置かれる。ダイ103は、好適には、第2の層5を有する側に位置する。代替的には、第2のダイ、または、ダイの第2の部分を第1の層4を有する側に設けてもよい。
圧入後、ダイは、図14Cに示されるように再び取り外される。絶縁材料は、続いて、図14Dに示されるように設けられ、図14Eに示されるように第1の層4は除去される。その結果として、第2の層5が圧入された場所で表面から突出する本体が得られる。テストの結果、圧入された場所は、円形、正方形、環状、および、細長い形のような様々な形状を持ってもよいことがわかった。ダイ103に存在するパターンは、一対一の比率で第2の層5にほとんど移され、第2の層5の厚さの2倍にほぼ等しい突起の拡大が生じる。
本発明は、本発明の範囲内で多様な変更および変形が当業者によって実現可能であるので、実施形態に記載された方法に限定されない。したがって、種々の形状および/または種々の寸法を有する装置を製造可能である。また、キャリアプレートのため、すなわち、キャリアプレートの一部を形成する層のため、代替材料を使用することが可能である。さらに、絶縁本体は、また、セラミック材料(のスラリー)またはエポキシ樹脂材料のような種々の代替材料で作ることができる。
さらに注意すべき点は、本発明によれば非常に多数の装置を同時に製造可能であるが、実施形態では単一の装置の製造だけを記述し表現していることである。いわゆるリードフレーム内に存在し、リードフレームに2点で、例えば、曲げラインLの両先端で固定されたキャリアプレートが考えられる。個々の半導体装置は、刃による切断(sawing)、切断(cutting)またはブレーキング(breaking)のような機械的分離技術によって得られる。
さらなる電子部品および/または半導体部品がこの装置に設けられ、または、この装置の内部に設けられることを再度強調しておく。これらの部品は、相互に分離していても、半分離型でも、または、一体化されていても構わない。
最後に注意すべきことは、導体は、帯状の導体が合成樹脂外皮によって完全に囲まれる場合には、所定の間隔で拡大された部分を設ける必要があることである。これらの拡大された部分は両端でなくてもよい。拡大された部分間の距離は、一方で、帯状の導体がアンダーエッチング中に切り離されることがなく、他方で、二つの拡大された部分の間にある各帯状の導体の部分の強度が、例えば、絶縁本体の形成中に絶縁本体の材料によって破損されることがないように十分な大きさであるように選ばれる。
Claims (13)
- 表面に導体パターンが設けられた電気的絶縁本体を含む電子装置の製造方法であって、
第1の面および反対側の第2の面を備えたキャリアプレートに、前記第1の面から始めて順番に、第1の機械的に変形可能な材料で作られた第1の層と、前記第1の材料とは異なり、実質的に導体パターンに従ってパターニングされ、導電性である第2の材料から作られた第2の層とを設ける工程と、
前記キャリアプレートを変形する工程と、
前記電気的絶縁本体を形成するため前記キャリアプレートの前記第2の面に絶縁材料を設ける工程と、
前記導体パターンが前記本体の表面で露出するように前記第1の層を除去する工程と、
を含む方法。 - 変形は180度よりもかなり小さい角を挟むように前記キャリアプレートを少なくとも1方向で曲げることにより行われることを特徴とする、請求項1に記載の方法。
- 前記キャリアプレートの変形は、前記電気的絶縁本体を設けた後、前記導体パターンが前記本体の前記表面に垂直な方向に所望の位置で前記表面から突起するように、前記キャリアプレートがダイを用いて前記所望の位置で前記キャリアプレートの前記第2の面から圧入されることにより行われることを特徴とする、請求項1に記載の方法。
- 前記第2の層は、凹部の形成下で前記キャリアプレートの前記第2の面から前記第2の層の一部分の、局部的な、好適には、選択的な除去によりパターニングされ、前記凹部の形成は前記凹部に位置する前記第1の層の一部分の選択エッチングにより完成され、その間に前記第2の層の残りの部分に対する前記第1の層のアンダーエッチングが行われることを特徴とする、請求項1に記載の方法。
- 前記導体パターンは多数の帯状の導体を含み、前記帯状の導体のそれぞれは前記帯状の導体の幅よりも寸法の大きい領域が設けられ、
前記第2の層の前記残りの部分に対する前記第1の層のアンダーエッチングは非常に大規模に行われ、前記第2の層は前記帯状の導体の帯状部分のエリアで前記第1の層から離れ、一方、前記第2の層は接続領域のエリアで前記第1の層に接続されたままであり、前記帯状の導体の前記帯状部分は前記絶縁材料を設けている間に完全に包まれることを特徴とする、請求項4に記載の方法。 - 前記導体パターンは多数の帯状の導体を含み、前記帯状の導体のそれぞれは前記帯状の導体の幅よりも広い寸法を有する少なくとも一つの領域が設けられることを特徴とする、請求項1または2に記載の方法。
- 前記帯状の導体は一端に接続領域としての機能を果たすそれぞれの領域が設けられ、前記接続領域は前記絶縁本体の第1の平面的な表面上に閉じた配列で、好適には矩形状に配置され、多数の前記帯状の導体は前記第1の平面的な表面と180度よりもかなり小さい角を挟む第2の平面的な表面までさらに延びることを特徴とする、請求項6に記載の方法。
- 10から300μmの厚さが前記キャリアプレートの前記第1の層に対して選ばれ、2から20μmの厚さが前記第2の層に対して選ばれることを特徴とする、請求項1に記載の方法。
- 前記絶縁材料が前記キャリアプレートに設けられる前に、電子素子が前記キャリアプレートの前記第2の面で前記キャリアプレート、または、前記キャリアプレートの上に設けられ、前記素子は、前記導体パターンに電気接続され、前記電子素子のための保護外皮の機能を果たす前記絶縁材料によって囲まれることを特徴とする、請求項1に記載の方法。
- 前記第1の層を除去した後、少なくとも一つの電気部品が前記電気的絶縁本体に取り付けられ、これにより、前記部品の接続領域が電気伝導によって前記本体の前記導体パターンに接続されることを特徴とする、請求項1に記載の方法。
- 電子素子と、導体パターンが設けられた電気的絶縁本体と、を含む電子装置であって、
前記絶縁本体は実質的に180度よりも小さい角を挟み、これにより、第1の表面と第2の表面を画定し、前記導体パターンは前記第1の表面および前記第2の表面に広がる、
電子装置。 - 導体パターンが設けられた前記絶縁本体は開口が設けられ、前記開口の両側では、感光性半導体および光学レンズがそれぞれ前記絶縁本体に取り付けられていることを特徴とする、請求項11に記載の電子装置。
- 電子素子と、導体パターンが設けられた電気的絶縁本体と、を含む電子装置であって、
前記導体パターンは、前記本体の表面に対して垂直方向に所望の位置で前記本体の前記表面よりも突出した、電子装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02076427 | 2002-04-11 | ||
EP02078208 | 2002-08-05 | ||
PCT/IB2003/001307 WO2003086037A1 (en) | 2002-04-11 | 2003-04-10 | Method of manufacturing an electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005522868A true JP2005522868A (ja) | 2005-07-28 |
Family
ID=28793209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003583075A Withdrawn JP2005522868A (ja) | 2002-04-11 | 2003-04-10 | 電子装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20050170560A1 (ja) |
EP (1) | EP1500317A1 (ja) |
JP (1) | JP2005522868A (ja) |
KR (1) | KR20040105855A (ja) |
CN (1) | CN1647598A (ja) |
AU (1) | AU2003226575A1 (ja) |
WO (1) | WO2003086037A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005522861A (ja) | 2002-04-11 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスの製造方法 |
JP2006339612A (ja) * | 2005-06-06 | 2006-12-14 | Toshiba Corp | 半導体薄膜の製造方法、電子デバイス及び液晶表示デバイス |
EP2084723A1 (en) * | 2006-11-14 | 2009-08-05 | Nxp B.V. | Manufacturing of an electronic circuit having an inductance |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3039177A (en) * | 1957-07-29 | 1962-06-19 | Itt | Multiplanar printed circuit |
US3024151A (en) * | 1957-09-30 | 1962-03-06 | Automated Circuits Inc | Printed electrical circuits and method of making the same |
US3916266A (en) * | 1973-12-13 | 1975-10-28 | Ibm | Planar packaging for integrated circuits |
DE3246661A1 (de) * | 1982-12-16 | 1984-06-20 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von um eine aussenkante fuehrenden elektrischen anschlussleitungen |
GB8824826D0 (en) * | 1988-10-24 | 1988-11-30 | Moran P | Moulded circuit board |
US4944908A (en) * | 1988-10-28 | 1990-07-31 | Eaton Corporation | Method for forming a molded plastic article |
DE19535714C1 (de) * | 1995-09-26 | 1997-02-06 | Weidmueller Interface | Statuszeigeeinrichtung für Leiterplattenanschlußelemente |
US5738797A (en) * | 1996-05-17 | 1998-04-14 | Ford Global Technologies, Inc. | Three-dimensional multi-layer circuit structure and method for forming the same |
JP3883784B2 (ja) * | 2000-05-24 | 2007-02-21 | 三洋電機株式会社 | 板状体および半導体装置の製造方法 |
-
2003
- 2003-04-10 AU AU2003226575A patent/AU2003226575A1/en not_active Abandoned
- 2003-04-10 JP JP2003583075A patent/JP2005522868A/ja not_active Withdrawn
- 2003-04-10 US US10/510,878 patent/US20050170560A1/en not_active Abandoned
- 2003-04-10 CN CNA038081148A patent/CN1647598A/zh active Pending
- 2003-04-10 EP EP03745867A patent/EP1500317A1/en not_active Withdrawn
- 2003-04-10 KR KR10-2004-7016009A patent/KR20040105855A/ko not_active Application Discontinuation
- 2003-04-10 WO PCT/IB2003/001307 patent/WO2003086037A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP1500317A1 (en) | 2005-01-26 |
US20050170560A1 (en) | 2005-08-04 |
CN1647598A (zh) | 2005-07-27 |
KR20040105855A (ko) | 2004-12-16 |
AU2003226575A1 (en) | 2003-10-20 |
WO2003086037A1 (en) | 2003-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7524753B2 (en) | Semiconductor device having through electrode and method of manufacturing the same | |
JP3797992B2 (ja) | 半導体装置 | |
JP4469181B2 (ja) | 電子装置とこの装置の製造方法 | |
KR100419233B1 (ko) | 멤스소자 및 그의 제작방법 | |
US20030230805A1 (en) | Semiconductor device and manufacturing method thereof | |
JPH07169796A (ja) | 半導体装置とその製造方法 | |
JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
US20120043628A1 (en) | Packaged device including a well for containing a die | |
JP2001196421A (ja) | 半導体チップを基板に実装する方法及び基板への実装に適した半導体デバイス | |
JP4503604B2 (ja) | 電子パッケージ及びそれを構成する方法 | |
EP1478021B1 (en) | Semiconductor device and manufacturing method thereof | |
JP3561683B2 (ja) | 回路装置の製造方法 | |
JP2005522868A (ja) | 電子装置の製造方法 | |
JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
US7011986B2 (en) | Method for manufacturing a housing for a chip with a micromechanical structure | |
JP4534803B2 (ja) | 樹脂パッケージの製造方法 | |
US20120261816A1 (en) | Device package substrate and method of manufacturing the same | |
US7052933B2 (en) | Method of manufacturing an electronic device, and electronic device | |
JP4280908B2 (ja) | 光モジュール及びその製造方法並びに電子機器 | |
KR100375248B1 (ko) | 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치 | |
KR20090015619A (ko) | 인쇄회로 기판 및 그 제조 방법과 그를 이용한 전자 기기 | |
JP2009078315A (ja) | 封止構造及びその製造方法 | |
JP4117477B2 (ja) | 光モジュール及びその製造方法並びに電子機器 | |
JP2000252606A (ja) | 電子部品および電子部品の実装構造 | |
JP2004531072A (ja) | 半導体装置を製造する方法と半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060410 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070330 |