CN1647598A - 制造电子器件的方法 - Google Patents

制造电子器件的方法 Download PDF

Info

Publication number
CN1647598A
CN1647598A CNA038081148A CN03808114A CN1647598A CN 1647598 A CN1647598 A CN 1647598A CN A038081148 A CNA038081148 A CN A038081148A CN 03808114 A CN03808114 A CN 03808114A CN 1647598 A CN1647598 A CN 1647598A
Authority
CN
China
Prior art keywords
carrier board
conductive pattern
insulator
layer
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038081148A
Other languages
English (en)
Inventor
J·W·维坎普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1647598A publication Critical patent/CN1647598A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Lens Barrels (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了一种制造电子器件的方法，所述电子器件包括一电绝缘体(2)，其在一表面上设有一导体图案(1)。根据本发明，一载体(3)设有一第一层(4)和一第二层(5)，这些层(4，5)包含不同的材料。当从第二层(5)的侧对载体(3)进行再成形之后，在第二层(5)侧提供绝缘材料(2)，并除去第一层(4)，于是提供了具有导电图案(1)的绝缘体(2)。可以例如通过弯曲或通过施加压力来进行再成形。所得到的绝缘体(2)非常适用于作为小型照相机的一部分的模块中。它的形状可用模具来限定。

Description

制造电子器件的方法
技术领域
本发明涉及一种制造电子器件的方法和以这种方式制造的器件，所述电子器件包括在表面处设置有导体图案的电绝缘体。
背景技术
在制造电子器件的过程中模块作为构件块被越来越多的使用。模块是通过设有导体图案的电绝缘体、利用导体图案互相连接的多个元件以及保护层建立起来的。那么该模块作为一个整体能执行一定的功能。由于两个原因我们希望使用模块：第一，各个元件可能需要不同的技术，每种技术具有它们自己的优点并且不能非常好地集成到一单个(半导体)器件中。第二，模块通常具有特定的功能，并且它的设计需要特定的专门技术。由于电子器件日益增长的功能性，其制造商不能再把握所有需要的专门技术，这对于制造带有所有元件的单一载体例如印刷电路板的制造商来说将是一个障碍。
上面的方法从US6087721A等中是已知的。在该已知的方法中，在绝缘体中设置有开口。然后将该绝缘体放置在热传导层上，在该情况下为金属层，并将元件置于开口中。所述元件，在该情况下为双极晶体管利用焊线连接到表面上的导体图案，此时也可以设置另外的元件。此处的热传导层用于从晶体管除去过多的热量。
所述已知方法的缺点为：在所述模块中在厚度方向上，即垂直于绝缘体的方向上，只能产生非常有限的集成，并且当出现这种情况时，其肯定是劳动量大的并且昂贵。这是确实的，例如，对于具有绝缘体的热传导层的组件来说，如果它是在大板子上完成的，则其将导致间距问题。其对于晶体管在开口中的放置来说也是确实的。另外，分离的保护层是必需的。通过所述已知的方法制造的模块基本上不如具有导体图案的绝缘体多，在所述具有导体图案的绝缘体上各个元件根据需要的电路进行连接。
发明内容
因此本发明的目的是提供一种在开头段落中提到的那种方法，其中可在多于一个的方向上进行组件装配。
该目的在于以包括下述步骤的方法来实现：
提供具有一第一侧和一相对第二侧的载体板，并且所述载体板从所述第一侧开始按照这样的顺序具有由第一可机械变形材料构成的第一层和由不同于第一材料的第二材料构成的第二层，其中第二材料基本上是按照导体图案来图案化的并且是导电的；
使所述载体板变形；
在所述载体板的第二侧提供绝缘材料以便形成电绝缘体；和
除去所述第一层以使所述导体图案暴露在所述绝缘体的表面上。
根据本发明的方法利用了具有一第一层的载体板，所述第一层仅仅是在制造过程中出现的。当该载体板已经按期望的方式进行了变形之后，提供电绝缘材料。这优选是在模具中完成的，由此确定电绝缘体的形状。在该过程中不需要单独的步骤也可以确定开口和空腔。然后除去所述第一层，从而所述导体图案呈现在所述绝缘体表面上。导体图案由此提供在定义了期望功能性的扁平面中，该期望的形状随后被提供。
根据本发明的器件可以各种修改来实现。首先，可先制造绝缘体，其后放置元件。另一种可能性是在提供绝缘材料之前一个或若干个元件已经被装配并且封装在绝缘材料中。这可减少器件的高度，并且提供了一个包层，而不必提供独立的保护层。此外，也可以是所述器件仅包括一个单一元件，该元件设有触点，其并不位于一单个平面内。另一种可能性是在被包封之前，所述载体板装配有另一个基片，以便在所述基片和载体板之间定义一个空腔。
涉及具有第一层的载体板的方法就其本身而言从欧洲专利EP1160858A2是已知的，所述第一层是在提供集成电路之后被除去的并且由绝缘材料构成。然而，该已知方法并不包括使载体板变形的步骤。此处的第一和第二层最好都包括铜，其是不能充分容易变形的材料。此外，总的载体板相对是较厚的，例如为125μm。因为载体板的主要部分必须能够容易快速的除去而使得载体板必须相对较薄这样的事实使得载体板在根据本发明的方法中能相对容易地变形，与已知方法的载体板相反。另外，在已知方法中不存在对载体板进行任何变形的原因；所述导体图案用于确定集成电路的触点。在将电路放置在载体板的过程中，在这些触点的下侧可提供焊料。此处不期望使导体图案位于多于一个的平面中。
载体板的第二层的导电材料是，例如，铜、镍、银、铟-锡氧化物、铁-镍合金、或有机导体。载体板的第一层的弹性材料是，例如，类似聚酰亚胺、聚苯硫醚(PPS)等的热塑性合成树脂以及此外本领域技术人员已知的其它物质，光致抗蚀剂或类似铝的相对弹性金属。铝和铜的组合物可获得好的结果，因为所述一个材料可相对于另一个材料进行选择性蚀刻。第一层优选的具有比第二层大的厚度。这是因为在第二层的图案化过程中图案的分辨率取决于层厚。如果期望获得10至100μm级的分辨率，则需要相同数量级的厚度。然而，具有这样一个厚度的层强度不足，但为了该目的可将第二层构造得较厚。可选择的，第一层可设置在第二层和第三层之间。然后第一层相对于第二层进行蚀刻，同时第三层在用作暂时载体的同时维护所述强度。第一层也可以桥压在第二层和第三层之间，这是由变形引起的。
如果需要，第二层也可以设有另外的层。例如，可通过薄膜处理和能提供多个带通路的导体图案等来提供这样的层。一个引人注目的实施例是，例如，提供类似苯丁烯、类似SU-8的光致抗蚀剂或疏松低-K材料的可图案化介电材料，在这些材料上可根据期望的图案设置第二导体层。可选择的，可提供另外的层作为粘结层，尤其是用于提供焊料或隆起。
载体板的变形可至少以两种方式发生：弯曲和压入。
在第一实施例中，所述变形过程是通过下述方式发生的：在至少一个方向上弯曲所述载体板以便围起一个基本上小于180°的角。弯曲能够使尤其是第三尺度得到有效应用，也就是在可能的厚度方向上。因此图案中的条形导体可提供在第一平面和第二平面两个平面中。由此实现了相当大的空间节约。另外，可在若干个表面上定义触点，这在设置元件过程中和将器件与其他实体装配起来的过程中提供了灵活性。此外条形导体可以是非常窄的，并且通过非常好的粘附力仍然提供在绝缘体上。
在一优选实施例中，载体板通过近似90°的角被至少弯曲一次。通过这样一个角度的弯曲使得通过根据本发明的方法能够获得最大效果。在这方面非常优选的是另一个实施例，其中载体板通过近似90°的角被弯曲两次。这将产生在其两个彼此相对的表面上都能够设置元件的实体。如果此外利用模具来提供绝缘材料，则在所述包括开口和空腔的实体上可定义期望的形状，与此同时能够将导体设置在需要的地方。因此导体也可以设置在空腔中。
在一第二实施例中，所述载体板的变形过程是通过这样的方式发生的：所述载体板从载体板的第二侧被压入到期望的位置，以便在布置电绝缘材料之后，所述半导体图案在垂直于所述绝缘体表面的方向上在期望位置上突出到所述表面之上。通过该实施例能够以非常好的精度提供凹进部分和突起，当剩余部分被压入时出现所述突起。也可以从第一侧施加压力，但与从第二侧进行压入的过程相比，这将导致对第二层的变形较少的控制。压入过程优选的利用压模来进行，所述压模例如包括具有Ni/Au隆起的Si衬底，或者是具有Ni图案的钢基板。
通过压入形成的凹进部分确定了可放置元件的空腔。突起例如定义了对齐位置或粘结位置。如果在变形之前第一层被略微蚀刻，则后者都是特别有用的，在所述蚀刻过程中对第二层进行了底蚀刻(underetch)。当绝缘材料随后被提供时，导体图案将位于稍微凹陷的绝缘材料中，即所述表面的凹陷部分中。这在某些时候是优选的，例如用于避免导体损坏。有时它不是优选的，尤其是如果利用隆起来实现与元件的电连接。在后者的情况下，所述压力确保粘附位置升起正好超过绝缘体的表面之上。
注意除了通过弯曲进行变形之外，也可以很好地通过压入进行变形。压入实际上能够实现具有微米级的分辨率的局部变形，但是弯曲基本上涉及，但不专用于较大程度。
在所述方法的一优选修改方案中，通过从形成一凹进部分的载体板的第二侧局部的、优选的选择性地除去第二层的一部分来图案化所述第二层，于是通过选择性地蚀刻位于所述凹陷部分中的第一层的一部分就完成了所述凹进部分的形成过程，其间第一层相对于第二层的剩余部分进行底蚀刻。作为该过程的结果，绝缘体延伸到导体图案之上，部分延续到其表面上。这使得导体图案与绝缘体的粘附力特别牢固，这很明显是一个主要优点，尤其是如果形成导体图案的一部分的多个条形导体的宽度非常小。
在后面的实施例的另一个修改方案中，所述导体图案包括多个条形导体，这些导体中的每一个都设有一个比条形导体的宽度大的尺寸的区域。在该情况下，所述第一层相对于所述第二层的剩余部分的底蚀刻被如此产生以使所述第二层变为在所述条形导体的条形部分区域处不受第一层的影响，然而所述第二层在连接区域仍然与所述第一层连接。随后在提供绝缘材料期间所述条形导体的条形部分被整个包围。条形导体的条形部分因此被整个包围在绝缘体中。所述部分由此能够收到很好地保护免受机械损坏或腐蚀侵袭。另外，该改进方案提供了在这种被绝缘体(基本上整体)包围的导体上交叉的设置另外的导体的可能性。这尤其提供了引人注目的可能性，而基本没有减损通过所述方法获得器件的紧凑性。
在一优选实施例中，所述导体图案包括多个条形导体，这些导体中的每一个都设有至少一个具有比条形导体的宽度大的尺寸的区域。该较大尺寸的区域非常适于用作元件的连接区域。
在另一个修改方案中，通过将各个区域用作连接区域，在一个末端处提供所述条形导体，且所述连接区域被置于所述绝缘体的一第一平表面上的一闭合结构中，优选的为矩形，多个所述条形导体进一步延伸至一第二平表面，其与所述第一平表面围成一个基本上小于180°的角。从而实现了这样一种结构，其对于半导体器件的放置是非常优选的。因为所述导体在第一和第二表面上延伸，所以空间需要有限制。
在后面的实施例的一个优选修改方案中，所述绝缘体设有一个开口，当从突起侧看时，该开口位于闭合结构内，通过将其光敏侧面对开口而将一光敏半导体元件固定至所述绝缘体上，并且所述光敏半导体元件被电连接至所述连接区域，且在其位于与半导体元件相对的一侧通过开口将一光学透镜固定至绝缘体上。从而电子器件被制造，所述电子器件包括多个特别小型的照相机，这些照相机可优选地用于例如移动电话。被期望的一个特别大的需求是将移动电话和集成照相机相结合。
在根据本发明的方法的另一个实施例中，在载体板上提供绝缘材料之前，一有源或无源电子元件例如半导体元件被设置在载体板上面或上部，所述电子元件被电连接至所述导体图案并且由绝缘材料包围，从而所述绝缘材料用作所述电子元件的钝化包层。从而以一个特别简单的方式获得了一种具有绝缘体的非常紧凑的电子器件，其中多个电子和/或半导体元件在外侧可固定至所述绝缘体，而所述绝缘体也可以包括多个另外的电子和/或半导体元件。
该实施例具有这样的优点：结果得到的器件，尤其是半导体器件能够在一个以上的侧面上被放置在一基板上。在一特别优选的修改方案中，所述器件能设有“适应插件”。这是一个包层，其中导体图案是这样的使得到基板的连接不是通过电子元件的位置确定的。此外，这也提供了制造这种模块的可能性：其元件被首先安装在一个平面中，于是所述包层被折叠成一个盒子并且可以被封装。
在另一个实施例中，所述器件可被用于医疗系统。该器件尤其适用于在超声波器件中使用。那么三维导体图案可以提供一种电连接并且可能为压电元件的阵列提供局部包层。
在根据本发明的方法的另一个优选修改方案中，其中通过局部形成有凹进部分，并且优选的选择性地除去载体板的第二层的一部分，于是通过选择性蚀刻位于所述凹进部分中的第一层的一部分，使得第一层相对于第二层的剩余部分进行底蚀刻就完成了所述凹进部分的形成过程，载体板中的所述凹进部分被形成使得它包围包括多个条形导体的导体图案，其中所述条形导体的每一个的两个末端都设有一个尺寸比条形导体的宽度大的连接区域，第一层相对于第二层的剩余部分的底蚀刻被如此进行使得第二层变为在每个条形导体的条形部分区域从所述第一层分离，但是所述第二层在连接区域处仍然与第一层连接。因此每个条形导体的条形部分被绝缘体整个包围。从而这些部分能够得到很好地保护以免受到机械损坏或腐蚀侵袭。另外，该修改方案提供了设置与由绝缘体(基本上整体)包围的这样一个导体交叉的另外的导体的可能性。这尤其提供了引人注目的可能性，而基本没有减损通过所述方法获得的器件的紧密性。
在另一个优选修改方案中，所述载体板被弯曲数次，优选的为四次，且优选的是通过90°角。以这种方式能够获得非常紧凑的并具有较多的元件的器件。其一个例子是将载体板弯曲成管子状，其横截面是U形的，以便其上设置有元件的U形腿之间的连接片被选择是相对较短的并且不设置元件。如果希望如此，则提供在U形腿上的元件可以进行电互连。以此方式也可以形成其它器件，例如以盒子的形式，当从横截面观看时其可以是或可以不是平的。
优选的，铝被选择用于载体板的第一层的材料，铜用于载体板的第二层的材料。当在10和300μm之间选择载体板的第一层的厚度，优选的厚度为约30μm，且在2和20μm之间选择第二层的厚度，优选的厚度为约10μm时，最好的结果被获得。在形成绝缘体之后从载体板除去所述整个第一层也是可取的。这具有各种优点。可利用CMP(＝化学机械抛光)、或通过蚀刻、或者两种技术的结合来进行所述除去过程。尤其是如果载体板的第一层比较薄，则对第一层进行(湿化学)蚀刻是特别优选的选择，也是因为以此方式弯曲的载体板的彼此围成一个角，优选的彼此围成一个直角的两个表面的第一层能被容易地同时除去。
在一优选实施例中，载体板在弯曲之前沿大致垂直于弯曲方向的方向上，优选的在其后侧的直线被给出一个预备处理，以方便沿所述直线进行弯曲。这样一个处理可以由例如在所述载体板上设置优选的线性凹槽来构成，所述线性凹槽可以是或可以不是局部中断的。
附图说明
现在将参照实施例和附图详细说明本发明，其中：
图1概略的表示通过根据本发明的第一实施例的方法制造的并以围绕成90°角的两个仰角的透视图的形式示出的第一电子器件；
图2到4以连续阶段的形式概略的示出图1的器件，并且除了图2之外，它们是以围绕成90°角的两个仰角的透视图的形式示出的，所述连续的阶段是通过根据本发明的第一实施例的方法制造所述器件的连续阶段；
图5表示对图1的器件的修改，其是沿图1中的线□-□截取的概略剖面图；
图6到11以连续的阶段通过与图5相同的示意剖面图的形式示出图5的器件，所述连续阶段是通过根据本发明的的第二实施例的方法制造所述器件的连续阶段；
图12为包括小型照相机并且是通过根据本发明的进一个实施例的方法制造的电子器件的示意、透视、分解图；
图13是通过关于图12旋转180°角得到的图12的器件的示意、透视、装配图；
图14A到14E以与上述相应的剖面图的形式概略的示出了所述方法的一第二实施例。
具体实施方式
所述各幅图不是按照真实比例绘制的，为了清楚起见某些尺寸已经被适当地放大。尽可能的将相同的区域或元件给出相同的标号。
图1概略的表示通过根据本发明的第一实施例的方法制造的并以围绕成90°角的两个仰角的透视图的形式示出的第一电子器件。图2到4以连续阶段的形式概略的示出图1的器件，并且除了图2之外，它们是以围绕成90°角的两个仰角的透视图的形式示出的，所述连续的阶段是通过根据本发明的第一实施例的方法制造所述器件的连续阶段。
该实施例中的器件10包括单一合成树脂块2，在此其是由PPS(＝聚苯硫醚(PolyPhenylene Sulfide))制成的，PPS是热塑性材料，在合成树脂块2的两个相互垂直的侧面上有一哑铃形的导体图案1。这样的块体例如用于在一导电基板上安装所谓的侧发射体二极管激光器，以使激光的光束垂直于基板。然后呈现在一个侧面上的哑铃形导体图案的一半与基板进行(电)连接。所述激光器被(电)固定至呈现在邻接侧面上的所述图案的另一半，所述邻接侧面与前述的侧面围绕成90°角。这样一个块体10的尺寸例如为1×1×2mm3。
这种器件10的制造过程开始于载体板3(参见图2)，其包括第一层4，在该情况下为具有30μm厚度的铝层4，在其上设有一第二导电薄层5，其在此处是由铜制成并且具有10μm的厚度。其上，即第二层5上，通过光刻形成有一由二氧化硅制成的哑铃形掩模，于是通过用氯化铁的水溶液进行蚀刻而将铜从该掩模之外的第二层5除去，以便在载体板3中形成一凹进部分6，该凹进部分是利用相同的蚀刻剂完成的，因为第二层5的另外的部分以及第一铝层4的一部分也被除去了。然后(参见图3)在载体板3的后侧设置一线性凹槽L，以便于将载体板3弯曲90°角，如图3所示。然后将器件10(参见图4)放在模具中，其后由于例如将PPS材料注塑在载体板3上，则通过注塑形成电绝缘体2。在该过程中，凹进部分6也被绝缘体2的一部分填充。然后在该情况下通过蚀刻从载体板3的第一层4侧除去如此多的绝缘体，以至达到被绝缘体2的一部分填充的凹进部分6。在该实施例中将整个第一层4都除去。由此得到了图1所示的具有绝缘体2的器件10，所述绝缘体2在其表面上具有导体图案1以便其在两个邻接的、相互垂直的侧面上延伸。
图5表示对图1的器件的修改，其是沿图1中的线□-□截取的概略剖面图。图6到11以连续的阶段通过与图5类似的剖面图的形式粗略的示出图5的器件，所述连续阶段是通过根据本发明的的第二实施例的方法制造所述器件的连续阶段。该实施侧中的器件10不同于图1的器件，因为哑铃形的导体图案1并未凹入到绝缘体2的表面中去，但却是局部埋藏在其中，如在图5中能够清楚的看到。结果，导体图案1被牢固的锚固在绝缘体2中。
该实施例中的器件10的制造过程与上面针对第一实施例所述的大致相同。主要差别(参见图7和8)在于这样的事实：以两个独立的步骤形成凹进部分6。优选的，有选择的将由铜制成的第二层5的第一(参见图7)部分除去，于是形成凹进部分6的第一部分。这例如可用氯化铁的水溶液，即相对于铝具有相对低的选择性的蚀刻剂来实现。然后利用不同的选择性的蚀刻剂除去由铝制成的第一层的一部分，以便关于第二层5的剩余部分对第一层4进行底蚀刻。所使用的用于铝的选择性蚀刻剂可以是例如氢氧化钠(的水溶液)。线性凹槽L的设置及载体板的弯曲(参见图9和10)已与第一实施例中相同的方式发生。这对于通过使用模具的注塑成型形成绝缘体2来说也是确实的(参见图11)，所述模具的一部分M在图11中示出。
图12为包括小型照相机并且是通过根据本发明的进一个实施例的方法制造的电子器件的示意、透视、分解图。图13以透视图的形式和关于图12成180°角的装配状态粗略的示出了这个器件。例如，参见图12，器件10包括合成树脂载体2，此处其是由PPS(＝聚苯硫醚)制成的，其中设置有开口20，布置在圆柱形支架45中的光学透镜40紧固在开口20中。在开口20的另一侧，在条形导体1的各个末端1A处提供的连接区1B的矩形闭合结构8提供在绝缘体2的扁平表面2A上。这些导体1直接延伸到在闭合结构8的一侧处的表面2A的末端，由此形成条形导体1的其它末端1C。出现在闭合形状8的其它三个侧面处的条形导体1部分的通过表面2A，但是对于其他的则部分的通过绝缘体2的两个侧面2B、2C，这两个侧面垂直于表面2A。然后，出现在闭合结构8的后侧处的导体1在两个侧面2B、2C上分配它们本身。在本实施例中，器件10作为这一过程的结果可以是特别紧凑的。此外，其制造简单和廉价。
另外，光敏半导体元件30，即所谓的CCD(＝电荷耦合装置)或CMOS(互补金属氧化物半导体)传感器30，通过框架50被紧靠在绝缘体2的表面2A上。然后，传感器30的光敏区域31A呈现为与绝缘体2中的开口20相对，并且传感器30的连接区域32通过电导被紧固至位于闭合结构8中的条形导体1的连接区域1B。图13表示此时的在装配状态下的从一不同侧看得到的器件10。来自器件10的信号在导体1的末端1C处可被取出或传递，例如在移动电话(未表示)内，因此由于其在三个方向上都是紧凑的，所以器件10是特别适用的。
本实施例的器件10可通过根据上述的本发明的一个修改方法来制造。此处的主要差别为：本实施例的载体板3不是一次弯曲90°，而是在两侧弯曲90°以便形成绝缘体2的平侧面2A以及两个平侧面2B，2C，其中每个侧面都相对于侧面2A形成一90°角。此外，各种修改是可能的，例如载体板3在三个或更多位置部分地弯曲90°。
图14表示所述方法的第二实施例中的多个连续步骤，其中通过将后者压入而使载体板3发生变形。图14A表示初始情形。为了图案化第二层5已经在载体板3中设置了凹进部分6，并且在该实施例中，蚀刻剂被用于对第一层4进行部分蚀刻，以便对第二层5中的导体图案进行蚀刻。随后，例如在Si衬底上通过Ni/Au隆起形成的压模103与载体板3产生接触，如图14B所示，在此期间载体板3位于硬表面上。压模103优选地位于具有第二层5的一侧。可选择的，第二压模或压模的第二部分可设置在具有第一层4的一侧。
在压入之后，所述压模被再次除去，如图14C所示。随后设置绝缘材料，如图14D所示，并且除去第一层4，如图14E所示。结果是这样一个绝缘体，其第二层5从所述表面突出到压入的位置中。实验已经显示压入区域可以具有各种形状，例如圆形、正方形、环形或细长形。压模103中的图案基本上以一比一的比例转移给第二层5，并且突出部分出现了扩展，该扩展近似等于第二层5的厚度的两倍。
本发明不局限于本实施例中所述的方法。因为本领域技术人员在本发明的范围内可作出许多变化和修改。因此可以以不同的几何形状和/或不同的尺寸来制造器件。也可以使用用于载体板，即形成其一部分的层的可选择材料。另外，绝缘体也可以由各种可选择的材料制成，例如陶瓷材料或环氧树脂材料(的悬浮液)。
另外，注意通过根据本发明的方法可同时制造大量器件，尽管所述实施例只描述和说明了一单个器件的制造。可以想象得到载体板设置在所谓的引线框内并且以两点，例如在弯曲线L的两个末端固定在其上。然后通过独立的技术例如锯、切或断裂而可获得各个半导体器件。
再次强调另外的电子和/或半导体元件可设置在所述器件上或其内部。这些元件可以是彼此分立的、半离散的或相互集成的。
最后注意如果条形半导体整个都被合成树脂包层包围，则半导体需要在给定的间隔处设有扩宽部分。这些扩宽部分不需要位于末端处。选择扩宽部分之间的距离使得一方面条形半导体在正在蚀刻过程中不会脱离，而另一方面每个条形半导体位于两个扩宽部分之间的部分的强度足够大，以便在其形成过程中不会由例如绝缘体材料损坏。

Claims (13)

1.一种用于制造电子器件的方法，所述电子器件包括一电绝缘体，在其一表面上设有一导体图案，所述方法包括步骤：
提供具有一第一侧和一相对第二侧的载体板，并且所述载体板从所述第一侧开始按照这样的顺序具有由第一可机械变形的材料构成的第一层和由不同于第一材料的第二材料构成的第二层，其中第二材料基本上是按照导体图案来图案化的并且是导电的；
使所述载体板变形；
在所述载体板的第二侧提供绝缘材料以便形成电绝缘体；和
除去所述第一层以使所述导体图案暴露在所述绝缘体的表面上。
2.根据权利要求1所述的方法，其特征在于所述变形是通过下述方式发生的：在至少一个方向上弯曲所述载体板以便围起一个基本上小于180°的角。
3.如权利要求1所述的方法，其特征在于所述载体板的变形是通过这样的方式发生的：所述载体板利用压模从载体板的第二侧被压入到期望的位置，以便在布置电绝缘材料之后，所述导体图案在垂直于所述绝缘体表面的方向上在期望位置上突出到所述绝缘体表面之外。
4.如权利要求1所述的方法，其特征在于通过从形成凹进部分的载体板的第二侧局部地、优选有选择性地除去第二层的一部分来图案化所述第二层，于是通过选择性地蚀刻位于所述凹陷部分中的第一层的一部分就完成了所述凹进部分的形成过程，其间第一层相对于第二层的剩余部分进行底蚀刻。
5.如权利要求4所述的方法，其特征在于：
所述导体图案包括多个条形导体，这些导体中的每一个都设有一个比条形导体的宽度大的尺寸的区域；和
所述第一层相对于所述第二层的剩余部分的底蚀刻被如此产生以使所述第二层变为在所述条形导体的条形部分区域处不受第一层的影响，然而所述第二层在连接区域仍然与所述第一层连接，于是在提供绝缘材料期间所述条形导体的条形部分被整个包围。
6.如权利要求1或2所述的方法，其特征在于：所述导体图案包括多个条形导体，这些导体中的每一个都设有至少一个具有比条形导体的宽度大的尺寸的区域。
7.如权利要求6所述的方法，其特征在于：通过将各个区域用作连接区域，在一个末端处提供所述条形导体，且所述连接区域被置于所述绝缘体的一第一平表面上的一闭合结构中，优选的为矩形，多个所述条形导体进一步延伸至一第二平表面，其与所述第一平表面围成一个基本上小于180°的角。
8.如权利要求1所述的方法，其特征在于：在10和300μm之间为所述载体板的第一层选择一个厚度，在2和20μm之间为第二层选择一个厚度。
9.如权利要求1所述的方法，其特征在于：在载体板上提供绝缘材料之前，在载体板的第二侧处将电子元件设置于载体板上面或上方，所述电子元件被电连接至所述导体图案并且由绝缘材料包围，所述绝缘材料用于形成所述电子元件的钝化包层。
10.如权利要求1所述的方法，其特征在于在除去所述第一层之后，将至少一个电子部件固定至所述电绝缘体，以使所述部件的连接区域通过电导被连接至所述绝缘体的导体图案。
11.一种电子器件，包括一电子元件和一设有导体图案的电绝缘体，其特征在于所述绝缘体具有一个基本上小于180°的包围角，从而确定一第一和一第二表面，所述导体图案(1)在所述第一和第二表面上延伸。
12.如权利要求11所述的电子器件，其中设有导体图案(1)的绝缘体(2)设有一个开口(20)，在该开口的两侧一光敏半导体元件(30)和一光学透镜(40)被分别固定至所述绝缘体。
13.一种电子器件，包括一电子元件和一设有导体图案的电绝缘体，其特征在于所述导体图案在垂直于所述绝缘体表面的方向上在期望的位置处突出到所述表面之外。
CNA038081148A 2002-04-11 2003-04-10 制造电子器件的方法 Pending CN1647598A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP02076427.0 2002-04-11
EP02076427 2002-04-11
EP02078208.2 2002-08-05
EP02078208 2002-08-05

Publications (1)

Publication Number Publication Date
CN1647598A true CN1647598A (zh) 2005-07-27

Family

ID=28793209

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038081148A Pending CN1647598A (zh) 2002-04-11 2003-04-10 制造电子器件的方法

Country Status (7)

Country Link
US (1) US20050170560A1 (zh)
EP (1) EP1500317A1 (zh)
JP (1) JP2005522868A (zh)
KR (1) KR20040105855A (zh)
CN (1) CN1647598A (zh)
AU (1) AU2003226575A1 (zh)
WO (1) WO2003086037A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1500134A1 (en) 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
JP2006339612A (ja) * 2005-06-06 2006-12-14 Toshiba Corp 半導体薄膜の製造方法、電子デバイス及び液晶表示デバイス
WO2008059392A1 (en) * 2006-11-14 2008-05-22 Nxp B.V. Manufacturing of an electronic circuit having an inductance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3039177A (en) * 1957-07-29 1962-06-19 Itt Multiplanar printed circuit
US3024151A (en) * 1957-09-30 1962-03-06 Automated Circuits Inc Printed electrical circuits and method of making the same
US3916266A (en) * 1973-12-13 1975-10-28 Ibm Planar packaging for integrated circuits
DE3246661A1 (de) * 1982-12-16 1984-06-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von um eine aussenkante fuehrenden elektrischen anschlussleitungen
GB8824826D0 (en) * 1988-10-24 1988-11-30 Moran P Moulded circuit board
US4944908A (en) * 1988-10-28 1990-07-31 Eaton Corporation Method for forming a molded plastic article
DE19535714C1 (de) * 1995-09-26 1997-02-06 Weidmueller Interface Statuszeigeeinrichtung für Leiterplattenanschlußelemente
US5738797A (en) * 1996-05-17 1998-04-14 Ford Global Technologies, Inc. Three-dimensional multi-layer circuit structure and method for forming the same
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003086037A1 (en) 2003-10-16
EP1500317A1 (en) 2005-01-26
KR20040105855A (ko) 2004-12-16
US20050170560A1 (en) 2005-08-04
JP2005522868A (ja) 2005-07-28
AU2003226575A1 (en) 2003-10-20

Similar Documents

Publication Publication Date Title
CN100490162C (zh) 固体摄像装置及其制造方法
CN1265451C (zh) 半导体装置及其制造方法
JP2004013738A5 (zh)
CN100440395C (zh) 芯片式电容及其制造方法以及模制模具
US20130037845A1 (en) Lead frame, and light emitting diode module having the same
JP2002064226A (ja) 光 源
CN1332599A (zh) 平面安装型电子电路组件
CN1211859C (zh) Led装置
CN1150637C (zh) 带有三端子型压电器件的电子元件
CN1835246A (zh) 固体摄像装置及固体摄像装置的制造方法
CN1175480C (zh) 半导体装置及其制造方法
JP2002334975A (ja) 半導体装置の支持構造、ｃｃｄ半導体装置、その製造方法、及び、ｃｃｄ半導体装置用パッケージ
CN1675766A (zh) 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
CN1647598A (zh) 制造电子器件的方法
JP4919243B2 (ja) 電気的絶縁体及び電子デバイス
CN1206728C (zh) 芯片封装及其制造方法
CN1577043A (zh) 闪光灯组件、闪光灯组件的制造方法以及数码照相机
JP4839084B2 (ja) 固体撮像装置
CN1211072A (zh) 具有高辐射特性的半导体器件及其制造方法
JPH0232559A (ja) 電子部品実装体
JP4141789B2 (ja) 電力用半導体装置
CN1977376A (zh) 改进的蚀刻方法
JP2596750Y2 (ja) プリント基板
CN1897646A (zh) 摄像模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication