CN1211072A - 具有高辐射特性的半导体器件及其制造方法 - Google Patents

具有高辐射特性的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1211072A
CN1211072A CN98117858A CN98117858A CN1211072A CN 1211072 A CN1211072 A CN 1211072A CN 98117858 A CN98117858 A CN 98117858A CN 98117858 A CN98117858 A CN 98117858A CN 1211072 A CN1211072 A CN 1211072A
Authority
CN
China
Prior art keywords
radiant panel
core
resin component
semiconductor device
end portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98117858A
Other languages
English (en)
Other versions
CN1130767C (zh
Inventor
市川清治
坪田邦彦
梅本毅
西村善一
佐藤一成
西部俊明
田原和弘
清雅人
北古贺亨
宫龙也
冈平庆太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1211072A publication Critical patent/CN1211072A/zh
Application granted granted Critical
Publication of CN1130767C publication Critical patent/CN1130767C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的半导体器件包括:一个半导体基片、一个安装半导体基片的辐射板、多个与半导体基片电连接的引线端子、以及一个用于封装上述部件的树脂部件。树脂部件具有第一表面和第二表面,并且辐射板具有第一部分和第二部分,第一部分从树脂部件的第一表面向外暴露,第二部分从树脂部件的第二表面向外暴露。

Description

具有高辐射特性的半导体器件及其制造方法
本发明涉及一种半导体器件及其制造方法，该半导体器件包括一个基片，此基片被安装在一个辐射板上，基片和辐射板被树脂封装在一起。
半导体器件诸如LSI(大规模集成电路)或MMI(微型单片集成电路)已被应用于各种电子设备中。例如，在便携式电话机中，半导体器件被安装在一个微小单元中，此半导体器件消耗大量的电功率，诸如用于发射/接收信号的放大器。
通常，一个半导体器件的功率消耗越大，当该器件受热时温度就越高。由于在使用温度高时器件的寿命变短，因此产生大量热量的半导体器件装备有辐射板。表面积越大，辐射板的效率越高，但在诸如便携式电话之类的小型装置中，难以在半导体器件中提供大的辐射板。
因此，在通常的半导体器件中，为了防止器件的温升过高，如何有效地辐射热量以将使用温度维持在低水平成了一个重要的问题。在象这样的半导体器件中，半导体器件的基片被安装在辐射板上。基片的电极焊盘借助于接线连接至布置在其周边的引线端子，接线、引线端子的内侧部分和基片由一个树脂部件封装。
由于引线端子的外侧部分从树脂部件向外伸出，当半导体器件被安装在一个电路衬底上并且引线端子被连接至电路衬底的信号线时，向基片输入各种信号或者从基片输出各种信号成为可能的。另外，由于辐射板的下表面和端部暴露于树脂部件的外侧，通过将这些部分连接至电路衬底的一个导体图形，基片中产生的热量就可以通过辐射板辐射至电路衬底的导体图形。
但是，存在这样的可能性：电路衬底的导体图形受条件影响可能变热，并且在这些条件下，难以将基片中产生的热量充分地辐射至导体图形。
另一方面，有这样一种半导体器件，其中，辐射板的一部分暴露于树脂部件的上表面，从而借助于辐射板将基片中产生的热量辐射至外界空气中。但是，与上述的热量辐射至导体图形的方法相比，将热量辐射至外界空气中的方法是低效的，如果半导体器件周围的外界空气的温度是高的，就不能期望有良好的辐射特性。
另外，采用这样的结构，即，其中上表面上安装基片的一个平的辐射板暴露于树脂部件的下表面，如果不加装保护装置，将会有辐射板脱离树脂部件的危险。因此，在现有的方法中，辐射板的侧面弯曲层曲柄形状，并被设置在树脂部件内部，以防止辐射板脱落。但是，提供一个专用于将辐射板固定至树脂部件的零件不是优选的方法，因为它将降低半导体器件的生产率。
本发明的一个目的是要提供一种半导体器件及其制造方法，该半导体器件能够很好地辐射基片中产生的热量。
根据本发明的半导体器件包括：一个半导体基片；一个辐射板的一部分，其上安装半导体基片；多个引线端子的内侧部分；以及接线，这些接线将半导体基片和引线端子相应地连接，这些组成部分全部采用一个树脂部件封装，此树脂部件具有第一表面和第二表面。特别是，辐射板具有第一部分和第二部分，第一部分从树脂部件的第一表面向外暴露，第二部分从树脂部件的第二表面向外暴露。
由于其上安装半导体基片的辐射板的第一部分从树脂部件的第一表面向外暴露，例如，如果通过将辐射板的第一部分连接至一个电路衬底的一一个导体图形，而将树脂部件的第一表面安装在电路衬底上，半导体基片中产生的热量则通过辐射板的第一部分辐射至电路衬底的导体图形。另一方面，由于辐射板的第二部分暴露于树脂部件的第二表面，半导体基片中产生的热量从此第二部分辐射至周围的外界空气中。因此，即使电路衬底或外界空气之一的温度是高的，当另一个的温度为低时，半导体基片中产生的热量也可以从辐射板很好地辐射出去。
另外，通过使第二表面成为与第一表面相反的表面，当树脂部件的第一表面安装在电路衬底上时，热量可以通过辐射板的第二部分很好地辐射至外界空气中。在这种情况下，辐射板可以由一块金属板制成，其中，中心部分朝向树脂部件的第一表面弯曲，位于中心部分的相对的端部的两端部分朝向树脂部件的第二表面弯曲。或者，辐射板由一块金属板制成，其中心部分朝向树脂部件的第二表面弯曲，其位于中心部分的相对的端部的两端部分朝向树脂部件的第一表面弯曲。采用上述结构，由于辐射板的中心部分和两端部分分别位于树脂部件的上表面和下表面上，因此可以防止辐射板从树脂部件上脱落，而不需要辐射板专用的保持部件。在这种情况下，半导体基片可优选安装在辐射板的中心部分上。此外，将引线端子布置在辐射板的两侧部分的外侧，这将有助于通过接线实现半导体基片的焊盘和引线端子的连接。
根据本发明的一种制造半导体器件的方法包括以下步骤：借助于一个联结条，将一个单元中的多个引线端子和一块辐射板相连接，形成一个引线框架；将此引线框架弯曲成预定的形状；将半导体基片设置在引线框架的中心部分上；将半导体基片和引线端子电连接；以及采用树脂部件封装引线框架的一部分、半导体基片和接线。在引线框架的弯曲步骤中，辐射板的中心部分在引线框架的厚度方向上弯曲，中心部分的相对端部处的两端部分在与中心部分的弯曲方向相反的方向上弯曲，从而形成预定的形状。在封装步骤中，封装操作是如此进行的：引线框架的外侧部分、辐射板的中心部分的一个表面以及辐射板的两端部分的每端部分的一个表面是暴露的。
由于引线框架的辐射板的中心部分和两端部分是朝向彼此相反的侧面弯曲的，如上所述，因此，中心部分的一个表面和两端部分的每端部分的一个表面暴露于树脂部件上的不同位置。因此，根据本发明的半导体器件可以容易地制造。
在根据本发明的制造方法中，为采用树脂部件进行封装操作，带有连在一起的半导体基片和接线的引线框架被保持在引线端子的外部，并且被如此置于一个模具的空腔内：辐射板的中心部分的一个表面和两端部分的每一端部分的一个表面与模具的空腔的内侧接触。然后，熔化的树脂被填充于空腔内并固化。通过上述步骤，采用树脂部件的封装工艺可以容易地实施，其中，辐射板的一部分向外暴露。
应当指出的是，在本说明书中，尽管半导体器件在电路衬底上的安装方向被称为上部，而与之垂直的方向被称为侧部，但这是为便于描述更简单，并不是对在实际设备的制造或使用中的方向进行限制。
另外，本发明中，辐射板是指其上安装基片的部件，它用于实现热辐射，例如，此部件包括诸如金属模压垫片。
从参照附图所做的以下说明中，本发明的上述和其它目的、特征和优点将变得更清楚，附图显示出本发明的几个例子。
图1a-1d分别是根据本发明的第一实施例的半导体器件的底视图、俯视图、前视图和侧视图。
图2是一个分解透视图，它显示出图1a-1d中所示的半导体器件的辐射板、引线端子和基片的形状和位置关系。
图3是一个前视图，它显示出图1a-1d中所示的半导体器件的内部结构。
图4是一个俯视图，它显示出图1a-1d中所示的半导体器件的制造方法的一个工序中的一个引线框架。
图5a-5d分别是根据本发明的第一实施例的半导体器件的一个变换例的底视图、俯视图、前视图和侧视图。
图6是一个俯视图，它显示出图5a-5d中所示的半导体器件的制造方法的一个工序中的一个引线框架。
图7是一个前视图，它显示出根据本发明的第二实施例的半导体器件的内部结构。
图8是一个透视图，它显示出图7中所示的半导体器件的外部形状。
[第一实施例]
如图1a-ld、图2和图3中所示，根据本实施例的一种半导体器件1具有一个半导体基片(pellet)2，在此基片上形成一个集成电路。基片2设置在一个辐射板3上，此辐射板起到一个金属模压垫片(die pad)的作用。多个电极焊盘(electrode pad)4设置在基片2的表面上，并且多个引线端子(leadterminal)5布置在辐射板3的两侧。
如图3中所示，电极焊盘4和引线端子5的内侧部分6相应地通过接线7连接，并且基片2、辐射板3的一部分、接线7以及引线端子5的内侧部分6被封装在一个扁平的长方体形状的树脂部件中。
辐射板3形成为这样一种形状，即，其中位于中心部分9的相对端的两端部分10被设置成高于中心部分9。基片2设置在中心部分9的上表面上。辐射板3的两端部分10的上表面从树脂部件8的上表面向外暴露，而辐射板3的中心部分9的下表面从树脂部件8的下表面向外暴露。
具体地如图2所示，辐射板3的中心部分9总体上形成为向下凹陷的形状，其左右两侧向上弯曲，两端部分10则各自整体上形成为向上凸起的形状，其左右两侧向下弯曲。辐射板3的两侧部分11形成为纵向细长的矩形形状。两侧部分11与中心部分9和两端部分10相连接。
引线端子5形成为曲柄形状，并且从树脂部件8中伸出的外侧部分12与树脂部件8的下表面位于相同的水平面上。引线端子5的内侧部分6设置得高于外侧部分12，例如，与基片2的上表面和辐射板3的两侧部分11的上表面位于相同的水平面上。
在上面描述的结构中，半导体器件1被安装在一个电路衬底(未示出)的上表面上。在这种情况下，从树脂部件8侧面伸出的多个引线端子5的外侧部分12，通过焊料(焊接)分别与此电路衬底的多根信号线相连接，而从树脂部件8下表面向外暴露的辐射板3中心部分9的下表面，通过焊料与一个导体图形(例如此电路衬底的地线)相连接。
在上面描述的条件下，由于基片2可以通过引线端子5向电路衬底的信号线输入和从这些信号线输出各种信号，因此，半导体器件1可以对各种信号进行处理。按这种方式工作的基片2必然会产生热量，但所产生的热量能够通过辐射板3很好地辐射出去。
换句话说，其上安装基片2的辐射板3的中心部分9，从树脂部件8的下表面向外暴露，中心部分9直接与电路衬底的导体图形相连接，因此，基片2中产生的热量可以通过中心部分9适当地辐射至电路衬底。由于辐射板3的两端部分10从树脂部件8的上表面向外暴露，基片2中产生的热量可以更好地由辐射板3通过其两端部分10辐射至外界的空气中。
如上所述，本实施例的半导体器件1可以通过辐射板3，将基片2中产生的热量辐射至电路衬底的导体图形和周围的外界的空气中。因此，(例如)即使电路衬底或外界空气之一的温度是高的，但当另一个的温度为低时，充分地使基片2中产生的热量辐射出去仍是可能的。
另外，在本实施例的半导体器件1中，由于辐射板3的中心部分9和两端部分10分别位于树脂部件8的下表面和上表面，不必在树脂部件8内为辐射板3提供专用的支持部件，因为辐射板3被阻止脱离树脂部件8。
此外，应当注意的是，当从树脂部件8的下表面向外暴露的辐射板3的中心部分9，如上面所述的那样，通过焊料与电路衬底的导体图形连接时，以下方法将是合适的：例如，在辐射板3的中心部分9的下表面或电路衬底的导体图形的上表面的至少一个表面上涂敷焊糊；下一步将半导体器件1安装在电路衬底上；然后对整体结构进行加热，以使焊糊熔化并最后固化。
下面将参照图4和类似附图对本实施例的半导体器件1的制造方法进行简要说明。首先，如图4中所示，通过蚀刻一个微小的薄金属板，在一个引线框架15中形成单元图形14，其中，多个引线端子5和一个辐射板3由联结条13结合在一起。应当注意的是，在图4中，为简化说明，在引线框架15中仅仅形成两个半导体器件1的单元图形14，但在实际制造时，在一个引线框架15中要依次形成多个单元图形14。
按照上述蚀刻工艺，由于辐射板3的中心部分9和两端部分10由一对横向细长的狭缝形透孔分隔开，通过借助于一个引线成形模具使引线框架15变形，辐射板3的中心部分9弯曲形成向下凹陷的形状，而两端部分10均弯曲形成向上凸起的形状，并且同时，引线端子5弯曲形成曲柄形状，使内侧部分6的位置高于外侧部分12。
下一步，如图2和3中所示，基片2被设置在辐射板3的中心部分9的上表面上，然后，基片2的上表面上的电极焊盘4和引线端子5的内侧部分6分别与接线7相连接。此时，辐射板3的两端部分10的位置高于基片2的上表面，但并不是位于基片2的上方，因此，与接线7的连接可以容易地实现。
引线框架15被设置在一对可拆卸的模具的空腔内，在框架15中基片2和接线7以这种方式被安装在一个单元中。此时，通过用一对模具保持引线端子5的外侧部分12并且同时使辐射板3的中心部分9的下表面和两端部分10的上表面接触模具的内表面，这些部分被布置成从树脂部件8向外暴露。
通过将熔化的树脂填充于模具的空腔中并使其在上述状态下固化，树脂部件8就形成了，包括基片2、辐射板3的一部分、接线7和引线端子5的内侧部分6在内全部被封装在树脂部件8中。接着，通过从模具中取出这个树脂部件、去除诸如树脂的毛边并切除引线框架15的联结条13，半导体器件1就完成了，如图1所示。
通过按照上述的方法制造半导体器件1，可以简单地实现半导体器件1的结构，其中，辐射板3的中心部分9的下表面从树脂部件8的下表面向外暴露，而辐射板3的两端部分10的上表面从树脂部件8的上表面的两端向外暴露。另外，由于辐射板3和引线端子5是由一个引线框架15同时形成的，与辐射板3和引线端子5分别形成的情况相比，生产率更高。
应当指出的是，本发明并不局限于上述结构，在不脱离本发明宗旨的范围内可以作出多种变换。例如，在本发明的上述结构中，显示出了这样一个例子，其中，从树脂部件8的上表面的两端向外暴露的辐射板3的两端部分10，通过直接接触外界空气而辐射热量，但是，例如，通过在辐射板3的两端部分10的每一部分上安装一个散热部件(未示出)，可以增强热辐射效果。另外，可以将辐射板3的两端部分10的上表面粘附至一个比树脂部件8大的大尺寸辐射板(未示出)的下表面，并且用螺丝将这个大辐射板的两端部分固定至电路衬底。
另外，虽然在上述结构中显示出：辐射板3的两端部分10被设计成它们不从树脂部件8的端部表面向外突出，从而形成减小的尺寸的整体，但辐射板3的两端部分10也可以从树脂部件8的端部表面向外突出，以增强热辐射效果。
再者，在上述的结构中显示出：在树脂部件8的上表面的两端，辐射板3的两端部分10从前表面和后表面向外暴露，不过，如图5a-5d所示，可以形成这样一个半导体器件21，其中，一个辐射板22的两端部分23分别位于树脂部件24的上表面的两端并从前和后边缘稍向内偏。在这种情况下，如图6所示，适合用树脂部件24封装支承引线框架25的辐射板22的联结条26，并切除从树脂部件24突出的联结条26。[第二实施例]
下面将参照图7和图8对本发明的第二实施例进行描述。对于第二实施例的与上述的第一实施例相同的部分，将采用与第一实施例相同的符号，同时省略其详细说明。
在根据本实施例的一种半导体器件31中，一个半导体基片2被安装在一个辐射板32上，在此基片上形成一个集成电路，而此辐射板起到一个金属模压垫片的作用，基片2的多个电极焊盘4分别通过接线7与多个引线端子5相连接，引线端子5布置在辐射板32的两侧。
不过，辐射板32形成为这样一种形状，即，其中一个中心部分33被设置得高于两端部分34，基片2设置在中心部分33的下表面上。辐射板32的中心部分33的上表面从树脂部件35的上表面向外暴露，而辐射板32的两端部分34的下表面从树脂部件35的下表面的两端向外暴露。
换句话说，本实施例的半导体器件31的辐射板32形成这样一种形状，此形状可通过将前述的半导体器件1的辐射板3上下颠倒而得到。应当注意的是，在树脂部件35的前端和后端分别设有凹入部分36，凹入部分36从树脂部件35的上表面延伸至其下表面，辐射板32的两端部分34被设置在这些凹入部分36的底部。
在上面描述的结构中，本实施例的半导体器件31被安装在一个电路衬底(未示出)的上表面上，安装方式与前述的半导体器件1相同。在这种情况下，从树脂部件35侧面伸出的多个引线端子5的外侧部分12，通过焊料各自与此电路衬底的多根信号线相连接，而从树脂部件35下表面的两端向外暴露的辐射板32两端部分34的下表面，通过焊料与一个导体图形(例如此电路衬底的地线)相连接。
在上面描述的状态下，其上设置基片2的辐射板32的两端部分34，从树脂部件35的下表面向外暴露，两端部分34通过焊料直接与电路衬底的导体图形相连接，因此，基片2中产生的热量可以由辐射板32通过其两端部分34适当地辐射至电路衬底。另外，由于其上设置基片2的辐射板32的中心部分33从树脂部件35的上表面向外暴露，基片2中产生的热量还可以更好地由辐射板32通过其中心部分33辐射至周围的外界的空气中。
如上所述，本实施例的半导体器件31可以通过辐射板32，将基片2中产生的热量辐射至电路衬底的导体图形和外界的空气中。因此，(例如)即使电路衬底或外界空气之一的温度是高的，但当另一个的温度为低时，充分地使基片2中产生的热量辐射出去仍是可能的。
另外，在如上所述的本实施例的半导体器件31中，基片2是被上下颠倒设置在辐射板32的中心部分33的下表面上，但是由于接线7将基片2的电极焊盘4和引线端子5的内侧部分6相连接，这种连接可以容易地实施。
此外，如上所述，由于引线端子5的内侧部分6设置成高于外侧部分12，接线7不会从树脂部件35向外暴露。由于辐射板32的两端部分34低于基片2的下表面但又不位于其正下方，因此由接线7连接是容易的。
再者，由于辐射板32的两端部分34分别从树脂部件35的下部向外暴露，因此可以容易地借助于焊料将辐射板32的两端部分34连接至电路衬底的导体图形。特别是，由于辐射板32的两端部分34位于树脂部件35的凹入部分36的底部，各自使上表面和端表面向外暴露，因此可以借助于焊料或类似手段大面积地连接至电路衬底的导体图形。
下面将对根据本实施例的半导体器件31的制造方法进行简要说明。首先，通过蚀刻一个微小的薄金属板，形成一个引线框架15，此框架具有由联结条13结合在一起的多个引线端子5和一个辐射板32。
由于采用上述蚀刻工艺，辐射板32的中心部分33和两端部分34由一对横向细长的狭缝形透孔分隔开，通过借助于一个引线成形模具使引线框架变形，辐射板32的中心部分33弯曲形成向上凸起的形状，而两端部分34均弯曲形成向下凹陷的形状，并且同时，引线端子5弯曲形成曲柄形状，使内侧部分6的位置高于外侧部分12。
下一步，基片2被按如此方式设置在辐射板32的中心部分33的下表面上，即，电极焊盘4朝向下面，基片2的下表面上的电极焊盘4和引线端子5的内侧部分6的下表面与接线7相连接。此时，实际上优选的方式是通过使引线框架15上下颠倒放置从上面连接接线7。
引线框架15被设置在一对可拆卸的模具的空腔内，在框架15中基片2和接线7以这种方式被安装在一个单元中。此时，通过用一对模具保持引线端子5的外侧部分12和辐射板32的两端部分34并且同时使辐射板32的中心部分33的上表面接触模具的内表面，这些部分被布置成从树脂部件35向外暴露。
通过将熔化的树脂填充于模具的空腔中并使其在上述状态下固化，树脂部件35就形成了，包括基片2、辐射板32的一部分、接线7和引线端子5的内侧部分6在内全部被封装在树脂部件35中。接着，通过从模具中取出这个树脂部件35、去除诸如树脂的毛边并切除引线框架15的联结条13，半导体器件31就完成了，如图8所示。
通过按照上述的方法制造半导体器件31，可以简单地实现半导体器件31的结构，其中，辐射板32的中心部分33的上表面从树脂部件35的上表面向外暴露，而辐射板32的两端部分34的下表面从树脂部件35的下表面的两端向外暴露。
尽管已采用特定的用语对本发明的优选实施例作了描述，但这种说明书仅仅是用于描绘之用途，并且应当理解的是，在不脱离权利要求书的精神或范围的情况下，可以作出多种修改和变换。

Claims (8)

1．一种半导体器件，包括：
一个半导体基片，它具有多个电极焊盘；
一个辐射板，所述的半导体基片被安装在其上；
多个引线端子，每一引线端子借助于一根接线与所述电极焊盘的每一个相连接；和
一个树脂部件，它具有第一表面和第二表面，并且用于封装所述半导体基片、所述辐射板的一部分、所述接线和每一所述引线端子的一部分；
其中，所述的辐射板具有第一部分和第二部分，第一部分从所述树脂部件的第一表面向外暴露，第二部分从所述树脂部件的第二表面向外暴露。
2．根据权利要求1的半导体器件，其中，所述树脂部件的所述第一表面是一个要被安装在一个电路衬底上的表面，而所述的第二表面是一个与所述第一表面相反的表面。
3．根据权利要求2的半导体器件，其中，所述的辐射板包括一块金属板，其中心部分朝向所述树脂部件的第一表面弯曲，其位于所述中心部分的相对的端部的两端部分朝向所述树脂部件的第二表面弯曲，并且所述的半导体基片被安装在所述辐射板的中心部分上。
4．根据权利要求3的半导体器件，其中，所述的引线端子布置在所述辐射板的两侧部分的外侧。
5．根据权利要求3的半导体器件，其中，所述的辐射板包括一块金属板，其中心部分朝向所述树脂部件的第二表面弯曲，其位于所述中心部分的相对的端部的两端部分朝向所述树脂部件的第一表面弯曲，并且所述的半导体基片被安装在所述辐射板的中心部分上。
6．根据权利要求5的半导体器件，其中，所述的引线端子布置在所述辐射板的两侧部分的外侧。
7．一种制造半导体器件的方法，包括以下步骤：
借助于一个联结条，将一个单元中的多个引线端子和一块辐射板相连接，形成一个引线框架；
通过在所述引线框架的厚度方向上弯曲辐射板的中心部分，并在与所述中心部分的弯曲方向相反的方向上在所述中心部分的相对端部处弯曲两端部分，使辐射板成形；
将具有多个电极焊盘的一个半导体基片设置在所述辐射板的中心部分上；
借助于接线，将所述半导体基片上的每一电极焊盘分别与每一所述引线端子连接；
采用一个树脂部件封装所述引线框架、所述半导体基片和所述接线，封装方式为：每一所述引线框架的外侧部分、所述辐射板的所述中心部分的一个表面、以及所述辐射板的两端部分的至少一个表面向外暴露；和
切除所述引线框架的所述联结条，使所述辐射板和每一所述引线端子相应地分离。
8．根据权利要求7的制造半导体器件的方法，其中，所述的封装步骤包括以下步骤：
保持包括所述的半导体基片和与所述引线端子的外侧部分连在一起的所述接线的所述引线框架，以将所述引线框架按如此方式置于一个模具的空腔内：所述辐射板的中心部分的一个表面和两端部分的每一端部分的至少一个表面与模具的空腔的内表面接触；
向所述模具的空腔内填充熔化的树脂；和
使填充在所述模具的空腔中的树脂固化。
CN98117858A 1997-08-05 1998-08-05 具有高辐射特性的半导体器件及其制造方法 Expired - Fee Related CN1130767C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9210849A JP3003638B2 (ja) 1997-08-05 1997-08-05 半導体装置、その製造方法
JP210849/97 1997-08-05
JP210849/1997 1997-08-05

Publications (2)

Publication Number Publication Date
CN1211072A true CN1211072A (zh) 1999-03-17
CN1130767C CN1130767C (zh) 2003-12-10

Family

ID=16596134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98117858A Expired - Fee Related CN1130767C (zh) 1997-08-05 1998-08-05 具有高辐射特性的半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US6150715A (zh)
JP (1) JP3003638B2 (zh)
CN (1) CN1130767C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188294A (zh) * 2020-09-15 2022-03-15 三菱电机株式会社 半导体封装件及半导体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965936A (en) 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
EP1678757A1 (en) * 2003-10-17 2006-07-12 Koninklijke Philips Electronics N.V. Method for providing double-sided cooling of leadframe-based wire-bonded electronic packages and device produced thereby
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
US8304887B2 (en) * 2009-12-10 2012-11-06 Texas Instruments Incorporated Module package with embedded substrate and leadframe
JP6046063B2 (ja) * 2014-01-22 2016-12-14 古河電気工業株式会社 基板
JP2015149363A (ja) * 2014-02-05 2015-08-20 株式会社デンソー 半導体モジュール
JP2016032048A (ja) * 2014-07-29 2016-03-07 トヨタ自動車株式会社 電磁シールド体及び箱体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL159818B (nl) * 1972-04-06 1979-03-15 Philips Nv Halfgeleiderinrichting, bevattende een flexibele isolerende folie, die aan een zijde is voorzien van metalen geleider- sporen.
US3820153A (en) * 1972-08-28 1974-06-25 Zyrotron Ind Inc Plurality of semiconductor elements mounted on common base
JPS6020943Y2 (ja) * 1979-08-29 1985-06-22 三菱電機株式会社 半導体装置
US4465130A (en) * 1982-07-06 1984-08-14 Burroughs Corporation Wire form heat exchange element
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
JP2670408B2 (ja) * 1992-10-27 1997-10-29 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH06252318A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 半導体装置とその製造方法
JPH06275759A (ja) * 1993-03-17 1994-09-30 Fujitsu Ltd 半導体装置及びその製造方法
US5434407A (en) * 1993-08-23 1995-07-18 Gentex Corporation Automatic rearview mirror incorporating light pipe
JP2522186B2 (ja) * 1993-10-15 1996-08-07 日本電気株式会社 半導体パッケ―ジ
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
KR0170023B1 (ko) * 1994-12-16 1999-02-01 황인길 반도체 패키지
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
JP2907186B2 (ja) * 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188294A (zh) * 2020-09-15 2022-03-15 三菱电机株式会社 半导体封装件及半导体装置
CN114188294B (zh) * 2020-09-15 2024-09-17 三菱电机株式会社 半导体封装件及半导体装置

Also Published As

Publication number Publication date
JP3003638B2 (ja) 2000-01-31
CN1130767C (zh) 2003-12-10
JPH1154683A (ja) 1999-02-26
US6150715A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
CN1146044C (zh) 具有弯成j-型引线端子的半导体器件
CN1110089C (zh) 一种半导体器件
CN1052340C (zh) 塑料模制的具有小平直度偏差引线的集成电路组件
CN1104741C (zh) 半导体封装及其制造方法
EP2306513A2 (en) IC chip package with directly connected leads
US20020027273A1 (en) Semiconductor package and fabricating method thereof
CN1901187A (zh) 半导体器件
CN1499623A (zh) 引线框架、树脂密封型半导体装置及其制造方法
CN1341962A (zh) 半导体装置及其制造方法
CN1685498A (zh) 用于整体成型组件的热增强封装
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
CN1658736A (zh) 电路装置
CN1130767C (zh) 具有高辐射特性的半导体器件及其制造方法
CN1507041A (zh) 带有倒焊晶片的无引线半导体封装结构及制造方法
CN1961415A (zh) 灵活的引线框架结构以及形成集成电路封装件的方法
JP2002334975A (ja) 半導体装置の支持構造、ｃｃｄ半導体装置、その製造方法、及び、ｃｃｄ半導体装置用パッケージ
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
JP3730469B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN2572564Y (zh) 晶粒级封装结构
JP3867881B2 (ja) 半導体装置
KR101509228B1 (ko) 내부 리드에 비해 얇은 외부 리드를 갖는 측면 발광 다이오드 패키지 및 그것을 제조하는 방법
CN2619367Y (zh) 应用于高频ic的导线架
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
CN1126161C (zh) 半导体晶片的封装方法及其成品
CN116153886A (zh) 封装结构以及封装方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20021219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20021219

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Compund semiconductor Devices Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060427

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060427

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Compund semiconductor Devices Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031210

Termination date: 20140805

EXPY Termination of patent right or utility model