JP2004531072A - 半導体装置を製造する方法と半導体装置 - Google Patents

半導体装置を製造する方法と半導体装置 Download PDF

Info

Publication number
JP2004531072A
JP2004531072A JP2003506003A JP2003506003A JP2004531072A JP 2004531072 A JP2004531072 A JP 2004531072A JP 2003506003 A JP2003506003 A JP 2003506003A JP 2003506003 A JP2003506003 A JP 2003506003A JP 2004531072 A JP2004531072 A JP 2004531072A
Authority
JP
Japan
Prior art keywords
plate
semiconductor device
semiconductor element
connection
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003506003A
Other languages
English (en)
Inventor
ヨハヌス ヴェー ウィーカンプ
マルク アー デサンバー
デュランダス カー ディユケン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2004531072A publication Critical patent/JP2004531072A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】幾分限定された数の接続領域を有することが好ましい、トランジスタと集積回路のようなより複雑な半導体素子、または、１つまたは幾つかの受動素子が組み込まれたより複雑な半導体装置に対しては、適切に使用することが出来ないという、公知の半導体装置の製造方法の欠点を除去したり、または少なくとも減らすことを可能にすること。
【解決手段】本発明は、半導体装置（１０）を製造する方法であって、多くの接続領域（２）が設けられた半導体素子（１）が、第一電気導電性のプレート（３）と第二プレート（４）との間で嵌合され、２つの接続導体（３Ｂ、３Ａ）が、素子（１）の２つの接続領域（２Ａ， ２Ｂ）のために、第一プレート（３）から形成され、不動態化封止（５）が、プレート（３、４）の間と素子（１）の周りとに設けられ、素子（１０）が、２つの互いに垂直な方向（Ｌ， Ｍ）へ機械的に分離する技術を適用することによって形成される、方法に関する。本発明による方法では、接続領域（２Ａ， ２Ｂ）の間に位置するプレート（３）の一部（３Ｃ）（この部分は、その後エッチングによって除去される）が、露光されたままになる態様で、マスク（６）を第一導電プレート（３）上に設けることによって、接続導体（３Ａ， ３Ｂ）が、形成される。このような方法は、非常に小さな分離した半導体装置（１０）、または少なくとも半分−分離した半導体装置（１０）を、低コストかつ容易に得ることを可能にする。好適な実施例では、素子（１０）が、鋸挽き、切断、または破壊される場所に位置する、導電プレート（３）の更なる部分（３Ｄ）も、マスク（６）による覆いがされないままであり、かつ、エッチングの間に除去される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、多くの接続領域が設けられた半導体素子を有する半導体装置を製造する方法であって、
− 導電性を有し、かつ、前記半導体素子の少なくとも２つの接続領域に導電性を有して接続されている第一プレートと第ニプレートとの間に、少なくとも一つの半導体素子を配置するステップと、
− 前記プレートの間と前記半導体素子の周りとに、不動態化封止を設けるステップと、
− 少なくとも２つの接続導体の少なくとも１つが、半導体素子の前記少なくとも１つの接続領域に接続されるように、前記第一プレートから少なくとも２つの接続導体を形成するステップと、
− 分離線に沿って機械的に分離する技術を適用することによって前記半導体装置を形成するステップと、
を有する方法に関する。
【０００２】
本発明は、多くの接続領域が設けられ、かつ、第一導電プレートと第二導電プレートとの間に配置された、半導体素子を有する半導体装置であって、この第一プレートが、少なくとも２つの接続導体にパターン化され、これらの接続導電体の少なくとも１つが、前記半導体素子の前記少なくとも一つの接続領域に接続され、この第一プレートと第二プレートとの間と、前記半導体素子の周りとに、不動態化封止が存在する、半導体装置にも関する。
【０００３】
【従来の技術】
このような方法は、ＪＰ−Ａ ０９−０２７５９１から知られている。当該公知の文献には、２つのダイオードが、２枚の導電プレートの間で嵌合され、このダイオードの陽極が、一方のプレートに電気的に接続され、かつ陰極が、他方のプレートに接続されていることが、説明されている。ダイオードを、プレートの間に設けられた電気絶縁性を有する合成樹脂外被内に封止した後、分離線に沿った２つの相互に垂直な方向に鋸挽きすることによって、各々２つのダイオードを有する個々の素子が、得られる。同じ技術を使用することによって、合成樹脂外被に正確に向かって延在する溝が、ダイオードの間の両方のプレート内で鋸挽きされる。こうして、接続導体が設けられた２つの並列接続されたダイオードを有する素子が、非常に単純で、かつ安価な方法によって得られる。
【０００４】
この公知の方法の欠点は、接続領域の数が限定されていることが好ましい、トランジスタおよび集積回路のようなより複雑な半導体素子、または、１つまたは幾つかの受動素子が組み込まれているより複雑な半導体装置に対しては、適切に使用することが出来ない点である。
【０００５】
従って、本発明の第一の目的は、当該欠点を取り除く、または少なくとも減らすことを可能にすることである。
【０００６】
これを達成するために、冒頭の段落で述べた種類の方法は、接続領域の間に位置する導電プレートの一部分が、露光されたままになり、その後、当該一部分が、エッチングによって除去されるように、本発明によって導電性の第一プレート上にマスクを設けることによって、接続導体が、形成されることを特徴とする。本発明は、第一に、この方法によって、より多い数の接続領域を有する相対的に複雑な素子に、接続導体を容易に設けることが可能である、という認識に基づいている。特に、接続導体の幾何学的形状と位置は、（より）自由な選択が可能であり、これが、性能の向上につながる場合が多い。本発明は、更に、導電プレートの厚さを、非常に薄くなるように選択すれば、導電プレートの部分を、エッチングによって容易に除去することが出来るため、非常に安価なウェット−ケミカルエッチング（ｗｅｔ−ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ）を行う場合でも、横方向−エッチング（ｌａｔｅｒａｌ−ｅｔｃｈｉｎｇ）の問題が、限定される、という認識に基づいている。更に、この工程の場合、接続導体を形成する前に合成樹脂外被を設けておけば、合成樹脂外被を、エッチ−ストップ層（ｅｔｃｈ−ｓｔｏｐ ｌａｙｅｒ）と半導体素子の非常に適切な保護材として、使用することが出来る。更に、製造される素子の小型化が要請されているにも関わらず、横方向最少寸法は、依然として相対的に大きくても良いという認識も、生きている。
【０００７】
本発明による方法の好適な実施例では、半導体装置が分離操作を受ける導電プレート部分も、マスクによって露光されたままとなり、かつ、エッチング工程で除去される。これには、得られる素子の性能が、更に向上し、かつ、不合格品の数を減らすことが出来るという、非常に重要な利点がある。結局、鋸挽き、切断、またはブレーキングのような多くの機械的な分離技術は、導電性のプレートと合成樹脂外被に対して、短絡と高率の不合格品の発生原因となる可能性のある、ばりの発現のような様々な問題を引き起こすことが、判明している。使用されるこの機械的分離技術は、実質的に１つの材料にしか適用されないので、この好適な実施例で提案される方法によって、これらの問題は、発生しないか、または、その発生頻度が、かなり減少する。本発明の重要かつ驚くべき更なる利点は、更なる手段を使用せずに、すなわち、使用されるマスクの幾何学的形状を適用するのみで、本実施例で提案される方法を採用することが出来ることである。この結果、この方法は、依然として、相対的に単純であり、かつ非常に経済的である。
【０００８】
上述したように、マスクが、導電プレート上に固体の箔という形態で設けられる感光性の有機物質によって形成されるという事実と、エッチング工程に対しては、ウェット‐ケミカルエッチングが使用されるという事実により、当該方法は、相対的に単純でかつ非常に経済的である。２枚の電気導電性のプレートを使用することには、とりわけ、半導体素子の後方側（＝基板側）を第一導電プレートに接続することが出来るので、最終的な表面実装に適した素子を得ることが出来る、という効果もある。この場合、素子が鋸挽きされる位置にある第ニ導電プレートの部分も除去することが、好ましい。
【０００９】
プレートの厚さは、２〜４０ μｍの間の範囲になるように選択することが、好ましい。最良の結果は、プレートの厚さが等しい場合に達成される。これには、素子に加えられる、合成樹脂外被の縮みから生じる力の影響が、対称的になるという利点がある。これは、当該力によって生じるプレートの変形が、最小となり、かつ、プレートをマスキングしている間の当該変形による悪影響も、最小となることを意味する。
【００１０】
導電プレートの材料に銅を用いると、非常に良好な結果が達成される。上述の表面実装の可能性を向上させるために、半導体素子の次に、導電性体をプレート間で嵌合させると、有利である。このような導電性体には、第一導電プレートから形成されている更なる接続導線を、半導体素子と同じ態様で、かつ、半導体装置と同時に設けることが、好ましい。
【００１１】
レーザー溶接は、導電プレート（特に、第一プレート）を半導体素子に固定するための、特に魅力的な、すなわち安価な方法である。得られる素子が、半田付けによって適切にプリント回路板に実装可能となるように、この第一導電プレートに、耐−半田層を設けることが好ましい。
【００１２】
更なる実施例では、第二プレートには、半導体素子の次に延在する第一部分が設けられ、これは、第一プレートに接触するように、このプレートの分離の後に曲げられる。本実施例では、第二プレートは、導電し、かつ、適切な接着剤によって、半導体素子に取り付けられる。第二プレートは、本願明細書では放熱板として機能し、かつ、オプションでリードとしても機能する。この実施例は、パワートランジスタに非常に適している。半導体デバイスには、第一の屈曲部しか設けられていないが、これに代えて、屈曲部を、２つ以上設けても良い。
【００１３】
この実施例の場合、半導体素子において、第一プレートが、半導体素子の次に除去されるように製造される。これは、接続導体を規定するのと同じパターン化ステップで行うことが、好ましい。次いで、封止材料が、半導体素子の次に、例えば、研磨によって局所的に除去される。この操作では、封止が、半導体素子の周りに確実に維持される。半導体装置は、この研磨ステップの後に分離されることが、好ましい。最後に、第二プレートが、曲げられる。本願明細書では、第二プレートに、機械的な支持物を設けることが、好ましい。
【００１４】
このような方法で設けられる半導体装置は、例えば、０．６ ｍｍ， ０．５ ｍｍ， １．０ ｍｍのサイズを有し、かつ、第一プレートは、厚さ約１０ミクロンの銅であり、第二プレートは、厚さ約４０ミクロンである。第一部分の長さは、約４００ミクロンである。機械的な支持物として、Ａｌの層が、使用される。いかなるエポキシ材料または他の材料も適しているが、Ａｌの層は、様々な理由で適している。第一に、Ａｌの層は、銅の層と共に分離することが出来る。第二に、この分離の間に形成された第一プレートの側が、接点パッドとして使用されるであろう。接点パッドは、Ｃｕ−Ａｌの二重の層によって、Ａｕ、Ａｇ、Ａｌ、またはハンダのバンプを設けるために十分な広さのサイズになる。第三に、Ｃｕ−Ａｌの二重の層は、Ｃｕの厚い層と比較して、相対的に弾力性がある。
【００１５】
この実施例の場合、他の実施例と同様に、第一プレートと第二プレートとの間に半導体装置を配置する前に、マスクを第一プレートに適用することが出来る。安定性の理由から、第一プレートを一時的に機械的な支持物に取り付けることが、好ましい。この支持物を器具としても良いが、消費材料の層としても良い。
【００１６】
本発明の第二の目的は、より複雑であるにも関わらず、より小さなサイズで、かつ単純に作ることが出来る、冒頭の段落で述べた種類の半導体装置を提供することである。
【００１７】
この目的は、この素子に、パターン化された第一導電プレート内の導電トラックによって相互接続されている更なる素子を設けることによって、実現される。第一導電プレートは、パターン化されているため、１つ以上の半導体素子と好ましくは受動素子との配線に使用することに、非常に適している。第二プレートを、導電材としても良いが、このことは、必ずしも必要ではない。第二プレートが、導電材である場合、第二プレートを放熱板として使用することが出来る。第二プレートも、同様にパターン化することが出来る。
【００１８】
好適な実施例では、半導体素子は、一つのトランジスタである。しかしながら、それを、２つよりも多い接続領域を有する、または集積回路等さえをも有することが出来るいかなる他の半個別（ｓｅｍｉｄｉｓｃｒｅｔｅ）素子としても良い。半導体装置を、例えば、ＭＭＩＣとすることが出来る。
【００１９】
このパターンは、ほぼ第一プレートと第ニプレートの厚さ（２〜４０ミクロンが、好ましい）のオーダの分解能を有することが出来る。これは、第二プレートに、様々な導電トラックを設けても、半導体素子への接続用とプリント回路板のようなキャリヤへの接続用との両方の接続領域に対して、充分な空間を確保することを可能にする。
【００２０】
素子は、例えば、多数の半導体素子を第一プレートと第ニプレートとの間に配置し、かつ封止を設けて初めて、個々の半導体装置に分離するように、プレート−レベルでの製造が好ましい。このプレート−レベルでの製造の第一の利点は、組立の費用をかなり低減させることが出来ることである。プレート−レベルの製造には、更に、第一プレートと第ニプレートとの間の距離を規定する複数の半導体素子があるため、追加的なスペーサが、一切不要であるという利点がある。また、他の素子のいずれかが、半導体素子よりも高いことが判明した場合でも、この半導体素子が、第二プレートに電気的に接続される接続領域を有していなければ、これは、問題ではない。それらの素子は、複数存在するであろうし、かつこれらは、各々、第一プレートと第二プレートとの間の列として機能するであろう。封止を設けた後、単純に分離することが出来る、機械的に安定なスタックが、実現されている。
【００２１】
本発明のこれらの態様と他の態様は、以下に説明する実施例を参照することによって、明らかとなり、かつ解明されるであろう。
【００２２】
図は、縮尺通りには描かれておらず、かつ、一部の寸法は、明確にするため、強く誇張されている。対応する領域または部分は、可能な場合、同じ参照番号で示されている。
【００２３】
【発明を実施するための形態】
素子１０（図１を参照）は、多くの接続領域２（この内の２つ（２Ａ， ２Ｂ）が、図２に示されている）が設けられた半導体素子１を有する。当該半導体素子は、第一プレート３と第二プレート４との間に位置し、かつ、これらに取り付けられており、すなわち、その下側は、電気導電性の接着剤１２によって第二プレート４に取り付けられ、かつ、その上側は、２つの接続領域２Ａ， ２Ｂの上にハンダ付けにされたジョイント１３によって、第一プレート３に取り付けられている。この第一プレート３と第二プレート４は、この例では、導電性の材料（この場合は銅）を有する。不動態化封止５が、プレート３とプレート４との間と、半導体素子１の周りに設けられる。第一導電プレート３からは、２つの接続導体３Ａ、３Ｂが、半導体素子１に対して形成され、かつ、半導体装置１０が、２つの互いに垂直な方向Ｌ， Ｍへの鋸挽きによって、形成される。素子の寸法は、０．８ ｍｍ × １．２ ｍｍであり、かつ、高さは約０．３ ｍｍである。
【００２４】
本発明による方法は、以下に説明される（図２〜図５を参照）態様の素子を製造するために使用される。第一に、半導体素子１は、慣習的な半導体技術によって製造される。表面（図２を参照）には、二酸化ケイ素の絶縁層１４が、設けられる。この表面に位置する接続領域２Ａ， ２Ｂには、金属層１５が、設けられる。続いて、素子１は、導電性の接着剤１２によって、例えば、１０ミクロンの厚さを有する銅プレート４に接着される。素子１の次に、導電体７が、同じ態様でプレート４に接着される。シリコンまたは銅で作られている素子１と基体７の寸法は、０．３ ｍｍ × ０．３ｍｍであり、かつ、高さは、約０．２５ ｍｍである。次に、金の球状素子１３が、素子１と基体７との上に設けられる。
【００２５】
次いで（図３を参照）、プレート４と同じ厚さを有する、同じく銅の導電プレート３が、素子１と基体７との上に半田付けされる。プレート３， ４の寸法は、約１００ ｍｍ × １００ ｍｍであるために、多数の（この場合は、約８０００個）素子１０が、同時に製造可能となる。続いて、この場合は、エポキシ材料を含んでいる不動態化する合成樹脂５が、射出成形または充填技術によって、プレート３とプレート４との間、かつ、素子１と基体７との周りに設けられる。
【００２６】
次いで（図４を参照）、固体のフォトレジスト層６が、ここでは、５ミクロンの厚さで、第一プレート３上に設けられる。当該フォトレジスト層には、適切なマスクを使用した露光によって、開口部が設けられる。次に、部分３Ｃ， ３Ｄが、過硫酸塩アンモニウムを含むエッチング液を使用したエッチングによって、毎分０．１ ｍｍのエッチング率で第一プレート３から除去される。不動態化封止５は、ここで、エッチ‐ストップ層５の働きをする。こうして、素子１のための接続導体３Ａ， ３Ｂ， ３Ｅと基体７とが、第一プレート３から形成される。これらの形状と寸法は、図１に示す通りであり、かつ、この例の場合、信号増幅に使用することを目的とする、シリコンを含むトランジスタ１０に適している。同時に、部分３Ｄが、２つの互いに垂直な方向Ｌ， Ｍ（図２〜図５には、方向Ｌしか示されていない）へ鋸挽きするような機械的な分離技術によって、形成される素子１０が得られる第一プレート３の位置から除去される。こうして、素子１０には、接続導体３Ａ， ３Ｂの所望のパターンが、単純かつ安価な方法で設けられる。素子１０を鋸挽きする間、すなわち、少なくともその上側において、不動態化封止５を、排他的かつ直接的に鋸挽きするだけで十分であるため、金属と合成樹脂の鋸挽きに同一の鋸を使用しなければならない場合に起こる問題を、防止することが出来る。
【００２７】
必要な場合には（図５を参照）、形成される素子１０の裏側でも、小板−形状の部分４Ｄを、同時に第二プレート４から除去することが出来る。この結果、合成樹脂のみが、鋸５０によって鋸挽きされる。図１に示すように、２つの方向Ｌ， Ｍへの鋸挽きの後、個々の半導基体装置１０が得られる。これらは、表面実装に適しており、かつ、形状と寸法が、非常に小さい。この場合、基体７によって、素子１の基板は、電気的に接続可能になる。
【００２８】
本発明は、例に説明されている方法に限定されず、かつ、多くの変形態様と変更態様が、本発明の範囲内で当業者に可能である。例えば、異なる幾何学的形状、および／または、異なる寸法を有する素子が、製造可能である。異なる材料を、特にプレートに対して使用することも可能である。僅かな適合化によって、放熱の向上を得ることが出来る点は、更に注目すべきである。
【００２９】
個々の半導体装置を形成するための機械的な分離技術として、鋸挽き以外に、切断またはブレーキングも使用出来る点は、特に注目すべきである。後者の２つの技術の場合、原則として、材料の損失は、実質的に無いが、鋸挽きの場合、鋸による切断位置での材料が損失となる。本発明で意図されているような、非常に小さい素子の製造では、鋸挽きによる材料の損失は、相対的に大きい。
【００３０】
最後に注目すべき点は、追加の素子または構成要素を、半田付けによってプレートの１枚（例えば、第一プレート）に設けることが可能であり、この場合、プレートに適切な導体パターンが、設けられることである。
【図面の簡単な説明】
【図１】本発明による方法によって製造された半導体装置を、斜視図と部分的な仮想図で示す。
【図２】本発明による方法の実施例による製造プロセスの連続する段階における、図１の線ＩＩ〜ＩＩについての、図１の素子の厚さ方向における線図による断面図である。
【図３】本発明による方法の実施例による製造プロセスの連続する段階における、図１の線ＩＩ〜ＩＩについての、図１の素子の厚さ方向における線図による断面図である。
【図４】本発明による方法の実施例による製造プロセスの連続する段階における、図１の線ＩＩ〜ＩＩについての、図１の素子の厚さ方向における線図による断面図である。
【図５】本発明による方法の実施例による製造プロセスの連続する段階における、図１の線ＩＩ〜ＩＩについての、図１の素子の厚さ方向における線図による断面図である。
【符号の説明】
１…半導体素子
２Ａ…接続領域
２Ｂ…接続領域
３…第一プレート
３Ａ…接続導体
３Ｂ…接続導体
３Ｃ…第一プレートの一部
３Ｄ…第一プレートの一部
３Ｅ…接続導体
４…第ニプレート
４Ｄ…第二プレートの部分
５…封止
７…導電体
１０…半導体装置
１２…導電性の接着剤
１３…金の球状素子
１４…二酸化ケイ素の絶縁層
１５…金属層
５０…鋸

Claims (10)

  1. 多くの接続領域が設けられた半導体素子を有する半導体装置を製造する方法であって、
    その第一プレートが導電性を有し、かつ前記半導体素子の少なくとも２つの接続領域に導電的に接続されている、第一プレートと第ニプレートとの間に、少なくとも一つの半導体素子を配置するステップと、
    − 前記プレートの間と前記半導体素子の周りとに、不動態化封止を設けるステップと、
    − 少なくとも２つの接続導体の少なくとも１つが、半導体素子の前記少なくとも１つの接続領域に接続されるように、前記第一プレートから少なくとも２つの接続導体を形成するステップと、
    − 分離線に沿って機械的に分離する技術を適用することによって前記半導体装置を形成するステップと、
    を有する方法において、
    前記接続領域の間に位置する前記第一プレートの一部を、露光したままとし、その後、当該部分を、エッチングによって除去するように、前記第一プレート上にマスクを設けることによって、前記接続導体を形成することを特徴とする方法。
  2. 前記分離線に位置する、前記第一プレートの部分も、前記マスクによって露光したままとし、かつ、前記エッチング工程により除去することを特徴とする、請求項１に記載の方法。
  3. 前記マスクを、前記第一導電プレート上に固体の箔の形態で設けられる感光性の有機物質によって形成することを特徴とする、請求項１または２に記載の方法。
  4. 導電プレートを、第二プレートとして設けることを特徴とする、請求項１または２に記載の方法。
  5. 前記分離線に位置する前記第二プレートの部分を、除去することを特徴とする、請求項４に記載の方法。
  6. 前記第一プレートと前記第ニプレートとの厚さが、２〜４０ μｍの間の範囲であり、この厚さが、実質的に等しいことを特徴とする、請求項１に記載の方法。。
  7. 前記半導体素子の次に、同様に前記不動態化封止によって封止された更なる素子を、第一プレートと第二プレートとの間に設け、前記半導体素子と前記更なる素子とを、前記第一プレートから形成されたパターンによって相互接続していることを特徴とする、請求項１に記載の方法。
  8. その基体が前記第一プレートから形成されている更なる接続導体に接続されていて、かつ、前記第二プレートを介して前記半導体素子に導電的に接続されている導電体を、前記半導体素子の次に、第一プレートと第二プレートとの間に嵌合させることを特徴とする、請求項４に記載の方法。
  9. 多くの接続領域が設けられ、かつ、第一導電プレートと第二導電プレートとの間に配置された、半導体素子を有する半導体装置であって、
    この第一プレートを、少なくとも２つの接続導体にパターン化し、
    これらの少なくとも１つを、前記半導体素子の前記少なくとも一つの接続領域に接続し、
    この第一プレートと第二プレートとの間と、前記半導体素子の周りとに、不動態化封止を存在させる、
    半導体装置において、
    前記パターン化された第一導電プレート内の導電トラックによって互いに相互接続されている更なる素子を、前記素子に設けることを特徴とする、半導体装置。
  10. 前記半導体素子が、トランジスタであることを特徴とする、請求の範囲９に記載の半導体装置。
JP2003506003A 2001-06-19 2002-06-17 半導体装置を製造する方法と半導体装置 Pending JP2004531072A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01202370 2001-06-19
PCT/IB2002/002305 WO2002103792A2 (en) 2001-06-19 2002-06-17 Method of manufacturing a semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
JP2004531072A true JP2004531072A (ja) 2004-10-07

Family

ID=8180503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003506003A Pending JP2004531072A (ja) 2001-06-19 2002-06-17 半導体装置を製造する方法と半導体装置

Country Status (4)

Country Link
US (2) US6878573B2 (ja)
EP (1) EP1435112A2 (ja)
JP (1) JP2004531072A (ja)
WO (1) WO2002103792A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003255956A1 (en) * 2002-08-05 2004-02-25 Koninklijke Philips Electronics N.V. Method and apparatus for manufacturing a packaged semiconductor device, packaged semiconductor device obtained with such a method and metal carrier suitable for use in such a method
KR101083099B1 (ko) * 2002-12-23 2011-11-16 에이전시 포 사이언스, 테크놀로지 앤드 리서치 전자 디바이스
JP5943065B2 (ja) * 2012-03-05 2016-06-29 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
JPH0927591A (ja) 1995-07-10 1997-01-28 Hitachi Ltd 半導体装置およびその製造方法ならびに実装方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
DE19948555A1 (de) * 1999-12-03 2001-05-03 Andreas Plettner Verfahren zur Herstellung kontaktloser Chipkarten sowie zur Herstellung von elektrischen Einheiten, bestehend aus Chips mit Kontaktelementen
TW495943B (en) * 2001-04-18 2002-07-21 Siliconware Precision Industries Co Ltd Semiconductor package article with heat sink structure and its manufacture method
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US6625026B1 (en) * 2002-07-31 2003-09-23 Hewlett-Packard Development Company, Lp Heat-activated self-aligning heat sink

Also Published As

Publication number Publication date
US7105922B2 (en) 2006-09-12
US20050140000A1 (en) 2005-06-30
EP1435112A2 (en) 2004-07-07
US20040157376A1 (en) 2004-08-12
US6878573B2 (en) 2005-04-12
WO2002103792A2 (en) 2002-12-27
WO2002103792A3 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
US6451627B1 (en) Semiconductor device and process for manufacturing and packaging a semiconductor device
US6258629B1 (en) Electronic device package and leadframe and method for making the package
US6964918B1 (en) Electronic components such as thin array plastic packages and process for fabricating same
KR100386520B1 (ko) 회로 장치의 제조 방법 및 회로 장치
US5606198A (en) Semiconductor chip with electrodes on side surface
US7115483B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US6624511B2 (en) Hybrid integrated circuit device
US20060261450A1 (en) Leadframeless package structure and method
KR20040072574A (ko) 회로 장치 및 그 제조 방법
US7154166B2 (en) Low profile ball-grid array package for high power
JP2000100843A (ja) 半導体パッケージおよびその製造方法
US8384205B2 (en) Electronic device package and method of manufacture
JP4072816B2 (ja) 複合モジュール及びその製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JP3561683B2 (ja) 回路装置の製造方法
US7105922B2 (en) Electrode-type heat sink
JP4357278B2 (ja) 集積回路ダイ製作方法
JPH11191562A (ja) 半導体装置の製造方法
JPH11176856A (ja) 半導体装置の製造方法
JP3056166B2 (ja) Ｂｇａ半導体装置とその製造方法
JP2002026180A (ja) 回路装置の製造方法
JP2005229010A (ja) 半導体装置及びその製造方法
KR20050012590A (ko) 반도체 패키지의 제조 방법
KR20010061283A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080501

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091106