CN109300890B - 一种可重组多面体电路结构及其共形喷印制造方法 - Google Patents
一种可重组多面体电路结构及其共形喷印制造方法 Download PDFInfo
- Publication number
- CN109300890B CN109300890B CN201811010419.XA CN201811010419A CN109300890B CN 109300890 B CN109300890 B CN 109300890B CN 201811010419 A CN201811010419 A CN 201811010419A CN 109300890 B CN109300890 B CN 109300890B
- Authority
- CN
- China
- Prior art keywords
- polyhedral
- circuit
- substrate
- sub
- reconfigurable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明属于可重组多面体电路相关技术领域,其公开了一种可重组多面体电路结构及其共形喷印制造方法,所述多面体电路结构包括多个子模块及旋转轴,所述旋转轴设置于多个所述子模块之间,且所述子模块与所述旋转轴相连接,所述旋转轴通过转动来带动所述子模块转动以实现多个所述子模块之间的重组排列变换,由此构成新的多面体电路;所述子模块包括多面体基板、导线及芯片,所述多面体基板连接于所述旋转轴,所述导线与所述芯片设置在所述多面体基板上,且两者相连接以形成子电路,各个所述子电路相连接以形成多面体电路。本发明通过转动即可得到新的多面体电路,功能电路之间切换简单,提高了集成度,降低了成本,提高了芯片的利用率。
Description
技术领域
本发明属于可重组多面体电路相关技术领域,更具体地,涉及一种可重组多面体电路结构及其共形喷印制造方法。
背景技术
随着电子技术的发展,集成电路的规模越来越大,功能也越发强大。根据摩尔定律预测,集成电路所包含元器件数量和导电线路的复杂程度呈爆发式增长,如何在有限的空间内布置尽可能复杂的电路结构,使集成电路尽可能拥有复杂完备的功能成为了集成电路在设计和制造上最大也是最本质的挑战。随着集成电路集成的功能不断增多增强,功能芯片和处理芯片越来越多,造成了电路面积大、电磁干扰强和功耗高的情况。
为了进一步提高芯片的集成度,上个世纪80年代提出了三维电路(空间电路)概念,即将电路集成到三维空间中以降低集成电路的设计制造面积,节省空间。发展至今,应用最为广泛且完备的设计制造方法为三维堆叠法,即采用多层电路板叠加的方式降低电路所占空间。但是采用这种方法所设计制造的电路存在电磁干扰大,散热性能差的缺陷,芯片只能布置在整个空间电路的上下两层,限制了元器芯片的个数从而限制了空间电路的进一步利用,且由于分层导致了集成电路的可靠性降低,对于使用环境要求较为严格的情况,这种设计制造方法显然不能满足要求。
在此基础上,微纳制造、增材制造和激光加工等新的工艺方法不断被拓展,基于这些新工艺的空间电路制造方法应运而生。这些方法虽然在电路的集成化、电路制造的便捷性、稳定性、电路功能的拓展性上取得了一定的进展,如将电路集成到三维基板上成为空间或者调整布线算法使布线与布置芯片区域的利用率尽可能的提高,但是其发展均属于在原有制造方法的基础上进行优化提升,未能打破电路闲置浪费及芯片使用较多的根本技术壁垒。此外,现有的空间电路制造方法工艺繁琐,制造成本较高。
现阶段,本领域相关技术人员已经做了一些研究,如专利201510857645.1公开了一种基于3D打印工艺的液态金属立体电路及其制造方法,制造带有内部中空流道的立体基体,并向立体基体中注入液体金属以得到立体电路,该方式虽然可以一次性制造出立体电路,但是工艺流程复杂,增材制造效率低,还难以保证液体金属的密封性。又如专利200910106506.X公开了一种立体电路制造工艺,其提出了采用激光直写制造立体电路的方法,其中基板采用特殊的塑胶制成,通过激光扫描还原出金属离子图案,最后通过化学镀形成导电图案,如此提升了立体电路制造的可靠性及稳定性,但对基板的材料限制较大,工艺过程较为复杂。
与此同时,常规的集成电路设计制造方法采用将多种功能的芯片集成到一起,之后通过导线互联以实现集成电路的多功能化需求。但在大多数情况下,集成电路所具备的功能彼此间是并行的,即在某一种功能模块的电路组成中,经常存在完全相同的由元器件和线路组成的电路部分,导致芯片的利用率很低,且由于其形式单一、不可重组的属性导致有限空间内集成电路的组成功能电路种类有限,阻碍其集成度进一步提高。如专利201611217834.3公开了一种多功能电路,该电路将多种功能的芯片集成到一块,信号自同一个输入端输入,主控芯片通过切换信号通道来使集成电路能够切换不同功能,该方法虽然通过通道切换降低了主控芯片的个数,提升了功能集成量,提高了芯片的利用率和集成电路的集成度,但是在功能电路的实现上仍需要多个芯片及多套附属电路才能完成,导致电路成本较高,面积较大,功耗高,不能从根本上解决电路闲置浪费的问题。相应地,本领域存在着发展一种电路闲置率较低的可重组多面体电路结构及其制造方法的技术需求。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种可重组多面体电路结构及其共形喷印制造方法,其基于现有集成电路的制造特点,研究及设计了一种电路闲置率较低的可重组多面体电路结构及其共形喷印制造方法。所述电路结构的各个部分设计布置在同一空间多面体基板的各个面上,既可以提升电路的集成度,降低了制造成本,简化了制造工艺,且由于空间多面体基板的整体性,增强了集成电路的可靠性及稳定性。此外,所述电路结构通过子模块与连接旋转轴的设置来实现功能电路的集成、切换和重组,这种以多面体各面为基底的可重组空间电路,通过机械旋转来实现各子模块的重新排序组合,进一步实现了功能电路的重新连接。
为实现上述目的,按照本发明的一个方面,提供了一种可重组多面体电路结构,所述多面体电路结构包括多个子模块及旋转轴,所述旋转轴设置于多个所述子模块之间,且所述子模块与所述旋转轴相连接,所述旋转轴通过转动来带动所述子模块转动以实现多个所述子模块之间的重组排列变换,由此构成新的多面体电路;
所述子模块包括多面体基板、导线及芯片,所述多面体基板连接于所述旋转轴,所述导线与所述芯片设置在所述多面体基板上,且两者相连接以形成子电路,各个所述子电路相连接以形成多面体电路。
进一步地,所述子模块还包括绝缘镀层,所述绝缘镀层设置在所述多面体基板上,所述导线设置在所述绝缘镀层上。
进一步地,所述多面体基板开设有凹槽,所述芯片设置于所述凹槽内;所述绝缘镀层设置在所述多面体基板除凹槽外的区域上。
进一步地,所述多面体基板包括外表面及内表面,所述内表面直接连接于所述旋转轴,所述绝缘镀层设置在所述外表面上,所述凹槽贯穿所述外表面。
进一步地,所述外表面为所述多面体基板远离所述旋转轴的表面,所述外表面与所述内表面不能相互转换。
进一步地,所述导线包括连接线路及引脚接口,所述连接线路的一端连接于所述芯片,另一端连接于所述引脚接口,所述引脚接口凸出对应的所述子模块以与其他子模块的引脚接口可分离地相连接。
进一步地,所述引脚接口的表面上需做黏性处理,使其具有粘贴和吸附功能,以实现子模块与子模块之间的线路易于连接。
按照本发明的另一个方面,提供了一种可重组多面体电路结构的共形喷印制造方法,该方法包括以下步骤:
(1)对多面体电路分功能模块进行电路逻辑设计,并建立各功能模块独立平面电路图;接着,将各个功能模块独立平面电路图中相同的部分提取出来以作为公用部分,并将各个功能模块独立平面电路图中的剩余部分设置在公用部分的周围,由此建立可重组平面电路图;
(2)结合多面体基体的结构及其机械变换方式,将所述可重组平面电路依次排布到所述多面体基体的外表面上以完成可重组多面体电路的布局方式的确定,其中,所述多面体基体包括相连接的多个多面体基板及旋转轴,所述旋转轴设置在多个所述多面体基板之间,其通过转动来调节所述多面体基板的位姿;
(3)采用化学前驱体喷涂的方式在所述多面体基板上镀一层有机绝缘镀层;
(4)提供夹具,将所述多面体基体设置在所述夹具上,所述夹具一方面能够起到夹紧和定位的作用,另一反面用于带动所述多面体基体旋转,以使所述多面体基板相对于电流体喷印喷头进行换面,保证各面制造的一次性完成;
(5)采用动态规划算法确定所述可重组平面电路图的导线的喷印路径,并结合所述夹具及喷印设备采用后处理模块将所述喷印路径转换为三维运动路径;
(6)所述电流体喷印喷头按照所述三维运动路径对多面体基板进行电流体共形喷印以形成导线,接着,将芯片贴装到所述多面体基板的凹槽内,所述芯片与所述导线之间形成电性连接,由此完成所述可重组多面体电路结构的制造。
进一步地,步骤(3)包括以下子步骤:
(31)将所述多面体基板的凹槽保护起来,以避免被镀膜;
(32)对所述多面体基板的外表面进行预处理;
(33)对有机前驱体溶液进行改性;
(34)将所述有机绝缘前驱体溶液均匀喷涂到所述多面体基板的外表面上并静止预定时间,由此得到所述绝缘镀层。
进一步地,所述夹具包括本体、定位轴及中轴,所述本体呈凹字型,其形成有两个相对的支撑板;所述定位轴及所述中轴分别设置在两个所述支撑板上以共同用于定位及夹紧所述多面体基体,且所述定位轴滑动地连接于对应的支撑板,其能够沿自身轴向进行移动以调节所述定位轴与所述中轴之间的间距来适应不同尺寸的多面体基体。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,本发明提供的可重组多面体电路结构及其共形喷印制造方法主要具有以下有益效果:
1.所述旋转轴通过转动来带动所述子模块转动以实现多个所述子模块之间的重组排列变换,由此构成新的多面体电路,如此在同一电路中集成大量的功能电路种类,体积小,功耗低,功能多,实现了功能元器件的共用,提高了利用率及集成度,避免了工作浪费状态的产生,降低了成本。
2.所述电流体喷印喷头按照所述三维运动路径对多面体基板进行电流体共形喷印以形成导线,采用电流体共形喷印技术可以实现亚微米分辨率,可打印高粘度液体,扩宽了打印液体的适用范围,提高了多面体电路的制造精度和整体性能,增强了制造水平及多面体电路结构的电学性能。
3.将各个功能模块独立平面电路图中相同的部分提取出来以作为公用部分,并将各个功能模块独立平面电路图中的剩余部分设置在公用部分的周围,如此提供了可重组电路的实现路径,保证了可重组电路的原理可行性,打破了电路的闲置浪费,提高了集成度,降低了成本。
4.所述引脚接口的表面上需做黏性处理,如均匀涂抹可反复使用的导电胶,使其具有粘贴和吸附功能,如此使得引脚接口具有反复粘结的功能且具备较好的韧性,在多面体电路进行重组的时候能够保证特定引脚接口之间的良好且完整接触,从而保证了子模块与子模块之间的线路的连接通畅。
5.所述夹具用于带动所述多面体基体旋转,以使所述多面体基板相对于电流体喷印喷头进行换面,同时,所述定位轴滑动地连接于对应的支撑板,其能够沿自身轴向进行移动以调节所述定位轴与所述中轴之间的间距来适应不同尺寸的多面体基体,如此实现了可灵活一次性在多面体或者曲面喷印,简化了电路的制造过程,降低了制造的复杂程度,提高了制造效率,且可适用于多种尺寸规格的多面体基体。
6.采用化学前驱体喷涂的方式在所述多面体基板的外表面上镀一层有机绝缘镀层,将所述多面体基板的凹槽保护起来,以避免被镀膜,如此使得多面体基板的每个外表面都被涂上较为均匀致密的有机薄膜,保证了多面体电路良好的电学性能,同时仅针对有需要部分进行镀膜,降低了成本。
7.采用动态规划算法确定所述可重组平面电路图的导线的喷印路径,并结合所述夹具及喷印设备采用后处理模块将所述喷印路径转换为三维运动路径,两次对喷印路径进行合理规划,将突变运动喷印区隔离到有效喷印区外,使得喷嘴能够高效稳定的完成喷印,提升了喷印工艺的稳定性,保证了喷印效果。
附图说明
图1是本发明提供的可重组多面体电路结构的局部示意图。
图2中的a图及b图是图1中的可重组多面体电路结构的两种电路变换。
图3是本发明提供的可重组多面体电路结构的共形喷印制造方法涉及的电路设计流程图。
图4是图3中的可重组多面体电路结构的共形喷印制造方法的流程示意图。
在所有附图中,相同的附图标记用来表示相同的元件或结构,其中:1-子模块,11-多面体基板,111-外表面,112-内表面,12-绝缘镀层,13-导线,131-连接线路,132-引脚接口,14-芯片,2-旋转轴,3-夹具,31-中轴,33-定位轴,34-喷印路径,35-有效喷印区。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
请参阅图1及图2,本发明提供的可重组多面体电路结构,所述电路结构为多面体结构,其包括多个子模块1及旋转轴2,所述旋转轴2设置于多个所述子模块1之间,且所述子模块1与所述旋转轴2相连接。所述旋转轴2通过转动来带动所述子模块1转动以实现多个所述子模块1之间的重组排列变换,由此构成新的多面体电路。本实施方式中,所述电路结构基本为正方型。
所述子模块1包括多面体基板11、绝缘镀层12、导线13及芯片14,所述多面体基板11连接于所述旋转轴2,其用于支撑所述绝缘镀层12、所述导线13及所述芯片14。本实施方式中,所述多面体基板11为正方体。所述绝缘镀层12设置在所述多面体基板11的外侧,所述导线13及所述芯片14设置在所述绝缘镀层12上,所述导线13与所述芯片14相连接以形成子电路,各个所述子模块1上的子电路相连接以形成多面体电路。
所述多面体基板11形成有外表面111及内表面112,所述绝缘镀层12设置在所述外表面111上,所述内表面112直接连接于所述旋转轴2。本实施方式中,所述内表面112与所述外表面111不能相互转换;所述外表面111为所述多面体基板11远离所述转轴2且暴露在外的表面。
所述绝缘镀层12覆盖所述外表面111,其用于确保所述导线13和所述多面体基板11之间绝缘,进而保证了所述电路结构的电学性能。所述导线13设置在所述绝缘镀层12上,其用于连接所述芯片14与其他所述子模块1,以保证所述多面体电路结构的多面体电路为通路。所述多面体基板11开设有凹槽,所述凹槽贯穿所述外表面111。所述芯片14设置于所述凹槽内,其用于感知、捕获、处理及分析信号。每个子模块1的所述导线13与所述芯片14电性连接。
所述导线13包括连接线路131及引脚接口132,所述连接线路131设置在所述绝缘镀层12上,其一端连接于所述芯片14,另一端连接于所述引脚接口132。所述引脚接口132是由具有弹性且不易变形的导线接头组成,其凸出于所述子模块1,以与所述多面体电路结构的其他子模块1相连接。所述引脚接口132上均匀涂抹有一层可反复使用的导电胶,以用于实现子模块1与子模块1之间的线路连接。所述多面体电路结构进行空间电路重组时,连接在一起的两个所述引脚接口132在外力作用下分开,待所子模块1重组排列变换后,对应的两个所述引脚接口132自动重新连接以构成全新的空间电路,且所述引脚接口132上的导电胶之间互相粘结,良好且完整接触,以保证子模块1与子模块1之间的线路连接顺畅。以2×2立方体为多面体基板的多面体电路为例,其变化总数为3674160,即一个以2×2立方体为多面体基板的立方体只要经过合理的设计,理论上可以集成367万种功能电路,极大地提升了多面体电路的功能集成度。
请参阅图3及图4,本发明还提供了一种如上所述的可重组多面体电路结构的共形喷印制造方法,所述制造方法主要包括以下步骤:
步骤一,对多面体电路分功能模块进行电路逻辑设计,并建立各功能模块独立平面电路图;接着,将各个功能模块独立平面电路图中相同的部分提取出来以作为公用部分,并将各个功能模块独立平面电路图中的剩余部分设置在公用部分的周围,由此建立可重组平面电路图。
具体地,选择待制造的可重组多面体电路结构的多面体电路的功能种类及数量、以及合适的芯片;接着,对所述多面体电路分功能模块进行电路逻辑设计,并制定各功能模块独立电路原理图;之后,根据所述电路原理图按照传统集成电路的设计方法对所述多面体电路进行物理设计,并制定各功能模块独立平面电路图。之后,将所述各功能模块独立平面电路图中相同的部分提取出来以作为公用部分、不同部分(即所述各功能模块独立平面电路图去除公用部分的剩余部分)设置在所述公用部分的周围,以制定可重组平面电路图。其中,电路图制定过程中需要调整各个不同部分的电路图的方向以与所述公用部分的接口能够保持对应关系。
步骤二,结合多面体基体的结构及其机械变换方式,将所述可重组平面电路依次排布到所述多面体基体的外表面上以完成可重组多面体电路的布局方式的确定,其中,所述多面体基体包括相连接的多个多面体基板及旋转轴,所述旋转轴设置在多个所述多面体基板之间,其通过转动来调节所述多面体基板的位姿。
具体地,结合多面体基体的结构及其机械变换方式,并考虑所述多面体基板的外表面的物理属性,将所述可重组平面电路图(包括内部所有的芯片及导线)依次摆布到多面体基板的外表面上,以完成布局方式的确定;之后,通过仿真模拟所述可重组多面体电路,以验证所述可重组平面电路图是否满足所需要的功能。
步骤三,采用化学前驱体喷涂的方式在所述多面体基板上镀一层有机绝缘镀层。
具体地,为了保证多面体电路的绝缘性,需要在所述多面体基板的外表面上镀一层有机绝缘镀层(如PI膜),由于所述多面体基本的结构特征,溅射、蒸镀等方法无法保证绝缘镀层的均匀性和致密性,本实施方式采用化学前驱体喷涂的方式镀膜:首先将所述多面体电路的芯片贴装区(即凹槽)保护起来;然后,对所述多面体基板的外表面进行预处理与增加所述多面体基板的粘附性;之后,对有机绝缘前驱体溶液进行改性,以保证所述有机绝缘前驱体溶液电学属性的情况下,降低流动性,增加均匀性;将所述有机绝缘前驱体溶液均匀喷涂到所述多面体基板的外表面上后,将所述多面体基板静置预定时间后,即可在所述多面体基板的外表面上形成一层均匀的有机绝缘镀层,即绝缘镀层12。
步骤四,提供夹具,将所述多面体基体设置在所述夹具上,所述夹具用于带动所述多面体基体旋转,以使所述多面体基板相对于电流体喷印喷头进行换面。
具体地,可重组多面体电路由分布在各个多面体基板的外表面上的导线及芯片组成,为了能够一次性喷印所需的电路,且保证电流体喷印喷头喷射方向竖直向下,需对所述多面体基板进行定位及夹紧。夹具3一方面需要起到夹紧及定位的作用以保证喷印的可靠性,另一方面需能够对所述多面体基板辅助旋转,以结合喷印设备的运动平台实现一次性完成所述多面体基板的各面喷印,提高了喷印效率。
所述夹具3包括本体、定位轴33及中轴31,所述本体呈凹字型,其形成有两个相对的支撑板。所述定位轴33及所述中轴31分别设置在两个所述支撑板上,且所述定位轴33滑动地连接于对应的支撑板,其能够沿其轴向进行移动,以调节所述定位轴33与所述中轴31之间的间距来适应不同尺寸不同形状的多面体基板。本实施方式中,所述中轴31及所述定位轴33共同对所述多面体基板基体进行夹紧,转动所述中轴31来对所述多面体基板进行换面。
步骤五,采用动态规划算法确定所述可重组平面电路图的导线的喷印路径,并结合所述夹具及喷印设备采用后处理模块将所述喷印路径转换为三维运动路径。
具体地,在电流体共形喷印过程中,绝缘镀层上会发生极化现象而导致喷印电场不恒定,尤其是在喷印运动转弯处的喷印过程不稳定,有时会发生突变,喷印效果不好。为了使有效喷印区域内的运动路径不发生突变,提升工艺的稳定性,同时能够实现可重组多面体电路导线的一次性喷印制造,需要首先对喷印路径进行平面路径规划,即结合喷印的可重组平面电路图及多面体基板的结构采用改良后的动态规划算法得到导线喷印的平面路径方案;之后,结合所述夹具的旋转属性及喷印设备的移动属性来选取合适的后处理模块,以将所述平面路径方案转化为三维运动路径,并将对应的指令传输给下位机进行解析。
本实施方式中,制定的路径如图4所示,其中,实线为喷印路径34、虚线框为有效喷印区35。喷嘴在喷印变向的过程中会导致加速度、速度变化,如此造成喷嘴时快时慢、射流时细时组。通过路径规划使喷嘴在有效喷印区35内运动平稳,将突变运动喷印区隔离到有效喷印区35外,从而提升喷印的稳定性。另外,对线宽要求较粗时,喷印路径需要来回重复直写,以满足线宽要求。
步骤六,所述电流体喷印喷头按照所述三维运动路径对多面体基板进行电流体共形喷印以形成导线,接着,将芯片贴装到所述多面体基板的凹槽内,所述芯片与所述导线之间形成电性连接,由此完成所述可重组多面体电路结构的制造。
具体地,调节喷射设备的电压、气压、进给量、喷印速度和极间距等工艺参数,待射流稳定后,喷嘴按照规划的路径完成喷印。本实施方式采用的喷印材料为导电银浆。电流体喷印工艺主要由喷嘴移动速度、极间电压、供墨流量和间距4个工艺参数控制。本实施方式中,喷嘴和多面体基板的距离为3mm~5mm,极间电压为4.96kv,供墨流量为800μl/min,电压和流量一起维持泰勒锥的稳定,以保证射流在较为理想的工作状态。
本实施方式中的导线的线宽维持在200μm到500μm之间,由于喷嘴的速度在一次喷印过程中是恒定的,因此喷嘴的移动速度取决于最小线宽,对于较宽的导线,喷嘴采用反复喷印的方式累积成较宽的导线。此外,在PI膜上喷印银浆,射流易受极化现象的影响而变得不稳定,可以在喷印过程中增加辅助气流,使气流保证在2.9Kpa以缓解极化现象。
接着,将芯片14贴装到已喷印完成的多面体基板11指定的位置,且保证芯片14和导线13紧密连接;之后,处理引脚接口132,使引脚接口132能够在旋转过程中自然断开、旋转结束后自然连接;最后,通过旋转可重组多面体电路,测试多面体电路的各项功能是否实现。
本发明提供的可重组多面体电路结构及其共形喷印制造方法,所述可重组多面体电路结构提取出了集成电路各个功能模块中相同组成部分作为公用后,通过电路重组的方式与各功能模块中相异的部分依次连接,以使不同功能模块分别发挥作用,便可以大幅度地提高芯片的使用率,进一步提高了集成度,降低了电路元器件及模块的闲置状态,在同一电路有限空间内更多地集成所需功能。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种可重组多面体电路结构的共形喷印制造方法,其特征在于,该方法包括以下步骤:
(1)对多面体电路分功能模块进行电路逻辑设计,并建立各功能模块独立平面电路图;接着,将各个功能模块独立平面电路图中相同的部分提取出来以作为公用部分,并将各个功能模块独立平面电路图中的剩余部分设置在公用部分的周围,由此建立可重组平面电路图;
(2)结合多面体基板的结构及其机械变换方式,将可重组平面电路依次排布到多面体基板的外表面上以完成可重组多面体电路的布局方式的确定,其中,所述多面体基板包括相连接的多个多面体基板及旋转轴,所述旋转轴设置在多个所述多面体基板之间,其通过转动来调节所述多面体基板的位姿;
(3)采用化学前驱体喷涂的方式在所述多面体基板上镀一层有机绝缘镀层;
(4)提供夹具,将所述多面体基板设置在所述夹具上,所述夹具用于带动所述多面体基板旋转,以使所述多面体基板相对于电流体喷印喷头进行换面;
(5)采用动态规划算法确定所述可重组平面电路图的导线的喷印路径,并结合所述夹具及喷印设备采用后处理模块将所述喷印路径转换为三维运动路径;
(6)电流体喷印喷头按照所述三维运动路径对多面体基板进行电流体共形喷印以形成导线,接着,将芯片贴装到所述多面体基板的凹槽内,所述芯片与所述导线之间形成电性连接,由此完成所述可重组多面体电路结构的制造;
得到的所述多面体电路结构包括多个子模块及旋转轴,所述旋转轴设置于多个所述子模块之间,且所述子模块与所述旋转轴相连接,所述旋转轴通过转动来带动所述子模块转动以实现多个所述子模块之间的重组排列变换,由此构成新的多面体电路;
所述子模块包括多面体基板、导线及芯片,所述多面体基板连接于所述旋转轴,所述导线与所述芯片设置在所述多面体基板上,且两者相连接以形成子电路,各个所述子电路相连接以形成多面体电路。
2.如权利要求1所述的可重组多面体电路结构的共形喷印制造方法,其特征在于:步骤(3)包括以下子步骤:
(31)将所述多面体基板的凹槽保护起来,以避免被镀膜;
(32)对所述多面体基板的外表面进行预处理;
(33)对有机前驱体溶液进行改性;
(34)将所述有机前驱体溶液均匀喷涂到所述多面体基板的外表面上并静止预定时间,由此得到所述绝缘镀层。
3.如权利要求1所述的可重组多面体电路结构的共形喷印制造方法,其特征在于:所述夹具包括本体、定位轴及中轴,所述本体呈凹字型,其形成有两个相对的支撑板;所述定位轴及所述中轴分别设置在两个所述支撑板上以共同用于定位及夹紧所述多面体基板,且所述定位轴滑动地连接于对应的支撑板,其能够沿自身轴向进行移动以调节所述定位轴与所述中轴之间的间距来适应不同尺寸的多面体基板。
4.如权利要求1所述的可重组多面体电路结构的共形喷印制造方法,其特征在于:所述子模块还包括绝缘镀层,所述绝缘镀层设置在所述多面体基板上,所述导线设置在所述绝缘镀层上。
5.如权利要求4所述的可重组多面体电路结构的共形喷印制造方法,其特征在于:所述多面体基板开设有凹槽,所述芯片设置于所述凹槽内;所述绝缘镀层设置在所述多面体基板除凹槽外的区域上。
6.如权利要求5所述的可重组多面体电路结构的共形喷印制造方法,其特征在于:所述多面体基板包括外表面及内表面,所述内表面直接连接于所述旋转轴,所述绝缘镀层设置在所述外表面上,所述凹槽贯穿所述外表面。
7.如权利要求6所述的可重组多面体电路结构的共形喷印制造方法,其特征在于:所述外表面为所述多面体基板远离所述旋转轴的表面,所述外表面与所述内表面不能相互转换。
8.如权利要求1所述的可重组多面体电路结构的共形喷印制造方法,其特征在于:所述导线包括连接线路及引脚接口,所述连接线路的一端连接于所述芯片,另一端连接于所述引脚接口,所述引脚接口凸出对应的所述子模块以与其他子模块的引脚接口可分离地相连接。
9.如权利要求8所述的可重组多面体电路结构的共形喷印制造方法,其特征在于:所述引脚接口的表面上需做黏性处理,使其具有粘贴和吸附功能,以实现子模块与子模块之间的线路易于连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811010419.XA CN109300890B (zh) | 2018-08-31 | 2018-08-31 | 一种可重组多面体电路结构及其共形喷印制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811010419.XA CN109300890B (zh) | 2018-08-31 | 2018-08-31 | 一种可重组多面体电路结构及其共形喷印制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109300890A CN109300890A (zh) | 2019-02-01 |
CN109300890B true CN109300890B (zh) | 2020-07-10 |
Family
ID=65165803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811010419.XA Active CN109300890B (zh) | 2018-08-31 | 2018-08-31 | 一种可重组多面体电路结构及其共形喷印制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109300890B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114727484B (zh) * | 2022-03-16 | 2024-07-23 | 广东汇芯半导体有限公司 | 一种六边形半导体电路及其制造方法 |
CN114698241B (zh) * | 2022-03-16 | 2024-07-23 | 广东汇芯半导体有限公司 | 一种半导体集成电路及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3916266A (en) * | 1973-12-13 | 1975-10-28 | Ibm | Planar packaging for integrated circuits |
DE4136355A1 (de) * | 1991-11-05 | 1993-05-06 | Smt & Hybrid Gmbh, O-8010 Dresden, De | Verfahren und anordnung zur dreidimensionalen montage von elektronischen bauteilen und sensoren |
JP2002353409A (ja) * | 2001-05-25 | 2002-12-06 | Hitachi Ltd | 半導体モジュール、半導体モジュール積層体及び電子装置 |
EP1372247A1 (de) * | 2002-06-14 | 2003-12-17 | ABB Research Ltd. | Rotierende elektrische Maschine |
DE10350913B4 (de) * | 2003-10-31 | 2005-11-03 | Osram Opto Semiconductors Gmbh | Leuchtdioden-Modul und Verfahren zu dessen Herstellung |
CN104213769B (zh) * | 2014-08-15 | 2017-01-25 | 北京航空航天大学 | 三维矩阵魔方密码锁 |
-
2018
- 2018-08-31 CN CN201811010419.XA patent/CN109300890B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109300890A (zh) | 2019-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6434540B2 (ja) | ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション | |
CN105140191B (zh) | 一种封装结构及再分布引线层的制作方法 | |
CN109300890B (zh) | 一种可重组多面体电路结构及其共形喷印制造方法 | |
CN102217060B (zh) | 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法 | |
US20150013901A1 (en) | Matrix defined electrical circuit structure | |
KR20140092363A (ko) | 컨실드 인쇄 회로 및 컴포넌트 부착용 비아를 갖는 디스플레이 | |
CN101815409B (zh) | 用注塑成型制作线路板的方法 | |
US20150207254A1 (en) | Molded Plastic Structures With Graphene Signal Paths | |
CN105161432A (zh) | 一种芯片封装方法 | |
TWI581690B (zh) | 封裝裝置及其製作方法 | |
CN106663670B (zh) | 包括嵌入式电容器的封装基板 | |
US20150181718A1 (en) | Method of forming conductive traces on insulated substrate | |
US20180269568A1 (en) | Electronic device and substrate with lds antennas and manufacturing method thereof | |
US9263414B2 (en) | Flip chip packaging method, and flux head manufacturing method applied to the same | |
CN110024107B (zh) | 集成电路封装方法以及集成封装电路 | |
CN106034383A (zh) | 一种低熔点金属图案或线路的制作方法 | |
CN105280601A (zh) | 封装结构及封装基板结构 | |
KR101689547B1 (ko) | 전기 접속 구조의 제조 방법 | |
CN107690230A (zh) | 一种制作金属线路的方法及金属线路组件 | |
CN111599702A (zh) | 扇出型芯片封装结构的制作方法 | |
CN104955281A (zh) | 一种在三维高分子材料表面制作或修复立体电路的方法 | |
CN102291943A (zh) | 印制电路板制作方法 | |
CN109302806B (zh) | 一种线路板的制备方法 | |
US20150289381A1 (en) | Method for producing a three-dimensional circuit configuration and circuit configuration | |
CN110536565A (zh) | 一种线路板通孔的填孔方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |