JP2002353409A - 半導体モジュール、半導体モジュール積層体及び電子装置 - Google Patents
半導体モジュール、半導体モジュール積層体及び電子装置Info
- Publication number
- JP2002353409A JP2002353409A JP2001157067A JP2001157067A JP2002353409A JP 2002353409 A JP2002353409 A JP 2002353409A JP 2001157067 A JP2001157067 A JP 2001157067A JP 2001157067 A JP2001157067 A JP 2001157067A JP 2002353409 A JP2002353409 A JP 2002353409A
- Authority
- JP
- Japan
- Prior art keywords
- module
- semiconductor
- substrate
- external terminals
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体モジュールの高密度実装及び動作の高
速化を可能にする。 【解決手段】 モジュール基板に半導体装置を搭載し、
この半導体装置に接続された外部端子を有する半導体モ
ジュールにおいて、前記モジュール基板にて一定の角度
回転させた位置に複数のコンタクト部を設け、この複数
のコンタクト部の夫々に前記外部端子を同様の配置で設
ける。また、この半導体モジュールを、前記一定の角度
回転させた位置にて互いに接続して積層実装して半導体
モジュール積層体を形成する。更に、前記複数の半導体
モジュールを、前記一定の角度回転させた位置にて互い
に接続して電子装置の主基板上に積層実装する。
速化を可能にする。 【解決手段】 モジュール基板に半導体装置を搭載し、
この半導体装置に接続された外部端子を有する半導体モ
ジュールにおいて、前記モジュール基板にて一定の角度
回転させた位置に複数のコンタクト部を設け、この複数
のコンタクト部の夫々に前記外部端子を同様の配置で設
ける。また、この半導体モジュールを、前記一定の角度
回転させた位置にて互いに接続して積層実装して半導体
モジュール積層体を形成する。更に、前記複数の半導体
モジュールを、前記一定の角度回転させた位置にて互い
に接続して電子装置の主基板上に積層実装する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体モジュール
及び半導体モジュール積層体に関し、特に、メモリモジ
ュールの積層実装に適用して有効な技術に関するもので
ある。
及び半導体モジュール積層体に関し、特に、メモリモジ
ュールの積層実装に適用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】電子装置では、半導体チップを実装した
各種のモジュールを基板に接続してシステム化する方法
が多く採用されている。例えばコンピュータではマザー
ボードと呼ばれる主基板に、複数のメモリチップを配線
基板に搭載したＤＩＭＭ（DualIn-line Memory Modul
e）等のメモリモジュールを取り付け、マザーボードに
形成されている配線によって、マザーボードに取り付け
たＭＰＵ（Micro Processing Unit）とメモリモジュー
ルとを接続する構成となっている。メモリモジュールで
はガラスエポキシ等を主とした配線基板にメモリチップ
を並べて配置し基板の端部に形成されたコネクタをマザ
ーボードのソケットに挿入してメモリモジュールとマザ
ーボードとを接続している。
各種のモジュールを基板に接続してシステム化する方法
が多く採用されている。例えばコンピュータではマザー
ボードと呼ばれる主基板に、複数のメモリチップを配線
基板に搭載したＤＩＭＭ（DualIn-line Memory Modul
e）等のメモリモジュールを取り付け、マザーボードに
形成されている配線によって、マザーボードに取り付け
たＭＰＵ（Micro Processing Unit）とメモリモジュー
ルとを接続する構成となっている。メモリモジュールで
はガラスエポキシ等を主とした配線基板にメモリチップ
を並べて配置し基板の端部に形成されたコネクタをマザ
ーボードのソケットに挿入してメモリモジュールとマザ
ーボードとを接続している。
【０００３】
【発明が解決しようとする課題】しかしながら、例えば
コンピュータでは画像データ等の大容量のデータを円滑
に処理することが求められており、大容量データを処理
するためにより多くのメモリ容量が必要となっている。
こうしたメモリの大容量化の要求に対しては、メモリチ
ップの高集積化による大容量化によって単位モジュール
の容量を増加させているが、メモリチップの大容量化だ
けでは更なる大容量化の要求に応えることが難しい。ま
た、メモリの容量を増加させるためには、実装するモジ
ュールの数を増加させることも考えられるが、実装する
スペースの問題或いはモジュールを接続する配線長の増
加の問題があり好ましくない。
コンピュータでは画像データ等の大容量のデータを円滑
に処理することが求められており、大容量データを処理
するためにより多くのメモリ容量が必要となっている。
こうしたメモリの大容量化の要求に対しては、メモリチ
ップの高集積化による大容量化によって単位モジュール
の容量を増加させているが、メモリチップの大容量化だ
けでは更なる大容量化の要求に応えることが難しい。ま
た、メモリの容量を増加させるためには、実装するモジ
ュールの数を増加させることも考えられるが、実装する
スペースの問題或いはモジュールを接続する配線長の増
加の問題があり好ましくない。
【０００４】このため、こうした大容量化の要求を満た
すために、より高密度に実装することのできるメモリモ
ジュールが必要となってくる。加えて、前記大容量のデ
ータを迅速に処理する必要性から、コンピュータ全体の
処理速度の高速化が進められており、前記ＤＩＭＭ等の
従来のモジュールをマザーボードに接続する方式では、
こうした高速化への対応に限界がある。
すために、より高密度に実装することのできるメモリモ
ジュールが必要となってくる。加えて、前記大容量のデ
ータを迅速に処理する必要性から、コンピュータ全体の
処理速度の高速化が進められており、前記ＤＩＭＭ等の
従来のモジュールをマザーボードに接続する方式では、
こうした高速化への対応に限界がある。
【０００５】本発明の課題は、このような問題を解決
し、半導体モジュールの高密度実装及び動作の高速化が
可能となる技術を提供することにある。本発明の前記な
らびにその他の課題と新規な特徴は、本明細書の記述及
び添付図面によって明らかになるであろう。
し、半導体モジュールの高密度実装及び動作の高速化が
可能となる技術を提供することにある。本発明の前記な
らびにその他の課題と新規な特徴は、本明細書の記述及
び添付図面によって明らかになるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。モジュール基板に半導体装置を搭
載し、この半導体装置に接続された外部端子を有する半
導体モジュールにおいて、前記モジュール基板にて一定
の角度回転させた位置に複数のコンタクト部を設け、こ
の複数のコンタクト部の夫々に前記外部端子を同様の配
置で設ける。また、この半導体モジュールを、前記一定
の角度回転させた位置にて互いに接続して積層実装して
半導体モジュール積層体を形成する。更に、前記複数の
半導体モジュールを、前記一定の角度回転させた位置に
て互いに接続して電子装置の主基板上に積層実装する。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。モジュール基板に半導体装置を搭
載し、この半導体装置に接続された外部端子を有する半
導体モジュールにおいて、前記モジュール基板にて一定
の角度回転させた位置に複数のコンタクト部を設け、こ
の複数のコンタクト部の夫々に前記外部端子を同様の配
置で設ける。また、この半導体モジュールを、前記一定
の角度回転させた位置にて互いに接続して積層実装して
半導体モジュール積層体を形成する。更に、前記複数の
半導体モジュールを、前記一定の角度回転させた位置に
て互いに接続して電子装置の主基板上に積層実装する。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。なお、実施の形態を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。図１は本発明の一実施の形態で
ある半導体モジュールを示す平面図であり、図２は同半
導体モジュールを示す底面図であり、図３は同半導体モ
ジュールを示す側面図であり、図４は理解を助けるため
に厚さ方向の寸法を拡大して同半導体モジュールを示す
縦断側面であり、図５は同半導体モジュールを示す斜視
図である。
する。なお、実施の形態を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。図１は本発明の一実施の形態で
ある半導体モジュールを示す平面図であり、図２は同半
導体モジュールを示す底面図であり、図３は同半導体モ
ジュールを示す側面図であり、図４は理解を助けるため
に厚さ方向の寸法を拡大して同半導体モジュールを示す
縦断側面であり、図５は同半導体モジュールを示す斜視
図である。
【０００８】本実施の形態の半導体モジュール１はメモ
リモジュールであり、平面形状が正方形のモジュール基
板２の中心に十字形のガイド孔３が設けられており、こ
のガイド孔周囲のチップ実装領域に例えばＣＳＰ（Chip
Size Package）型メモリチップ等の半導体装置４を複
数実装し、モジュール基板の外方の４隅にモジュールの
外部端子５を複数設けたコンタクト部を配置している。
外部端子５はモジュール基板２の上面と下面との双方に
設け、上面の外部端子５であるパッドと下面の外部端子
である突起電極とは基板を縦断するビアホール配線によ
って接続され、モジュール基板２に沿って水平方向に延
在する基板配線によってビアホール配線と実装された半
導体装置４とが接続されている。
リモジュールであり、平面形状が正方形のモジュール基
板２の中心に十字形のガイド孔３が設けられており、こ
のガイド孔周囲のチップ実装領域に例えばＣＳＰ（Chip
Size Package）型メモリチップ等の半導体装置４を複
数実装し、モジュール基板の外方の４隅にモジュールの
外部端子５を複数設けたコンタクト部を配置している。
外部端子５はモジュール基板２の上面と下面との双方に
設け、上面の外部端子５であるパッドと下面の外部端子
である突起電極とは基板を縦断するビアホール配線によ
って接続され、モジュール基板２に沿って水平方向に延
在する基板配線によってビアホール配線と実装された半
導体装置４とが接続されている。
【０００９】本実施の形態ではモジュール基板２の両面
に半導体装置４が実装されており、各半導体装置４は熱
伝導材６を介してヒートスプレッダ７に熱的に接続され
ている。ヒートスプレッダ７は、銅或いはアルミニウム
等の熱伝導率の高い金属を用い、チップ実装領域の全面
を覆い、更に部分的に４隅に設けられたコンタクト部間
をモジュール基板２の側端まで延びている。
に半導体装置４が実装されており、各半導体装置４は熱
伝導材６を介してヒートスプレッダ７に熱的に接続され
ている。ヒートスプレッダ７は、銅或いはアルミニウム
等の熱伝導率の高い金属を用い、チップ実装領域の全面
を覆い、更に部分的に４隅に設けられたコンタクト部間
をモジュール基板２の側端まで延びている。
【００１０】図６に示すのは、こうしたモジュール１を
主基板８に取り付けた状態を示す斜視図である。複数の
半導体モジュール１が、主基板８に取り付けたモジュー
ルベース９上に、モジュールガイド１０を中心として積
層実装され、最上層に終端抵抗モジュール１１が実装さ
れてモジュール積層体が構成されている。
主基板８に取り付けた状態を示す斜視図である。複数の
半導体モジュール１が、主基板８に取り付けたモジュー
ルベース９上に、モジュールガイド１０を中心として積
層実装され、最上層に終端抵抗モジュール１１が実装さ
れてモジュール積層体が構成されている。
【００１１】図７に示すのは、モジュールガイド１０を
示す斜視図である。モジュールガイド１０は、モジュー
ル基板１のガイド孔３に対応した平面十字形状の多角柱
であり、熱伝導性の高い金属を用いてある。モジュール
ガイド１０には、環状の溝１２が垂直方向に等間隔で複
数形成されており、この溝１２の数が取り付け可能なモ
ジュールの数に対応している。
示す斜視図である。モジュールガイド１０は、モジュー
ル基板１のガイド孔３に対応した平面十字形状の多角柱
であり、熱伝導性の高い金属を用いてある。モジュール
ガイド１０には、環状の溝１２が垂直方向に等間隔で複
数形成されており、この溝１２の数が取り付け可能なモ
ジュールの数に対応している。
【００１２】モジュールを取り付ける際には、モジュー
ルガイド１０にモジュールのガイド孔３を嵌装し、溝の
位置にてモジュールガイド１０を中心としてモジュール
を回転させることによって溝１２にモジュールを嵌合さ
せ、モジュールをモジュールガイド１０に固定するワイ
ピングを本実施の形態では採用している。このため、後
日のモジュールの換装等にも対応することができるが、
より確実な取り付けが求められる場合にはハンダ溶着等
の固定的な接続を採用することができる。
ルガイド１０にモジュールのガイド孔３を嵌装し、溝の
位置にてモジュールガイド１０を中心としてモジュール
を回転させることによって溝１２にモジュールを嵌合さ
せ、モジュールをモジュールガイド１０に固定するワイ
ピングを本実施の形態では採用している。このため、後
日のモジュールの換装等にも対応することができるが、
より確実な取り付けが求められる場合にはハンダ溶着等
の固定的な接続を採用することができる。
【００１３】各モジュールをモジュールガイド１０に取
り付ける際に、モジュールのガイド孔３がモジュール基
板２に対して角度をつけて形成されているため、モジュ
ールを回転させて取り付けた状態ではモジュールベース
９とモジュール基板２との向きが同一方向となる。この
構成は、逆に、モジュールのガイド孔３はモジュール基
板２に対して向きを揃え、モジュールガイド１０をモジ
ュールベース９に対して角度をつけて取り付ける構成と
してもよい。
り付ける際に、モジュールのガイド孔３がモジュール基
板２に対して角度をつけて形成されているため、モジュ
ールを回転させて取り付けた状態ではモジュールベース
９とモジュール基板２との向きが同一方向となる。この
構成は、逆に、モジュールのガイド孔３はモジュール基
板２に対して向きを揃え、モジュールガイド１０をモジ
ュールベース９に対して角度をつけて取り付ける構成と
してもよい。
【００１４】続いて、積層実装された各モジュール間の
電気的な接続を説明するために、図８にメモリモジュー
ルの外部端子配置の例を示す。外部端子の配置は、４隅
に設けられた夫々のコンタクト部毎に、点対称に基板の
中心から９０度回転させた状態で略同様の配置となって
おり、モジュールを９０度回転させて順次積層した場合
に、上下に隣接して積層されたモジュールでは下層のモ
ジュールの上面のパッドと上層のモジュールの下面の突
起電極とは、９０度回転させた位置のコンタクト部の対
応する端子が互いに接続される構成となっている。
電気的な接続を説明するために、図８にメモリモジュー
ルの外部端子配置の例を示す。外部端子の配置は、４隅
に設けられた夫々のコンタクト部毎に、点対称に基板の
中心から９０度回転させた状態で略同様の配置となって
おり、モジュールを９０度回転させて順次積層した場合
に、上下に隣接して積層されたモジュールでは下層のモ
ジュールの上面のパッドと上層のモジュールの下面の突
起電極とは、９０度回転させた位置のコンタクト部の対
応する端子が互いに接続される構成となっている。
【００１５】各モジュールの外部端子としては、接続さ
れる信号線の種類によって、各モジュールに共通し、各
モジュールが並列に接続される共通配線と接続する外部
端子と、夫々のモジュールに固有の個別配線と接続する
外部端子とに分けられる。共通配線に接続される外部端
子としては、先ず、各モジュールの電源信号Ｖｃｃの信
号線と接続される外部端子（図８中では右上がりの斜線
を付す）及び接地信号Ｖｓｓの信号線と接続される外部
端子（図８中では左上がりの斜線を付す）が、各コンタ
クト部に同一配置で設けられている。
れる信号線の種類によって、各モジュールに共通し、各
モジュールが並列に接続される共通配線と接続する外部
端子と、夫々のモジュールに固有の個別配線と接続する
外部端子とに分けられる。共通配線に接続される外部端
子としては、先ず、各モジュールの電源信号Ｖｃｃの信
号線と接続される外部端子（図８中では右上がりの斜線
を付す）及び接地信号Ｖｓｓの信号線と接続される外部
端子（図８中では左上がりの斜線を付す）が、各コンタ
クト部に同一配置で設けられている。
【００１６】電源信号用の外部端子では、直上のパッド
と突起電極とを基板を垂直方向に縦断するビアホール配
線によって接続し、このビアホール配線に各モジュール
基板に沿って水平方向に延在する基板配線を接続してモ
ジュール内に電源の供給を行なっている。電源信号用の
外部端子は、リターン電流のパスを確保するために、マ
トリクス状に複数組が配置され、制御信号或いはデータ
信号等の外部端子を囲むように配置して、カップリング
ノイズの低減を図っている。
と突起電極とを基板を垂直方向に縦断するビアホール配
線によって接続し、このビアホール配線に各モジュール
基板に沿って水平方向に延在する基板配線を接続してモ
ジュール内に電源の供給を行なっている。電源信号用の
外部端子は、リターン電流のパスを確保するために、マ
トリクス状に複数組が配置され、制御信号或いはデータ
信号等の外部端子を囲むように配置して、カップリング
ノイズの低減を図っている。
【００１７】ＲＡＳ（Row Address Strobe）、ＣＡＳ
（Column Address Strobe）、ＷＥ（Write Enable）等
の信号線と接続される外部端子も同様に接続されるが、
これらの外部端子は電気的に接続されていない同位相の
信号が加えられており、各コンタクト部の各々の外部端
子が半導体装置に接続されている。また、Ａ１０，ＢＡ
０，ＢＡ１の各コンタクト部の配線は、モジュール外例
えばベースモジュール等にて互いに接続されており、モ
ジュール内では何れか１つのコンタクト部の配線が半導
体装置と接続されていればよい。
（Column Address Strobe）、ＷＥ（Write Enable）等
の信号線と接続される外部端子も同様に接続されるが、
これらの外部端子は電気的に接続されていない同位相の
信号が加えられており、各コンタクト部の各々の外部端
子が半導体装置に接続されている。また、Ａ１０，ＢＡ
０，ＢＡ１の各コンタクト部の配線は、モジュール外例
えばベースモジュール等にて互いに接続されており、モ
ジュール内では何れか１つのコンタクト部の配線が半導
体装置と接続されていればよい。
【００１８】また、アドレス信号或いはデータ線ＤＱＭ
０〜ＤＱＭ７等の信号線は各モジュールに共通している
が、信号線の数が多いため、各コンタクト部に夫々設け
ていては外部端子の数が増加してしまう。これを避ける
ために、データ線ＤＱＭ０〜ＤＱＭ７等の信号線と接続
される外部端子は各コンタクト部に分散して配置し、上
面の外部端子と下面の外部端子とはモジュール基板を縦
断して接続せずに、モジュール基板に形成された基板配
線によって隣接する他のコンタクト部の対応する外部端
子と接続する。このため、モジュールを９０度ずらして
順次積層した場合に各モジュールの対応する外部端子が
夫々接続されることとなる。
０〜ＤＱＭ７等の信号線は各モジュールに共通している
が、信号線の数が多いため、各コンタクト部に夫々設け
ていては外部端子の数が増加してしまう。これを避ける
ために、データ線ＤＱＭ０〜ＤＱＭ７等の信号線と接続
される外部端子は各コンタクト部に分散して配置し、上
面の外部端子と下面の外部端子とはモジュール基板を縦
断して接続せずに、モジュール基板に形成された基板配
線によって隣接する他のコンタクト部の対応する外部端
子と接続する。このため、モジュールを９０度ずらして
順次積層した場合に各モジュールの対応する外部端子が
夫々接続されることとなる。
【００１９】また、同期を取るためのクロック信号ＣＬ
Ｋ０〜ＣＬＫ３については、各モジュールに共通する信
号線であるが、配線長を均一化し信号遅延を減少させる
ために４つのコンタクト部の全てに基板配線を接続する
ことによって、より高速に動作させることができる。
Ｋ０〜ＣＬＫ３については、各モジュールに共通する信
号線であるが、配線長を均一化し信号遅延を減少させる
ために４つのコンタクト部の全てに基板配線を接続する
ことによって、より高速に動作させることができる。
【００２０】これに対して、チップセレクトＣＳ０〜Ｃ
Ｓ７等の各モジュールに固有の個別配線と接続する外部
端子は、各コンタクト部の何れか例えばＣＳ０，ＣＳ１
のみに半導体装置がモジュール基板に形成された信号線
によって接続され、他のコンタクト部ではモジュール基
板の配線と外部端子とは接続せずに縦断するビアホール
配線のみが形成されている。このため、同一構成のモジ
ュールを９０度ずらして順次積層した場合には各モジュ
ールの個別配線が、モジュール毎に夫々異なるビアホー
ル配線によってベースモジュールと接続されることとな
る。即ち、９０度回転させた位置にモジュールを取り付
けることによって、夫々のモジュールを系統の異なるビ
アホール配線に接続することができるので、各モジュー
ルを個別に制御することが可能になる。
Ｓ７等の各モジュールに固有の個別配線と接続する外部
端子は、各コンタクト部の何れか例えばＣＳ０，ＣＳ１
のみに半導体装置がモジュール基板に形成された信号線
によって接続され、他のコンタクト部ではモジュール基
板の配線と外部端子とは接続せずに縦断するビアホール
配線のみが形成されている。このため、同一構成のモジ
ュールを９０度ずらして順次積層した場合には各モジュ
ールの個別配線が、モジュール毎に夫々異なるビアホー
ル配線によってベースモジュールと接続されることとな
る。即ち、９０度回転させた位置にモジュールを取り付
けることによって、夫々のモジュールを系統の異なるビ
アホール配線に接続することができるので、各モジュー
ルを個別に制御することが可能になる。
【００２１】図９はモジュールベースを示す平面図であ
り、図１０はモジュールベースを示す側面図であり、図
１１はモジュールベースを示す底面図である。モジュー
ルベース９は中央にチップセットのスペースを空けた矩
形環状となっている。モジュールベースの上面には各モ
ジュール１の下面の外部端子５と対応したパッド１３が
設けられており、モジュールベース９の下面には主基板
８との接続のための突起電極１４が設けられている。突
起電極１４は４つの電極群に分割されて形成され、各電
極群の間にはスペースが設けられているが、このスペー
スは、チップセットとメモリモジュール以外の回路とを
接続するための信号線をモジュールベース９の外方に引
き出す配線を考慮して設けられている。また、モジュー
ルベース９下面の４隅には面積の大きな電源配線接続用
のパッド１５を形成しており、このパッド１５を主基板
８の電源配線と接続することによりインダクタンスを低
減させている。
り、図１０はモジュールベースを示す側面図であり、図
１１はモジュールベースを示す底面図である。モジュー
ルベース９は中央にチップセットのスペースを空けた矩
形環状となっている。モジュールベースの上面には各モ
ジュール１の下面の外部端子５と対応したパッド１３が
設けられており、モジュールベース９の下面には主基板
８との接続のための突起電極１４が設けられている。突
起電極１４は４つの電極群に分割されて形成され、各電
極群の間にはスペースが設けられているが、このスペー
スは、チップセットとメモリモジュール以外の回路とを
接続するための信号線をモジュールベース９の外方に引
き出す配線を考慮して設けられている。また、モジュー
ルベース９下面の４隅には面積の大きな電源配線接続用
のパッド１５を形成しており、このパッド１５を主基板
８の電源配線と接続することによりインダクタンスを低
減させている。
【００２２】モジュール積層体としては、モジュールベ
ース９が主基板８に取り付けられた状態で各モジュール
を取り付けてもよいし、各モジュールを取り付けたモジ
ュールベース９を主基板８に固定する構成としてもよ
い。
ース９が主基板８に取り付けられた状態で各モジュール
を取り付けてもよいし、各モジュールを取り付けたモジ
ュールベース９を主基板８に固定する構成としてもよ
い。
【００２３】また、本実施の形態ではモジュールベース
９を主基板８に突起電極１４によって固定的に接続して
いるが、モジュールベース９をＺＩＦ(Zero Insert For
ce)ソケット等を用いて着脱可能に固定し、モジュール
積層体の全体を換装することが可能な構成としてもよ
い。
９を主基板８に突起電極１４によって固定的に接続して
いるが、モジュールベース９をＺＩＦ(Zero Insert For
ce)ソケット等を用いて着脱可能に固定し、モジュール
積層体の全体を換装することが可能な構成としてもよ
い。
【００２４】図１２は終端抵抗モジュールを示す平面図
であり、図１３は終端抵抗モジュールを示す底面図であ
り、図１４は終端抵抗モジュールを示す側面図である。
終端抵抗モジュール１１は、データ線等のインピーダン
スを整合させ信号の反射等を防止するためのターミネー
ション抵抗となるチップ抵抗１６をモジュール基板２の
下面に実装し、チップ抵抗１６とモジュール基板２の配
線によって接続された下面の外部端子１７と下層のモジ
ュールの上面の外部端子５とを接続することによって、
チップ抵抗１６がデータ線等の信号線に接続される。
であり、図１３は終端抵抗モジュールを示す底面図であ
り、図１４は終端抵抗モジュールを示す側面図である。
終端抵抗モジュール１１は、データ線等のインピーダン
スを整合させ信号の反射等を防止するためのターミネー
ション抵抗となるチップ抵抗１６をモジュール基板２の
下面に実装し、チップ抵抗１６とモジュール基板２の配
線によって接続された下面の外部端子１７と下層のモジ
ュールの上面の外部端子５とを接続することによって、
チップ抵抗１６がデータ線等の信号線に接続される。
【００２５】従来はこの終端抵抗が主基板８に設けられ
ていたために抵抗値が固定されてしまっていたが、本実
施の形態によれば抵抗値の異なる終端抵抗モジュール１
１を用意し、終端抵抗モジュール１１を換装することに
よって、終端抵抗の抵抗値を容易に変更することが可能
となる。
ていたために抵抗値が固定されてしまっていたが、本実
施の形態によれば抵抗値の異なる終端抵抗モジュール１
１を用意し、終端抵抗モジュール１１を換装することに
よって、終端抵抗の抵抗値を容易に変更することが可能
となる。
【００２６】また、終端抵抗モジュール１１の上面に
は、全面にヒートシンク１８を取り付け、このヒートシ
ンク１８と各モジュールのヒートスプレッダ７とをモジ
ュールガイド１０を介して熱的に接続することによっ
て、各モジュールの発生する熱をヒートシンク１８から
外部に放出させている。なお、このヒートシンク１８に
は放熱フィン或いは放熱ファンを取り付ける構成とし
て、更に放熱性を向上させることが可能である。
は、全面にヒートシンク１８を取り付け、このヒートシ
ンク１８と各モジュールのヒートスプレッダ７とをモジ
ュールガイド１０を介して熱的に接続することによっ
て、各モジュールの発生する熱をヒートシンク１８から
外部に放出させている。なお、このヒートシンク１８に
は放熱フィン或いは放熱ファンを取り付ける構成とし
て、更に放熱性を向上させることが可能である。
【００２７】なお、本実施の形態のモジュール基板の平
面形状は正方形となっているが、基板形状としては正方
形に限定されず正六角形等の正多角形或いは円形として
もよい。また、モジュールガイドは、各モジュールの中
心に位置する構成の他に、各モジュールの側面或いは角
部に位置する構成とすることも可能であり、熱対策とし
ては、モジュール積層体の側面にヒートシンク更には放
熱ファン等を取り付ける構成としてもよい。また、信号
線を多数確保できる構成とすれば、ＭＰＵ（Micro Proc
essing Unit）を搭載したモジュールを積層する構成と
することも可能である。
面形状は正方形となっているが、基板形状としては正方
形に限定されず正六角形等の正多角形或いは円形として
もよい。また、モジュールガイドは、各モジュールの中
心に位置する構成の他に、各モジュールの側面或いは角
部に位置する構成とすることも可能であり、熱対策とし
ては、モジュール積層体の側面にヒートシンク更には放
熱ファン等を取り付ける構成としてもよい。また、信号
線を多数確保できる構成とすれば、ＭＰＵ（Micro Proc
essing Unit）を搭載したモジュールを積層する構成と
することも可能である。
【００２８】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。例えば、モジュール基板に実装する半導体
装置としては、ＣＳＰ型の他にＭＣＰ（Multi Chip Pac
kage）、ＴＣＰ（Tape Carrier Package）、ＴＳＯＰ
（ThinSmall Outline Package）等の他の半導体装置を
用いてもよいし、半導体チップを直接実装するベアチッ
プ実装を行なってもよい。また、半導体装置はモジュー
ル基板の片面のみに搭載してもよい。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。例えば、モジュール基板に実装する半導体
装置としては、ＣＳＰ型の他にＭＣＰ（Multi Chip Pac
kage）、ＴＣＰ（Tape Carrier Package）、ＴＳＯＰ
（ThinSmall Outline Package）等の他の半導体装置を
用いてもよいし、半導体チップを直接実装するベアチッ
プ実装を行なってもよい。また、半導体装置はモジュー
ル基板の片面のみに搭載してもよい。
【００２９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、半導体モジュールを積層実装す
ることができるという効果がある。 （２）本発明によれば、前記効果（１）により、モジュ
ール間の信号配線長を短縮することができるという効果
がある。 （３）本発明によれば、前記効果（２）により、信号品
質の確保が容易となり高速動作システムを構築すること
が可能になるという効果がある。 （４）本発明によれば、前記効果（１）により、実装面
積を縮小することができるという効果がある。 （５）本発明によれば、前記効果（２）（４）により、
高密度にモジュールを実装することが可能となるという
効果がある。 （６）本発明によれば、メモリモジュールと終端抵抗モ
ジュール等のように異なる機能をもつモジュールを積層
実装することが可能となるという効果がある。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、半導体モジュールを積層実装す
ることができるという効果がある。 （２）本発明によれば、前記効果（１）により、モジュ
ール間の信号配線長を短縮することができるという効果
がある。 （３）本発明によれば、前記効果（２）により、信号品
質の確保が容易となり高速動作システムを構築すること
が可能になるという効果がある。 （４）本発明によれば、前記効果（１）により、実装面
積を縮小することができるという効果がある。 （５）本発明によれば、前記効果（２）（４）により、
高密度にモジュールを実装することが可能となるという
効果がある。 （６）本発明によれば、メモリモジュールと終端抵抗モ
ジュール等のように異なる機能をもつモジュールを積層
実装することが可能となるという効果がある。
【図１】本発明の一実施の形態である半導体モジュール
を示す平面図である。
を示す平面図である。
【図２】本発明の一実施の形態である半導体モジュール
を示す底面図である。
を示す底面図である。
【図３】本発明の一実施の形態である半導体モジュール
を示す側面図である。
を示す側面図である。
【図４】本発明の一実施の形態である半導体モジュール
を示す縦断面図である。
を示す縦断面図である。
【図５】本発明の一実施の形態である半導体モジュール
を示す斜視図である。
を示す斜視図である。
【図６】本発明の一実施の形態であるモジュール積層体
を示す斜視図である。
を示す斜視図である。
【図７】本発明の一実施の形態であるモジュール積層体
のモジュールガイドを示す斜視図である。
のモジュールガイドを示す斜視図である。
【図８】本発明の一実施の形態である半導体モジュール
外部端子配置を示す平面図である。
外部端子配置を示す平面図である。
【図９】本発明の一実施の形態であるモジュール積層体
のモジュールベースを示す平面図である。
のモジュールベースを示す平面図である。
【図１０】本発明の一実施の形態であるモジュール積層
体のモジュールベースを示す側面図である。
体のモジュールベースを示す側面図である。
【図１１】本発明の一実施の形態であるモジュール積層
体のモジュールベースを示す底面図である。
体のモジュールベースを示す底面図である。
【図１２】本発明の一実施の形態であるモジュール積層
体の終端抵抗モジュールを示す平面図である。
体の終端抵抗モジュールを示す平面図である。
【図１３】本発明の一実施の形態であるモジュール積層
体の終端抵抗モジュールを示す底面図である。
体の終端抵抗モジュールを示す底面図である。
【図１４】本発明の一実施の形態であるモジュール積層
体の終端抵抗モジュールを示す側面図である。
体の終端抵抗モジュールを示す側面図である。
１…半導体モジュール、２…モジュール基板、３…ガイ
ド孔、４…半導体装置、５…外部端子、６…熱伝導材、
７…ヒートスプレッダ、８…主基板、９…モジュールベ
ース、１０…モジュールガイド、１１…終端抵抗モジュ
ール、１２…溝、１３，１５…パッド、１４…突起電
極、１６…チップ抵抗、１７…外部端子、１８…ヒート
シンク。
ド孔、４…半導体装置、５…外部端子、６…熱伝導材、
７…ヒートスプレッダ、８…主基板、９…モジュールベ
ース、１０…モジュールガイド、１１…終端抵抗モジュ
ール、１２…溝、１３，１５…パッド、１４…突起電
極、１６…チップ抵抗、１７…外部端子、１８…ヒート
シンク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 俊博 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5E319 AA03 AC11 BB02 CC33 CD29 GG15 GG20
Claims (5)
- 【請求項１】 モジュール基板に半導体装置を搭載し、
この半導体装置に接続された外部端子を有する半導体モ
ジュールにおいて、 前記モジュール基板にて一定の角度回転させた位置に複
数のコンタクト部を設け、この複数のコンタクト部の夫
々に前記外部端子を同様の配置で設けたことを特徴とす
る半導体モジュール。 - 【請求項２】 前記半導体装置がメモリチップであり、
前記モジュール基板の両面に外部端子が設けられている
ことを特徴とする請求項１に記載の半導体モジュール。 - 【請求項３】 半導体装置を搭載したモジュール基板
に、一定の角度回転させた位置に複数のコンタクト部を
設け、この複数のコンタクト部の夫々に前記半導体装置
に接続された外部端子を同様の配置で設けた複数の半導
体モジュールを、前記一定の角度回転させた位置にて互
いに接続して積層実装したことを特徴とする半導体モジ
ュール積層体。 - 【請求項４】 前記半導体モジュールがメモリモジュー
ルであり、積層したメモリモジュールの上層に終端抵抗
モジュールを積層したことを特徴とする請求項３に記載
の半導体モジュール積層体。 - 【請求項５】 半導体装置を搭載したモジュール基板
に、一定の角度回転させた位置に複数のコンタクト部を
設け、この複数のコンタクト部の夫々に前記半導体装置
に接続された外部端子を同様の配置で設けた複数の半導
体モジュールを、前記一定の角度回転させた位置にて互
いに接続して主基板上に積層実装したことを特徴とする
電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157067A JP2002353409A (ja) | 2001-05-25 | 2001-05-25 | 半導体モジュール、半導体モジュール積層体及び電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157067A JP2002353409A (ja) | 2001-05-25 | 2001-05-25 | 半導体モジュール、半導体モジュール積層体及び電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353409A true JP2002353409A (ja) | 2002-12-06 |
Family
ID=19000988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001157067A Pending JP2002353409A (ja) | 2001-05-25 | 2001-05-25 | 半導体モジュール、半導体モジュール積層体及び電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353409A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300890A (zh) * | 2018-08-31 | 2019-02-01 | 华中科技大学 | 一种可重组多面体电路结构及其共形喷印制造方法 |
-
2001
- 2001-05-25 JP JP2001157067A patent/JP2002353409A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300890A (zh) * | 2018-08-31 | 2019-02-01 | 华中科技大学 | 一种可重组多面体电路结构及其共形喷印制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640515B2 (en) | Multiple die stacking for two or more die | |
| US6900529B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| US10622289B2 (en) | Stacked chip-on-board module with edge connector | |
| US8338963B2 (en) | Multiple die face-down stacking for two or more die | |
| KR100953051B1 (ko) | 적층가능한 전자 어셈블리 | |
| US9466561B2 (en) | Packaged semiconductor device for high performance memory and logic | |
| US9627354B1 (en) | Semiconductor memory device | |
| US20040245617A1 (en) | Dense multichip module | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| US20180211943A1 (en) | Package substrate comprising side pads on edge, chip stack, semiconductor package, and memory module comprising same | |
| US7473993B2 (en) | Semiconductor stack package and memory module with improved heat dissipation | |
| JPH05275865A (ja) | 高密度パツケージ | |
| US9123554B2 (en) | Semiconductor device | |
| US20080032446A1 (en) | combination heat dissipation device with termination and a method of making the same | |
| US7298028B2 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
| US7723843B2 (en) | Multi-package module and electronic device using the same | |
| KR20180067695A (ko) | 제어된 임피던스 부하를 갖는 고대역폭 메모리 응용 | |
| EP4060729A1 (en) | Package substrate and package structure | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| JPS6188547A (ja) | 半導体装置 | |
| JP2002353409A (ja) | 半導体モジュール、半導体モジュール積層体及び電子装置 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| US6137174A (en) | Hybrid ASIC/memory module package | |
| US20040212070A1 (en) | Memory module having space-saving arrangement of memory chips and memory chip therefore | |
| JPH07131129A (ja) | 両面実装形マルチチップモジュール |