DE2022895B2 - Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung - Google Patents

Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung

Info

Publication number
DE2022895B2
DE2022895B2 DE19702022895 DE2022895A DE2022895B2 DE 2022895 B2 DE2022895 B2 DE 2022895B2 DE 19702022895 DE19702022895 DE 19702022895 DE 2022895 A DE2022895 A DE 2022895A DE 2022895 B2 DE2022895 B2 DE 2022895B2
Authority
DE
Germany
Prior art keywords
semiconductor bodies
semiconductor
webs
arrangement
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702022895
Other languages
English (en)
Other versions
DE2022895C3 (de
DE2022895A1 (de
Inventor
Karl-Ulrich Dr. 8000 München Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702022895 priority Critical patent/DE2022895B2/de
Priority to CH510271A priority patent/CH519247A/de
Priority to AT361971A priority patent/AT322059B/de
Priority to GB1398871A priority patent/GB1300881A/en
Priority to FR7116896A priority patent/FR2088490A1/fr
Priority to SE611671A priority patent/SE369028B/xx
Priority to CA112685A priority patent/CA922818A/en
Priority to NL7106459A priority patent/NL7106459A/xx
Publication of DE2022895A1 publication Critical patent/DE2022895A1/de
Publication of DE2022895B2 publication Critical patent/DE2022895B2/de
Application granted granted Critical
Publication of DE2022895C3 publication Critical patent/DE2022895C3/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06579TAB carriers; beam leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

zeichnet, daß jeweils zwei übereinanderliegende 15 geführten Leiterbahnen die gewünschten elektrischen
Stege (2,3) der stapeiförmigen Anordnung über ihre verdickten Enden zur Bildung der Verdrahtungslei tungen elektrisch zusammenhängen und daß jeweils ein metallischer Steg (2,3) aus zwei übereinanderlie genden Teilen besteht, von denen der eine Teil (2) so lang ist, daß er eine Verbindung zu Kontaktflächen des Halbleiterkörpers (1) ist und von denen der andere Teil (3) zur Bildung der verdickten Enden kurzer als der eine Teil (2) und dicker als die Dicke des Halbleiterkörpers (1) ist.
2. Verfahren zur Herstellung dei stapeiförmigen Anordnung nach Anspruch I, dadurch gekennzeichnet, daß mit den an der inneren Begrenzung eines metallischen Rahmens angeordneten zahnartigen freien Enden von Stegen ein Halbleiterkörper elektrisch und mechanisch verbunden wird, wobei die Dicke des metallischen Rahmens an seiner äußeren Begrenzung mindestens so dick ist. wie die Summe der Dicken der freien Enden der Stege und des Halbleiterkörpers, daK nach der Anordnung von weiteren metallischen Rahmen und nach deren Vergießen mit einer Isoliermassc die der äußeren Begrenzung des Rahmens benachbarten verdickten Siege teilweise abgetrennt werden, derart, daß jeweils zwei übereinanderliegende Stege der stapeiförmigen Anordnung über ihre verbliebenen verdickten Teile elektrisch zusammenhängen.
Die Erfindung betrifft eine stapeiförmige Anordnung von mindestens zwei Halbleiterkörpern zur Organisation von Speicherchips, bei der die mit einer Isoliermasse umgebenen einzelnen Halbleiterkörper Verbindungen durch senkrecht zu den Plattenebenen geführte Drähte vorgenommen. Für den Aufbau von Halbleiterspeichern mit einzelnen Halbleiterkörpern großer Speicherkapazität und kurzen Schaltzeiten sind
derartige Anordnungen wegen der komplizierten Ausführung der elektrischen Verbindungen /wischen den einzelnen Halbleiterkörpern wenig geeignet.
Es ist auch nicht mehr neu (US-PS 34 44 440). (.-inen Halbleiterkörper auf einem verbreiterten Ende eines metallischen Steges vorzusehen, der von einem metallischen Rahmen zusammen n.it weiteren Siegen ohne verbreiterte Enden in das Innere des Rahmens ragt. Die einzelnen Kontaktflächen des Halbleiterkörpers sind dabei über dünne Drähte mit den freien finden
der Stege verbunden. Die Anbringung dieser dünnen Drähte erfordert eine große Genauigkeit und ist daher schwierig durchführbar. Bei dieser bekannten Anordnung wird der Halbleiterkörper mit einem Gehäuse verschmolzen. Anschließend werden sodann die freien Enden der Stege vom Rahmen abgc1 rennt, so daß die einzelnen elektrischen Leitungen (Stege) frei aus der verschmolzenen Anordnung herausragen.
Weiterhin ist eine Miniaturbaugruppe aus gestapelten Trägerplättchcn bekannt (DT-AS 12 12 176). die elek-
irisch leitende Zäpfchen mit Öffnungen besit/en, durch die senkrecht zu den Trägerplättchen elektrische Steigleitungen geführt sind. Diese Anordnung ist jedoch schwierig herzustellen, da die Justierung der einzelnen Trägerplättchen mit ihren Zäpfchen eine große Genauigkeit erfordert, so daß die Steigleitungen in die Öffnungen der Zäpfchen einführoar sind.
Schließlich ist es auch schon bekannt (DT-AS Π 50 721). verschiedene Mikrobauelemente auf mit Biegungen versehene Verbindungsleitungcn vorzuse-
ohne Trägerplatten übereinander angeordnet sind, bei 50 hen. Die Verbindungsleitungen dienen dabei mit ihren
der senkrecht zur Ebene der Halbleiterkörper angeord nete Verdrahtungsleitungen vorgesehen sind und bei der die einzelnen Halbleiterkörper mit ihrem Rand auf zahnartigen, freien Enden von metallischen, an ihren den freien Enden gegenüberliegenden Enden verdickten Stegen aufliegen.
Es ist bekannt. Halbleiterkörper, wie beispielsweise ungekapselte Halbleiterplättchen mit integrierten Schaltungen, in einer Ebene anzuordnen. Zur Anbringung der Leiterbahnen für die Verdrahtung der Schaltungen stehen dann aber nur die gleiche Ebene oder eine zu dieser Ebene parallele Ebene zur Verfugung, wodurch Überkreuzungen von Leiterbahnen mit entsprechenden Durchkontaktierungen möglich sind. Die Leiterbahnen selbst weisen zum Teil eine beträchtliche Länge auf, da es nicht umgangen werden kann, weiter voneinander entfernte Kontakte verschiedener Halbleiterkörper elektrisch miteinander
nach innen weisenden Biegungen als Lager der einzelnen Mikrobauelemente. Da die Verbindungsleitungen im wesentlichen jedoch aus einem Stück bestehen, können die einzelnen Mikrobauelemente oder Plättchen nicht übereinander gestapelt werden, sondern müssen in die Biegungen der Verbindungsleitungen eingeschoben werden. Dies erfordert sehr genaue Abmessungen sowohl der Verbindungsleitungen mit ihren Biegungen als auch der Dicken der Mikrobauelemente (Plättchen). Die Herstellung eines Stapels ist daher zeitraubend und aufwendig.
Es ist Aufgabe der Erfindung, eine stapeiförmige Anordnung von Halbleiterkörpern mit einfachen und kurzen elektrischen Verbindungen zwischen den einzelnen Halbleiterkörpern anzugeben. Die bei dieser Anordnung auftretender parasitären Kapazitäten sollen möglichst klein sein, und weiterhin soll diese Anordnung mit einem möglichst einfachen Verfahren
herzustellen sein.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß jeweils zwei übereinanderliegende Stege der stapeiförmigen Anordnung über ihi e verdickten Enden zur Bildung der Verdrahtungsleitungen elektrisch zusammenhängen und daß jeweils ein metallischer Steg aus zwei übereinanderliegenden Teilen besteht, von denen der eine Teil so lang ist, daß er eine Verbindung zu Kontaktflächen des Halbleiterkörpers ist und von denen der andere Teil zur Bildung der verdickten Enden kürzer als der eine Teil und dicker als die Dicke des Halbleiterkörpr.rs ist.
Es ist besonders vorteilhaft, daß die Kapazitäten der Verdrahtungsleitungen wegen deren kurzer Länge gering sind. Dies gilt vor allem dann, wenn viele Halbleiterkörper in einer Anordnung miteinander verbunden werden sollen.
Die Erfindung ermöglicht weitei nin die Realisierung tiner großen räumlichen Dichte von Halbleiterkörpern bei kleinen parasitären Kapazitäten durch die der Speicherorganisation besonders angepaßte Aufbau technik. Die Laufzeiten und damit die Schaltzeilen des gesamten Speichersystems können sehr klein gehalten werden.
Mehrlagenverdrahtungen mit sehr feinen Strukturen in der Größenordnung von 70 μιη. die sehr aulwendig und schwierig herzustellen sind, können vermieden werden. Bei Halbleiterspeichern bringt die Anordnung der einzelnen Halbleiterkörper in einem Stapel mit den elektrischen Verbindungen längs des Stapels grüße Vorteile. Beispielsweise können bei Ib Speicherelementen je Halbleiterkörper acht Adresscnleitungen. zwei Leitungen für die Versorgungsspannungen und Digitleiterpaare, von denen jedes Paar jeweils nur an einem Körper kontaktiert wird, längs des Stapels geführt werden.
Eine Weiterbildung der Erfindung besteht in einem Verfahren zur Herstellung der stapclförnngen Anordnung.
Es wird nämlich vorgeschlagen, daß mit den an der inneren Begrenzung eines metallischen Rahmens angeordneten zahnartigen freien Ench von Stegen ein Halbleiterkörper elektrisch und mechanisch verbunden wird, wobei die Dicke des metallischen Rahmens an seiner äußeren Begrenzung mindestens so dick ist wie die Summe der Dicken der freien Enden der Stege und des Halbleiterkörpers, daß nach der Anordnung von weiteren metallischen Rahmen und nach deren Vergießen mit einer Isoliermasse die der äußeren Begrenzung des Rahmens benachbarter verdickten Stege teilweise abgetrennt werden, derart, daß jeweils zwei übereinanderliegende Stege der stapeiförmigen Anordnung über ihre verbliebenen, verdickten Teile elektrisch zusammenhängen.
Durch dieses Verfahren wird eine technologisch einfach herzustellende Anordnung von Speicherchips ermöglicht. Die Stege des metallischen Rahmens können direkt als Leiterbahnen oder »beam leads« verwendet werden. Dabei werden die metallischen Rahmen so ausgebildet, daß ein Stapeln der Halbleiterkörper und gewünschte elektrische Verbindungen längs der Halbleiterkörper möglich sind.
Weitere Einzelheiten der Erfindung ergeben sieh aus der nachfolgenden Beschreibung zweier Ausführungsbeispiele anhand der Figuren. Es zeigt
F i g. 1 eine schemai.sche Darstellung einer stapeiförmigen Anordnung,
ίο Fig. 2 einen Schnitt durch eine erste Ausführungsform der Erfindung,
Fig.3 eine Draufsicht auf den Gegenstand der F i g. 2.
In den F i g. 1 bis 3 werden sich entsprechende Teile mit den gleichen Bezugszeichen versehen.
In der Fig. 1 sind drei Halbleiterkörper 1 in einer Prinzipskizze dargestellt. Jeder Halbleiterkörper 1 wird durch zweimal vier Adressenleitungen 4, 14 und durch zwei Versorgungsleitungen 6 kontaktiert. Diese Leitun-L-cn verbinden die einzelnen Halbleiterkörper 1 untereinander. Weiterhin ist jeder Halbleiterkörper 1 für sich nur mit je einem Digitleiterpaar 7, 17, 27 verbunden. Die anhand der F i g. 2 bis i naher erläuterte Erfindung kann beispielsweise zur Herstellung einer derartigen Anordnung dienen.
Wie in der F i g. 2 dargestell' ist, liegen mehrere Halbleiterkörper 1 auf den freien Enden oder Siegen 2 eines ersten dünnen metallischen Rahmens 12 auf. Die Stege 2 weisen dabei in das Innere des Rahmens 12 und sind über Kontaktflachen 5 mit dem Halbleiterkörper 1 verbunden. Auf dem Rahmen 12 ist ein weiterer metallischer Rahmen 13 vorgesehen, der nach innen weisende Stege 3 besitzt, welche kurzer sind als die Stege 2 und auf diesen aufliegen. Auf dem Rahmen 13 ist ein weiterer Rahmen 12 angeordnet, der einen weiteren Halbleiterkörper 1 trägt.
Gemäß dem erfindungsgemälk'n Verfahren werden nach der Herstellung des Stapels die äußeren Teile der Rahmen 12 und 13 längs der in den F i g. 2 und 3 gestrichelten Linien 10 abgetrennt, nach dem das Innere der Anordnung zuerst mit einer Isoliermasse 8 vergossen und die Stege 2 und 3 jeweils miteinander verlötet wurden. Als Isoliermasse 8 kann Epoxydharz verwendet werden. Dadurch hängen übereinanderliegende Kontaktflächen 5 der einzelnen Halbleiterkörper 1 über die Stege 2 und 3 elektrisch zusammen, ohne daß Kurzschlüsse mit benachbarten, auf demselben Halbleiterkörper 1 vorgesehenen Kontaktflächen 5 möglich sind.
Das Abtrennen der äußeren Teile 12 und 13 kann durch Fräsen erfolgen. Es ist auch möglich, daß die metallischen Rahmen 12 und 13 mit ihren Stegen 2 und 2 aus ein?m Stück bestehen. Die Verwendung von getrennten Rahmen 12 und 13 ermöglicht lediglich einen besonders einfachen Aufbsu der gesamten Anordnung, wobei zur Zentrierung Bohrungen 16 durch die Rahmen 12 und 13 dienen können.
Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Stapeiförmige Anordnung von mindestens zwei Halbleiterkörpern zur Organisation von Speicherchips, bei der die mit einer Isoliermasse umgebenen einzelnen Halbleiterkörper ohne Trägerplatten übereinander angeordnet sind, bei der senkrecht zur Ebene der Halbleiterkörper angeordnete Verdrahtungsleitungen vorgesehen sind und bei der die einzelnen Halbleiterkörper mit ihrem Rand auf zahnartigen, freien Enden von metallischen, an ihren den freien Enden gegenüberliegenden Enden ver dickten Stegen aufliegen, dadurch gekenn· verbinden. Auch ist der Anzahl der zu verwendenden Halbleiterkörper eine Grenze in der technologisch vernünftigen Größe der Fläche der Ebene gesetzt. Zu lange Leiterbahnen bewirken die Entstehung parasitä- rer Kapazitäten, wodurch die Schaltzeiten in oft nicht vertretbarem Maße erhöht werden
Es ist weiterhin bekannt (OE-PS 2 45099. US-PS 27 74 014), derartige Platten oder Halbleiterkörper mii Leiterbahnen und Bauelementen übereinander anzuord- nen. Die Leiterbahnen einer jeden Platte sind bis zu deren Rand geführt und weisen dort metallische Kontaktstellen in Einkerbungen der Platten auf. Nach dem Fixieren der gesamten Anordnung werden zwischen den einzelnen Kontaktstellen der zum Rand
DE19702022895 1970-05-11 1970-05-11 Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung Granted DE2022895B2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19702022895 DE2022895B2 (de) 1970-05-11 1970-05-11 Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung
CH510271A CH519247A (de) 1970-05-11 1971-04-07 Stapelförmige Anordnung von Halbleiterkörpern
AT361971A AT322059B (de) 1970-05-11 1971-04-27 Stapelförmige anordnung von halbleiterchips
GB1398871A GB1300881A (en) 1970-05-11 1971-05-10 Improvements in or relating to stacked arrangements of semiconductor bodies
FR7116896A FR2088490A1 (de) 1970-05-11 1971-05-11
SE611671A SE369028B (de) 1970-05-11 1971-05-11
CA112685A CA922818A (en) 1970-05-11 1971-05-11 Stacked arrangements of semiconductor bodies
NL7106459A NL7106459A (de) 1970-05-11 1971-05-11

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702022895 DE2022895B2 (de) 1970-05-11 1970-05-11 Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung

Publications (3)

Publication Number Publication Date
DE2022895A1 DE2022895A1 (de) 1971-12-30
DE2022895B2 true DE2022895B2 (de) 1976-12-02
DE2022895C3 DE2022895C3 (de) 1977-08-04

Family

ID=5770762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702022895 Granted DE2022895B2 (de) 1970-05-11 1970-05-11 Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung

Country Status (8)

Country Link
AT (1) AT322059B (de)
CA (1) CA922818A (de)
CH (1) CH519247A (de)
DE (1) DE2022895B2 (de)
FR (1) FR2088490A1 (de)
GB (1) GB1300881A (de)
NL (1) NL7106459A (de)
SE (1) SE369028B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2806685A1 (de) * 1978-02-16 1979-08-23 Siemens Ag Stapelbauweise fuer halbleiter- speicherbausteine
JPS5837948A (ja) * 1981-08-31 1983-03-05 Toshiba Corp 積層半導体記憶装置
GB2150749B (en) * 1983-12-03 1987-09-23 Standard Telephones Cables Ltd Integrated circuits
US4982264A (en) * 1985-02-27 1991-01-01 Texas Instruments Incorporated High density integrated circuit package
DE3640072A1 (de) * 1986-11-24 1988-06-01 Rolf Tiedeken Elektronisches datenspeicherorgan, welches eine anzahl von statischen ram-chips aufweist
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US5059557A (en) * 1989-08-08 1991-10-22 Texas Instruments Incorporated Method of electrically connecting integrated circuits by edge-insertion in grooved support members
US5696030A (en) * 1994-09-30 1997-12-09 International Business Machines Corporation Integrated circuit contacts having improved electromigration characteristics and fabrication methods therefor

Also Published As

Publication number Publication date
CH519247A (de) 1972-02-15
GB1300881A (en) 1972-12-20
SE369028B (de) 1974-07-29
NL7106459A (de) 1971-11-15
FR2088490A1 (de) 1972-01-07
DE2022895A1 (de) 1971-12-30
AT322059B (de) 1975-05-12
CA922818A (en) 1973-03-13

Similar Documents

Publication Publication Date Title
DE69321864T2 (de) Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen
DE2554965C2 (de)
DE2225825B2 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger Festkörper-Elektrolytkondensatoren
DE102007054592B4 (de) Steckverbindungsvorrichtung, ausgebildet zur Verbindung zweier Funktionselemente zur Signal- und Leistungsübertragung
EP2724597B1 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE112019004223T5 (de) Mikroelektronische Einheit unter Verwendung vertikal gestapelter Einheiten
DE102017107069A1 (de) Stromdetektor
DE2451211A1 (de) Dichte packung fuer integrierte schaltungen
DE2022895C3 (de)
DE2022895B2 (de) Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung
EP0087796B1 (de) Filmträger für ein elektrisches Leiterbild
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE2144339A1 (de) Mehrfachschaltung in Modulbauweise und Verfahren zu ihrer Herstellung
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage
DE2317404A1 (de) Bauelementplaettchen fuer eine vielschichtige elektrische schaltungsanordnung
DE2303537A1 (de) Anschlusschiene und verfahren zu ihrer herstellung
DE1800213A1 (de) Gehaeuse fuer integrierte Halbleiterschaltungen
DE2750506C2 (de) Programmierbare elektrische Steckverbindung für Hochfrequenzleitungen
DE112020006876T5 (de) Kondensator und verfahren zur herstellung eines kondensators
DE1139556B (de) Einrichtung zur moeglichst dichten Montage elektrischer Bauelemente in den OEffnungen eines Blocks aus Isoliermaterial
DE19923467B4 (de) Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee