DE19923467B4 - Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips - Google Patents

Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips Download PDF

Info

Publication number
DE19923467B4
DE19923467B4 DE19923467A DE19923467A DE19923467B4 DE 19923467 B4 DE19923467 B4 DE 19923467B4 DE 19923467 A DE19923467 A DE 19923467A DE 19923467 A DE19923467 A DE 19923467A DE 19923467 B4 DE19923467 B4 DE 19923467B4
Authority
DE
Germany
Prior art keywords
semiconductor chips
subset
semiconductor
chip carrier
flexible band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19923467A
Other languages
English (en)
Other versions
DE19923467A1 (de
Inventor
Jürgen Högerl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19923467A priority Critical patent/DE19923467B4/de
Priority to US09/577,060 priority patent/US6507106B1/en
Publication of DE19923467A1 publication Critical patent/DE19923467A1/de
Application granted granted Critical
Publication of DE19923467B4 publication Critical patent/DE19923467B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitermodul mit mehreren Halbleiterchips (1, 4), die auf einem Chipträger (2, 6) angeordnet sind, wobei zumindest eine zweite Untermenge der Halbleiterchips (4) über einer ersten Untermenge der Halbleiterchips (1) angeordnet ist und zwischen den übereinander angeordneten Halbleiterchips (1, 4) leitende Verbindungen bestehen, die durch zumindest ein flexibles Band (3) gebildet werden, welches ausgehend von der ersten Untermenge der Halbleiterchips (1) zu der zweiten Untermenge der Halbleiterchips (4) führt, wobei sich das zumindest eine flexible Band (3) von einer Kontaktierungsseite (5) der ersten Untermenge der Halbleiterchips (1) um jeweils einander gegenüberliegende Seitenflächen der ersten Untermenge der Halbleiterchips (1) herum zu der zweiten Untermenge der Halbleiterchips (4) erstreckt, dadurch gekennzeichnet, daß das flexible Band (3) an seinen Enden Kontaktierungsstellen (13, 14) aufweist, über die im zusammengeklappten Zustand des Halbleitermoduls eine leitende Verbindung zwischen den Enden des flexiblen Bandes (3) hergestellt wird.

Description

  • Die vorliegende Erfindung betrifft ein Halbleitermodul mit mehreren Halbleiterchips, die jeweils auf einem Chipträger angeordnet sind gemäß dem Oberbegriff des Patentanspruchs 1. Zumindest ein Teil der Halbleiterchips ist dabei übereinander angeordnet. Dies bedeutet, daß das Halbleitermodul beispielsweise nur zwei Chips umfassen kann, die übereinander in einer Stapelanordnung angeordnet sind. Das Halbleitermodul kann jedoch auch eine Reihe von Halbleiterchips umfassen, die nebeneinander angeordnet ist, wobei eine zweite Reihe von Halbleiterchips in einer Stapelanordnung über der ersten Reihe von Halbleiterchips angeordnet ist. Es sind auch mehrere Halbleiterchips oder mehrere Reihen von Halbleiterchips übereinander denkbar. Zwischen den Halbleiterchips bestehen jeweils leitende Verbindungen, die durch ein flexibles Band mit entsprechenden Leiterzügen gebildet werden.
  • Ein solches Halbleitermodul ist aus der US 5,646,446 bekannt.
  • Darüber hinaus sind solche Halbleitermodule auch aus der Veröffentlichung R. Leutenbauer et al, „Development of a Top-Bottom BGA, HDI, December 1998, Seiten 28 bis 32 bekannt.
  • Hierbei werden Halbleiterchips entweder. auf ein Polyimidsubstrat oder ein starres Substrat aufgebracht und zwischen den Substratteilen, die jeweils als Chipträger wirken, ein flexibles Band als leitende Verbindung vorgesehen. Das Halbleitermodul wird durch Zusammenfalten der entsprechenden Struktur hergestellt, wobei die leitende Verbindung von einem Halbleiterchip der ersten Ebene zu einem darüber angeordneten Halbleiterchip der zweiten Ebene jeweils einseitig um den Halbleiterchip der ersten Ebene herumgeführt wird. Eine solche Anordnung stellt sich jedoch als nachteilig heraus, da bei einer einseitigen Herumführung der leitenden Verbindung die Leitungswege zwischen den miteinander verbundenen Anschlüssen der übereinander angeordneten Halbleiterchips unterschiedlich lang ausfallen, was zu unterschiedlichen Signallaufzeiten zwischen den entsprechenden Anschlüssen und damit zu Problemen bei der Signalverarbeitung führt. Außerdem ist eine solche Anordnung nicht für alle Arten von Halbleiterchips anwendbar, da beispielsweise bei Halbleiterchips mit Chip-Kontaktanschlüssen in einer Mittelachse des Halbleiterchips, die durch ein Beam Lead-Verfahren kontaktiert werden, das Substrat im Bereich dieser Mittelachse unterbrochen ausgebildet werden muß, und somit eine leitende Verbindung zumindest zu einer Hälfte des Halbleiterchips der ersten Ebene sowie eine leitende Verbindung zu zumindest einer Hälfte des Halbleiterchips der zweiten Ebene kaum mehr durch eine einseitige leitende Verbindung hergestellt werden kann.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Halbleitermodul mit mehreren Halbleiterchips bereitzustellen, bei dem alle Arten von Halbleiterchips Verwendung finden können, das möglichst geringe Unterschiede in den Signallaufzeiten zwischen den Chip-Kontaktanschlüssen aufweist und eine sehr kompakte Bauweise besitzt.
  • Erfindungsgemäß wird diese Aufgabe gelöst durch ein Halbleitermodul mit mehreren Halbleiterchips, die auf einem Chipträger angeordnet sind, wobei zumindest eine zweite Untermenge der Halbleiterchips über einer ersten Untermenge der Halbleiterchips angeordnet ist und zwischen den übereinander angeordneten Halbleiterchips leitende Verbindungen bestehen, die durch zumindest ein flexibles Band gebildet werden, welches ausgehend von de r. ersten Untermenge der Halbleiterchips zu der zweiten Untermenge der Halbleiterchips führt, wobei sich das zumindest eine flexible Band. von einer Kontaktierungsseite der ersten Untermenge der Halbleiterchips um jeweils einander gegenüberliegende Seitenflächen der ersten Untermenge der Halbleiterchips herum zu der zweiten Untermenge der Halbleiterchips erstreckt, gelöst, welches dadurch gekennzeichnet ist, daß das flexible Band an seinen Enden Kontaktierungsstellen aufweist, über die im zusammengeklappten Zustand des Halbleitermoduls eine leitende Verbindung zwischen den Enden des flexiblen Bandes hergestellt wird.
  • Prinzipiell können jedoch auch mehr als zwei Ebenen von Halbleiterchips übereinander angeordnet werden. Der Klarheit halber wird die vorliegende Erfindung anhand von zwei Ebenen von Halbleiterchips beschrieben.
  • Der Vorteil einer solchen Anordnung ist es, daß die Signallaufzeiten zwischen den Chip-Kontaktanschlüssen der übereinander angeordneten Halbleiterchips wesentlich verkürzt werden können, da die Leiterzüge je nach Bedarf um eine der beiden Seitenflächen der Halbleiterchips der ersten Ebene herumgeführt werden. Außerdem werden somit die Probleme der Herstellung einer leitenden Verbindung zwischen den Halbleiterchips überwunden, die entstehen, wenn der Chipträger aufgrund der Anordnung der Chip-Kontaktanschlüsse unterbrochen ausgestaltet werden muß, um beispielsweise eine Beam Lead-Kontaktierung verwirklichen zu können.
  • Die Chipträger der einzelnen Halbleiterchips können dabei prinzipiell in beliebiger Weise ausgebildet sein. In einer ersten Weiterbildung der vorliegenden Erfindung wird vorgesehen, daß der Chipträger der ersten Untermenge der Halbleiterchips als flexibles Band ausgebildet ist. Dieses Band umfaßt sowohl den Chipträger der ersten Untermenge der Halbleiterchips wie auch die leitenden Verbindungen zu der zweiten Untermenge von Halbleiterchips um die Seitenflächen der ersten Untermenge der Halbleiterchips herum. Die Halbleiterchips der ersten Ebene können somit auf einem durchgehenden Band angeordnet werden, dessen Enden zu beiden Seiten des Halbleiterchips überstehen. Nach der Montage der ersten Untermenge der Halbleiterchips auf das flexible Band können dann die überstehenden Enden um die Seitenflächen der Halbleiterchips herumgeklappt werden, damit eine leitende Verbindung zu den darüber angeordneten Halbleiterchips hergestellt werden kann.
  • In einer weiteren Ausführungsform der Erfindung kann vorgesehen sein, daß die zweite Untermenge der Halbleiterchips auf einem separaten Chipträger angeordnet ist. Die zweite Ebene der Halbleiterchips kann dann über der ersten Ebene der Halbleiterchips angeordnet werden und anschließend wird durch Herumklappen der überstehenden Enden um die Seitenflächen der ersten Ebene der Halbleiterchips eine leitende Verbindung zur zweiten Ebene der Halbleiterchips hergestellt.
  • In einer alternativen Ausführungsform kann vorgesehen sein, daß der Chipträger der ersten Untermenge von Halbleiterchips gleichzeitig den Chipträger der zweiten Untermenge der Halbleiterchips bildet. Hierbei ist der Chipträger als durchgehendes Band ausgebildet, wobei nach Montage der ersten Untermenge der Halbleiterchips auf das flexible Band auf einer Seite dieser Halbleiterchips ein überstehendes Ende frei bleibt, auf der anderen Seite dieser Halbleiterchips in einem gewissen Abstand die zweite Untermenge der Halbleiterchips auf das flexible Band montiert wird. Durch ein Zusammenklappen der gesamten Anordnung kann dann die zweite Untermenge der Halbleiterchips in einer Stapelanordnung über der ersten Untermenge von Halbleiterchips angeordnet werden, wobei automatisch eine erste leitende Verbindung zwischen den beiden Ebenen der Halbleiterchips um die Seitenflächen des Halbleiterchips der ersten Ebene herumgeklappt wird. Zur Herstellung der zweiten leitenden Verbindung zwischen den Halbleiterchips wird lediglich das freie, überstehende Ende des flexiblen Bandes um die andere Seitenfläche der Halbleiterchips der ersten Ebene herumgeklappt und leitend mit den Halbleiterchips der zweiten Ebene verbunden.
  • Eine Weiterbildung der vorliegenden Erfindung sieht vor, daß jeweils ein Halbleiterchip der ersten Untermenge mit einer seiner Seiten, die der Kontaktierungsseite gegenüberliegt, an eine entsprechende Seite eines Halbleiterchips der zweiten Untermenge, die dessen Kontaktierungsseite gegenüberliegt, angrenzt. Es erfolgt somit eine Anordnung der Halbleiterchips „Rücken an Rücken". Dabei kann ein flexibles Band als Chipträger bzw. leitende Verbindung um die gesamte Modulanordnung herum angeordnet werden, was einerseits die Kontaktierung der Halbleiterchips erleichtert und andererseits einen Schutz der gesamten Modulanordnung, beispielsweise gegen mechanische Einflüsse, darstellt.
  • Die Halbleiterchips können insbesondere so ausgebildet sein, daß in einer Mittelachse der Kontaktierungsseite der Halbleiterchips Chip-Kontaktanschlüsse vorgesehen sind, die zur Herstellung einer leitenden Verbindung zwischen den Halbleiterchips und dem jeweiligen Chipträger dienen. Diese leitende Verbindung kann insbesondere durch eine Beam Lead-Kontaktierung hergestellt werden.
  • Zur Kontaktierung des gesamten Halbleitermodules genügt es, daß auf einer Seite des Halbleitermoduls Modul-Kontaktanschlüsse vorgesehen werden. Diese können beispielsweise im Bereich der Kontaktierungsseite der ersten Untermenge von Halbleiterchips angeordnet werden. Diese Modul-Kontaktanschlüsse werden dann über entsprechende Leiterzüge auf den Chipträgern sowie durch die leitenden Verbindungen zwischen den Halbleiterchips bzw. Chipträgern mit den entsprechenden Chip-Kontaktanschlüssen der Halbleiterchips verbunden. Die Modul-Kontaktanschlüsse können beispielsweise als Lötkugeln oder Pins ausgebildet sein.
    •
  • Spezielle Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand der 1 bis 4 beschrieben.
  • Es zeigen:
  • 1: Halbleitermodul mit einem durchgehenden, flexiblen Tape als Chipträger und leitende Verbindung zwischen den Halbleiterchips.
  • 2: Anordnung nach 1, jedoch mit einer Lötkugel als Kontaktierungsstelle an einem Ende des flexiblen Bandes.
  • 3: Halbleitermodul mit einem flexiblen Band als Chipträger für die erste Halbleiterchipebene und einem separaten Chipträger für die zweite Ebene von Halbleiterchips.
  • 4: Schematische Darstellung der Kontaktierungsstellen an den Enden der flexiblen Bänder.
  • 1a zeigt ein Halbleitermodul vor seiner Fertigstellung durch Zusammenklappen der gesamten Struktur, 1b zeigt das fertige Halbleitermodul mit zusammengeklappten Zustand. Dabei sind auf ein durchgehendes, flexibles Band zwei Halbleiterchips 1, 4 montiert, für die das flexible Band als Chipträger 2, 6, sowie zur Herstellung von leitenden Verbindungen 3 zwischen den Halbleiterchips bzw. den entsprechenden Chipträgerabschnitten 2, 6 des flexiblen Bandes, dient. Die beiden Halbleiterchips 1, 4 besitzen jeweils Kontaktierungsseiten 5, 11, sowie Rückseiten 7, 12, die jeweils den Kontaktierungsseiten 5, 11 gegenüberliegen. Die Chip-Kontaktanschlüsse zur Herstellung von leitenden Verbindungen 9 zwischen den Halbleiterchips 1, 4 und den Chipträgern 2, 6 sind im Bereich einer Mittelachse 8 der Halbleiterchips 1, 4 angeordnet. Die leitenden Verbindungen 9 werden als Beam Lead-Kontakte hergestellt. Das durchgehende, flexible Band weist an seinen Enden Kontaktierungsstellen 13 auf, über die im zusammengeklappten Zustand des Halbleitermoduls eine leitende Verbindung zwischen den Enden des flexiblen Bandes hergestellt wird. Diese Kontaktierungsstellen 13 sind in 4 in einer ausschnitthaften Darstellung ersichtlich.
  • Zur Vereinfachung der Herstellung der leitenden Verbindungen zwischen den Halbleiterchips wird der zweite Chipträgerbereich 6 des durchgehenden flexiblen Bandes spiegelsymmetrisch zum ersten Chipträgerbereich 2 des flexiblen Bandes hergestellt. Die Halbleiterchips 4 der zweiten Ebene sind entsprechend anzupassen.
  • Nach dem Aufbringen der Halbleiterchips 1, 4 auf das durchgehende flexible Band wird das Halbleitermodul durch ein einfaches Zusammenklappen der gesamten Anordnung hergestellt, wobei die Halbleiterchips 1, 4 mit ihren Seiten 7, 12 aufeinander aufliegen, so daß eine Anordnung „Rücken an Rücken" entsteht. Bei Bedarf kann auch vorgesehen werden, daß zwischen den Halbleiterchips, bzw. zwischen ihren Seiten 7, 12 noch Zwischenschichten vorgesehen werden, beispielsweise spezielle wärmeleitenden Schichten, die beim Betrieb des Halbleitermoduls für einen Abtransport der entstehenden Wärme zwischen den Halbleiterchips sorgen.
  • 2 zeigt eine Alternative zur Herstellung der leitenden Verbindung zwischen den Enden des flexiblen Bandes, wobei an einem Ende des flexiblen Bandes eine Lötkugel 14 vorgesehen ist, die im zusammengeklappten Zustand des Halbleitermoduls eine leitende Verbindung zu entsprechenden Kontaktierungsstellen 13 am anderen Ende des flexiblen Bandes herstellt.
  • 3 zeigt eine alternative Ausführungsform, bei der ein durchgehendes flexibles Band des Chipträger 2 der ersten Ebene von Halbleiterchips 1, sowie die leitenden Verbindungen 3 zur zweiten Ebene von Halbleiterchips 4 bildet. Die zweite Ebene von Halbleiterchips 4 ist dabei auf einen separaten Chipträger 6 montiert, der ebenfalls als flexibles Band oder auch als beliebiger anderer Chipträger ausgebildet sein kann. Hierbei ist es vorteilhaft, daß das flexible Band, das den Chipträger 2 bildet, eine Metallisierung 15 aufweist, die, wie auch in den Beispielen nach 1 und 2, auf derjenigen Seite des flexiblen Bandes angeordnet ist, die der ersten Ebene bzw. Untermenge von Halbleiterchips 1 zugewandt ist. Der Chipträger 6 der zweiten Ebene bzw. Untermenge der Halbleiterchips 4 weist dagegen eine Metallisierungsschicht 16 auf, die auf derjenigen Seite des Chipträgers 6 angeordnet ist, die von den Halbleiterchips 4 abgewandt ist. Die zweite Ebene von Halbleiterchips 4 wird nun auf die erste Ebene von Halbleiterchips 1, wiederum Rücken an Rücken, montiert, ggf. mit entsprechenden Zwischenschichten zwischen den Seiten 7, 12 der Halbleiterchips 1, 4, die jeweils den Kontaktierungsseiten 5, 11 der Halbleiterchips 1, 4 gegenüber liegen. Nach einem Hochklappen der freien Enden 3 des flexiblen Bandes, welches auch den Chipträger 2 bildet, werden über Kontaktierungsstellen 13 an den Enden des flexiblen Bandes sowie an den Enden des Chipträgers 6 die leitenden Verbindungen zwischen den Halbleiterchips 1, 4 hergestellt.
  • Die vorstehend beschriebenen Halbleitermodule können entweder lediglich durch zwei Halbleiterchips 1, 4 gebildet werden, die in einer Stapelanordnung übereinander angeordnet sind. Es kann auch vorgesehen sein, daß in einer ersten Ebene mehrere Halbleiterchips 1 nebeneinander angeordnet sind und in einer zweiten Ebene eine entsprechende Anzahl von Halbleiterchips 4 über dieser ersten Ebene von Halbleiterchips 1 in einer Stapelanordnung angeordnet wird. Es sind auch mehr als nur zwei Ebenen von Halbleiterchips 1, 4 übereinander möglich, wobei jede Ebene entweder durch einzelne Halbleiterchips oder durch eine Reihe von Halbleiterchips gebildet wird.

Claims (7)

  1. Halbleitermodul mit mehreren Halbleiterchips (1, 4), die auf einem Chipträger (2, 6) angeordnet sind, wobei zumindest eine zweite Untermenge der Halbleiterchips (4) über einer ersten Untermenge der Halbleiterchips (1) angeordnet ist und zwischen den übereinander angeordneten Halbleiterchips (1, 4) leitende Verbindungen bestehen, die durch zumindest ein flexibles Band (3) gebildet werden, welches ausgehend von der ersten Untermenge der Halbleiterchips (1) zu der zweiten Untermenge der Halbleiterchips (4) führt, wobei sich das zumindest eine flexible Band (3) von einer Kontaktierungsseite (5) der ersten Untermenge der Halbleiterchips (1) um jeweils einander gegenüberliegende Seitenflächen der ersten Untermenge der Halbleiterchips (1) herum zu der zweiten Untermenge der Halbleiterchips (4) erstreckt, dadurch gekennzeichnet, daß das flexible Band (3) an seinen Enden Kontaktierungsstellen (13, 14) aufweist, über die im zusammengeklappten Zustand des Halbleitermoduls eine leitende Verbindung zwischen den Enden des flexiblen Bandes (3) hergestellt wird.
  2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß der Chipträger (2) der ersten Untermenge der Halbleiterchips (1) als flexibles Band (3) ausgebildet ist, das gleichzeitig die leitenden Verbindungen (4) zu der zweiten Untermenge der Halbleiterchips (4) bildet.
  3. Halbleitermodul nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Untermenge der Halbleiterchips (4) auf einem separaten Chipträger (6) angeordnet ist.
  4. Halbleitermodul nach Anspruch 2, dadurch gekennzeichnet, daß der Chipträger (2) der ersten Untermenge der Halbleiterchips (1) gleichzeitig den Chipträger (6) der zweiten Untermenge der Halbleiterchips (4) bildet.
  5. Halbleitermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jeweils ein Halbleiterchip der ersten Untermenge von Halbleiterchips (1) mit einer der Kontaktierungsseite (5) gegenüberliegenden Seite (7) an eine der Kontaktierungsseite (11) gegenüberliegenden Seite (12) jeweils eines Halbleiterchips der zweiten Untermenge von Halbleiterchips (4) angrenzt.
  6. Halbleitermodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in einer Mittelachse (8) der Kontaktierungsseite (5, 11) der Halbleiterchips (1, 4) Chip-Kontaktanschlüsse zur Herstellung einer leitenden Verbindung (9) zwischen den Halbleiterchips (1, 4) und dem jeweiligen Chipträger (2, 6) ausgebildet sind.
  7. Halbleitermodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Chipträger (2) der ersten Untermenge von Halbleiterchips (1) im Bereich der Kontaktierungsseite (5) der ersten Untermenge von Halbleiterchips (1) Modul-Kontaktanschlüsse (10) zur Kontaktierung des Halbleitermoduls aufweist.
DE19923467A 1999-05-21 1999-05-21 Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips Expired - Fee Related DE19923467B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19923467A DE19923467B4 (de) 1999-05-21 1999-05-21 Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips
US09/577,060 US6507106B1 (en) 1999-05-21 2000-05-22 Semiconductor module with a number of semiconductor chips and a conductive connection between the semiconductor chips by flexible tapes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19923467A DE19923467B4 (de) 1999-05-21 1999-05-21 Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips

Publications (2)

Publication Number Publication Date
DE19923467A1 DE19923467A1 (de) 2000-11-30
DE19923467B4 true DE19923467B4 (de) 2004-11-11

Family

ID=28799080

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19923467A Expired - Fee Related DE19923467B4 (de) 1999-05-21 1999-05-21 Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips

Country Status (2)

Country Link
US (1) US6507106B1 (de)
DE (1) DE19923467B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3722223B2 (ja) * 2003-10-27 2005-11-30 セイコーエプソン株式会社 半導体装置及びその製造方法、電子モジュール並びに電子機器
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
KR20110124063A (ko) * 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
EP0883180A2 (de) * 1997-06-06 1998-12-09 Hitachi, Ltd. Halbleitervorrichtung und Verdrahtungsband für diese Vorrichtung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334104A (ja) 1993-05-24 1994-12-02 Hitachi Ltd 等長等負荷バス配線

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
EP0883180A2 (de) * 1997-06-06 1998-12-09 Hitachi, Ltd. Halbleitervorrichtung und Verdrahtungsband für diese Vorrichtung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 6-334104 A, In: Patent Abstracts of Japan *
LEUTENBAUER,R. et.al.: Development of a Top- Bottom BGA. In: HDI, Dec. 1998, pp. 28-32 *

Also Published As

Publication number Publication date
US6507106B1 (en) 2003-01-14
DE19923467A1 (de) 2000-11-30

Similar Documents

Publication Publication Date Title
DE10195326B3 (de) Elektrischer Verbinder mit einem parallele Platinen aufnehmenden Gehäuse
DE2542518C3 (de)
DE2420759C2 (de) Integrierte Schaltungseinheit mit variierbarer Funktionsgebung
DE19528117B4 (de) Wärmeübertrager mit Plattenstapelaufbau
DE3011068C2 (de) Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten
DE19626126A1 (de) Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
DE2225825B2 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger Festkörper-Elektrolytkondensatoren
DE2532421A1 (de) Optische anzeige
DE3326933A1 (de) Schaltungsplatten-verbindungsanordnung
DE102009052546B4 (de) Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE10065703A1 (de) Säulentransistor in einer Halbleitervorrichtung
DE10217565A1 (de) Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
WO2000041241A1 (de) Vertikal integrierte halbleiteranordnung
DE102006003377B3 (de) Halbleiterbaustein mit einem integrierten Halbleiterchip und einem Chipgehäuse und elektronisches Bauteil
DE2547323A1 (de) Traeger fuer integrierte schaltungen
DE19923467B4 (de) Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips
DE3323463A1 (de) Tastenschalter
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE2303537A1 (de) Anschlusschiene und verfahren zu ihrer herstellung
DE2022895C3 (de)
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE2022895B2 (de) Stapelfoermige anordnung von halbleiterkoerpern und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee