DE2806685A1 - Stapelbauweise fuer halbleiter- speicherbausteine - Google Patents

Stapelbauweise fuer halbleiter- speicherbausteine

Info

Publication number
DE2806685A1
DE2806685A1 DE19782806685 DE2806685A DE2806685A1 DE 2806685 A1 DE2806685 A1 DE 2806685A1 DE 19782806685 DE19782806685 DE 19782806685 DE 2806685 A DE2806685 A DE 2806685A DE 2806685 A1 DE2806685 A1 DE 2806685A1
Authority
DE
Germany
Prior art keywords
arrangement according
semiconductor memory
stacked
stack
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782806685
Other languages
English (en)
Inventor
Hans-Juergen Dipl Ing Hacke
Winfried Dr Ruettenauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782806685 priority Critical patent/DE2806685A1/de
Publication of DE2806685A1 publication Critical patent/DE2806685A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • Stapelbauweise für Halbleiter-Sweicherbausteine
  • Die Erfindung betrifft eine stapelförmige Anordnung von mindestens zwei mittels Filmmontage montierter Halbleiter-Speicherbausteinen. Bei der Filminontage werden die mit Höckern versehenen Chips in einem Komplettkontaktiervorgang mit der Feinstruktur eines Zwischensubstrats verbunden und dann direkt in Schaltungen oder Gehäuse eingesetzt.
  • Üblicherweise werden Halbleiterspeicher-Bausteine einzeln in Gehäuse (z.B. Dual in line package) eingesetzt, wobei die Verbindungen von den Chipanschlußpunkten zu den Anschlüssen des Gehäuses durch Drahtkontaktierung hergestellt werden. Weniger Platz erfordern aber die sog.
  • Multichip-Anordnungen.
  • In der DE-OS 2 415 047 ist eine Multichip-Verdrahtung mit Anschlußflächenkonfigurationen zur Kontaktierung von vier gleichen Halbleiterspeicher-Chips beschrieben und dargestellt. Dabei werden mehrere Speicherbausteine nebeneinander auf einem Substrat mit spezieller Verdrahtung angeordnet und kontaktiertw Die Verbindung der Chipanschlußpunkte mit den Anschlüssen auf dem Substrat geschieht nach dem Plip-Chip-Verfahren, weshalb die Chips mit erhabenen Anschlußhöckern (z.B. weiche Höcker aus Sn/Pb) ausgeführt werden müssen. Mit Stiften versehen und zum Schutz vergossen hat eine derartige Multichip-Anordnung einen geringeren Platzbedarf pro Baustein als ein Einzelgehäuse.
  • Der DE-OS 2 022 895 liegt eine stapelförmige Anordnung von Halbleiterchips zugrunde, bei der die einzelnen Halbleiterkörper mit ihrem Rand auf zahnartigen, freien Enden eines metallischen Rahmens aufliegen. Auf diesem Rahmen ist ein weiterer metallischer Rahmen vorgesehen, der ebenfalls nach innen weisende Stege besitzt, die aber kUrzer als die zuerst genannten Stege sind und auf diesen aufliegen.
  • Der Erfindung liegt die Aufgabe zugrunde, mit möglichst einfachen Mitteln eine platzsparende Montage von Halbleiter-Speicherbausteinen zu schaffen, die eine gleichzeitige Erhöhung der Packungsdichte gewährleistet. Wesentlich ist dabei, daß weniger Einzelteile bei der Stapelung erforderlich sind und nur handelsübliche Bauteile benötigt werden, die ohne Sonderbauteile verarbeitet werden können, um eine möglichst wirtschaftliche Lösung zu erzielen. Diese Aufgabe wird dadurch gelöst, daß die Halbleiterspeicherchips zunächst in Zwischensubstraten mit freiliegenden Innen- und Außenanschlüssen kontaktiert, sodann mehrere Zwischensubstrate deckungsgenau übereinander zu einem Stapel geschichtet werden und alle über- einanderliegenden Außenanschlüsse mit Ausnahme der Ansteuerleitungen miteinander verbunden und auf einem Element zur Weiterverdrahtung befestigt werden. Es ist sehr einfach, die Zwischensubstrate deckungsgenau übereinander zu stapeln, weil nach dem Trennen des Bandes auf beiden Seiten des Einzelteils z.B. halbe Perforationen als Positionierhilfe zur Verfügung stehen.
  • Diese Lösung hat den Vorteil, daß für die stegartige Anschlußkonfiguration nicht zwei verschiedene Einzelteile verwendet werden, sondern lediglich einteilige Zwischensubstrate auf Kunststoffband. Außerdem hängt die leitende Struktur dieser Zwischensubstrate elektrisch nicht zusammen, so daß hier die kontaktierten Chips bereits vor der Stapelung elektrisch geprüft werden können. Da es sich ferner um keine zusammenhängende Metallstruktur handelt, entfallen Schneid-, Stanz- oder Fräsvorgänge.
  • Darüber hinaus benötigt der selbsttragende Aufbau keine Vergußmasse zum Zusammenhalten der Chips. Die Zwischensubstrate haben freiliegende Außenanschlüsse, die leicht untereinander und auf ein weiterverdrahtendes Element kontaktiert werden können. Die Ansteuerung der einzelnen Chips kann ferner vorteilhaft über individuelle Zwischensubstrate erfolgen, die den selektiv anzusteuernden Chipanschluß auf eine Jeweils andere Außenanschlußposition führen. Daneben ist es natürlich auch möglich, die einzelnen Ansteuerleitungen mittels Drähten oder Bändchen auf das weiterverdrahtende Element zu führen. Schließlich ist diese Lösung Voraussetzung für kostengünstige und einfache Gehäusevarianten. Eine derartige Anordnung erfordert außerdem nur einen sehr geringen Platzbedarf.
  • Die Stapelbauweise nach der Erfindung eignet sich besonders gut für Speicherbausteine, weil hier bei der Verdrahtung mehrerer Chips jeder Anschluß mit dem entsprechenden des nächsten Chips verbunden wird und pro Chip nur ein Anschluß selektiv ansteuerbar sein muß. Hat ein Baustein z.B. 22 Anschlüsse, so hat eine Untereinheit mit z.B. 4 Bausteinen insgesamt nur 25 Anschlüsse.
  • Nur die Ansteueranschlüsse müssen also bei der Stapelbauweise nach der Erfindung einzeln an die Anschlüsse des weiterverdrahtenden Elementes geführt werden.
  • Nach einer Weiterbildung der Erfindung ist als Element zur Weiterverdrahtung ein Gehäuseboden mit Anschlußstiften vorgesehen. Auf diese Weise kann eine besonders kostengünstige Ausführung erzielt werden. Als Gehäuseboden kann man z.B. eine kleine gedruckte Schaltung verwenden, in die Stifte im üblichen Raster eingesetzt sind, so daß ein derartiger Baustein wie ein normales handelsübliches Bauteil verwendet und in Leiterplatten eingelötet werden kann.
  • Als Element zur Weiterverdrahtung kann aber auch ein metallisches Formteil vorgesehen sein, auf dessen Innenanschlüsse die gestapelten Zwischensubstrate kontaktiert werden und dessen Außenanschlüsse nach Umkapselung des Stapels flach auf Leiterbahnen und dergleichen aufgelötet werden. Das führt zu einer platzsparenden Bauweise, da diese Version die Möglichkeit bietet, ein besonders enges Außenanschlußraster anzuwenden und doppelseitig zu bestücken, weil keine Stifte durch die Leiterplatte gesteckt werden müssen.
  • Der Stapel kann aber auch direkt auf einer Schichtschaltung bzw. einer gedruckten Schaltung kontaktiert werden.
  • Damit wird eine Verbindungsstelle gespart und eine besonders dichte Packung gewährleistet. Außerdem ist die Auswechselbarkeit solcher Bauteile einfacher.
  • Nach einer Weiterbildung der Erfindung ist für jeden der gestapelten Halbleiterspeicherbausteine ein individuelles Zwischensubstrat vorgesehen, das die Ansteuerleitung für den Jeweiligen Chip an eine Jeweils andere Position des weiterverdrahenden Elementes führt. Damit wird eine weitere Vereinfachung der Kontaktierung erzielt.
  • Nach einer weiteren Ausgestaltung sind zwischen den einzelnen Halbleiterspeicherchips isolierende Zwischenlagen vorgesehen. Damit wird eine elektrische Isolierung der Chips untereinander erreicht. Diese Isolierung kann auch gut wärmeleitend, z.B. mit isolierenden Blechstreifen, gemacht werden, so daß Verlustwärme nach außen geführt wird. Die Anzahl der übereinander stapelbaren Speicherbausteine hängt praktisch neben der Länge der Außenanschlüsse nur noch von der auftretenden Verlustwärme ab.
  • Für den Schutz gegen Umgebungseinflüsse kann außerdem eine Ummantelung, z.B. durch Vergießen, Umspritzen oder Umschäumen mit einem Kunststoff, vorgenommen werden.
  • Nach einer weiteren Ausführung der Erfindung ist eine Abdeckkappe vorgesehen, die den Stapel einschließlich des weiterverdrahtenden Elementes umschließt und z.B.
  • zum Zwecke besserer Wärmeableitung mit einer wärmeleitenden Paste gefüllt ist.
  • Die Erfindung wird an Hand der Figuren erläutert. Es zeigen: Figur 1 einen Ealbleiterspeicherchip im Zwischensubstrat in der Draufsicht, Figur 2 ein weiterverdrahtendes Element, z.B. einen Gehäuseboden, in der Draufsicht, Figur 5 auf einem weiterverdrahtenden Element gestapelte Zwischensubstrate, Figur 4 den Schnitt A-B durch Figur 3, Figur 5 ein weiterverdrahtendes Element, z.B. ein metallisches Formteil, in der Draufsicht, Figur 6 den Schnitt CD durch Figur 5 und Figur 7 ein gestapeltes Bauteil mit flachen Außenanschlüssen.
  • In der Figur 1 ist ein Halbleiterspeicherchip 1 im Fenster 2 eines Zwischensubstrates 3 angeordnet. Die Innenanschlüsse 4 gehen in die Außenanschlüsse 5 über, die bei diesem Ausführungsbeispiel in Ausschnitten 6 und 7 rechts und links vom Fenster des Zwischensubstrates enden.
  • Mit 8 ist die Filmperforation markiert.
  • In der Figur 2 ist das Außenanschlußmuster 10 zu erkennen, über das die Verbindungen zu den Stiften S1 bis S21 und den Stiften 9 zur Chipansteuerung A1 bis A4 hergestellt werden.
  • Bei dem Ausführungsbeispiel nach der Figur 2 handelt es sich um eine besonders platzsparende Ausführung. Natürlich sind auch andere Stiftanordnungen denkbar. So können z.B. Stifte nur an zwei Seiten oder nur an den Kanten angeordnet werden. Genauso verhält es sich mit dem Zwischensubstrat nach Figur 1. Auch hierbei handelt es sich lediglich um ein Ausführungebeispiel. Demnach können die Außenanschlüsse in anderer Konfiguration, z.B.
  • auch an allen vier Seiten, angeordnet sein.
  • Für den Aufbau in der Figur 3 sind alle Außenanschlüsse eines Stapels in vertikaler Richtung miteinander verbunden. Nur eine Ansteuerleitung pro Chip wird jeweils individuell auf eine Position 9 zur Chipansteuerung geführt.
  • Vom Prinzip her wird der praktische Einsatz vorzugsweise bei vier übereinander angeordneten Zwischensubstraten liegen, wie es in der Figur 4 dargestellt ist.
  • Die gleichen Bauteile sind auch in dieser Figur mit den gleichen Bezugszeichen versehen. Als weiterverdrahtendes Element ist bei dem in der Figur 4 gezeigten Ausführungsbeispiel der in den Figuren 2 und 3 in der Aufsicht gezeigte Gehäuseboden 11 jetzt in der Vorderansicht zu erkennen. Zum Schutz der gesamten Anordnung ist eine Abdeckung in Form einer Kappe 12 vorgesehen.
  • Figur 5 zeigt als weiterverdrahtendes Element ein metallisches Formteil 13 im Raster der Außenanschlüsse der Zwischensubstrate mit gebogenen Anschlußfahnen 14. im dargestellten Zustand ist das Formteil noch zusammenhängend.
  • Nach dem Ausführungsbeispiel der Figur 7 wird ein gestapeltes Bauteil von einem metallischen Formteil gehalten. Nach dem Stapeln und Verbinden der Zwischensubstrate wird der Stapel auf dem metallischen Formteil kontaktiert. Die Trennung des Formteils erfolgt nach Umspritzen, Vergießen oder Umschäumen des Stapels. Das Bautetl kann dann direkt in gedruckte Schaltungen, Schichtschaltungen oder Gehäuse eingesetzt werden.
  • Diese Bauweise gestattet es, mit Einzelchips geringer Kapazität Bausteine hoher Speicherkapazität zu erzeugen und die Innovationszeit wesentlich zu verlängern.
  • 8 Patentansprüche 7 Figuren

Claims (8)

  1. Patentansprüche S Stapelförmige Anordnung von mindestens zwei mittels Filmmontage montierter Halbleiter-Speicherbausteine, dadurch g e k e n n z e i c hn e t , daß die Halbleiter-Speicherchips (1) zunächst in Zwischensubstraten (3) mit freiliegenden Innen-(4) und Außenanschlüssen (5) kontaktiert, sodann mehrere Zwischensubstrate deckungsgenau übereinander zu einem Stapel geschichtet werden und alle übereinanderliegenden Außenanschlüsse mit Ausnahme der Ansteuerleitungen miteinander verbunden und auf einem Element zur Weiterverdrahtung (11) befestigt werden.
  2. 2. Anordnung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß als Element zur Weiterverdrahtung (11) ein Gehäuseboden mit Anschlußstiften vorgesehen ist.
  3. 3. Anordnung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß als Element zur Weiterverdrahtung ein metallisches Formteil (13) z.B. im Raster der Außenanschlüsse vorgesehen ist.
  4. 4. Anordnung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß der Stapel direkt auf eine Schichtschaltung bzw. eine gedruckte Schaltung kontaktiert wird.
  5. 5. Anordnung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß für jeden der gestapelten Halbleiter-Speicherbau#teine ein individuelles Zwischensubstrat vorgesehen ist, das die Ansteuerleitung für den jeweiligen Chip an eine jeweils andere Position (9) des weiterverdrahtenden Elementes führt.
  6. 6. Anordnung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß zwischen den einzelnen Halbleiter-Speicherbausteinen isolierende Zwischenlagen vorgesehen sind.
  7. 7. Anordnung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß eine Ummantelung, z.B. durch Vergießen, Umspritzen oder Umschäumen mit einem Kunststoff, angeordnet ist.
  8. 8. Anordnung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß eine Abdeckkappe (12) vorgesehen ist, die den Stapel einschließlich des weiterverdrahtenden Elementes (11) umschließt und zum Zwecke besserer Wärmeableitung mit einer wärmeleitenden Paste gefüllt ist.
DE19782806685 1978-02-16 1978-02-16 Stapelbauweise fuer halbleiter- speicherbausteine Withdrawn DE2806685A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782806685 DE2806685A1 (de) 1978-02-16 1978-02-16 Stapelbauweise fuer halbleiter- speicherbausteine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782806685 DE2806685A1 (de) 1978-02-16 1978-02-16 Stapelbauweise fuer halbleiter- speicherbausteine

Publications (1)

Publication Number Publication Date
DE2806685A1 true DE2806685A1 (de) 1979-08-23

Family

ID=6032186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782806685 Withdrawn DE2806685A1 (de) 1978-02-16 1978-02-16 Stapelbauweise fuer halbleiter- speicherbausteine

Country Status (1)

Country Link
DE (1) DE2806685A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0073486A2 (de) * 1981-08-31 1983-03-09 Kabushiki Kaisha Toshiba Gestapelter Halbleiterspeicher
FR2623015A1 (fr) * 1987-11-10 1989-05-12 Axon Cable Sa Bande de support intercalaire pour circuits integres
US5394608A (en) * 1992-04-08 1995-03-07 Hitachi Maxwell, Ltd. Laminated semiconductor device and fabricating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2022895A1 (de) * 1970-05-11 1971-12-30 Siemens Ag Stapelfoermige Anordnung von Halbleiterchips
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
DE2514123A1 (de) * 1974-04-19 1975-10-30 Ibm Anordnung fuer eine dichte packung von halbleitersubstraten

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
DE2022895A1 (de) * 1970-05-11 1971-12-30 Siemens Ag Stapelfoermige Anordnung von Halbleiterchips
DE2514123A1 (de) * 1974-04-19 1975-10-30 Ibm Anordnung fuer eine dichte packung von halbleitersubstraten

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Funkschau, 1960, H. 9, S. 481-482
DE-Z.: Nachrichtentechnik, Bd. 12(1962) S. 404-408
DE-Z.: Nachrichtentechnik, Bd. 12(1962) S. 404-408DE-Z.: Funkschau, 1960, H. 9, S. 481-482 *
Nr. 8, August 1970, S. 62-66
US-Z.: Solid State Technology, BD. 13
US-Z.: Solid State Technology, BD. 13, Nr. 8, August 1970, S. 62-66 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0073486A2 (de) * 1981-08-31 1983-03-09 Kabushiki Kaisha Toshiba Gestapelter Halbleiterspeicher
EP0073486A3 (en) * 1981-08-31 1986-03-26 Kabushiki Kaisha Toshiba Stacked semiconductor memory
FR2623015A1 (fr) * 1987-11-10 1989-05-12 Axon Cable Sa Bande de support intercalaire pour circuits integres
US5394608A (en) * 1992-04-08 1995-03-07 Hitachi Maxwell, Ltd. Laminated semiconductor device and fabricating method thereof

Similar Documents

Publication Publication Date Title
AT398254B (de) Chipträger sowie anordnung von solchen chipträgern
DE2554965C2 (de)
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE1615957C3 (de)
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE19758197C2 (de) Stapelanordnung für zwei Halbleiterspeicherchips und Leiterplatte, die mit einer Vielzahl derartiger Stapelanordnungen bestückt ist
DE3643288C2 (de)
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE4128603A1 (de) Halbleiteranordnung
WO1998000868A1 (de) Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE2306288A1 (de) Traeger fuer integrierte schaltungen
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
DE3930858C2 (de) Modulaufbau
DE2536957A1 (de) Elektronisches bauelement
DE2806685A1 (de) Stapelbauweise fuer halbleiter- speicherbausteine
DE4021872C2 (de) Hochintegriertes elektronisches Bauteil
DE1132202B (de) Anordnung und Verfahren zum schaltungsmaessigen Verbinden einer Anzahl von uebereinandergestapelten Schaltplatten in Modulbauweise
DE1150721B (de) Miniaturbaugruppen besonders kleinen Raumbedarfs
DE4108998A1 (de) Gedruckte leiterplatte
DE2249730C3 (de) Halbleiteranordnung mit einer mit Leiterbahnen versehenen isolierenden FoUe
DE2247580A1 (de) Halbleiteranordnung aus einem metallischen kontaktierungsstreifen
DE2525864B2 (de) Anordnung zur Erhöhung der Kontaktanzahl bei Steckverbindern von steckbaren Flachbaugruppen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8139 Disposal/non-payment of the annual fee