DE10334387B4 - System zum Überwachen interner Spannungen auf einer integrierten Schaltung - Google Patents

System zum Überwachen interner Spannungen auf einer integrierten Schaltung Download PDF

Info

Publication number
DE10334387B4
DE10334387B4 DE10334387.3A DE10334387A DE10334387B4 DE 10334387 B4 DE10334387 B4 DE 10334387B4 DE 10334387 A DE10334387 A DE 10334387A DE 10334387 B4 DE10334387 B4 DE 10334387B4
Authority
DE
Germany
Prior art keywords
circuit
input
voltage
analog
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10334387.3A
Other languages
English (en)
Other versions
DE10334387A1 (de
Inventor
George William Alexander
Steven M. Baker
Jennifer Faye Huckaby
David SuitWai Ma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE10334387A1 publication Critical patent/DE10334387A1/de
Application granted granted Critical
Publication of DE10334387B4 publication Critical patent/DE10334387B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Abstract

System zum Überwachen von Spannungspegeln einer Mehrzahl interner Spannungsquellen (52) auf einer integrierten Schaltung, mit folgenden Merkmalen: einer Analogmultiplexschaltung (56), die auf der integrierten Schaltung integriert ist und eine Mehrzahl von Eingängen und einen Ausgang aufweist, wobei jeder Eingang der Mehrzahl von Eingängen der Analogmultiplexschaltung (56) in Kommunikation mit einer jeweiligen Spannungsquelle der Mehrzahl interner Spannungsquellen (52) steht, und wobei die Analogmultiplexschaltung eine Mehrzahl von Steuerungsleitungen (60) zum Freigeben eines jeweiligen Eingangs der Mehrzahl von Eingängen der Analogmultiplexschaltung (56) aufweist; einem Analog-Digital-Wandler (62), der auf der integrierten Schaltung integriert ist und einen Eingang und zumindest einen Ausgang aufweist, wobei der Eingang des Analog-Digital-Wandlers (62) in Kommunikation mit dem Ausgang der Analogmultiplexschaltung (56) steht; und einer Schnittstellenschaltung (68), die auf der integrierten Schaltung integriert ist und zumindest einen Eingang und zumindest einen Ausgang aufweist, wobei der zumindest eine Eingang der Schnittstellenschaltung (68) in Kommunikation mit dem zumindest einen Ausgang des Analog-Digital-Wandlers (62) steht, und wobei der zumindest eine Ausgang der Schnittstellenschaltung eine digitale Darstellung der Spannungspegel liefert, wobei die Analogmultiplexschaltung (56) eine Mehrzahl von Spannungsfolgern (80) aufweist, wobei jeder Spannungsfolger der Mehrzahl von Spannungsfolgern (80) einen Ausgang und einen Eingang aufweist, und wobei jeder Eingang der Mehrzahl von Eingängen der Analogmultiplexschaltung (56) den Eingang eines jeweiligen Spannungsfolgers (80) aufweist, wobei jeder Eingang der Mehrzahl von Eingängen der Analogmultiplexschaltung (56) ferner eine Eingangsfreigabeschaltung aufweist, die ein Gate aufweist, wobei die Eingangsfreigabeschaltung eine Spannung an dem Eingang der Analogmultiplexschaltung (56) an den Eingang des jeweiligen Spannungsfolgers (80) ansprechend auf ein Signal an dem Gate kommuniziert, und wobei das Gate in Kommunikation mit einer entsprechenden Steuerungsleitung der Mehrzahl von Steuerungsleitungen steht.

Description

  • Diese Erfindung bezieht sich auf einen dynamischen Direktzugriffsspeicher. Insbesondere bezieht sich die Erfindung auf ein System zum Überwachen interner Spannungen auf einer integrierten Schaltung, wie z. B. einem dynamischen Direktzugriffsspeicher.
  • Die US 5,184,162 beschreibt einen integrierten Testschaltkreis mit einem Analog-Digital-Wandler. Eine Auswahleinrichtung ist dazu vorgesehen, entweder ein von außen bereitgestelltes externes Signal oder ein durch einen integrierten Schaltkreis eines Chips erzeugtes internes Signal auszuwählen und das ausgewählte Signal auszugeben. Der Analog-Digital-Wandler empfängt die Ausgabe der Auswahleinrichtung. Während eines Zuverlässigkeitstests empfängt der Analog-Digital-Wandler ein Signal zum Messen einer Spannung von einem internen Teil des Chips und digitalisiert dieses Signal.
  • Viele Elektronikvorrichtungen und -systeme umfassen integrierte Schaltungen für die Speicherung von Daten während des Betriebs der Vorrichtungen. Elektronikvorrichtungen, wie z. B. Computer, Druckvorrichtungen, Scanvorrichtungen, Personaldigitalassistenten, Rechner, Computer-Arbeitsplatzrechner, Audio- und/oder Videovorrichtungen, Kommunikationsvorrichtungen, wie z. B. Mobiltelefone, und Router für Paketvermittlungsnetze, können z. B. einen Speicher in der Form integrierter Schaltungen zum Behalten von Daten als Teil ihrer Operation umfassen. Vorteile einer Verwendung eines integrierten Schaltungsspeichers verglichen mit anderen Formen eines Speichers umfassen eine Raumerhaltung und -miniaturisierung, ein Erhalten eingeschränkter Batterieressourcen, ein Senken einer Zugriffszeit auf in dem Speicher gespeicherte Daten und ein Senken der Kosten eines Zusammenbauens der Elektronikvorrichtungen.
  • Ein dynamischer Direktzugriffsspeicher („DRAM”) ist ein Beispiel einer integrierten Speicherschaltung. Ein DRAM weist üblicherweise ein Array von Halbleiterkondensatorzellen auf, wobei jede derselben eine Menge einer elektrischen Ladung halten kann, die den logischen Wert eines gespeicherten Bits darstellt. Die Zellen in dem Array sind üblicherweise in Zeilen und Spalten angeordnet. Jede Zelle ist durch den Schnittpunkt einer Zeile und einer Spalte definiert. Auf jede Zelle in dem DRAM-Array kann durch ein gleichzeitiges Adressieren der sich schneidenden Zeile und Spalte zugegriffen werden.
  • In Betrieb erfassen interne Verstärker in dem DRAM die Mengen elektrischer Ladungen, die auf den Kondensatoren gespeichert sind. Basierend auf den erfaßten elektrischen Ladungen stellen die Ausgangssignale der Erfassungsverstärker die logischen Werte der Bits dar, die in dem DRAM-Array gespeichert sind. Auf diese Weise können die in dem Array gespeicherten Daten aus der integrierten DRAM-Schaltung zur Verwendung durch andere integrierte Schaltungen in der Elektronikvorrichtung extrahiert werden. Zusätzlich frischt ein weiterer interner Schaltungsaufbau auf dem DRAM die Ladungen auf diesen Zellen auf. Auf diese Weise gleicht der DRAM Lecks einer elektrischen Ladung aus den Halbleiterkondensatorzellen, wie z. B. ein Lecken in das Substrat der integrierten DRAM-Schaltung, aus. Ein derartiges Lesen, Schreiben und Beibehalten einer Ladung auf den Zellen sind wesentliche interne Operationen des DRAM.
  • Die integrierte DRAN-Schaltung umfaßt außerdem interne Spannungsgeneratoren, die als Spannungsquellen zum Beibehalten verschiedener Teile der integrierten DRAN-Schaltung auf ausgewählten Spannungspegeln wirken. Die Ausgangsspannungspegel der Spannungsgeneratoren sind ausgewählt, um eine optimale Leistung der integrierten DRAM-Schaltung zu erzeugen, indem ein Lecken einer Ladung in das Substrat der integrierten Schaltung minimiert wird und Durchbruchschwellen für die Halbleiterstrukturen in der integrierten Schaltung nicht überschritten werden.
  • Wenn die internen Spannungsgeneratoren nicht bei ihrem ausgewählten Spannungspegel arbeiten, kann die integrierte DRAM-Schaltung unter Umständen nicht wirksam arbeiten oder ausfallen. Da die Spannungsquellen im Inneren der integrierten DRAM-Schaltung sind, gibt es gegenwärtig kein wirksames Verfahren zum überwachen dieser Spannungsgeneratoren, um zu bestimmen, ob die integrierte Schaltung gerade ausfällt, ausgefallen ist oder wirksam arbeitet.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein System oder ein Verfahren zu schaffen, mit deren Hilfe Spannungspegel in integrierten Schaltungen unaufwendiger überwacht werden können.
  • Diese Aufgabe wird durch ein System gemäß Anspruch 1 gelöst.
  • Deshalb besteht ein Bedarf nach einem verbesserten Überwachungssystem zum Messen der Spannungspegel der Spannungsgeneratoren auf der integrierten DRAM-Schaltung. Es besteht außerdem ein Bedarf, die Überwachungsergebnisse wirksam von der integrierten Schaltung an eine Testausrüstung zu transportieren. Um Mängel beim Stand der Technik anzugehen, wird ein System zum Überwachen interner Spannungen einer integrierten Schaltung, wie z. B. einer integrierten DRAM-Schaltung, bereitgestellt. Vorzugsweise transportiert das System die Überwachungsergebnisse unter Verwendung von so wenigen Anschlußstiften der integrierten DRAM-Schaltung wie möglich von der integrierten Schaltung weg zu einer Testausrüstung.
  • Ein Aspekt der Erfindung ist ein System zum Überwachen von Spannungspegeln mehrerer interner Spannungsquellen auf einer integrierten Schaltung. Das System umfaßt eine Analogmultiplexschaltung, die einstückig auf der integrierten Schaltung gebildet ist bzw. auf derselben integriert ist. Die Analogmultiplexschaltung weist mehrere Eingänge und einen Ausgang auf. Jeder Eingang der Analogmultiplexschaltung steht in Kommunikation mit einer jeweiligen Spannungsquelle. Die Analogmultiplexschaltung weist außerdem mehrere Steuerungsleitungen zum Freigeben eines jeweiligen Eingangs der Analogmultiplexschaltung auf. Das System umfaßt außerdem einen Analog-Digital-Wandler, der einstückig auf der integrierten Schaltung gebildet ist. Der Analog-Digital-Wandler weist einen Eingang und zumindest einen Ausgang auf. Der Eingang des Analog-Digital-Wandlers steht in Kommunikation mit dem Ausgang der Analogmultiplexschaltung. Das System umfaßt außerdem eine Schnittstellenschaltung, die einstückig auf der integrierten Schaltung gebildet ist. Die Schnittstellenschaltung weist zumindest einen Eingang und zumindest einen Ausgang auf. Die Eingänge der Schnittstellenschaltung stehen in Kommunikation mit den Ausgängen des Analog-Digital-Wandlers. Die Ausgänge der Schnittstellenschaltung liefern eine digitale Darstellung der Spannungspegel der internen Spannungsquellen.
  • Ein weiterer Aspekt ist ein verfahren zum überwachen von Spannungspegeln interner Spannungsquellen auf einer integrierten Schaltung. Das verfahren umfaßt ein Freigeben eines Eingangs einer Analogmultiplexschaltung, die einstückig auf der integrierten Schaltung gebildet ist. Jeder Eingang der Analogmultiplexschaltung steht in Kommunikation mit einer jeweiligen Spannungsquelle. Die integrierte Schaltung mißt eine Spannung an dem freigegebenen Eingang der Analogmultiplexschaltung und wandelt die Spannung in eine digitale Darstellung der Spannung um. Die integrierte Schaltung gibt die digitale Darstellung der Spannung aus.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Diagramm, das einen bevorzugten Aufbau einer Speicherzelle in einem DRAM-Array darstellt (Stand der Technik);
  • 2 ein Diagramm, das einen bevorzugten Aufbau eines DRAM-Arrays darstellt (Stand der Technik);
  • 3 ein Blockdiagramm, das ein bevorzugtes System zum Überwachen von Spannungspegeln interner Spannungsquellen auf einer integrierten Schaltung darstellt (Stand der Technik);
  • 4 ein Diagramm, das ein bevorzugtes Ausführungsbeispiel der Analogmultiplexschaltung aus 3 darstellt; und
  • 5 ein Flußdiagramm, das ein bevorzugtes Verfahren zum Überwachen von Spannungspegeln interner Spannungsquellen in dem System aus 3 darstellt (Stand der Technik).
  • 1 ist ein Diagramm, das einen bevorzugten Aufbau einer Speicherzelle 10 in einem DRAM-Array darstellt. Die Speicherzelle 10 in diesem Beispiel umfaßt einen N-Typ-Metalloxid-Halbleiter-(„MOS”-)Transistor 12 und einen Kondensator 14. Der Transistor 12 und der Kondensator 14 können auf einem Substrat unter Verwendung von Herstellungstechniken gebildet sein, die Fachleuten auf dem Gebiet der DRAM-Herstellungstechnik bekannt sind. Ein erstes Ende eines Leitungspfads des MOS-Transistors 12 ist mit einer Platte des Kondensators 14 verbunden. Ein zweites Ende des Leitungspfads des MOS-Transistors 12 ist mit einem Spaltenleitungspfad 16 verbunden, der allen Zellen 10 gemein ist, die in einer Spalte zugeordnet sind. Für N-Typ-MOS-Transistoren 12 wird das Ende des Leitungspfades, das bezüglich des anderen Endes auf einem höheren Potential ist, üblicherweise von Fachleuten auf diesem Gebiet als ein „Drain” bezeichnet, wobei das andere Ende des Leitungspfades üblicherweise als eine „Source” bezeichnet wird.
  • Der Spaltenleitungspfad 16 wird durch Fachleute auf dem Gebiet der DRAM-Herstellungstechnik oft als eine „Bitleitung” bezeichnet. Das Gate des MOS-Transistors 12 ist mit einem Zeilenleitungspfad 18 verbunden, der allen Zellen 10 gemein ist, die in einer Zeile zugeordnet sind. Der Zeilenleitungspfad 18 wird durch Fachleute auf dem Gebiet der DRAM-Herstellungstechnik oft als eine „Wortleitung” bezeichnet. Es sollte für Fachleute auf diesem Gebiet ersichtlich sein, daß die Ausrichtung der Zeilen und Spalten, wie dies in 1 gezeigt ist, zum Zweck einer vollständigeren Beschreibung der bevorzugten Ausführungsbeispiele, die unten beschrieben sind, um neunzig Grad gegenüber der üblichen Bedeutung ihrer Ausrichtung gedreht ist.
  • Der DRAM behält die andere Platte des Kondensators 14 bei einem Potential, das die Hälfte des Potential ist, des einen logischen Wert 1 oder einen Vollpotentialschwung darstellt. Fachleute auf diesem Gebiet bezeichnen das Potential für einen logischen Wert 1 als VCC. Ein Speichern eines logischen Wertes 1 in der Zelle 10 umfaßt ein Anheben der Bitleitung 16 auf ein Potential VCC und ein Anheben der Wortleitung 18 auf ein höheres Potential, nämlich VCCP. VCCP ist ein Potential, das den Transistor 12 freigibt, während des gesamten Ladeprozesses zu leiten. Der Transistor 12 leitet und die obere Platte des Kondensators 14 wird auf ein Potential VCC geladen. Ein Speichern eines logischen Wertes Null in der Zelle 10 umfaßt ein Senken der Bitleitung 16 auf ein Potential Null und ein Anheben der Wortleitung 18 auf VCCP. Der Transistor 12 leitet und die obere Platte des Kondensators 14 wird durch den Transistor 12 auf ein Null-Potential entladen.
  • Ein Lesen des logischen Wertes, der in der Zelle 10 gespeichert ist, umfaßt ein Anheben des Potentials auf der Wortleitung 18 auf VCCP. Der Transistor 12 leitet, wobei eine Ladung zwischen dem Kondensator 14 und der Bitleitung 16 übertragen wird. Ein Leseverstärker (nicht gezeigt) erfaßt eine Veränderung des Potentials der Bitleitung 16, verstärkt die Veränderung und liefert ein Ausgangssignal, des den logischen Wert darstellt, der in der Speicherzelle 10 gespeichert wurde. Bei einem bevorzugten Ausführungsbeispiel der Speicherzelle 10 wird die Bitleitung 16 auf ein Potential 1/2 VCC vorgeladen, bevor das Potential der Wortleitung 18 ansteigt, um den Leseprozeß einzuleiten. Wenn ein logischer Wert 1 in der Zelle 10 gespeichert wurde, ist zu erwarten, daß das Potential auf der oberen Platte des Kondensators 14 größer als 1/2 VCC ist, wobei dasselbe aufgrund eines Leckens von VCC gefallen ist. In diesem Fall steigt das Potential auf der Bitleitung 16 leicht von 1/2 VCC an. Alternativ ist zu erwarten, daß, wenn ein logischer Wert Null in der Zelle 10 gespeichert wurde, das Potential auf der oberen Platte des Kondensators 14 kleiner als 1/2 VCC ist, wobei dasselbe aufgrund eines Leckens von Null angestiegen ist. In diesem Fall fällt das Potential auf der Bitleitung 16 leicht von 1/2 VCC. Der Leseverstärker erfaßt den leichten Anstieg oder Abfall des Potentials auf der Bitleitung 16 und gibt ein Potential aus, das entsprechend einem logischen Wert Eins oder Null entspricht.
  • 2 ist ein Diagramm, das einen bevorzugten Aufbau eines Abschnitts eines DRAN-Arrays 20 darstellt. Ein DRAM-Array 20 der Speicherzellen 10 kann einen oder mehrere Speicherabschnitte 22–26 aufweisen. Ein Beispiel eines DRAM-Arrays 20 ist ein 64-Megabit-(„Mb”-)Array, wobei ein Megabit 220 Bits oder 1,048,576 Bits sind. Wie in 2 gezeigt ist, kann ein Speicherabschnitt 22 einen linken benachbarten Abschnitt 24 und einen rechten benachbarten Abschnitt 26 aufweisen. Den Abschnitten 22–26 an der Kante des Chips der integrierten DRAM-Schaltung fehlt üblicherweise ein linker 24 oder rechter 26 benachbarter Abschnitt.
  • Es wird darauf verwiesen, daß das DRAM-Array der vorliegenden Erfindung nicht auf den Aufbau der Speicherzellen 10 in dem DRAM-Array 20 eingeschränkt ist, wie dies in 2 dargestellt ist, und daß andere Aufbauten des DRAM-Arrays möglich sind. Zum Beispiel muß nicht jede Kreuzung einer Bitleitung 16 und einer Wortleitung 18 mit einer Speicherzelle 10 verbunden sein. Bei einem anderen bevorzugten Aufbau ist auf einer ausgewählten Bitleitung 16 jede abwechselnde Kreuzung mit einer Wortleitung 18 mit einer Speicherzelle 10 verbunden.
  • Ein Unterteilen des DRAN-Arrays 20 in Speicherabschnitte 22–26 liefert kürzere Bitleitungen und/oder Wortleitungen als dies der Fall wäre, wenn die Leitungen über das gesamte DRAM-Array 20 laufen würden. Wie dies für Fachleute auf diesem Gebiet bekannt ist, können lange Leitungen große Widerstandswerte aufweisen oder können parasitäre Kapazitäten mit benachbarten Leitungen aufweisen, die die Leistung des DRAM-Arrays 20 reduzieren. Ein 64 Mb-DRAN-Array 20 kann z. B. sechzehn Abschnitte 22–26 umfassen, wobei jeder derselben 4 Mb Speicher aufweist. Es wird jedoch darauf verwiesen, daß die exemplarischen Speichergrößen von 64 Mb und 4 Mb lediglich zu Darstellungszwecken sind, und daß die vorliegende Erfindung nicht auf 64 Mb-DRAN-Arrays eingeschränkt ist, die 4 Mb-Abschnitte aufweisen, und daß andere Array- und Abschnittsgrößen möglich sind.
  • Bei einer bevorzugten Anordnung von Bitleitungen innerhalb des Abschnitts 22 verlassen abwechselnde Bitleitungen den Abschnitt 22 in gegenüberliegenden Richtungen. Eine Auswahl von Bitleitungen verläßt den Abschnitt 22 nach rechts von dem Abschnitt 22. Diese Bitleitungen werden durch Fachleute auf diesem Gebiet als „rechte Begleitungen” 28 („RBLs”) bezeichnet. Eine andere Auswahl von Bitleitungen verläßt den Abschnitt 22 nach links von dem Abschnitt 22. Diese Bitleitungen werden „linke Bitleitungen” 30 („LBLs”) bezeichnet. Jede RBL 28 ist mit einem Leseverstärker 32 verbunden, der durch Fachleute auf diesem Gebiet als ein „rechter Leseverstärker” 32 bezeichnet wird. Jede LBL 30 ist mit einem Leseverstärker 34 verbunden, der durch Fachleute auf diesem Gebiet oft als ein „linker Leseverstärker” 34 bezeichnet wird.
  • Bei einem bevorzugten Ausführungsbeispiel des DRAN-Arrays 20 verwenden benachbarte Speicherabschnitte 22–26 gemeinsame Leseverstärker 32, 34 gemeinschaftlich. Die RBLs 28 des Abschnitts 22 z. B. verwenden die Leseverstärker 32 gemeinschaftlich mit den LBLs 36 des rechten benachbarten Abschnitts 26. Außerdem verwenden die LBLs 30 des Abschnitts 22 die Leseverstärker 34 gemeinschaftlich mit den RBLs 38 des linken benachbarten Abschnitts 24. Dies reduziert die Anzahl erforderlicher Leseverstärker 32, 34 für das DRAM-Array 20 um einen Faktor von in etwa Zwei. Wenn das DRAM-Array 20 nicht mehr als eine Wortleitung 40 zu einem Zeitpunkt abfeuert, treffen die Leseverstärker 32, 34 auf keine Zweideutigkeiten bezüglich dessen, von welchem Abschnitt 22–26 dieselben lesen.
  • Das DRAM-Array 20 umfaßt Wortleitungstreiber 42, die das Potential auf den Gates der Transistoren 12 in einer Zeile im wesentlichen auf VCCP zum Lesen, Schreiben oder Auffrischen des Arrays 20 anheben. Das DRAM-Array 20 umfaßt außerdem Schreibtreiber (nicht gezeigt) zum Erhöhen oder Senken der Potentiale auf den Bitleitungen 36, die die Potentiale der Kondensatoren 14 der Speicherzellen 10 entsprechend logischen Werten Eins oder Null laden.
  • Spannungsüberwachungssystem
  • 3 ist ein Blockdiagramm, das ein bevorzugtes System 50 zum Überwachen von Spannungspegeln interner Spannungsquellen 52 auf einer integrierten Schaltung darstellt. Bei einem bevorzugten Ausführungsbeispiel ist die integrierte Schaltung eine integrierte DRAM-Schaltung, die die DRAM-Arrays 20 aus 2 aufweist. Es wird jedoch darauf verwiesen, daß das Überwachungssystem der vorliegenden Erfindung nicht auf integrierte DRAM-Schaltungen eingeschränkt ist, und daß das Überwachungssystem Spannungsquellen 52 im Inneren anderer integrierter Schaltungen, wie z. B. Mikroprozessoren, Digitalsignalprozessoren und Analogsignalprozessoren, überwachen kann.
  • Es wird ebenso angemerkt, daß die integrierte Schaltung nicht auf die Komponentenblöcke aus 3 eingeschränkt ist, und daß andere Komponenten und Teilsysteme in der integrierten Schaltung enthalten sein können. Die integrierte Schaltung kann unter Verwendung von Herstellungstechniken einer integrierten Schaltung hergestellt sein, die Fachleuten auf diesem Gebiet bekannt sind, wie z. B. Silizium- oder Galliumarsenid-(„GaAs”-)Herstellungstechniken.
  • Bei einem bevorzugten Ausführungsbeispiel sind die Spannungsquellen 52 interne Spannungsgeneratoren für die integrierte DRAN-Schaltung. Die integrierte DRAN-Schaltung weist üblicherweise eine Auswahl interner Spannungsgeneratoren 52 zum Beibehalten verschiedener Teile der integrierten DRAM-Schaltung bei ausgewählten Spannungspegeln auf. Die internen Spannungsgeneratoren 52 werden bei bestimmten Spannungen gehalten, um eine optimale Leistung der integrierten DRAM-Schaltung zu erzeugen. Die Spannungsgeneratoren können gemäß verschiedenen Technologien hergestellt sein. Die Spannungsgeneratoren, die bei einem DRAN-Entwurf verwendet werden, umfassen Spannungsregler, wie z. B. Bandlückenspannungsreferenzen und Linearspannungswandler und Spannungs-/Ladungspumpen.
  • Ein interner Spannungsgenerator 52 behält z. B. ein Potential VCC zum Versorgen des internen Schaltungsaufbaus der DRAM-Arrays 20 mit Leistung bei. Ein weiterer exemplarischer interner Spannungsqenerator 52 behält ein Potential VCCP zum Erhöhen des Potentials auf den Wortleitungen 18 zum Betreiben der Transistoren 12 in den Speicherzellen 10 der DRAN-Arrays 20 bei. Andere exemplarische interne Spannungsgeneratoren 52 umfassen: einen Spannungsregler, der ein Potential VINT beibehält, das eine geregelte Spannung im inneren der integrierten Schaltung ist; einen weiteren Spannungsregler, der ein Potential VBLH beibehält, das eine geregelte Spannung ist, die ein hohes Potential auf einer Bitleitung 16 darstellt; noch einen weiteren Spannungsregler, der ein Potential VBLEQ beibehält, das eine geregelte Spannung zum Gleichrichten benachbarter Bitleitungen 16 vor einem Erfassen von Ladungen auf den Speicherzellen 10 ist; und noch einen weiteren Spannungsregler, der ein Potential VPL beibehält, das das Potential auf der unteren Platte des Kondensators 14 jeder Speicherzelle 10 ist.
  • Exemplarische interne Spannungspumpen umfassen: eine Spannungspumpe, die ein Potential VBB erzeugt, was auch als Sperrspannungs- oder Vertikalleckunterdrückung bekannt ist, die ein Lecken einer Ladung in das Substrat der integrierten Schaltung minimiert; eine weitere Spannungspumpe, die ein Potential VPP erzeugt, das eine Spannung ist, auf die eine Wortleitung zum ordnungsgemäßen Überschreiben an eine Speicherzelle 10 während einer Auffüllung getrieben wird; und noch eine weitere Spannungspumpe, die ein Potential VNWLL erzeugt, das eine niedrige negative Spannung ist, auf die eine Wortleitung getrieben wird, um einen Leckstrom eines Transistors 12 einer Speicherzelle 10 zu reduzieren. Wie oben dargestellt wurde, kann eine typische integrierte DRAM-Schaltung mehrere Spannungsquellen 52 enthalten.
  • Das Überwachungssystem 50 umfaßt eine Analogmultiplexschaltung 56, die einstückig auf dem integrierten Schaltungschip gebildet ist, einen Analog-Digital-Wandler 62, der einstückig auf dem integrierten Schaltungschip gebildet ist, und eine Schnittstellenschaltung 68, die einstückig auf dem integrierten Schaltungschip gebildet ist. Eingänge 54 in die Analogmultiplexschaltung 56 kommunizieren mit jeweiligen Spannungsquellen 52. Steuerungsleitungen 60 geben einen Eingang 54 der Analogmultiplexschaltung 56 zu einem Zeitpunkt frei, um selektiv die Spannungsquelle 52 zu überwachen, die dem freigegebenen Eingang 54 zugeordnet ist. Ein Ausgang 58 der Analogmultiplexschaltung 56 ist bei einem Potential, das auf die Spannung an dem freigegebenen Eingang 54 bezogen ist, d. h. den Spannungspegel der ausgewählten Spannungsquelle 52. Der Ausgang 58 der Analogmultiplexschaltung 56 kommuniziert mit dem Analog-Digital-Wandler 62, der dem Potential an dem Ausgang 58 der Analogmultiplexschaltung 56 ein Binärwort zuordnet. Das Binärwort stellt den Spannungspegel der Spannungsquelle 52 dar, die in Kommunikation mit dem freigegebenen Eingang 54 der Analogmultiplexschaltung 56 steht.
  • Einer oder mehrere Ausgänge 64 des Analog-Digital-Wandlers 62 legen das Binärwort der Schnittstellenschaltung 68 vor. Wie dies für Fachleute auf diesem Gebiet bekannt ist, können einer oder die mehreren Ausgänge 64 des Analog-Digital-Wandlers 62 ein paralleler Ausgang sein, der jedes Bit des Binärwortes auf einer separaten elektrischen Leitung vorlegt. Die Schnittstellenschaltung 68 gibt eine digitale Darstellung des Spannungspegels der ausgewählten Spannungsquelle 52 aus der integrierten Schaltung an eine Testausrüstung (nicht gezeigt) aus. Bei einem bevorzugten Ausführungsbeispiel ist die Schnittstellenschaltung 68 eine Seriellschnittstellenschaltung, die das Binärwort aus dem Analog-Digital-Wandler 62 Bit für Bit ausgibt. Eine Serielldigitaldarstellung des Spannungspegels kann verglichen mit der Anzahl von Anschlußstiften, die benötigt werden, um eine Paralleldigitaldarstellung des Spannungspegels auszugeben, auf weniger Anschlußstiften der integrierten Schaltung ausgegeben werden.
  • 4 ist ein Diagramm, das ein bevorzugtes Ausführungsbeispiel der Analogmultiplexschaltung 56 aus 3 darstellt. Die Analogmultiplexschaltung 56 umfaßt Spannungsfolger 80 und eine Verstärkerschaltung 90. Bei einem bevorzugten Ausführungsbeispiel sind die Spannungsfolger 80 und die Verstärkerschaltung 90 Komplementär-Metalloxid-Halbleiter-(„CMOS”-)Operationsverstärker, die Fachleuten auf dem Gebiet der DRAM-Technik bekannt sind.
  • Die Eingänge in die Analogmultiplexschaltung 54 sind durch Eingangswiderstände 82 mit den Spannungsfolgern 80 verbunden. Die Eingänge der Spannungsfolger 80 sind außerdem mit Transistoren 84 verbunden. Wenn ein Transistor 84 gerade nicht leitet, ist der Spannungspegel an dem Eingang in den entsprechenden Spannungsfolger 80 im wesentlichen die Spannung an dem Eingang der Analogmultiplexschaltung 56. Wenn der Transistor 84 gerade leitet, senkt der Transistor 84 den Eingang des Spannungsfolgers 80 auf im wesentlichen ein Massepotential, vorausgesetzt, der Wert des Widerstandes 82 ist sehr viel größer als der Drain-Source-Widerstandswert des leitenden Transistors 84. In dem letzteren Zustand, d. h. wenn der Transistor 84 gerade leitet, ist der entsprechende Widerstand 82 eine Last für die entsprechende Spannungsquelle 52, der leitende Transistor 84 liefert einen Pfad zwischen dem nichtinvertierten Eingang des Spannungsfolgers 80 und Masse und das Potential an dem Ausgang des Spannungsfolgers 80 ist in etwa Null.
  • Die Gates der Transistoren 84 sind mit den Steuerungsleitungen 60 verbunden. Wenn die Steuerungsleitungen, die mit den Gates jedes Transistors 84 verbunden sind, auf einem hohen Potential, wie z. B. VCC sind, leiten die Transistoren 84 und senken den Eingang jedes Spannungsfolgers 80 auf Masse. Wenn jedoch eine der Steuerungsleitungen 60 auf dem Massepotential ist, ist der Eingang des Spannungsfolgers 80, der der geerdeten Steuerungsleitung 60 entspricht, auf im wesentlichen dem Spannungspegel der entsprechenden Spannungsquelle 52. Auf diese Weise sind die Spannungspegel an den Ausgängen der Spannungsfolger 80 alle im wesentlichen auf Massepotential, mit Ausnahme des Ausgangs des Spannungsfolgers 80, der der geerdeten Steuerungsleitung 60 zugeordnet ist, wobei der letztere Ausgang im wesentlichen der Spannungspegel der entsprechenden Spannungsquelle 52 ist.
  • Bei einem bevorzugten Ausführungsbeispiel sind die Steuerungsleitungen 60 mit einer Auswahlschaltung 72 verbunden, wie in 3 gezeigt ist. In Betrieb senkt die Auswahlschaltung 72 eine der Steuerungsleitungen 60 auf ein Massepotential und behält die anderen Steuerungsleitungen 60 bei dem hohen Potential bei. Auf diese Weise steuert die Auswahlschaltung 72, welche Spannungsquelle 54 durch die Analogmultiplexschaltung 56 überwacht wird, indem der Eingang 54, der der geerdeten Steuerungsleitung 60 entspricht, freigegeben wird. Bei einem bevorzugten Ausführungsbeispiel ist die Auswahlschaltung 72 einstückig auf der integrierten Schaltung gebildet und erdet nacheinander jede Steuerungsleitung 60. Die Auswahlschaltung 72 kann z. B. einen k-Bit-Binärzähler umfassen, der von einer niedrigen Binärzahl, wie z. B. Null, zu einer hohen Binärzahl, wie z. B. 2k, zählt. Die Auswahlschaltung 72 löst die k-Bit-Zahl durch Verfahren, die Fachleuten auf diesem Gebiet bekannt sind in 2k oder weniger einzelne Steuerungsleitungen 60. Die Auswahlschaltung 72 kann durch die Steuerungsleitungen 60 ansprechend auf ein Taktsignal von außerhalb der integrierten Schaltung ein- und ausschalten oder alternativ ansprechend auf ein internes Taktsignal während eines Testmodus für die integrierte Schaltung.
  • Zurückkehrend zu 4 empfängt die Verstärkerschaltung 90 den Spannungspegel der ausgewählten Spannungsquelle 52 von dem freigegebenen Spannungsfolger 80 durch einen Widerstand 86 und eine Eingangsleitung 88, die jedem Spannungsfolger 80 gemein ist. Die Verstärkerschaltung 90 umfaßt vorzugsweise einen Rückkopplungswiderstand 92 zum Einstellen der Verstärkung der Verstärkerschaltung 90 in Kombination mit den Eingangswiderständen 86. Die Verstärkung der Verstärkerschaltung 90 beschränkt den Ausgabebereich der Analogmultiplexschaltung 56, um mit dem Eingangsbereich des Analog-Digital-Wandlers 62 übereinzustimmen und eine getreue Darstellung der Spannungspegel der Spannungsquellen 52 bereitzustellen.
  • Der Analog-Digital-Wandler 62 wandelt den Spannungspegel der ausgewählten Spannungsquelle 52 in ein Binärwort um. Bei einem bevorzugten Ausführungsbeispiel umfaßt das Binärwort ein Vorzeichen-Bit, um das Vorliegen von Spannungspegeln 52 auf der integrierten Schaltung unterzubringen, die einen Spannungspegel unter dem Massepegel erzeugen. Wie dies Fachleuten auf diesem Gebiet bekannt ist, sind einige interne DRAM-Spannungen negativ, um Wortleitungen 18 oder Bit-Leitungen 16 wirksam zu entladen.
  • Bei einem weiteren bevorzugten Ausführungsbeispiel umfaßt die Schnittstellenschaltung 68 eine Pufferschaltung (nicht gezeigt) und ein Schieberegister (nicht gezeigt) zum Darstellen des Binärwortes von dem Analog-Digital-Wandler 62 als eine Serie aufeinanderfolgender Bits an dem Ausgang 70 zu dem Chip. Wie dies Fachleuten auf diesem Gebiet bekannt ist, kann ein Seriellausgang 70 eine oder mehrere elektrische Verbindungen aufweisen, jedoch weniger elektrische Verbindungen verglichen mit einem Parallelausgang. Auf diese Weise kann die integrierte Schaltung die digitale Darstellung des Spannungspegels der ausgewählten Spannungsquelle 52 auf so wenigen Anschlußstiften der integrierten Schaltung, wie dies erforderlich ist, ausgeben. Ein Verwenden von so wenigen Anschlußstiften, wie dies erforderlich ist, erfordert üblicherweise keine größere Standfläche des Gehäuses der integrierten Schaltung auf einer Schaltungsplatine, da zuvor nicht verwendete Anschlußstifte auf dem Gehäuse für den Seriellausgang 70 verwendet werden können.
  • 5 ist ein Flußdiagramm, das ein bevorzugtes Verfahren 100 zum Überwachen von Spannungspegeln interner Spannungsquellen 52 in dem System 50 aus 3 darstellt. Das Verfahren 100 umfaßt ein Freigeben eines Eingangs 54 der Analogmultiplexschaltung 56 auf der integrierten Schaltung bei einem Schritt 102. Jeder Eingang 54 der Analogmultiplexschaltung 56 kommuniziert mit einer jeweiligen Spannungsquelle 52. Bei einem Schritt 104 mißt die integrierte Schaltung eine Spannung an dem freigegebenen Eingang 54 der Analogmultiplexschaltung 56. Die integrierte Schaltung wandelt bei einem Schritt 106 die Spannung in eine digitale Darstellung der Spannung um. Bei einem Schritt 108 gibt die integrierte Schaltung die digitale Darstellung der Spannung aus. Die integrierte Schaltung wiederholt 110 die Schritte 102–108 des Verfahrens 100 für jede interne Spannungsquelle 52. Auf diese Weise kommuniziert der Spannungspegel jeder internen Spannungsquelle 52 nacheinander seinen Spannungspegel durch die Analogmultiplexschaltung 56 an den Analog-Digital-Wandler 62. Jeder Spannungspegel wiederum wird in eine entsprechende digitale Darstellung der Spannung umgewandelt und aus der integrierten Schaltung durch die Schnittstellenschaltung 68 ausgegeben.

Claims (8)

  1. System zum Überwachen von Spannungspegeln einer Mehrzahl interner Spannungsquellen (52) auf einer integrierten Schaltung, mit folgenden Merkmalen: einer Analogmultiplexschaltung (56), die auf der integrierten Schaltung integriert ist und eine Mehrzahl von Eingängen und einen Ausgang aufweist, wobei jeder Eingang der Mehrzahl von Eingängen der Analogmultiplexschaltung (56) in Kommunikation mit einer jeweiligen Spannungsquelle der Mehrzahl interner Spannungsquellen (52) steht, und wobei die Analogmultiplexschaltung eine Mehrzahl von Steuerungsleitungen (60) zum Freigeben eines jeweiligen Eingangs der Mehrzahl von Eingängen der Analogmultiplexschaltung (56) aufweist; einem Analog-Digital-Wandler (62), der auf der integrierten Schaltung integriert ist und einen Eingang und zumindest einen Ausgang aufweist, wobei der Eingang des Analog-Digital-Wandlers (62) in Kommunikation mit dem Ausgang der Analogmultiplexschaltung (56) steht; und einer Schnittstellenschaltung (68), die auf der integrierten Schaltung integriert ist und zumindest einen Eingang und zumindest einen Ausgang aufweist, wobei der zumindest eine Eingang der Schnittstellenschaltung (68) in Kommunikation mit dem zumindest einen Ausgang des Analog-Digital-Wandlers (62) steht, und wobei der zumindest eine Ausgang der Schnittstellenschaltung eine digitale Darstellung der Spannungspegel liefert, wobei die Analogmultiplexschaltung (56) eine Mehrzahl von Spannungsfolgern (80) aufweist, wobei jeder Spannungsfolger der Mehrzahl von Spannungsfolgern (80) einen Ausgang und einen Eingang aufweist, und wobei jeder Eingang der Mehrzahl von Eingängen der Analogmultiplexschaltung (56) den Eingang eines jeweiligen Spannungsfolgers (80) aufweist, wobei jeder Eingang der Mehrzahl von Eingängen der Analogmultiplexschaltung (56) ferner eine Eingangsfreigabeschaltung aufweist, die ein Gate aufweist, wobei die Eingangsfreigabeschaltung eine Spannung an dem Eingang der Analogmultiplexschaltung (56) an den Eingang des jeweiligen Spannungsfolgers (80) ansprechend auf ein Signal an dem Gate kommuniziert, und wobei das Gate in Kommunikation mit einer entsprechenden Steuerungsleitung der Mehrzahl von Steuerungsleitungen steht.
  2. System gemäß Anspruch 1, bei dem die Analogmultiplexschaltung (56) folgendes Merkmal aufweist: eine Verstärkerschaltung (90), die einen Eingang und einen Ausgang aufweist, wobei der Eingang der Verstärkerschaltung mit dem Ausgang jedes Spannungsfolgers (80) kommuniziert, und wobei der Ausgang der Analogmultiplexschaltung (56) den Ausgang der Verstärkerschaltung aufweist.
  3. System gemäß einem der Ansprüche 1 oder 2, bei dem die Eingangsfreigabeschaltung einen Transistor aufweist.
  4. System gemäß einem der Ansprüche 1 bis 3, bei dem die Mehrzahl von Spannungsfolgern (80) eine Mehrzahl von Operationsverstärkern aufweist.
  5. System gemäß einem der Ansprüche 2 bis 4, bei dem die Verstärkerschaltung (90) einen Operationsverstärker aufweist.
  6. System gemäß einem der Ansprüche 1 bis 5, bei dem die Schnittstellenschaltung (68) die digitale Darstellung der Spannungspegel seriell an den zumindest einen Ausgang der Schnittstellenschaltung liefert.
  7. System gemäß einem der Ansprüche 1 bis 6, bei dem die integrierte Schaltung eine integrierte DRAM-Schaltung ist.
  8. System gemäß Anspruch 7, bei dem die Mehrzahl interner Spannungsquellen (52) eine Mehrzahl von Spannungsgeneratoren auf der integrierten DRAM-Schaltung ist.
DE10334387.3A 2002-09-25 2003-07-28 System zum Überwachen interner Spannungen auf einer integrierten Schaltung Expired - Fee Related DE10334387B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/255,767 US6845048B2 (en) 2002-09-25 2002-09-25 System and method for monitoring internal voltages on an integrated circuit
US10/255767 2002-09-25

Publications (2)

Publication Number Publication Date
DE10334387A1 DE10334387A1 (de) 2004-04-15
DE10334387B4 true DE10334387B4 (de) 2014-08-28

Family

ID=31993474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10334387.3A Expired - Fee Related DE10334387B4 (de) 2002-09-25 2003-07-28 System zum Überwachen interner Spannungen auf einer integrierten Schaltung

Country Status (2)

Country Link
US (1) US6845048B2 (de)
DE (1) DE10334387B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867638B1 (ko) * 2005-08-12 2008-11-10 삼성전자주식회사 전원전압 선택회로 및 이를 구비한 반도체 장치
CA2541046A1 (en) * 2006-03-27 2007-09-27 Mosaid Technologies Incorporated Power supply testing architecture
TWI324442B (en) * 2006-05-02 2010-05-01 Mstar Semiconductor Inc Signal coupling circuit with common reference input and the method thereof
KR100719150B1 (ko) * 2006-05-31 2007-05-18 주식회사 하이닉스반도체 반도체 소자의 파워업신호 생성장치
DE102008034168B4 (de) * 2008-07-22 2012-03-29 Texas Instruments Deutschland Gmbh Signalmultiplexer mit geringem Nebensprechen
US8299802B2 (en) * 2008-10-31 2012-10-30 Altera Corporation Method to digitize analog signals in a system utilizing dynamic analog test multiplexer for diagnostics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184162A (en) * 1990-08-21 1993-02-02 Kabushiki Kaisha Toshiba Testing integrated circuit using an A/D converter built in a semiconductor chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425613A (en) * 1977-07-29 1979-02-26 Toshiba Corp Analog multiplexer
US4196358A (en) * 1977-08-16 1980-04-01 Fairchild Camera & Instrument Corporation Analog multiplexer
US4961422A (en) * 1983-01-21 1990-10-09 Marchosky J Alexander Method and apparatus for volumetric interstitial conductive hyperthermia
US5430400A (en) * 1993-08-03 1995-07-04 Schlumberger Technologies Inc. Driver circuits for IC tester
US5801571A (en) * 1996-11-29 1998-09-01 Varian Associates, Inc. Current mode analog signal multiplexor
JPH1166890A (ja) * 1997-08-12 1999-03-09 Mitsubishi Electric Corp 半導体集積回路装置
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
JP4582890B2 (ja) * 2000-09-28 2010-11-17 ルネサスエレクトロニクス株式会社 アナログスイッチ回路、アナログマルチプレクサ回路、ａｄ変換器及びアナログ信号処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184162A (en) * 1990-08-21 1993-02-02 Kabushiki Kaisha Toshiba Testing integrated circuit using an A/D converter built in a semiconductor chip

Also Published As

Publication number Publication date
US6845048B2 (en) 2005-01-18
DE10334387A1 (de) 2004-04-15
US20040057289A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
DE3639169C2 (de)
DE4222273C2 (de) Zweikanalspeicher und Verfahren zur Datenübertragung in einem solchen
DE4214970C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE3247538C2 (de)
DE19613667C2 (de) Halbleiterspeichereinrichtung
DE10330111A1 (de) Verfahren eines selbstreparierenden dynamischen Direktzugriffsspeichers
DE69921215T2 (de) Ferroelektrische Speicheranordnung
DE102012104648B4 (de) Techniken zur Verifikation einer Verlässlichkeit eines Speichers
DE2919166A1 (de) Speichervorrichtung
EP0387379A1 (de) Integrierter Halbleiterspeicher vom Typ DRAM und Verfahren zu seinem Testen
DE19749360A1 (de) Speicherzellen mit mehreren Ein-Ausgabeports und Speicher mit paralleler Dateninitialisierung
DE2707456C3 (de)
DE4015452C2 (de)
DE102004034184B4 (de) Dynamischer Direktzugriffsspeicher
DE2650574A1 (de) Speicher
DE102005009360B3 (de) Integrierter Halbleiterspeicher mit aktivierbaren Leseverstärkern
DE10022698A1 (de) Halbleiterspeichereinrichtung
DE10256959A1 (de) Halbleiterspeichervorrichtung mit Speicherzellen, die keine Auffrischvorgänge erfordern
DE3710821A1 (de) Halbleiterspeichereinrichtung
DE19757889A1 (de) Halbleiterspeichereinrichtung mit Testmodus
DE10334387B4 (de) System zum Überwachen interner Spannungen auf einer integrierten Schaltung
DE69936119T2 (de) Verschachtelte Bewerterschaltung mit einseitiger Vorladungsschaltung
DE10246229A1 (de) Halbleiterspeichervorrichtung, die einen Burn-in-Test mit hoher Geschwindigkeit ausführen kann
DE10154648A1 (de) Halbleiterspeicherbauelement, Subwortleitungstreiber und Zuverlässigkeitstestverfahren hierfür
DE102019200314A1 (de) Schreibunterstützung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: WILHELM & BECK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee