DE3903496C2 - - Google Patents
Info
- Publication number
- DE3903496C2 DE3903496C2 DE3903496A DE3903496A DE3903496C2 DE 3903496 C2 DE3903496 C2 DE 3903496C2 DE 3903496 A DE3903496 A DE 3903496A DE 3903496 A DE3903496 A DE 3903496A DE 3903496 C2 DE3903496 C2 DE 3903496C2
- Authority
- DE
- Germany
- Prior art keywords
- encoder
- test
- memory
- bits
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die Erfindung betrifft einen permanenten Speicherbaustein
wie etwa einen E2PROM mit einer Fehlererfassungs- und -
korrekturfunktion.
Das Blockschaltbild von Fig. 1 zeigt den Aufbau eines
konventionellen E2PROM mit einem Fehlererfassungs- und -kor
rekturkreis. Der E2PROM ist als Speicherabschnitt in einem
Mikrocomputer enthalten. Es sei angenommen, daß ein Verfah
ren zur Erfassung und Korrektur eines Fehlers einen erwei
terten Hammingcode verwendet, der die Einzelfehlerkorrektur
und die Doppelfehlererfassung ermöglicht. Wie Fig. 1 zeigt,
besteht eine Speichereinrichtung aus einer E2PROM-Speicher
elementmatrix 10 und umfaßt ein Spaltenlatch 11 sowie einen
Leseverstärker 12.
Ein Prüfbitgeber 30 ist zwischen dem Spaltenlatch 11 und
einem Datenbus 20 angeordnet. (Die Prüfbits bilden einen
Fehlerprüf- und -korrekturcode, der nachstehend als ECC-Code
bezeichnet werden soll.) Der Leseverstärker 12 dient dem
Auslesen von Information aus der Speicherelementmatrix 10.
Die gezeigte konventionelle Schaltung hat ferner einen
Syndromgeber 42, einen Syndromdecodierer 41 und einen
Bitkorrekturkreis 40, die der Erfassung und Korrektur eines
Fehlers in aus der Speicherelementmatrix 10 ausgelesenen
Daten dienen, sowie einen Multiplexer 50, der selektiv ein
Syndrom 42s oder eine korrigierte Information 40d ausgibt.
Bei einem solchen Aufbau wird Schreibinformation 20d von
einer CPU (nicht gezeigt) durch den Datenbus 20 zum Spalten
latch 11 sowie zum ECC-Codegeber 30 geliefert. Der ECC-Code
geber 30 erzeugt einen ECC-Code 30e aus den Einschreib
daten 20d auf der Grundlage einer Gebermatrix und gibt den
ECC-Code 30e an das Spaltenlatch 11. Infolgedessen wird dem
Spaltenlatch 11 ein systematischer Code, bestehend aus den
Einschreibdaten 20d und dem diesen hinzugefügten ECC-Code
30e, zugeführt. Dann wird der systematische Code im Spalten
latch 11 während einer Einschreibperiode gehalten, so daß
vorbestimmte Datenmengen 20d und 30e kollektiv in die
Speicherelementmatrix 10 eingeschrieben werden.
Das Einschreiben in einen solchen E2PROM wird üblicherweise
wie folgt ausgeführt: Wenn eine vorbestimmte Periode nach
dem Einschreiben von Schreibinformation in ein Spaltenlatch
abgelaufen ist, wird die im Spaltenlatch gespeicherte
Information während einer Einschreibperiode von einigen ms
automatisch in Speicherelemente eingeschrieben. Zur besseren
Unterscheidung wird das Einschreiben in das Spaltenlatch als
externes Einschreiben und das Einschreiben in das Speicher
element als internes Einschreiben bezeichnet. Im Fall eines
E2PROM mit Seitenneuschreibmodus kann eine Datenfolge in das
Spaltenlatch während des externen Einschreibens
eingeschrieben werden, und wenn das Dateneinschreibintervall
eine vorbestimmte Zeit überschreitet, erfolgt automatisch
der Übergang vom externen zum internen Einschreiben. Somit
wird die in das Spaltenlatch eingeschriebene Information
kollektiv in Speicherelemente eingeschrieben.
Andererseits werden während des Auslesens Lesedaten 12d und
ein Lese-ECC-Code 12e aus der Speicherelementmatrix 10
ausgelesen und dann an den Syndromgeber 42 ausgegeben. Nach
Maßgabe einer Prüfmatrix errechnet der Syndromgeber 42 ein
Syndrom aus den Lesedaten 12d und dem Lese-ECC-Code 12e. Der
Decodierer 41 decodiert das Syndrom 42s und wählt eine
Bitstelle aus, an der ein Fehler vorliegt. Wenn jedoch kein
Fehler vorhanden ist oder wenn Fehler in vielen Bits
vorhanden sind oder wenn ein Fehler in einem Prüfbit
vorhanden ist, wird keines der Bits ausgewählt. Der
Bitkorrekturkreis 40 invertiert das Bit in der vom
Decodierer 41 ausgewählten Stellung und gibt die korrigierte
Information 40d an den Multiplexer 50 aus. Dann liest die
CPU die korrigierte Information 40d in den Datenbus 20 durch
den Multiplexer 50 ein, wodurch der Lesevorgang ausgeführt
wird. Damit ist es möglich, einen Fehler infolge einer
Fehlfunktion oder dergleichen eines Speicherelements in der
E2PROM-Speicherelementmatrix 10 zu korrigieren und
korrigierte Information auszulesen.
In der JP-OS 61-1 92 099 und der JP-OS 62-1 20 699 sind Mittel
zur Ausgabe des Auslese-ECC-Codes 12e an den Datenbus 20
angegeben. Ferner ist es bekannt, eine Anordnung vorzusehen,
deren Aufbau das Auslesen des Syndroms 42s ermöglicht. Da
der vorgenannte Code 42s, der normalerweise als Syndrom
bezeichnet wird, z. B. in JP-PS 62-32 823 beschrieben ist,
kann eine genaue Beschreibung entfallen.
Auch der DE-OS 36 03 926 ist ein Speicherbaustein zu
entnehmen, der einen Prüfbitgeber aufweist. Der Ausgabecode
dieses Prüfbitgebers wird separat jeweils einem Speicher und
einer Prüfbit-Leseeinrichtung zugeführt. Lesedaten aus dem
Speicher und der von der Prüfbit-Leseeinrichtung gelesene
Code werden jeweils in einen Syndromgeber ausgegeben.
Die Prüfbit-Leseeinrichtung des bekannten Speicherbausteins
umfaßt einen Prüfbitspeicher. Die Schaltung des bekannten
Speicherbausteins unterscheidet sich von dem in Fig. 1
dargestellten Blockschaltbild hinsichtlich der Weiterleitung
des vom Prüfbitgeber ausgegebenen Codes nur dadurch, daß der
Weg 30e, 12e vom Prüfbitgeber 30 zum Syndromgeber 42 nicht
nur über den Speicher 10 führt, sondern separat dazu noch
über einen parallel zum Speicher 10 geschalteten,
zusätzlichen Prüfbitspeicher.
Der konventionelle E2PROM mit Fehlererfassungs- und -korrek
turkreis ist in der oben erläuterten Weise aufgebaut,
und der vom ECC-Geber 30 erzeugte ECC-Code 30e wird zwangs
läufig in die E2PROM-Speicherelementmatrix 10 eingelesen
(d.h. es wird ein interner Einschreibvorgang ausgeführt).
Aus diesem Grund ist es nicht möglich, eine einzelne Funk
tion des ECC-Codegebers 30 unabhängig zu prüfen, so daß das
gesamte E2PROM (der ECC-Codegeber 30, der Syndromgeber 42,
der Decodierer 41, der Bitkorrekturkreis 40 und die E2PROM-Speicher
elementmatrix 10) geprüft werden muß, indem sowohl
die Einschreibinformation 20d als auch die korrigierte
Information 40d geprüft wird oder indem der ECC-Code aus den
Speicherelementen ausgelesen wird oder indem das Syndrom
ausgelesen wird. Außerdem verlangt diese Methode, daß
Einschreibdaten in Form zahlreicher Prüfmuster bereitge
stellt werden, und außerdem verlangt die Methode unbedingt
internes Einschreiben in die E2PROM-Speicherelementmatrix
10. Infolgedessen besteht das Problem, daß das Prüfen lang
dauert und der Prüfwirkungsgrad nicht optimal ist.
Aufgabe der vorliegenden Erfindung ist daher die
Bereitstellung eines Speicherbausteins mit einer Fehler
erfassungs- und -korrekturfunktion, die selbständig eine
Einzelfunktion eines ECC-Codegebers prüfen kann,
insbesondere ohne daß irgendwelche Daten in einer Speicher
elementmatrix einzuschreiben sind (also ohne Durchführung
eines internen Einschreibvorgangs), der Prüfwir
kungsgrad des Speicherbausteins zu verbessern.
Der Speicherbaustein nach der Erfindung mit einer Funktion
zur Erfassung und Korrektur eines Fehlers in gespeicherter
Information unter Steuerung durch einen Mikroprozessor, mit
einem Codierer zur Erzeugung eines aus Informationsbits und
Prüfbits bestehenden systematischen Codes aufgrund der von
einem Datenbus gelieferten Information während eines Daten
einschreibvorgangs, mit einem Speicher zur Speicherung des
systematischen Codes, mit einer Ausleseeinheit zum Auslesen
des systematischen Codes aus dem Speicher, mit einem
Decodierer, der aus dem von der Ausleseeinheit ausgelesenen
systematischen Code ein Syndrom bildet, einen in den
Informationsbits enthaltenen Fehler erfaßt und korrigiert
und den Fehler decodiert, mit einer Ausgabeeinheit, die die
decodierten Informationsbits an den Datenbus ausgibt, und
mit einer Prüfbit-Leseeinrichtung, die die vom Codierer
erzeugten Prüfbits liest, zeichnet sich dadurch aus, daß die
Prüfbit-Leseeinrichtung zum direkten Einlesen der Prüfbits
in den Datenbus mit ihrem Ausgang direkt an den Datenbus
angeschlossen ist, so daß eine Funktionsprüfung des
Codierers direkt ohne Beeinflussung durch den Speicher
durchführbar ist.
Die Prüfbit- bzw. ECC-Code-Leseeinrichtung nach der
Erfindung kann den vom Codierer erzeugten ECC-Code direkt in
den Datenbus einlesen. Infolgedessen ist es möglich, die
Funktion eines Teils zur Erzeugung der Prüfbits des
Decodierers zu prüfen, ohne daß eine Beeinflussung durch
irgendwelche anderen Mittel stattfindet.
Anhand der Zeichnung wird die Erfindung beispielsweise näher
erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines E2PROM mit
konventioneller Fehlererfassungs- und -korrektur
funktion;
Fig. 2 ein Blockschaltbild eines E2PROM mit einer
Fehlererfassungs- und -korrekturfunktion gemäß
einer Ausführungsform der Erfindung;
Fig. 3 ein Blockschaltbild eines E2PROM mit einer
Fehlererfassungs- und -korrekturfunktion gemäß
einer weiteren Ausführungsform der Erfindung;
Fig. 4 eine Darstellung des Aufbaus eines Syndromgebers
zur Verwendung bei der Erfindung;
Fig. 5 das Blockschaltbild einer weiteren Ausführungs
form, wobei die Erfindung mit einem E2PROM
Anwendung findet, der einen einzigen ECC-Codegeber
zum Einschreiben und zum Auslesen verwendet; und
Fig. 6 das Blockschaltbild einer anderen Ausführungsform,
wobei die Erfindung mit einem E2PROM Anwendung
findet, der zum Einschreiben und zum Auslesen
einen einzigen ECC-Codegeber verwendet.
Das Blockschaltbild von Fig. 2 zeigt den Aufbau einer
Ausführungsform des E2PROM mit Fehlererfassungs- und
korrekturfunktion. Wie gezeigt, ist ein ECC-Coderegister
(Prüfbitregister) 60 zwischen der Ausgangsseite eines ECC-Code
gebers 30 und einem Datenbus 20 angeordnet. Das ECC-Code
register 60 speichert einen ECC-Code 30e, der vom ECC-Code
geber 30 erzeugt wird, und gibt den ECC-Code 30e an den
Datenbus 20 entsprechend einem Befehl von einer CPU (nicht
gezeigt) aus. Der restliche Aufbau entspricht dem konventio
nellen Beispiel nach Fig. 1 und wird daher nicht erläutert.
Dabei erfolgt die Prüfung einer Einzelfunktion des ECC-Code
gebers 30 in der nachstehenden Weise. Einschreibinformation
20d wird von der CPU (nicht gezeigt) an den Datenbus 20
entsprechend einem vorbestimmten Muster zur Ausführung eines
externen Einschreibvorgangs geliefert. Während dieser Zeit
wird die Einschreibinformation 20d sowohl einem Spaltenlatch
11 als auch dem ECC-Codegeber 30 zugeführt, und der ECC-Code
30e wird aus dem ECC-Codegeber 30 an das Spaltenlatch 11 und
das ECC-Coderegister 60 auf der Grundlage der Einschreib
information 20d ausgegeben, wobei der ECC-Code 30e in dem
ECC-Coderegister 60 gehalten wird.
Wenn in dieser Phase Zugriff auf das ECC-Coderegister 60
durch die CPU erfolgt, wird der ECC-Code 30e durch den
Datenbus 20 in der vorher errechneten Weise ausgelesen. Der
ausgelesene ECC-Code 30e wird mit einem erwarteten ECC-Code,
der auf der Basis der Einschreibinformation 20d zu erzeugen
ist, verglichen unter Bildung einer Entscheidung, ob der
ECC-Code 30e mit dem erwarteten ECC-Code koinzident ist.
Damit wird geprüft, ob der ECC-Codegeber 30 exakt arbeitet.
Da, wie vorstehend beschrieben, der ECC-Code 30e, der vom
ECC-Codegeber 30 ausgegeben wird, direkt in den Datenbus 20
eingelesen werden kann, kann eine Einzelfunktion des ECC-Code
gebers 30 gesondert geprüft werden. Da also der ECC-Code
geber 30 aus den bei einer Prüfung des Gesamt-E2PROM zu
prüfenden Elementen, die bisher durchgeführt wird,
eliminiert ist, kann die Anzahl Prüfmuster, die tatsächlich
in die Speicherelemente einzuschreiben sind (was internes
Einschreiben verlangt), erheblich reduziert werden, so daß
die Prüfdauer verkürzt und der Prüfwirkungsgrad verbessert
wird. Der entsprechend ausgelegte Speicherbaustein eignet
sich für einen EPROM oder einen E2PROM, der zur Durchführung der
Informationseinschreibung viel Zeit benötigt.
Im Fall eines E2PROM mit Seiteneinschreibfunktion kann das
ECC-Coderegister 60 z. B. ein Schieberegister mit linearer
Rückführung (LFSR) sein. Dabei wird der von dem ECC-
Codegeber 30 auf der Basis einer Mehrzahl von Einschreib
daten 20d erzeugte ECC-Code 30e in komprimierte Information
entsprechend einem von einem Mikroprozessor gelieferten
Steuertakt umgewandelt und dann im LFSR gespeichert. Nachdem
sämtliche Prüfmuster (eine Mehrzahl von Prüfmustern) einge
geben sind, wird der Inhalt des LFSR ausgelesen und mit
einem erwarteten Wert verglichen, so daß eine Einzelfunktion
des ECC-Codegebers 30 unmittelbar geprüft werden kann.
Bei der vorstehenden Ausführungsform wird das direkte
Auslesen des ECC-Codes 30e dadurch realisiert, daß das ECC-Code
register 60 zwischen dem ECC-Codegeber 30 und dem
Datenbus 20 vorgesehen ist. Zur Realisierung des direkten
Auslesens des ECC-Codes 30e kann jedoch, wie Fig. 3 zeigt,
ein Datenlatch 70 zwischen dem Datenbus 20 und dem ECC-Code
geber 30 vorgesehen sein, so daß ein Aufbau erhalten
wird, bei dem der ECC-Code 30e durch einen Multiplexer 50 an
den Datenbus 20 ausgegeben wird. Da bei dieser Konstruktion
die Einschreibinformation 20d während eines externen
Einschreibzyklus ständig weiter vom Datenlatch 70 ausgegeben
wird, wird der ECC-Code 30e ständig vom ECC-Codegeber 30 an
den Multiplexer 50 ausgegeben. Da somit der ECC-Code 30e
selektiv an den Datenbus 20 durch den Multiplexer 50
ausgegeben wird, kann der ECC-Code 30e direkt ausgelesen
werden.
Bei dem vorstehend erläuterten Speicherbaustein mit ECC-Code
geber wird ein 4-Bit-ECC-Code errechnet, um einen 2-Bit-Fehler
zu erfassen oder um einen 1-Bit-Fehler in der vom
Datenbus gelieferten Einschreibinformation, z. B. einer
8-Bit-Information, zu erfassen und zu korrigieren, und Daten
(oder ein erweiterter Hammingcode) mit einer Bitlänge von
insgesamt 12 Bits werden gespeichert (oder in die Speicher
elementmatrix 10 eingeschrieben). Während des Auslesens
werden die ausgelesene 8-Bit-Information und der 4-Bit-ECC-Code
vom Syndromgeber 42 geliefert. Bei einem solchen
Verfahren zur Erfassung und Korrektur eines Fehlers durch
Anwendung des erweiterten Hammingcodes kann der Syndromgeber
42 beispielsweise entsprechend Fig. 4 ausgebildet sein.
Nachstehend wird die Funktionsweise des Syndromgebers 42
erläutert. Ein ECC-Codegeberteil 31 bildet einen zweiten
ECC-Code 31e aus der ausgelesenen Information 12d, die aus
einem entsprechenden Speicherelement ausgelesen wurde, und
ein Exklusiv-ODER-Glied 43 führt eine Exklusiv-ODER-Ver
knüpfung des ECC-Codes 31e und des aus dem Speicher
element ausgelesenen ECC-Codes 12e durch unter Bildung des
Syndroms 42s aus 4 Bits. Wenn der zweite ECC-Code 31e mit
dem ausgelesenen ECC-Code 12e vollständig identisch ist,
nimmt das Syndrom 42s den Zustand "0H" an, was anzeigt, daß
kein Fehlerbit vorliegt. Wenn sich der zweite ECC-Code 31e
von dem ausgelesenen ECC-Code 12e unterscheidet, wird ein
weiteres Syndrom ausgegeben, das der Stellung des Fehlerbits
entspricht oder das anzeigt, daß ein Mehrfachfehler aufge
treten ist. Der Syndromdecodierer 41 decodiert das Syndrom
42s und wählt aus acht Bits dasjenige aus, an dem ein Fehler
aufgetreten ist. Im Fall des Mehrfachfehlers wird keines der
Bits ausgewählt. Der Bitkorrekturkreis 40 invertiert das vom
Decodierer 41 für die Decodierung der ausgelesenen
Information 12d ausgewählte Bit und gibt die korrigierte
Information 40d aus.
Bei einer solchen Methode ist der ECC-Codegeber vollständig
identisch mit dem Schaltungsteil zur Erzeugung des ECC-Codes
aus der 8-Bit-Information, die aus der Speicherelementan
ordnung ausgelesen wurde. Infolgedessen kann ein einziger
ECC-Codegeber vorgesehen sein und sowohl als Schaltkreis zur
Erzeugung eines ECC-Codes aus Einschreibinformation als auch
als Schaltkreis zur Regenerierung eines ECC-Codes für den
Syndromgeber dienen.
Fig. 5 zeigt einen Aufbau, bei dem die Erfindung mit einem
E2PROM Anwendung findet, der gleichzeitig als ECC-Codegeber
dienen kann. Die Ausführungsform von Fig. 5 entspricht
derjenigen von Fig. 2. In Fig. 5 wird während des externen
Einschreibens ein Umschalter 90 betätigt, um die Einschreib
information 20d an den ECC-Codegeber 30 zu liefern, während
ein Umschalter 91 betätigt wird, um den so erzeugten ECC-Code
30e dem Spaltenlatch 11 zuzuführen. Während des
Auslesens von Information wird der Umschalter 90 so
betätigt, daß die Ausleseinformation 12d dem ECC-Codegeber
30 zugeführt wird, während der Umschalter 91 so betätigt
wird, daß der so erzeugte ECC-Code 30e dem Exklusiv-ODER-Glied
43 zugeführt wird. Dann wird das Syndrom 42s durch
Exklusiv-ODER-Verknüpfung des erzeugten ECC-Codes 30e und
des Auslese-ECC-Codes 12e gebildet. Die Funktionsweise des
übrigen Teils entspricht der bereits beschriebenen
Funktionsweise. Dabei kann der Anteil eines Logikabschnitts,
der mittels der Erfindung wirksam geprüft werden kann,
vergrößert werden, so daß die Erfindung Vorteile
hinsichtlich der Chipfläche bietet.
Fig. 6 zeigt eine weitere Ausführungsform mit einem E2PROM,
der auch als ECC-Codegeber einsetzbar ist. Die Ausführungs
form von Fig. 6 entspricht derjenigen von Fig. 3, wobei das
Datenlatch 70 zwischen dem Datenbus 20 und dem ECC-Codegeber
30 angeordnet ist; der ECC-Code 30e wird dem Datenbus 20
über den Multiplexer 50 zugeführt. Damit ist ein direktes
Auslesen des ECC-Codes 30e realisierbar. Bei dieser Ausfüh
rungsform wird während des externen Einschreibens der
Umschalter 90 so betätigt, daß die Einschreibinformation 20d
vom Datenlatch 70 dem ECC-Codegeber 30 zugeführt wird,
während der Umschalter 91 so betätigt wird, daß der
entsprechend gebildete ECC-Code 30e dem Spaltenlatch 11
zugeführt wird. Wenn ein Einschreiben von Information
ausgeführt wird, gibt das Datenlatch 70 weiterhin die
Einschreibinformation 20d aus, bis der nächste Einschreib
vorgang beginnt. Daher gibt der ECC-Codegeber 30 ständig den
ECC-Code 30e an den Multiplexer 50 aus. Da also der ECC-Code
30e selektiv vom Multiplexer 50 an den Datenbus 20 geliefert
wird, kann der ECC-Code 30e direkt ausgelesen werden.
Während des Auslesens von Information wird der Umschalter 90
so betätigt, daß die Ausleseinformation 12d dem ECC-Code
geber 30 zugeführt wird, während der Umschalter 91 so
betätigt wird, daß der regenerierte ECC-Code 30e dem
Exklusiv-ODER-Glied 43 zugeführt wird. Dann wird das Syndrom
42s durch Exklusiv-ODER-Verknüpfung des gebildeten ECC-Codes
30e und des Auslese-ECC-Codes 12e erzeugt.
Die in Verbindung mit Fig. 2 erläuterte Abwandlung der
Ausführungsform kann mit dem Aufbau von Fig. 5 Anwendung
finden. Dabei kann insbesondere ein Schieberegister mit
linearer Rückführung als ECC-Coderegister verwendet werden,
um die Funktionen des ECC-Codegebers in bezug auf eine
Mehrzahl von Einschreibdaten kollektiv zu prüfen.
Claims (8)
1. Speicherbaustein mit einer Funktion zur Erfassung und
Korrektur eines Fehlers in gespeicherter Information
unter Steuerung durch einen Mikroprozessor, mit:
einem Codierer (30) zur Erzeugung eines aus Informa tionsbits und Prüfbits bestehenden systematischen Codes aufgrund der von einem Datenbus (20) gelieferten Infor mation während eines Dateneinschreibvorgangs;
einem Speicher (10) zur Speicherung des systematischen Codes;
einer Ausleseeinheit (12) zum Auslesen des systemati schen Codes aus dem Speicher (10);
einem Decodierer (42), der aus dem von der Auslese einheit ausgelesenen systematischen Code ein Syndrom bildet, einen in den Informationsbits enthaltenen Feh ler erfaßt und korrigiert und den Fehler decodiert; und
einer Ausgabeeinheit, die die decodierten Informationsbits an den Datenbus (20) ausgibt; und
einer Prüfbit-Leseeinrichtung, die die vom Codierer (30) erzeugten Prüfbits liest, dadurch gekennzeichnet,
daß die Prüfbit-Leseeinrichtung zum direkten Einlesen der Prüfbits in den Datenbus (20) mit ihrem Ausgang direkt an den Datenbus (20) angeschlossen ist, so daß eine Funktionsprüfung des Codierers direkt ohne Beeinflussung durch den Speicher durchführbar ist.
einem Codierer (30) zur Erzeugung eines aus Informa tionsbits und Prüfbits bestehenden systematischen Codes aufgrund der von einem Datenbus (20) gelieferten Infor mation während eines Dateneinschreibvorgangs;
einem Speicher (10) zur Speicherung des systematischen Codes;
einer Ausleseeinheit (12) zum Auslesen des systemati schen Codes aus dem Speicher (10);
einem Decodierer (42), der aus dem von der Auslese einheit ausgelesenen systematischen Code ein Syndrom bildet, einen in den Informationsbits enthaltenen Feh ler erfaßt und korrigiert und den Fehler decodiert; und
einer Ausgabeeinheit, die die decodierten Informationsbits an den Datenbus (20) ausgibt; und
einer Prüfbit-Leseeinrichtung, die die vom Codierer (30) erzeugten Prüfbits liest, dadurch gekennzeichnet,
daß die Prüfbit-Leseeinrichtung zum direkten Einlesen der Prüfbits in den Datenbus (20) mit ihrem Ausgang direkt an den Datenbus (20) angeschlossen ist, so daß eine Funktionsprüfung des Codierers direkt ohne Beeinflussung durch den Speicher durchführbar ist.
2. Speicherbaustein nach Anspruch 1,
dadurch gekennzeichnet,
daß die Prüfbit-Leseeinrichtung aus wenigstens einem
Register (60) besteht, das zwischen dem Ausgang des
Codierers (30) und den Datenbus (20) geschaltet ist und
die von dem Codierer erzeugten Prüfbits
zwischenspeichert und unter Steuerung durch den
Mikroprozessor an den Datenbus ausgibt.
3. Speicherbaustein nach Anspruch 2,
dadurch gekennzeichnet,
daß der Decodierer zur Erfassung, Korrektur und
Decodierung eines Fehlers in den Informationsbits einen
Schaltkreis aufweist, der die aus dem Speicher
ausgelesenen Informationsbits selektiv dem Eingang des
Codierers zuführt, wobei dieser Schaltkreis so
ausgelegt ist, daß er die Prüfbits entsprechend den aus
dem Speicher vom Codierer ausgelesenen Informationsbits
regeneriert und die regenerierten Prüfbits und die aus
dem Speicher ausgelesenen Prüfbits exklusiv- oder
verknüpft unter Bildung eines Syndroms.
4. Speicherbaustein nach Anspruch 2,
dadurch gekennzeichnet,
daß das Register ein vom Mikroprozessor gesteuertes
Schieberegister mit linearer Rückführung (LFSR) (60)
ist, so daß der Speicherbaustein derart steuerbar ist,
daß er eine Mehrzahl Prüfmuster sequentiell in den
Codierer eingibt, die vom Codierer nach Maßgabe der
Prüfmuster ausgegebenen Prüfbits komprimiert und den
Codierer auf der Basis einer hinsichtlich des Resultats
getroffenen Entscheidung prüft.
5. Speicherbaustein nach Anspruch 1,
dadurch gekennzeichnet,
daß die Prüfbit-Leseeinrichtung gebildet ist aus einem
Datenlatch (70), das zwischen den Datenbus (20) und die
Eingangsseite des Codierers (30) geschaltet ist und aus
dem Datenbus eingeschriebene Information
zwischenspeichert und sie in den Codierer eingibt, und
aus einem Multiplexer (50), der zwischen den Ausgang
des Codierers und den Datenbus geschaltet ist und
selektiv die vom Codierer erzeugten Prüfbits unter
Steuerung durch den Mikroprozessor an den Datenbus
ausgibt.
6. Speicherbaustein nach Anspruch 5,
dadurch gekennzeichnet,
daß der Decodierer zur Erfassung, Korrektur und
Decodierung eines Fehlers in den Informationsbits einen
Schaltkreis aufweist, der selektiv die aus dem Speicher
ausgelesenen Informationsbits zur Eingangsseite des
Codierers liefert, wobei dieser Schaltkreis so
ausgelegt ist, daß er die Prüfbits entsprechend den aus
dem Speicher vom Codierer ausgelesenen Informationsbits
regeneriert und dann die regenerierten Prüfbits und die
vom Speicher ausgelesenen Prüfbits exklusiv-oder-
verknüpft unter Bildung eines Syndroms.
7. Speicherbaustein nach Anspruch 5,
dadurch gekennzeichnet,
daß das Register ein vom Mikroprozessor gesteuertes
Schieberegister mit linearer Rückführung (LFSR) (60)
ist, so daß der Speicherbaustein so steuerbar ist, daß
er eine Mehrzahl Prüfmuster sequentiell in den Codierer
eingibt, die vom Codierer nach Maßgabe des Prüfmusters
ausgegebenen Prüfbits komprimiert und den Codierer auf
der Basis einer hinsichtlich des Resultats getroffenen
Entscheidung prüft.
8. Speicherbaustein nach Anspruch 1,
dadurch gekennzeichnet,
daß der Speicherbaustein einen in einem Mikrocomputer
enthaltenen Speicherabschnitt bildet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63026903A JPH01201736A (ja) | 1988-02-08 | 1988-02-08 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3903496A1 DE3903496A1 (de) | 1989-08-17 |
DE3903496C2 true DE3903496C2 (de) | 1991-01-31 |
Family
ID=12206189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3903496A Granted DE3903496A1 (de) | 1988-02-08 | 1989-02-06 | Speicherbaustein |
Country Status (4)
Country | Link |
---|---|
US (1) | US5056089A (de) |
JP (1) | JPH01201736A (de) |
DE (1) | DE3903496A1 (de) |
FR (1) | FR2627004B1 (de) |
Families Citing this family (109)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2830308B2 (ja) * | 1990-02-26 | 1998-12-02 | 日本電気株式会社 | 情報処理装置 |
JPH04141900A (ja) * | 1990-10-01 | 1992-05-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH06325595A (ja) * | 1991-03-27 | 1994-11-25 | Nec Kyushu Ltd | 誤り訂正回路付きprom装置 |
WO1992019046A1 (en) * | 1991-04-15 | 1992-10-29 | Motorola Gmbh | EEPROM MEMORY SYSTEMS FOR 'n OUT OF m' CODES |
JPH0614003A (ja) * | 1991-07-31 | 1994-01-21 | Nec Corp | データ処理回路 |
KR940010838B1 (ko) * | 1991-10-28 | 1994-11-17 | 삼성전자 주식회사 | 데이타 출력 콘트롤 회로 |
JP3070025B2 (ja) * | 1992-02-04 | 2000-07-24 | 富士通株式会社 | 半導体記憶装置 |
KR950008789B1 (ko) * | 1992-07-30 | 1995-08-08 | 삼성전자주식회사 | 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치 |
JPH0729395A (ja) * | 1993-06-25 | 1995-01-31 | Mitsubishi Electric Corp | Eeprom装置 |
US5502732A (en) * | 1993-09-20 | 1996-03-26 | International Business Machines Corporation | Method for testing ECC logic |
DE4413257A1 (de) * | 1994-04-16 | 1995-10-19 | Philips Patentverwaltung | Integrierte Schaltungsanordnung mit einem EEPROM, Halbleiterscheibe mit solchen integrierten Schaltungen sowie Verfahren zur Verwendung einer solchen Halbleiterscheibe |
JPH08203278A (ja) * | 1995-01-25 | 1996-08-09 | Sony Corp | 半導体メモリ |
US5878061A (en) * | 1996-03-14 | 1999-03-02 | Intel Corporation | Providing serial data clock signal transitions with parity bits |
EP0797147B1 (de) * | 1996-03-21 | 2002-07-03 | STMicroelectronics S.r.l. | Verfahren zur Wiederherstellung fehlerhafter Speichereinrichtungen |
US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
JPH10285146A (ja) * | 1997-03-31 | 1998-10-23 | Ando Electric Co Ltd | ビット誤り測定回路 |
JPH11175362A (ja) * | 1997-12-16 | 1999-07-02 | Toshiba Ave Co Ltd | 誤り訂正装置及びデータ再生装置 |
JP3230485B2 (ja) | 1998-04-09 | 2001-11-19 | 日本電気株式会社 | 1チップマイクロコンピュータ |
US6678854B1 (en) * | 1999-10-12 | 2004-01-13 | Ericsson, Inc. | Methods and systems for providing a second data signal on a frame of bits including a first data signal and an error-correcting code |
US6802036B2 (en) * | 2001-11-19 | 2004-10-05 | Sun Microsystems, Inc. | High-speed first-in-first-out buffer |
JP3935151B2 (ja) * | 2004-01-26 | 2007-06-20 | 株式会社東芝 | 半導体集積回路装置 |
US7099221B2 (en) | 2004-05-06 | 2006-08-29 | Micron Technology, Inc. | Memory controller method and system compensating for memory cell data losses |
US20060010339A1 (en) | 2004-06-24 | 2006-01-12 | Klein Dean A | Memory system and method having selective ECC during low power refresh |
US7340668B2 (en) | 2004-06-25 | 2008-03-04 | Micron Technology, Inc. | Low power cost-effective ECC memory system and method |
US7116602B2 (en) | 2004-07-15 | 2006-10-03 | Micron Technology, Inc. | Method and system for controlling refresh to avoid memory cell data losses |
US6965537B1 (en) | 2004-08-31 | 2005-11-15 | Micron Technology, Inc. | Memory system and method using ECC to achieve low power refresh |
JP2006179131A (ja) * | 2004-12-22 | 2006-07-06 | Fujitsu Ltd | メモリシステム及び半導体記憶装置 |
EP1724687B1 (de) * | 2005-05-19 | 2010-04-14 | STMicroelectronics Srl | Fehlerkorrigierender Kode (ECC) für einzelne 4-bit Symbol Korrektur von Wörtern mit 32 Symbolen basierend auf einer Matrix mit einem maximalen Höchstzeilengewicht von 21 |
EP1724686B1 (de) * | 2005-05-19 | 2010-04-07 | STMicroelectronics Srl | Fehlerkorrigierender Kode (ECC) für einzelne 4-bit Symbol Korrektur von Wörtern mit 32 Symbolen basierend auf einer Matrix mit einem maximalen Höchstzeilengewicht von 22 |
US7996745B2 (en) | 2005-05-19 | 2011-08-09 | Stmicroelectronics S.R.L. | ECC for single 4-bits symbol correction of 32 symbols words with 21 maximum row weight matrix |
US20060277444A1 (en) * | 2005-06-03 | 2006-12-07 | Nicholas Holian | Recordation of error information |
WO2007132452A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
US8239735B2 (en) | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
KR101375955B1 (ko) | 2006-05-12 | 2014-03-18 | 애플 인크. | 메모리 디바이스 내의 왜곡 추정 및 상쇄 |
KR101202537B1 (ko) | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
US7298152B1 (en) * | 2006-05-19 | 2007-11-20 | The Boeing Company | Damage detection system |
WO2008026203A2 (en) * | 2006-08-27 | 2008-03-06 | Anobit Technologies | Estimation of non-linear distortion in memory devices |
US9201129B2 (en) * | 2006-09-13 | 2015-12-01 | Kabushiki Kaisha Toshiba | Magnetic-resonance image diagnostic apparatus and method of controlling the same |
US7894289B2 (en) | 2006-10-11 | 2011-02-22 | Micron Technology, Inc. | Memory system and method using partial ECC to achieve low power refresh and fast access to data |
US7900120B2 (en) | 2006-10-18 | 2011-03-01 | Micron Technology, Inc. | Memory system and method using ECC with flag bit to identify modified data |
US7975192B2 (en) | 2006-10-30 | 2011-07-05 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
WO2008053473A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Memory cell readout using successive approximation |
JP2008112522A (ja) * | 2006-10-31 | 2008-05-15 | Fujitsu Ltd | 誤り検出装置および誤り検出方法 |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
WO2008068747A2 (en) | 2006-12-03 | 2008-06-12 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7593263B2 (en) | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
KR100850207B1 (ko) | 2006-12-29 | 2008-08-04 | 삼성전자주식회사 | 시스터메틱 코드 발생을 위한 듀얼 클럭킹 방법을 채용한메모리 장치 |
US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
WO2008111058A2 (en) | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US8429493B2 (en) * | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) * | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8527819B2 (en) | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
KR101509836B1 (ko) | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) * | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) * | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
JP2010026896A (ja) * | 2008-07-23 | 2010-02-04 | Nec Electronics Corp | メモリシステム、及び、メモリエラー要因特定方法 |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8713330B1 (en) | 2008-10-30 | 2014-04-29 | Apple Inc. | Data scrambling in memory devices |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) * | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8572311B1 (en) | 2010-01-11 | 2013-10-29 | Apple Inc. | Redundant data storage in multi-die memory systems |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8493781B1 (en) | 2010-08-12 | 2013-07-23 | Apple Inc. | Interference mitigation using individual word line erasure operations |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
JP2012128778A (ja) * | 2010-12-17 | 2012-07-05 | Sony Corp | データ転送装置、メモリ制御装置、およびメモリシステム |
US8612842B2 (en) * | 2011-05-25 | 2013-12-17 | Infineon Technologies Ag | Apparatus for generating a checksum |
CN102568605B (zh) * | 2011-12-23 | 2014-12-24 | 青岛海信信芯科技有限公司 | 系统总线检错纠错方法和nand flash控制器 |
US11068341B2 (en) * | 2019-09-05 | 2021-07-20 | Microchip Technology Inc. | Error tolerant memory array and method for performing error correction in a memory array |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
KR20220168737A (ko) * | 2021-06-17 | 2022-12-26 | 삼성전자주식회사 | 반도체 메모리 장치 |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3825894A (en) * | 1973-09-24 | 1974-07-23 | Ibm | Self-checking parity checker for two or more independent parity coded data paths |
JPS5248943A (en) * | 1975-10-17 | 1977-04-19 | Hitachi Ltd | Testing function of electronic equipment |
JPS5351938A (en) * | 1976-10-20 | 1978-05-11 | Fujitsu Ltd | Error check circuit test system in data processing unit |
JPS5362937A (en) * | 1976-11-17 | 1978-06-05 | Toshiba Corp | Momory control device |
US4327408A (en) * | 1979-04-17 | 1982-04-27 | Data General Corporation | Controller device with diagnostic capability for use in interfacing a central processing unit with a peripheral storage device |
JPS5693192A (en) * | 1979-12-25 | 1981-07-28 | Fujitsu Ltd | Diagnosis system |
US4531213A (en) * | 1982-03-03 | 1985-07-23 | Sperry Corporation | Memory through checking system with comparison of data word parity before and after ECC processing |
US4513418A (en) * | 1982-11-08 | 1985-04-23 | International Business Machines Corporation | Simultaneous self-testing system |
JPS59110010A (ja) * | 1982-12-14 | 1984-06-25 | Nec Corp | デ−タ記憶装置の保守診断回路 |
US4527269A (en) * | 1983-02-08 | 1985-07-02 | Ampex Corporation | Encoder verifier |
US4601034A (en) * | 1984-03-30 | 1986-07-15 | Texas Instruments Incorporated | Method and apparatus for testing very large scale integrated memory circuits |
JPS60219700A (ja) * | 1984-04-13 | 1985-11-02 | Sharp Corp | 誤り訂正機能内蔵半導体集積回路 |
JPS61102841A (ja) * | 1984-10-24 | 1986-05-21 | Nec Corp | 回線品質監視装置 |
JPH0690879B2 (ja) * | 1985-02-20 | 1994-11-14 | 三菱電機株式会社 | 半導体記憶装置 |
US4730320A (en) * | 1985-02-07 | 1988-03-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
JPH0646520B2 (ja) * | 1985-02-07 | 1994-06-15 | 三菱電機株式会社 | 半導体記憶装置 |
JPS61226852A (ja) * | 1985-03-30 | 1986-10-08 | Toshiba Corp | 半導体メモリにおける誤り検出訂正機能不良点検回路 |
US4670876A (en) * | 1985-05-15 | 1987-06-02 | Honeywell Inc. | Parity integrity check logic |
US4736376A (en) * | 1985-10-25 | 1988-04-05 | Sequoia Systems, Inc. | Self-checking error correcting encoder/decoder |
JPS62120699A (ja) * | 1985-11-20 | 1987-06-01 | Fujitsu Ltd | 半導体記憶装置 |
JPS63129600A (ja) * | 1986-11-19 | 1988-06-01 | Nec Corp | 誤り検出・訂正回路付半導体記憶装置 |
US4809273A (en) * | 1987-01-29 | 1989-02-28 | International Business Machines Corporation | Device for verifying operation of a checking code generator |
JP6232823B2 (ja) * | 2013-08-08 | 2017-11-22 | 日清紡ケミカル株式会社 | 燃料電池セパレータ |
-
1988
- 1988-02-08 JP JP63026903A patent/JPH01201736A/ja active Pending
-
1989
- 1989-02-06 DE DE3903496A patent/DE3903496A1/de active Granted
- 1989-02-06 FR FR898901481A patent/FR2627004B1/fr not_active Expired - Fee Related
- 1989-02-06 US US07/306,565 patent/US5056089A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3903496A1 (de) | 1989-08-17 |
FR2627004A1 (fr) | 1989-08-11 |
FR2627004B1 (fr) | 1993-01-15 |
US5056089A (en) | 1991-10-08 |
JPH01201736A (ja) | 1989-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3903496C2 (de) | ||
DE2328869C2 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems | |
DE102006033649B4 (de) | Speicherbauelement und Verfahren zum Konfigurieren eines Speicherbauelements | |
DE602004003275T2 (de) | Nichtflüchtiger Speicher mit Seiten-Kopierfunktion und entsprechendes Verfahren | |
DE3906494C2 (de) | ||
DE3853206T2 (de) | Verfahren und gerät zur byteschreibfehlerkodierung. | |
DE4242810C2 (de) | EEPROM mit einem Fehlerprüf- und Korrektur-Schaltkreis | |
DE2746805A1 (de) | Fehlerkorrektursystem mit einer bedingten umgehung fuer einen adressierbaren hauptspeicher | |
DE2854748A1 (de) | Speichereinrichtung | |
DE19937101A1 (de) | Halbleiterspeicherbauelement mit Chipinterner Fehlerkorrekturschaltung und ein Verfahren zum Korrigieren eines Datenfehlers darin | |
DE112010003645T5 (de) | Festkörper-Speichersystem mit Parallelem Zugriff aus Mehreren Flash/PCM-Einrichtungen | |
DE2132565B2 (de) | ||
DE3122381A1 (de) | Verfahren und einrichtung zur erzeugung von pruefbits zur sicherung eines datenwortes | |
DE3412677C2 (de) | ||
DE2225841B2 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
WO2008068290A1 (de) | Verfahren und halbleiterspeicher mit einer einrichtung zur erkennung von adressierungsfehlern | |
DE3530591A1 (de) | Halbleiterspeicher | |
DE2450468A1 (de) | Fehlerkorrekturanordnung fuer einen speicher | |
EP1222545B1 (de) | Verfahren und schaltungsanordnung zum speichern von datenworten in einem ram modul | |
DE10126301A1 (de) | Speicherbaustein mit einem Testmodus und Vefahren zum Überprüfen von Speicherzellen eines reparierten Speicherbausteins | |
DE2549392C3 (de) | Verfahren zur Erhöhung der Zuverlässigkeit von integrierten Speicherbausteinen und zur Verbesserung der Ausbeute von nach außen hin fehlerfrei erscheinenden Speicherbausteinen bei ihrer Herstellung | |
DE102020111321A1 (de) | System und verfahren zur erkennung und berichtigung von datenfehlern eines transparenten registers | |
DE102006036386A1 (de) | Mikroprozessorsystem zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen | |
DE3837893A1 (de) | Speicherbaustein | |
DE102018219877A1 (de) | Vorrichtung und Verfahren zum Erzeugen einer Fehlerkorrekturinformation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |