DE10126301A1 - Speicherbaustein mit einem Testmodus und Vefahren zum Überprüfen von Speicherzellen eines reparierten Speicherbausteins - Google Patents

Abstract

Es wird ein Speicherbaustein mit Speicherzellen und ein Verfahren zum Überprüfen von Speicherzellen eines reparierten Speicherbausteins beschrieben, wobei zum Überprüfen der Speicherzellen der Speicherbaustein in den Zustand vor der Reparatur versetzt wird. Dadurch werden die als defekt erkannten Speicherzellen trotz des Vorsehens von Ersatzspeicherzellen angesteuert. Damit ist eine Überprüfung der Funktionsfähigkeit des Speicherbausteins nach der Durchführung des Reparaturverfahrens möglich. Somit kann beispielsweise erkannt werden, ob durch den Reparaturvorgang ein Defekt erzeugt wurde.

Description

Die Erfindung betrifft einen Speicherbaustein mit Speicher­ zellen gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zum Überprüfen von Speicherzellen eines reparierten Speicherbausteins gemäß dem Oberbegriff des Patentanspruchs 5. Speicherbausteine weisen eine Vielzahl von Speicherzellen auf, die mit einer Vielzahl von komplexen Verfahrensschritten hergestellt werden. Für eine korrekte Funktionsweise der Speicherzellen sind hohe Anforderungen an die Qualität der Verfahrensschritte zu stellen. Aufgrund der hohen Anforderun­ gen und der Vielzahl von Speicherzellen ist es kaum möglich, dass alle Speicherzellen nach der Herstellung des Speicherbausteins funktionsfähig sind. Da es aber aufgrund einzelner, defekter Speicherzellen unwirtschaftlich ist, den gesamten Speicherbaustein auszusondern, wird nach der Her­ stellung des Speicherbausteins ein Testverfahren durchge­ führt, bei dem die Funktionsfähigkeit der Speicherzellen überprüft wird. Werden defekte Speicherzellen erkannt, so sind auf dem Speicherbaustein Ersatzspeicherzellen vorgesehen und eine defekte Speicherzelle wird durch eine Ersatzspei­ cherzelle ersetzt. Dazu wird der Adresse der defekten Spei­ cherzelle die Ersatzspeicherzelle in einer Adressschaltung zugeordnet. Die Umleitung von der defekten Speicherzelle auf die Ersatzspeicherzelle ermöglicht es, dass der Speicherbau­ stein nach der Reparatur ohne Beeinträchtigung der Leistungs­ fähigkeit des Speicherbausteins verwendet werden kann. Ein entsprechender Speicherbaustein ist in der Patentschrift US 5894441 beschrieben.

Trotz des beschriebenen Verfahrens zum Reparieren defekter Speicherzellen kommt es vor, dass nach der Durchführung der Reparatur wieder defekte Speicherzellen vorhanden sind.

Die Aufgabe der Erfindung besteht darin, einen Speicherbau­ stein und ein Verfahren zum Überprüfen von Speicherzellen ei­ nes Speicherbausteins bereitzustellen, das eine verbesserte Aussage über die Funktionsfähigkeit der Speicherzellen des Speicherbausteins ermöglicht.

Die Aufgabe der Erfindung wird durch die Merkmale des An­ spruchs 1 und durch die Merkmale des Anspruchs 5 gelöst.

Ein Vorteil des erfindungsgemäßen Speicherbausteins gemäß An­ spruch 1 besteht darin, dass nach Durchführung einer Repara­ tur, bei der defekte Speicherzellen durch Ersatzspeicherzel­ len ersetzt wurden, der Speicherbaustein wieder in den ur­ sprünglichen Zustand, d. h. in den Zustand vor der Reparatur, geschaltet werden kann. Damit ist es möglich, eine weitere Überprüfung der Funktionsfähigkeit der Speicherzellen nach der Reparatur aber mit den defekten Speicherzellen durchzu­ führen. Somit kann beispielsweise erkannt werden, ob eine de­ fekte Speicherzelle übersehen wurde, oder ob bei der Repara­ tur selbst ein Defekt im Speicherbaustein erzeugt wurde und deshalb die Funktionsfähigkeit einer Speicherzelle beein­ trächtigt wurde. Somit kann insbesondere bei der Verifizie­ rung von neuen Schaltungsdesigns eine zeitliche Einsparung und eine Qualitätssteigerung erreicht werden. Abhängig von dem Testergebnis können auch Testfunktionen, die bei der Überprüfung der Speicherzellen eingesetzt werden, überprüft werden. Damit wird zudem eine zeitliche Einsparung und eine Qualitätssteigerung beim Entwickeln und Überprüfen von Test­ funktionen ermöglicht.

Weitere vorteilhafte Ausbildungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Vorzugsweise ist eine Adressschaltung und eine Ersatzadress­ schaltung vorgesehen, wobei die Ersatzadressschaltung mit ei­ ner Testschaltung verbunden ist. Die Ersatzadressschaltung erhält von der Testschaltung das Testsignal und die Ersatzad­ ressschaltung unterbindet bei Vorliegen des Testsignals die Adressierung einer defekten Speicherzelle durch eine Ersatz­ speicherzelle. Damit wird der Speicherbaustein in den unrepa­ rierten Zustand zurückversetzt.

Vorzugsweise ist die Abspeicherung der Adresse der defekten Speicherzelle in Form von Fuses ausgebildet. Die Verwendung der Fuse-Technik bietet eine einfache und ausgereifte Technik zum Abspeichern der Adressen.

In einer bevorzugten Ausgestaltung der Erfindung werden zur Ausbildung der Testschaltung zwei in Serie geschaltete Tran­ sistoren und ein zwischen den Transistoren geschalteter Latch-Speicher verwendet. Die zwei Transistoren werden von einem Steuergenerator geschaltet, wobei abhängig von dem Schaltzustand der zwei Transistoren der Latch-Speicher auf einen Default-Wert oder auf einen Spannungswert gesetzt wird, der von einer Fuse festgelegt ist. Auf diese Weise ist eine einfache Ausgestaltung der Testschaltung möglich.

Ein Vorteil des erfindungsgemäßen Verfahrens nach Anspruch 5 besteht darin, dass ein reparierter Speicherbaustein, bei dem unter einer Adresse einer defekten Speicherzelle eine Ersatz­ speicherzelle aktiviert wird, für ein Überprüfungsverfahren anstelle der Ersatzspeicherzelle wieder die als defekt er­ kannte Speicherzelle aktiviert wird. Auf diese Weise ist ein Testen der als defekt erkannten Speicherzelle möglich. Somit können Testverfahren verbessert werden und beispielsweise das Testverhalten des Speicherbausteins vor der Reparatur mit dem Testverhalten des Speicherbausteins nach der Reparatur ver­ glichen werden. Somit werden beispielsweise Fehler erkannt, die durch den Reparaturvorgang verursacht wurden.

In einer bevorzugten Weiterführung des erfindungsgemäßen Ver­ fahrens wird die Reparatur einer als defekt erkannten Spei­ cherzelle durch eine redundante Speicherzelle rückgängig ge­ macht, wenn das Testverfahren zeigt, dass die als defekt er­ kannte Speicherzelle tatsächlich korrekt funktioniert. Die Erfindung wird im Folgenden anhand der Figuren näher er­ läutert. Es zeigen

Fig. 1 eine schematische Darstellung eines Speicherbausteins und

Fig. 2 eine schematische Darstellung einer Testschaltung ei­ nes Speicherbausteins.

Fig. 1 zeigt einen Speicherbaustein 1 mit einem Zellenfeld 2, das eine Vielzahl von Speicherzellen 4 aufweist. Weiterhin ist ein Ersatzzellenfeld 3 vorgesehen, das eine Vielzahl von Ersatzspeicherzellen 17 aufweist. Die Speicherzellen 4 und Ersatzspeicherzellen 17 sind jeweils mit einer Verstärker­ schaltung 5 verbunden. Die Speicherzellen 4 und die Ersatz­ speicherzellen 17 sind in einer Matrixform angeordnet und über die Aktivierung einer Reihenleitung 6, 7 und einer Spal­ tenleitung 8 ansteuerbar. In der Fig. 1 sind nur zwei Reihen­ leitungen 6, 7, eine Ersatzreihenleitung 18, eine Spaltenlei­ tung 8 und eine Ersatzspaltenleitung 19 dargestellt, wobei jedoch der Speicherbaustein 1 eine Vielzahl von Spaltenlei­ tungen, Reihenleitungen, Ersatzspaltenleitungen und Ersatz­ reihenleitungen aufweist.

Die Reihenleitungen 6, 7 sind an einen Reihendecoder 9 und die Ersatzreihenleitung 18 an einen Ersatzreihendecoder 10 angeschlossen. Weiterhin steht die erste Spaltenleitung 8 mit einem Spaltendecoder 11 und die Ersatzspaltenleitung 19 mit einem Ersatzspaltendecoder 12 in Verbindung.

Soll eine Speicherzelle aktiviert werden, d. h. ein Datum in die Speicherzelle eingeschrieben oder ein Datum aus der Spei­ cherzelle ausgelesen werden, so wird eine Adresse mit einem X-Adressteil und einem Y-Adressteil an den Speicherbaustein 1 geführt. Der X-Adressteil wird über X-Adressleitungen 13 an den Reihendecoder 9 und an den Ersatzreihendecoder 10 ge­ führt. Der Y-Adressteil wird über Y-Adressleitungen 14 an den Spaltendecoder 11 und den Ersatzspaltendecoder 12 geführt. Der Reihendecoder 9 ermittelt aufgrund des X-Adressteils eine der Reihenleitungen 6, 7 aus und aktiviert die Reihenleitung 6, 7, d. h. es wird ein Spannungssignal auf die Reihenleitung 6, 7 ausgegeben. Parallel dazu ermittelt der Spaltendecoder 11 aufgrund des zugeführten Y-Adressteils eine der Spalten­ leitungen 8, die dem Y-Adressteil zugeordnet sind. Anschlies­ send wird auf die ausgewählte Spaltenleitung 8 ein vorgegebe­ nes Spannungssignal abgegeben. Wird beispielsweise die erste Reihenleitung 6 und die erste Spaltenleitung 8 über den zuge­ führten X- und Y-Adressteil ausgewählt, so wird zum einen die erste Speicherzelle 4 aktiviert, die mit der ersten Reihen­ leitung 6 in Verbindung steht. Bei der Aktivierung wird die in der Speicherzelle 4 abgespeicherte Ladung an die zugeord­ nete Verstärkerschaltung 5 übertragen. Gleichzeitig wird über die erste Spaltenleitung 8 die Verstärkerschaltung 5 der Speicherzelle 4 mit einer Ausgangsschaltung leitend verbun­ den. Damit kann über die Ausgangsleitung das in der ersten Speicherzelle 4 abgespeicherte Datum ausgelesen werden oder in einem Einlesevorgang über die Ausgangsschaltung ein Datum in die erste Speicherzelle 4 eingeschrieben werden.

Wird nach Herstellung des Speicherbausteins 4 bei der Durch­ führung entsprechender Testverfahren erkannt, dass Speicher­ zellen 4 des Zellenfeldes 2 fehlerhaft sind, so wird die Ad­ resse der defekten Speicherzellen im Ersatzreihendecoder 10 und im Ersatzspaltendecoder 12 abgelegt. Gleichzeitig wird der Adresse der defekten Speicherzelle eine Ersatzadresse ei­ ner korrekt funktionierenden Ersatzspeicherzelle 17 zugeord­ net. Auch die Ersatzspeicherzellen 17 werden auf eine kor­ rekte Funktionsweise überprüft und es werden nur die korrekt funktionierenden Ersatzspeicherzellen 17 zur Reparatur der Speicherzellen 2 verwendet.

Wird nun beispielsweise der X-Adressteil einer defekten Spei­ cherzelle 4 dem Reihendecoder 9 und dem Ersatzreihendecoder 10 zugeführt, so erkennt der Ersatzreihendecoder 10 durch ei­ nen Vergleich mit der zugeführten Adresse, dass es sich um eine Adresse einer defekten Speicherzelle 4 handelt. Darauf­ hin wird automatisch über eine erste Sperrleitung 15 ein Sperrsignal an den Reihendecoder 9 abgegeben. Nach Erhalt des Sperrsignals steuert der Reihendecoder 9 nicht die der Ad­ resse zugeordnete Reihenleitung 6, 7 an. Gleichzeitig steuert der Ersatzreihendecoder 10 die der defekten Adresse zugeord­ nete Ersatzreihenleitung 18 an. Somit werden Adressen defek­ ter Speicherzellen automatisch zu Ersatzspeicherzellen 17 um­ geleitet.

In entsprechender Weise erfolgt die Umleitung bei der Zufüh­ rung eines Y-Adressteils zu dem Spaltendecoder 11 und dem Er­ satzspaltendecoder 12. Erkennt der Ersatzspaltendecoder 12, dass das zugeführte Y-Adressteil mit einem Adressteil über­ einstimmt, das für eine defekte Speicherzelle abgelegt wurde, so gibt der Ersatzspaltendecoder 12 ein Sperrsignal über die zweite Sperrleitung 16 an den Spaltendecoder 11. Der Spalten­ decoder 11 steuert daraufhin nicht die Spaltenleitung an, die der zugeführten Adresse zugeordnet ist. Der Ersatzspaltende­ coder 12 jedoch steuert eine Ersatzspaltenleitung 19 an, die als Ersatz für die defekte Adresse festgelegt ist.

Auf diese Weise ist es möglich, defekte Speicherzellen des Zellenfeldes 2 durch Ersatzspeicherzellen 17 des Ersatzzel­ lenfeldes 3 zu ersetzen. Damit ist eine Reparatur der defek­ ten Speicherzellen möglich.

Fig. 2 zeigt einen Ausschnitt des Ersatzspaltendecoders 12, der wesentliche Elemente einer Testschaltung darstellt. Es ist eine Steuerschaltung 20 vorgesehen, die einen ersten und zweiten Eingang 27, 28 aufweist. Am ersten Eingang ist ein Power-up-Signal einer nicht dargestellten Steuerschaltung zu­ geführt. Am zweiten Eingang 28 ist ein Startsignal für einen Test mode zugeführt.

Die Steuerschaltung 20 weist einen ersten und zweiten Ausgang 29, 30 auf. Der erste Ausgang 29 steht mit einem Steueran­ schluss eines ersten Transistors 21 und der zweite Ausgang 30 steht mit einem Steueranschluss eines zweiten Transistors 22 in Verbindung. Der erste und der zweite Transistor 21, 22 sind in Serie geschaltet, wobei ein erster Anschluss des ers­ ten Transitors 21 mit einer Spannungsversorgung verbunden ist. Ein zweiter Anschluss des ersten Transistors 21 ist an einen ersten Anschluss des zweiten Transistors 22 angeschlos­ sen und steht zudem mit einem Register 24 in Verbindung. Ein zweiter Anschluss des zweiten Transistors 22 angeschlossen und steht zudem mit einem Register 24 in Verbindung. Ein zweiter Anschluss des zweiten Transistors 22 steht mit einer Fuse 23 in Verbindung, die mit einem zweiten Anschluss mit einem Referenzpotenzial, vorzugsweise einem Massepotenzial, verbunden ist. Das Register 24 ist mit einem Ausgang mit ei­ ner Ansteuerschaltung 26 verbunden. Die Ansteuerschaltung 26 steht mit den Ersatzspaltenleitungen 19 des Ersatzzellenfel­ des 3 in Verbindung. Im Register 24 ist als Default-Wert ein Wert abgelegt, der keiner Adresse entspricht. Die Adresse der defekten Speicherzelle wurde in einem vorhergehenden Testver­ fahren bestimmt und in die Fuses 23 einprogrammiert. In der Fig. 2 ist nur eine Fuse 23 dargestellt, aber es sind so viele Fuses angeordnet, wie für die Darstellung der Adresse erforderlich sind.

Für jede Ersatzspeicherzelle 17 ist eine Fuse 23 vorgesehen, die mit der Ansteuerschaltung 26 verbunden ist. Beim Hochfah­ ren des Speicherbausteins 1 wird von der nicht dargestellten Steuerschaltung zuerst ein Startsignal an die Steuerschaltung 20 abgegeben, die daraufhin einen Init-Puls über den ersten Ausgang 29 und dann einen Set-Puls über den zweiten Ausgang 30 abgibt. Der Init-Puls setzt das Register 24 auf seinen De­ fault-Wert, der dem Wert der defekten Speicherzelle ent­ spricht. Der Set-Puls sorgt dafür, dass der Wert der Fuses 23 ausgelesen wird und das Latch auf den mit der Fuse program­ mierten Wert gesetzt wird. Steht das Register 24 nach dieser Startsequenz nicht mehr auf seinem Default-Wert, so bedeutet das, dass eine Ersatzspeicherzelle durch die defekte Spei­ cherzelle ersetzt werden soll, die durch die Ersatzspeicher­ zelle üblicherweise ersetzt wird.

Durch die Verwendung eines Testmodes ist es möglich, dass die Fuses 23 nicht aktiv geschaltet werden. Somit bleiben die zu­ geordneten Register 24 auf ihrem Default-Wert. Das Register 24 gibt die gespeicherte Adresse an die Ansteuerschaltung 26 weiter. Die Ansteuerschaltung 26 ist an die Y-Adressleitungen 14 angeschlossen. Die Ansteuerschaltung 26 vergleicht die von dem Register 24 zugeführte Adresse mit der von den Y-Adress­ leitungen 14 zugeführten Adresse. Stimmen die Adressen über­ ein, so führt die Ansteuerschaltung keine Funktion aus. Sind die Adressen jedoch unterschiedlich, so gibt die Ansteuer­ schaltung ein Sperrsignal über die zweite Sperrleitung 16 an den Spaltendecoder 11. Nach Erhalt des Sperrsignals führt der Spaltendecoder 11 keine Funktion durch. Der Ersatzspaltendecoder 12 steuert die Ersatzspaltenleitung 19, die der Adresse zugeordnet ist, die vom Register 24 abgegeben wird. Damit wird in dem Fall, in dem das Testsignal an die Steuerschaltung 20 abgegeben wird, die Funktion des Ersatzspaltendecoders unterdrückt und an­ stelle der in der Reparatur vorgesehenen Ersatzspaltenleitung 19 die defekte Spaltenleitung angesteuert. In entsprechender Weise ist auch der Ersatzreihendecoder 10 aufgebaut und funk­ tioniert auch in analoger Weise.

Somit kann auf einfache Art und Weise der Speicherbaustein 1 in den unreparierten Zustand versetzt werden.

Vorzugsweise wird der Speicherbaustein 1 nach dem Reparatur­ vorgang und nach der Versetzung in den unreparierten Zustand weiteren Testverfahren unterzogen, bei denen wieder die Funk­ tionsfähigkeit der Speicherzellen 4 und der Ersatzspeicher­ zellen 17 überprüft wird.

Fehler werden üblicherweise mit ganzen Wort- oder Bitleitun­ gen repariert. Fällt nur eine einzelne Speicherzelle aus, kann sie entweder mit einer redundanten Wortleitung oder ei­ ner redundanten Bitleitung repariert werden. Ein Redundanz- Algorithmus ermittelt die optimale Reparatur.

Jede redundante Speicherzelle hat einen, ihr fest zugeordne­ ten Satz von Fuses + Schaltung (Fig. 2). Die genaue Anzahl ist: Zahl der Adressen + 1 Masterfuse. Hat der Chip bei­ spielsweise acht Y-Adressen und zehn X-Adressen, so hat jede redundante Bitleitung neun Fuses und jede redundante Wortlei­ tung elf Fuses. Das Schießen der Masterfuse bedeutet, dass dieses redundante Element benutzt ist. Die restlichen Fuses werden mit der zu reparierenden Adresse belegt. Ist die Masterfuse geschossen, so wird jede Adresse (bei einer redun­ danten Bitleitung jede Y-Adresse, bei einer redundanten Wort­ leitung jede X-Adresse) mit der eingebrannten Adresse vergli­ chen. Aus dem Vergleich wird vom Ersatzreihendecoder oder vom Ersatzspaltendecoder eine anzusteuernde redundante Speicher­ zelle erkannt.

Bezugszeichenliste

1

Speicherbaustein

2

Zellenfeld

3

Ersatzzellenfeld

4

Speicherzelle

5

Verstärkerschaltung

6

Erste Reihenleitung

7

Zweite Reihenleitung

8

Spaltenleitung

9

Reihendecoder

10

Ersatzreihendecoder

11

Spaltendecoder

12

Ersatzspaltendecoder

13

X-Adressleitung

14

Y-Adressleitungen

15

Erste Sperrleitung

16

Zweite Sperrleitung

17

Ersatzspeicherzelle

18

Ersatzreihenleitung

19

Ersatzspaltenleitung

20

Steuerschaltung

21

Erster Transistor

22

Zweiter Transistor

23

Fuse

24

Register

26

Ansteuerschaltung

27

Erster Eingang

28

Zweiter Eingang

29

Erster Ausgang

30

Zweiter Ausgang

Claims (7)

1. Speicherbaustein (1) mit Speicherzellen (4), mit einer Adressschaltung (9, 11), die mit Adressleitungen (13, 14) zum Zuführen einer Adresse verbunden ist,
wobei die Adressschaltung (9, 11) über Auswahlleitungen (6, 8) mit den Speicherzellen (4) zum Aktivieren der Speicherzel­ len (4) verbunden ist,
wobei die Adressschaltung (9, 11) nach Vorgabe einer Adresse auf den Adressleitungen (13, 14) eine vorgegebene Speicher­ zelle (4) über die Auswahlleitungen (6, 8) aktiviert, so dass ein Datum aus der Speicherzelle (4) auslesbar oder in die Speicherzelle (4) einschreibbar ist,
wobei die Adressschaltung (9, 11) über weitere Auswahlleitun­ gen (18, 19) mit Ersatzspeicherzellen (17) verbunden ist,
wobei ein erster Adressspeicher (23) vorgesehen ist, in dem Adressen defekter Speicherzellen (4) ablegbar sind,
wobei die Adressschaltung (9, 11) eine vorgegebene Adresse mit den Adressen des ersten Adressspeichers (23) vergleicht und bei Vorliegen der vorgegebenen Adresse im ersten Adress­ speicher (23) anstelle der defekten Speicherzelle (4) eine Ersatzspeicherzelle aktiviert,
dadurch gekennzeichnet,
dass eine Testschaltung (20, 24, 26) vorgesehen ist, die mit der Adressschaltung (9, 11, 10, 12) verbunden ist,
dass die Testschaltung (20, 24, 26) in einem Testmodus ein Signal an die Adressschaltung (20, 24, 26) abgibt,
dass die Adressschaltung (9, 11, 10, 12) bei Vorliegen des Signals und bei Anliegen einer Adresse einer defekten Spei­ cherzelle (4) die defekte Speicherzelle (4) anstelle der festgelegten Ersatzspeicherzelle (17) aktiviert.

2. Speicherbaustein nach Anspruch 1, dadurch gekennzeich­ net,
dass die Adressschaltung eine Ersatzadressschaltung (10, 12) aufweist,
dass die Ersatzadressschaltung (10, 12) mit der Testschaltung (20, 24, 26) verbunden ist,
dass die Ersatzadressschaltung (10, 12) mit den weiteren Aus­ wahlleitungen (18, 19) verbunden ist,
dass die Ersatzadressschaltung (10, 12) über die weiteren Auswahlleitungen (18, 19) mit den Ersatzspeicherzellen (17) verbunden ist,
dass die Ersatzadressschaltung (10, 12) bei Anliegen einer Adresse überprüft, ob die Adresse mit der Adresse einer de­ fekten Speicherzelle (2) übereinstimmt,
dass die Ersatzadressschaltung (10, 12) bei Übereinstimmung der Adressen die Adressschaltung (9, 11) in einen Wartemodus schaltet,
dass die Ersatzadressschaltung (10, 12) anstelle der adres­ sierten Speicherzelle eine Ersatzspeicherzelle (17) akti­ viert,
dass die Ersatzadressschaltung (10, 12) bei Vorliegen des Signals keine Funktion ausführt.

3. Speicherbaustein nach einem der Ansprüche 1 oder 2, da­ durch gekennzeichnet, dass die Adresse einer defekten Spei­ cherzelle (2) in Form von Fuses (23) abgespeichert ist.

4. Speicherbaustein nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet,
dass die Testschaltung in Form einer Steuerschaltung (20) und zweier in Serie geschalteter Transistoren (21, 22) ausgebil­ det ist,
dass die Steuerschaltung (20) mit einem ersten und einem zweiten Ausgang mit einem Steueranschluss des ersten bzw. des zweiten Transistors (21, 22) verbunden ist,
dass der erste Transistor (21) mit einem ersten Anschluss mit einem ersten Referenzpotenzial und mit einem zweiten An­ schluss mit einem ersten Anschluss des zweiten Transistors (22) verbunden ist,
dass ein zweiter Anschluss des zweiten Transistors (22) über eine Fuse (23) mit einem zweiten Referenzpotenzial verbunden ist,
dass die Fuse (23) die Adresse einer defekten Speicherzelle darstellt,
dass die Adressschaltung (9, 11) bei Erhalt des Sperrsignals keine Funktion ausführt,
dass die Steuerschaltung (20) in einem Testmodus nur den ers­ ten und nicht den zweiten Transistor leitend schaltet,
dass dadurch im Register (24) nicht eine Adresse einer Spei­ cherzelle (4) abgelegt ist.

5. Verfahren zum Überprüfen von Speicherzellen (2) eines reparierten Speicherbausteins, wobei eine Speicherzelle (2) durch Vorgabe einer Adresse festgelegt wird und die der Ad­ resse zugeordnete Speicherzelle zum Einschreiben oder Ausle­ sen eines Datums aktiviert wird,
wobei in einem Reparaturverfahren für eine als defekt er­ kannte Speicherzelle (2) eine Ersatzspeicherzelle (17) fest­ gelegt wird, die bei Vorgabe der Adresse der defekten Spei­ cherzelle (2) anstelle der defekten Speicherzelle (2) akti­ viert wird,
dadurch gekennzeichnet,
dass nach Vorgabe eines Testsignals die defekte Speicherzelle (2) anstelle der Ersatzspeicherzelle (17) aktiviert wird.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die defekte Speicherzelle einem Testverfahren unterzogen wird, und dass das Testergebnis ausgewertet wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Ersatz der defekten Speicherzelle durch eine redundante Speicherzelle rückgängig gemacht wird, wenn das Testverfahren zeigt, dass die defekte Speicherzelle tatsächlich korrekt funktioniert.