DE3924695A1 - Internes selbsttest- und redundanzprogrammierungsverfahren fuer speicherschaltkreise und anordnung zur durchfuehrung des verfahrens - Google Patents
Internes selbsttest- und redundanzprogrammierungsverfahren fuer speicherschaltkreise und anordnung zur durchfuehrung des verfahrensInfo
- Publication number
- DE3924695A1 DE3924695A1 DE3924695A DE3924695A DE3924695A1 DE 3924695 A1 DE3924695 A1 DE 3924695A1 DE 3924695 A DE3924695 A DE 3924695A DE 3924695 A DE3924695 A DE 3924695A DE 3924695 A1 DE3924695 A1 DE 3924695A1
- Authority
- DE
- Germany
- Prior art keywords
- redundancy
- self
- programming
- test
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 61
- 239000011159 matrix material Substances 0.000 claims abstract description 17
- 230000002427 irreversible effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 22
- 238000011156 evaluation Methods 0.000 claims description 11
- 238000010998 test method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 101150105729 SLC45A3 gene Proteins 0.000 claims description 2
- 102100037253 Solute carrier family 45 member 3 Human genes 0.000 claims description 2
- 238000009826 distribution Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Die Erfindung betrifft ein internes Selbsttest- und
Redundanzprogrammierungsverfahren für Speicherschaltkreise der
Höchstintegration. Es dient zur selbsttätigen Redundanzprogrammierung
der fehlerhaften Speicherschaltkreise bei Inbetriebnahme des
Speichers bzw. auf externe Aufforderung.
Zur Verkürzung der Testerprüfzeit sind außer dem bekannten
m-bit Testmode weitere unterschiedliche Verfahren bekannt.
In der IEEE-International Test Conference 1987 ist ein
Paralleltest-Verfahren beschrieben, das auf der Grundlage
zusätzlicher interner Baugruppen auf dem Tester durchgeführt wird.
Es erlaubt eine Testzeitreduzierung proportional N 1/2, was bei
steigendendem Integrationsgrad eine spürbare Verringerung der benötigten
Testzeit gegenüber herkömmlichen Testverfahren beinhaltet. Eine
weitere Möglichkeit der Reduzierung von externer Testerzeit wird
durch eine vollständige interne Testung des Speicherschaltkreises
erzielt, die durch einen internen Selbsttest-Prozessor durchgeführt
wird. Ein Konzept dafür ist in der IEEE-Int. Test Conf. 1987, S. 45
vorgestellt, bei dem die Fehleradressen vom Speicherschaltkreis
ausgegeben werden bzw. eine interne Redundanzprogrammierung mittels
irreversibel programmierbarer Speicherelemente erfolgt.
Nachteilig sind die bei der Programmierung irreversibler
Speicherelemente untypischen Betriebsbedingungen von erhöhten
Spannungen bzw. Strömen bzw. die zusätzlichen Technologieschritte
bei der Verwendung von EPROM-Zellen.
Das Ziel der Erfindung besteht darin, ein internes Selbsttest-
und Redundanzprogrammierungsverfahren für Speicherschaltkreise
sowie die zur Durchführung des Verfahrens notwendige Anordnung
zu schaffen, die lediglich die für die Herstellung des Speicherschaltkreises
erforderliche Technologie benötigt und beim
Programmieren redundanter Leitungen keine untypischen Betriebsbedingungen
erzeugt.
Die Erfindung löst die Aufgabe dadurch, daß mittels des internen
Selbsttest-Prozessors mit Betriebsbeginn der Speicherschaltkreis
getestet und die fehlerhaften Leitungen mittels entsprechend
programmierter statischer Speicherzellen ersetzt werden.
Die Erfindung betrifft ein internes Selbsttest- und
Redundanzprogrammierungsverfahren für Speicherschaltkreise,
bei dem nach Anlegen der Betriebsspannung und Erreichen der
internen Stabilität das intern gespeicherte Selbsttestverfahren
gestartet wird. Nach dem Start werden die externen Steuereingänge,
Adressen sowie die Datenein-/-ausgänge des Speicherschaltkreises
verriegelt. Danach wird zuerst ein interner, zur Durchführung des
Verfahrens benötigter Selbsttest-Prozessor intern geprüft.
Danach werden die Datenwege des Speicherschaltkreises geprüft
und anschließend wird die Matrix mit den Speicherzellen geprüft.
Dabei werden die Fehleradressen in einer Registerbank des Selbsttest-
Prozessors gespeichert und aus der Verteilung der Fehleradressen
die optimale Redundanzstruktur ermittelt. Nach erfolgter
Redundanzprogrammierung werden die angewählten Redundanz-Bit-
bzw. Wortleitungen dem Selbsttest unterzogen.
Erfindungsgemäß erfolgt entsprechend der ermittelten
Redundanzstruktur eine interne Programmierung von Redundanz-Bit-
bzw. Wortdekodern, die löschbare Assoziativspeicherzellen
enthalten. Diese Assoziativspeicherzellen verlieren nach dem
erneuten Abschalten des Speicherschaltkreises ihre Information
und werden mit Einschalten jedesmal neu programmiert.
Den Redundanz-Bit- bzw. Wortdekodern sind auf bekannte Weise
die Redundanz-Bit- bzw. Wortleitungen zugeordnet. Weiterhin
wird bei einer Redundanzprogrammierung ein dem jeweiligen
Redundanz-Bit- bzw. Wortdekoder zugeordnetes Redundanz-
Gültigkeits-FF mit dem Einschreiben der Fehleradresse in die
Assoziativspeicherzellen gesetzt, welches mit Start des
Verfahrens rückgesetzt wurde. Nach dem Selbsttestverfahren wird
die positive Beendigung des Selbsttestverfahrens durch ein
Signal an einem Ausgangspin und/oder durch Freigabe der
verriegelten Steuereingänge, Adressen und Datenein-/ausgänge
angezeigt. Bei fehlerfreier Speichermatrix wird ggf. ein
irreversibles Speicherelement programmiert. Das dient zur
Blockierung des Selbsttestes beim Einschalten des
Speicherschaltkreises, da hierbei keine Redundanzprogrammierung
mehr notwendig ist.
Dadurch lassen sich Anfalltypen für schnelle Betriebsbereitschaft
selektieren. Die Anordnung zur Durchführung des Verfahrens besteht
aus einem Speicherschaltkreis mit Matrix, Sensorverstärkern,
Bit- und Wortdekodern, einer Steuerlogik, Datenein-/-ausgangsstufen.
Die Matrix enthält Redundanz-Bit- bzw. Wortdekoder mit zugeordneten
Redundanz-Bit- bzw. Wortleitungen in üblicher Organisationsform.
Weiterhin enthält der Speicherschaltkreis einen Selbsttestprozessor
sowie eine Auswerte- und Startlogik. Dabei enthält der Selbsttest-
Prozessor einen Mikroprogrammspeicher, eine Steuerlogik, einen
Mikroprogramm-Befehlszähler, eine ALU, eine Registerbank und eine
Tristate-Bustreiberstufe. Die Registerbank enthält mit einer der
Zahl und Redundanzleitungen entsprechenden Anzahl von Registern,
bei je vier Redundanz-Bit- bzw. Wortleitungen 2 (R x · R y ) = 32
Register. Die Auswerte- und Startlogik enthält einen Selbsttest-
Zustandsmultiplexer und eine Startlogikschaltung, die mit der
Peripherie über ein Ausgangspin verknüpft sind.
Erfindungsgemäß ist die Prozessorsteuerlogik über einen
Steuersignal-Bus, der die zu ersetzenden Adreß-Signale
führt, mit einem Steuersignalregister verbunden. Das
Steuersignalregister ist über einen Spalten- bzw. Zeilen-
Steuersignal-Bus mit den Redundanz-Bit- bzw. Wortdekodern
verbunden. Der Redundanz-Bit- bzw. Wortdekoder enthält dabei
Assoziativspeicherzellen entsprechend der bei der
Organisationsform benötigten Anzahl von Adreßleitungen.
Jede Assoziativspeicherzelle enthält eine sRAM-Zelle und einen
von der sRAM-Zelle und den Adreß-Signalen auf den
Adreßleitungen gesteuerten Komparator, der an einer allen
Assoziativspeicherzellen eines Redundanz-Bit- bzw. Wortdekoders
gemeinsamen Redundanz-Auswahlleitung angeschlossen ist.
Jedem Redundanz-Bit bzw. Wortdekoder ist ein vom zugehörigen
Spalten- bzw. Zeilen-Steuersignal-Bus gesteuerter
Schreibsignaldekoder zugeordnet, dessen ausgangsseitige
Schreibleitung mit den Gates der Auswahltranssistoren der sRAM-
Zellen in den Assoziativspeicherzellen verbunden ist. Weiterhin
ist jedem Redundanz-Bit- bzw. Wortdekoder ein Redundanz-Gültigkeits-
FF zugeordnet, dessen Rücksetzeingang mit einer Steuerleitung im
Spalten- bzw. Zeilen-Steuersignalbus und dessen Setzeingang mit der
Schreibleitung verbunden ist. Dieses FF übernimmt dabei die Rolle
eines Hauptfußes und die Assoziativspeicherzellen übernehmen die
Rolle von Adreßfuses traditionell programmierter Redundanz.
Der Ausgang des Redundanz-Gültigkeits-FF liegt an einem
Transistor an, der zwischen der Redundanz-Auswahlleitung und Masse
angeordnet ist und die Redundanz-Auswahlleitung im rückgesetzten
Zustand des FF ständig inaktiv hält. Weiterhin enthält die
Auswerte- und Startlogik einen vom Zustandsmultiplexer gesteuerten
Open-Drain-Transistor, einen Resetsignaltrigger zum externen Start
des Selbsttestverfahrens sowie ggf. weitere Programmiermittel.
In Ausgestaltung der Erfindung ist der Zustandsmultiplexer über eine
Steuerleitung mit einer Programmierschaltung verbunden, die
ausgangsseitig über eine Steuerleitung mit einem irreversiblen
Speicherelement verbunden ist. Dabei ist das Speicherelement
ausgangsseitig mit der Startlogikschaltung verbunden. Es wird
bei fehlerfreier Matrix programmiert, d. h. wenn keine Redundanz-
Bit- bzw. Wortleitungen zugeschaltet werden müssen. Damit werden
Speicherschaltkreise für schnelle Betriebsbereitschaft selektiert.
Vorteilhaft ist neben der Einsparung von Testerzeit auch die Möglichkeit
der Reparatur von Langzeit-Bitfehlern, da eine Programmierung
bei jedem Einschalten erfolgt.
Die Erfindung ist nachstehend anhand eines Ausführungsbeispieles
und von sechs Zeichnungen näher erläutert.
Dabei zeigen
Fig. 1 das Blockschaltbild eines 1 MdRAM mit einem Selbsttest-
Prozessor zur Durchführung des internen Selbsttest-
und Redundanzprogrammierungsverfahrens,
Fig. 2 das Blockschaltbild des Selbsttest-Prozessors
Fig. 3 das Blockschaltbild der Auswerte- und Startlogik des
Selbsttest-Prozessors
Fig. 4 einen Redundanz-Bitdekoder
Fig. 5 einen Redundanz-Wortdekoder
Fig. 6 eine schematische Darstellung des Verfahrensablaufes.
Der in Fig. 1 dargestellte Speicherschaltkreis (1) besteht aus
folgenden Blöcken, die innerhalb des dRAM in bekannter Weise
verknüpft sind. Eine Speichermatrix (2) mit Bitleitungen (2.1) und
Wortleitungen (2.2) sowie Speicherzellen (2.3) in den Schnittpunkten
enthält vier Redundanz-Bitleitungen (2.4) und vier Redundanz-
Wortleitungen (2.5).
Der Matrix (2), die in verschiedener Form organisiert sein kann,
sind Sensorverstärker (3), Bitdekoder (4) und Wortdekoder (5)
sowie Redundanz-Bitdekoder (6) und Redundanz-Wortdekoder (7) zugeordnet.
Eine Steuerlogik (8) mit den externen Steuersignalen
und den Adreß-Signalen (A 0 . . . A 9) ist über einen Spaltenadreß-
Bus (CASB) mit den Bitdekodern (4) und den Redundanz-
Bitdekodern (6) sowie über einen Zeilenadreß-Bus (RASB) mit
den Wortdekodern (5) und den Redundanz-Wortdekodern (7) verbunden.
Eine Dateneingangsstufe (9) und eine Datenausgangsstufe (10)
sind über einen internen Datenbus (IDAB) mit den Sensorverstärkern
(3) verbunden.
Der Steuerablauf im dRAM wird über nicht dargestellte, bekannte
Steuerleitungen vorgegeben.
Weiterhin enthält der Speicherschaltkreis (1) einen Selbsttest-
Prozessor (11) und eine Auswerte- und Startlogik (12) des
Selbsttest-Prozessors (11), die zusammen mit den Redundanz-
Bitdekodern (6), den Redundanz-Wortdekodern (7) sowie den
Redundanz-Bitleitungen (2.4) und Redundanz-Wortleitungen (2.5)
die zur Durchführung des Verfahrens notwendige Anordnung bilden.
In Fig. 2 ist das Blockschaltbild des Selbsttest-Prozessors (11)
dargestellt.
Der Selbsttest-Prozessor (11) enthält einen Mikroprogrammspeicher
(13), eine Prozeß-Steuerlogik (14), die mit dem
Mikroprogrammspeicher (13) und einem Mikroprogramm-Befehlszähler
(15) verbunden ist, sowie eine ALU (16) mit einer Wortbreite von
10 bit, die über einen 10 bit breiten ALU-Register-Bus (ARB) mit
einer aus 32 Registern (17.0 . . . 17.31) zu je 10 bit bestehenden
Registerbank (17) verbunden ist. Dabei sind die Ausgänge der
Register (17.29 . . . 17.31) mit einer Tristate-Bustreiberstufe (18)
für den Zeilen-Spalten-Adreß-Bus und Datenbus (RASE; CASB; IDAB)
verbunden. Weiterhin enthält der Selbsttest-Prozessor (11) ein
Steuersignalregister (19), das über einen Steuersignal-Bus (PRST)
mit der Prozessorsteuerlogik (14) verbunden ist. Weiterhin ist
das Steuersignalregister (19) über einen Spalten-Steuersignal-
Bus (PRSTC) mit den Redundanz-Bitdekodern (6) und über einen
Zeilen-Steuersignal-Bus (PRSTR) mit den Redundanz-Wortdekodern (7)
verbunden. Die Prozessorsteuerlogik (14) ist über einen
Steuerleitungs-Bus (BIZ) mit der Auswerte- und Steuerlogik (12)
des Selbsttest-Prozessors (11) verbunden.
Über die Steuerleitung (EXE) ist die Prozessorsteuerlogik (14)
mit der Steuerlogik (8) zum Verriegeln der externen
Steuersignale und den Adreß-Signalen (A 0 . . . A 9)
verbunden.
In Fig. 3 ist die Auswerte- und Steuerlogik (12) des Selbsttest-
Prozessors (11) dargestellt. Sie enthält einen Selbsttest-
Zustandsmultiplexer (20), welcher mit dem Selbsttest-Prozessor (11)
über den Steuerleitungs-Bus (BIZ) und mit der Steuerlogik (8)
über einen Steuerleitungs-Bus (DSTB) verbunden ist.
Der Zustandsmultiplexer (20) liegt am Gate eines Open-Drain-
Transistors (21) an, dessen Drain mit einem Ausgangspin (MR) sowie
einem Resetsignaltrigger (22) verbunden ist. Der Ausgang des extern
gestarteten Resetsignaltriggers (22) ist über eine Steuerleitung
(BIRST) mit einer Startlogikschaltung (23) verbunden und bewirkt
einen externen Start des Selbsttestverfahrens. Weiterhin ist der
Zustandsmultiplexer (20) über eine Steuerleitung (PREN) mit
einer Programmierschaltung (24) verbunden, die über eine Steuerleitung
(IPRST) mit einem irreversiblen Speicherelement (25)
verbunden ist. Das Speicherelement (25) ist ausgangsseitig über
eine Steuerleitung (BISTE) und der Steuerleitungs-Bus (DSTB) über
eine Steuerleitung (POST) mit der Startlogikschaltung (23)
verbunden, die ausgangsseitig über eine Steuerleitung (BIS) mit dem
Steuerleitungs-Bus (BIZ) verbunden ist.
Wie in Fig. 4 dargestellt ist, besteht jeder der Redundanz-Bitdekoder
(6) aus neun Assoziativspeicherzellen (30.0 . . . 30.8). Dabei enthält
jede Assoziativspeicherzelle (30.n) eine sRAM-Zelle (31) mit vier,
ein Speicher FF bildende Transistoren (31.1 . . . 31.4) sowie zwei
Auswahltransistoren (31.5; 31.6) zum Schreiben der Information in
die sRAM-Zelle (31). Die Auswahltransistoren (31.5; 31.6) sind
zwischen der zugehörigen Adreß-Leitung (A.nCAS); und
dem entsprechenden Ausgang (Q; der sRAM-Zelle (31) angeordnet
und deren Gates sind mit einer Schreibleitung (WRR) verbunden.
Weiterhin enthält jede Assoziativspeicherzelle (30.n) einen
Komperator (32) der zwischen einer, allen Assoziativspeicherzellen
(30.0 . . . 30.8) zugeordneten Redundanz-Auswahlleitung (RAL) und
Masse (M) zwei Reihenschaltungen von je zwei nMOS-Transistoren
(32.1 . . . 32.4) enthält. Deren Gates werden dabei von den Adreß-
Leitungen A.n CAS; sowie den Ausgängen (Q; der
sRAM-Zelle (31) angestuert. Ein Schreibsignaldekoder (33), an
dem der Spalten-Steuersignal-Bus (PRSTC) anliegt, führt am Ausgang
die zugehörige Schreibleitung (WRR).
Ein Redundanz-Gültigkeits-FF (34) aus vier FF-Transistoren
(34.1 . . . 34.4) enthält zwischen den Ausgängen (P; und Masse (M)
zwei Transistoren (34.5; 34.6), wobei am Transistor (34.5) die
Steuerleitung (BRES) des Spalten-Steuersignal-Bus (PRSTC) und am
Transistor (34.6) die Schreibleitung (WRR) anliegt. Ein Transistor
(34.7), an dem der Ausgang anliegt, ist zwischen der Redundanz-
Auswahlleitung (RAL) und Masse (M) angeordnet.
Ein vom Ausgang gesteuerter pMOS-Transistor (35.1) und ein vom
Vorladetakt (TBV) gesteuerter Vorladetransistor (35.2) sind
zwischen der Betriebsspannung (U cc ) und der Redundanz-
Auswahlleitung (RAL) angeordnet. Die Redundanz-Auswahlleitung (RAL)
und ein dRAM-interner Steuertakt (TBC) bilden die Eingänge eines
AND-Gatters (36) mit dem Redundanz-Bitleitungs-Auswahlsignal (RBL)
als Ausgang. Weiterhin ist die Redundanz-Auswahlleitung (RAL) mit
einem Negator (37) verbunden, dessen Ausgang das Deselektier-
Steuersignal (DEBL) für die Bitdekoder (4) der Speichermatrix (2)
führt.
In Fig. 5 ist ein Redundanz-Wortdekoder (7) dargestellt, der
8 Assoziativspeicherzellen (40.0 . . . 40.7) enthält, die aus einer
sRAM-Zelle (41) und einem Komparator (42) bestehen. Dieser
Aufbau entspricht dem beim Redundanz-Bitdekoder (6).
Ein Schreibsignaldekoder (43), an dem der Zeilen-Steuersignal-
Bus (PRSTR) anliegt, führt ausgangsseitig die zugehörige
Schreibleitung (WRR). Ein Redundanz-Gültigkeits-FF (44) mit den
Transistoren (44.1 . . . 44.7) wird von der Steuerleitung (BRES) des
Zeilen-Steuersignal-Bus (PRSTR) sowie von der Schreibleitung (WRR)
gesteuert und steuert seinerseits den Transistor (44.7), der zwischen
der zugehörigen Redundanz-Auswahlleitung (RAL) und Masse (M)
angeordnet ist.
Ein von der Steuerleitung (TSWL) und der Redundanzauswahlleitung (RAL)
gesteuertes NAND-Gatter (45.1) steuert einen Nachladetransistor (45.2),
der zwischen der Versorgungsspannung (U cc ) und der Redundanzauswahlleitung
(RAL) angeordnet ist, sowie einen Negator (45.3), dessen
Ausgang das Deselektier-Steuersignal (DEWL) für die Wortdekoder (5)
der Speichermatrix (2) führt.
Weiterhin ist zwischen der Versorgungsspannung (U cc ) und der
Redundanz-Auswahlleitung (RAL) ein pMOS-Transistor (46.1), der vom
Redundanz-Gültigkeits-FF (44) gesteuert wird und ein vom
Vorladetakt (TWV) gesteuerter Vorladetransistor (46.2) angeordnet.
Die Redundanz-Auswahlleitung (RAL) ist über einen Negator (47) mit
einem Negator (48) und mit dem Gate eines Treibertransistors (49.1)
zwischen dem Ausgang und Masse verbunden. Der Negator (48) ist über
einen U cc -gesteuerten Barrieretransistor (50) mit dem Gate eines
zweiten Treibertransistors (49.2) zwischen der Versorgungsspannung
(U cc ) und dem Ausgang verbunden, wobei der Ausgang das Redundanz-
Wortleitungs-Auswahlsignal (RWL) führt.
In Fig. 6 ist der Verfahrensablauf schematisch dargestellt.
Beim Anlegen der Versorgungsspannung (U cc ) gibt die Steuerlogik (8)
nach Erreichen der internen Stabilität über die Steuerleitung (POST)
des Steuerleitungs-Bus (DSTB) das Freigabesignal an die Auswerte- und
Startlogik (12). Der noch nicht aktive Speicherschaltkreis (1)
meldet diesen Zustand über den Steuerleitungs-Bus (BIZ), den
Zustandsmultiplexer (20), den Transistor (21) und das
Ausgangspin (MR) an die Peripherie.
Über das aktivierte Steuersignal (BIS) wird das als Mikroprogramm
gespeicherte Verfahren gestartet. Als erstes werden über die
Steuerleitung (EXE) bei Aktivierung alle externen Steuersignale
die Adreß-Signale (A 0 . . . A 9) sowie die Datenein-/
-ausgänge (DIN; DOUT) verriegelt. Der Zugriff zu den Zeilen-/
Spalten-Adreß-Bus (RASB; CASB) sowie zum Datenbus (IDAB) erfolgt
ausschließlich für den Selbsttest-Prozessor (11).
Der erste Teil des Selbsttestes besteht aus dem Test des
Selbsttest-Prozessors (11) selbst, welcher aus der
Prüfsummenbildung für den Mikroprogrammspeicher (13), dem
Test der ALU (16), dem Test der Registerbank (17) und dem
Test der Prozessorsteuerlogik (14) besteht. Diese Tests
werden durch die Ausführung eines Mikroprogramms, d. h. durch
Modifizieren des Mikroprogramm-Befehlszählers (15) durch die
Prozessorsteuerlogik (14), Adressieren eines Mikrobefehls im
Mikroprogrammspeicher (13) durch den Befehlszähler (15), Auswerten
des ausgelesenen Befehlswortes durch die Prozessorsteuerlogik (14),
setzen der daraus resultierenden Steuersignale für die ALU (16)
und der Registerbank (17) sowie Vorbereitung des nächsten Mikrobefehls
durch erneutes Modifizieren des Befehlszählers (15)
durchgeführt.
Im nächsten Verfahrensschritt werden die Bit- und Wortdekoder (4; 5)
durch Ausführen von internen Lese-Schreib-Zyklen über den
Spalten-/Zeilen-Adreß-Bus (CASB; RASB) sowie den Datenbus (IDAB)
geprüft.
Nach erfolgreicher Beendigung dieser Verfahrensschritte wird im
nächsten Verfahrensschritt über Lese-Schreib-Zyklen die Speichermatrix
(2) geprüft und die Bitfehleradressen in der Registerbank
(17) des Selbsttest-Prozessors (11) gespeichert. Auf Grund der
typischen internen Organisation eines dRAMS werden gleichzeitig
über den internen Datenbus mehrere Speicherzellen gelesen bzw,.
beschrieben. Der Test erfolgt dabei mit einem allgemein
bekannten Speichertestalgorithmus, z. B. dem Marching-Test.
Treten beim Test der Matrix keine Bitfehler auf, so wird dieser
Zustand über den Steuerleitungsbus (BIZ) dem Zustandsmultiplexer
(20) gemeldet, der über die jetzt aktivierte Signalleitung
(PREN) die Programmierschaltung (24) einschaltet, wodurch das
irreversible Speicherelement (25) über die Steuerleitung (IPRST)
gesetzt wird.
Bei einem über das Ausgangspin (MR) und den Resetsignaltrigger
(Steuerleitung BIRST) möglichen Neustart wird der Neustart
über die Steuerleitung (BISTE) blockiert.
Diese Speicherschaltkreise (1) können somit für Sonderzwecke
selektiert werden, da kein Selbsttest beim Einschalten erfolgt,
z. B. für Einsatzzwecke mit sofortiger Betriebsbereitschaft.
Im folgenden Verfahrensschritt wird die optimale Benutzung der
redundanten Teile der Matrix (2) bei gegebenen Fehlerbild
berechnet und die berechneten Adressen werden über den Spalten-/
Zeilenadreß (CASE; RASB) an die Redundanz-Bit-/Wortdecoder (6; 7)
angelegt und über den Spalten-/Zeilen-Steuersignal-Bus (PRSTC; PRSTR)
in die zugehörigen Assoziativspeicherzellen (30.n; 40.n)
eingeschrieben. Dazu wird die entsprechende Schreibleitung (WRR)
aktiviert und die Auswahltransistoren (31.5; 31.6) bzw. (41.5; 41.6)
der angewählten Assoziativspeicherzellen (30.n; 40.n) werden
geöffnet. Damit werden die auf den zugehörigen Adreß-Leitungen
(A.n CAS; bzw. (A.n RAS; anliegenden Fehleradressen
in die sRAM-Zelle (31; 41) eingeschrieben. Weiterhin wird
bei Redundanzprogrammierung das am Beginn des Verfahrens bzw. bei
Neustart über die Steuerleitung (BRES) rückgesetzte Redundanz-
Gültigkeits-FF (34; 44) über die Transistoren (34.6; 44.6)
gesetzt.
Dadurch wird der Transistor (34.7; 44.7) gesperrt und die
Redundanz-Auswahlleitung (RAL) kann aktives high-Potential
annehmen. Mit Einschreiben aller Fehleradressen sind die
fehlerhaften Leitungen durch Redundanz-Bit-/Wortleitungen (2.4; 2.5)
ersetzt.
Im nächsten Verfahrensschritt werden die programmierten Redundanz-Bit/Wortleitungen
(2.4; 2.5) ebenfalls nach dem Testalgorithmus
geprüft. Falls bei auftretendem Fehler noch freie Redundanz-Bit-/
Wortleitungen (2.4; 2.5) vorhanden sind, werden diese ausgewählt
und ebenfalls dem Test unterzogen. Beim Auftreten von nichtreparablen
Fehlern verbleibt der Speicherschaltkreis im inaktiven
Zustand, hingegen wird beim positiven Abschluß des Verfahrens durch
den Selbsttestprozessor (11) über den Steuerleitungsbus (BIZ) der
Zustandsmultiplexer (20) rückgesetzt, wodurch der Open-Drain-
Transistor (21) wieder sperrt und das Signal am Ausgangspin
(MR) bei extern eingeprüfter Spannung aktiv wird.
Claims (3)
1. Internes Selbsttest- und Redundanzprogrammierungsverfahren für
Speicherschaltkreise, bei dem nach Anlegen der Betriebsspannung
und Erreichen der internen Stabilität das intern gespeicherte
Selbsttestverfahren gestartet wird, wobei die externen Steuereingänge
und Adressen sowie die Datenein-/-ausgänge des
Speicherschaltkreises verriegelt werden, wobei danach ein
verwendeter Selbsttest-Prozessor intern geprüft wird, die
Datenwege des Speicherschaltkreises geprüft werden und
anschließend die Matrix mit den Speicherzellen geprüft wird,
wobei danach die Fehleradressen in einer Registerbank des
Selbsttest-Prozessors gespeichert werden und aus der Verteilung
der Fehleradressen bei Reparierbarkeit die optimale
Redundanzstruktur ermittelt wird und wobei nach Redundanz-
Bitleitungen bzw. -Wortleitungen dem Selbsttest unterzogen werden,
gekennzeichnet dadurch, daß entsprechend der ermittelten
Redundanzstruktur eine interne Programmierung von Redundanz-
Bitdekodern (6) bzw. von Redundanz-Wortdekodern (7) durchgeführt
wird, die löschbare Assoziativspeicherzellen (30) enthalten und
die den Redundanz-Bitleitungen (2.4) bzw. den Redundanz-
Wortleitungen (2.5) zugeordnet sind, daß bei Redundanzprogrammierung
ein zu Beginn des Selbsttestes rückgesetztes Redundanz-Gültigkeits-FF
(34; 44) gesetzt wird, daß die positive Beendigung des Selbsttestverfahrens
durch die Freigabe der verriegelten
Steuereingänge
A 0 . . . A 9; DIN; DOUT) und ggf. durch
ein Signal an einem Ausgangspin (MR) erfolgt und daß bei einer
fehlerfreien Speichermatrix (2) ein irreversibles Speicherelement
(25) ggf. programmiert wird.
2. Anordnung zur Durchführung des Selbsttest- und Redundanzprogrammierungs
verfahrens nach Anspruch 1, wobei die Anordnung
aus einem Speicherschaltkreis mit einer Matrix, Sensorverstärkern,
Bit- und Wortdekodern, einer Steuerlogik, Datenein-/
-ausgangsstufen besteht, wobei die Matrix Redundanz-Bit- bzw.
Wortleitungen und diesen zugeordnete Redundanz-Bit- bzw.
Wortdekoder enthält, wobei weiterhin der Speicherschaltkreis
einen Selbsttestprozessor sowie eine Auswerte- und
Startlogik enthält, wobei der Selbsttestprozessor einen
Mikroprogrammspeicher, einen Steuerlogik, einen Mikroprogramm-
Befehlszähler, eine arithmetisch-logische Verarbeitungseinheit,
eine Registerbank mit einer der Zahl der Redundanzleitungen
entsprechenden Anzahl von Registern und eine Tristate-
Bustreiberstufe enthält, und wobei die Auswerte- und Startlogik
einen Selbsttest-Zustandandsmultiplexer und eine Startlogikschaltung
enthält, die mit der Peripherie verknüpft sind, gekennzeichnet
dadurch, daß die Prozessorsteuerlogik (14) über einen Steuersignal-Bus
(PRST), der die zu ersetzenden Adreß-Signale führt, mit
einem Steuersignalregister (19) verbunden ist, daß das
Steuersignalregister (19) über einen Spalten-Zeilen-Steuersignal-
Bus (PRSTC; PRSTR) mit den Redundanz-Bit- bzw. Wortdekodern (6; 7)
verbunden ist, daß die Redundanz-Bit- bzw. Wortdekoder (6; 7)
Assoziativspeicherzellen (30.n; 40.n), bestehend aus je einer
sRAM-Zelle (31) und einem Komparator (32), entsprechend der Zahl
der bei der Organisationsform benötigten Adreß-Leitungen
(A.n; enthält, daß jedem Redundanz-Bit-bzw. Wortdekoder (6; 7)
ein vom zugehörigen Spalten- bzw. Zeilen-Steuersignal-Bus
(PRSTC; PRSTR) gesteuerter Schreibsignaldekoder (33; 43)
zugeordnet ist, dessen ausgangsseitige Schreibleitung (WRR) mit
den Gates der Auswahltransistoren (31.5; 31.6) bzw. (41.5; 41.6)
in den Assoziativspeicherzellen (30.n; 40.n) verbunden ist,
daß jedem Redundanz-Bit- bzw. Wortdekoder (6; 7) ein Redundanz-
Gültigkeits-FF (34; 44) zugeordnet ist, dessen Rücksetzeingang
mit einer Steuerleitung (BRES) im Spalten-Zeilen-Steuersignalbus
(PRSTC; PRSTR) und dessen Setzeingang mit der Schreibleitung (WRR)
verbunden ist und dessen Ausgang am Gate eines zwischen
einer an sich bekannten Redundanz-Auswahlleitung (RAL) in den
Redundanz-Bit- bzw. Wortdekoder (6; 7) und Masse (M) angeordneten
Transistor anliegt, daß die Auswerte- und Startlogik einen vom
Zustandsmultiplexer (20) gesteuerten Open-Drain-Transistor (21)
und einen Resetsignaltrigger (22) sowie ggf. weitere
Programmiermittel enthält.
3. Anordnung nach Anspruch 1, gekennzeichnet dadurch, daß der
Zustandsmultiplexer (20) über eine Steuerleitung (PREN)
mit einer Programmierschaltung (24) verbunden ist, die
ausgangsseitig über eine Steuerleitung (TPRST) mit einem irreversiblen
Speicherelement (25) verbunden ist und daß das
Speicherelement (25) ausgangsseitig mit der Startlogikschaltung
(12) verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD88318971A DD274923A1 (de) | 1988-08-16 | 1988-08-16 | Internes selbsttest- und redundanzprogrammierungsverfahren fuer speicherschaltkreise und anordnung zur durchfuehrung des verfahrens |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3924695A1 true DE3924695A1 (de) | 1990-02-22 |
Family
ID=5601766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3924695A Withdrawn DE3924695A1 (de) | 1988-08-16 | 1989-07-26 | Internes selbsttest- und redundanzprogrammierungsverfahren fuer speicherschaltkreise und anordnung zur durchfuehrung des verfahrens |
Country Status (5)
Country | Link |
---|---|
DD (1) | DD274923A1 (de) |
DE (1) | DE3924695A1 (de) |
FR (1) | FR2635607A1 (de) |
IT (1) | IT1232516B (de) |
NL (1) | NL8902076A (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19963689A1 (de) * | 1999-12-29 | 2001-07-12 | Infineon Technologies Ag | Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen |
DE10002127A1 (de) * | 2000-01-19 | 2001-08-02 | Infineon Technologies Ag | Testverfahren für einen Datenspeicher |
DE10256487A1 (de) * | 2002-12-03 | 2004-07-08 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zum Testen eines integrierten Speichers |
DE102004047330A1 (de) * | 2004-09-29 | 2006-04-06 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0675436B1 (de) * | 1994-03-31 | 1999-10-27 | STMicroelectronics, Inc. | Wiederverwendbarer Mehrwegsatz assoziativer Cache-Speicher |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2664137B2 (ja) * | 1985-10-29 | 1997-10-15 | 凸版印刷株式会社 | Icカード |
-
1988
- 1988-08-16 DD DD88318971A patent/DD274923A1/de not_active IP Right Cessation
-
1989
- 1989-07-26 DE DE3924695A patent/DE3924695A1/de not_active Withdrawn
- 1989-08-11 FR FR8910811A patent/FR2635607A1/fr active Pending
- 1989-08-14 IT IT8967702A patent/IT1232516B/it active
- 1989-08-16 NL NL8902076A patent/NL8902076A/nl not_active Application Discontinuation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19963689A1 (de) * | 1999-12-29 | 2001-07-12 | Infineon Technologies Ag | Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen |
US6320804B2 (en) | 1999-12-29 | 2001-11-20 | Infineon Technologies Ag | Integrated semiconductor memory with a memory unit a memory unit for storing addresses of defective memory cells |
DE10002127A1 (de) * | 2000-01-19 | 2001-08-02 | Infineon Technologies Ag | Testverfahren für einen Datenspeicher |
DE10002127B4 (de) * | 2000-01-19 | 2012-12-27 | Infineon Technologies Ag | Testverfahren für einen Datenspeicher |
DE10256487A1 (de) * | 2002-12-03 | 2004-07-08 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zum Testen eines integrierten Speichers |
US7237153B2 (en) | 2002-12-03 | 2007-06-26 | Infineon Technologies Ag | Integrated memory and method for testing an integrated memory |
DE10256487B4 (de) * | 2002-12-03 | 2008-12-24 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zum Testen eines integrierten Speichers |
DE102004047330A1 (de) * | 2004-09-29 | 2006-04-06 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
US7304899B2 (en) | 2004-09-29 | 2007-12-04 | Infineon Technologies Ag | Integrated semiconductor memory |
DE102004047330B4 (de) * | 2004-09-29 | 2011-04-07 | Qimonda Ag | Integrierter Halbleiterspeicher |
Also Published As
Publication number | Publication date |
---|---|
IT8967702A0 (it) | 1989-08-14 |
NL8902076A (nl) | 1990-03-16 |
IT1232516B (it) | 1992-02-19 |
DD274923A1 (de) | 1990-01-03 |
FR2635607A1 (fr) | 1990-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3412676C2 (de) | ||
DE4328605C2 (de) | Halbleiterspeichereinrichtung | |
DE3906494C2 (de) | ||
DE10206689B4 (de) | Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers | |
DE19963689A1 (de) | Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE69532376T2 (de) | Schaltung und Verfahren zum Zugriff auf Speicherzellen einer Speicheranordnung | |
DE10229802B3 (de) | Testschaltung und Verfahren zum Testen einer integrierten Speicherschaltung | |
DE10337284B4 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
DE69500009T2 (de) | Nichtflüchtiger programmierbarer Flip-Flop mit Verminderung von parasitären Effekten beim Lesen für Speicherredundanzschaltung | |
EP1055238B1 (de) | Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung | |
DE69100796T2 (de) | Integrierte Speicherschaltung mit Redundanz und verbesserter Adressierung in Testbetriebsart. | |
DE10126301A1 (de) | Speicherbaustein mit einem Testmodus und Vefahren zum Überprüfen von Speicherzellen eines reparierten Speicherbausteins | |
DE19922786B4 (de) | Halbleiterspeicher mit Testeinrichtung | |
DE10229164B4 (de) | Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins | |
DE3924695A1 (de) | Internes selbsttest- und redundanzprogrammierungsverfahren fuer speicherschaltkreise und anordnung zur durchfuehrung des verfahrens | |
DE19725581A1 (de) | Anordnung mit Speicherzellen und Verfahren zur Funktionsüberprüfung von Speicherzellen | |
DE19843470A1 (de) | Integrierter Speicher mit Selbstreparaturfunktion | |
DE102004010838B4 (de) | Verfahren zum Bereitstellen von Adressinformation über ausgefallene Feldelemente und das Verfahren verwendende Schaltung | |
DE102004036545B3 (de) | Integrierter Halbleiterspeicher mit redundanten Speicherzellen | |
DE19921868C2 (de) | Schaltungsanordnung zur Kontrolle von Zuständen einer Speichereinrichtung | |
DE10311373B4 (de) | Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers | |
WO1988009554A1 (en) | Process and arrangement for self-checking of a word-oriented ram | |
DE10002127B4 (de) | Testverfahren für einen Datenspeicher | |
DE10002139A1 (de) | Datenspeicher | |
DE60208376T2 (de) | Verfahren zum Speichern von Fehlern einer Speichervorrichtung in einem Diagnosefeld mit minimaler Speicherkapazität |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |