FR2627004A1 - Dispositif a memoire ayant pour fonction de detecter et de corriger une erreur dans l'information stockee - Google Patents

Dispositif a memoire ayant pour fonction de detecter et de corriger une erreur dans l'information stockee Download PDF

Info

Publication number
FR2627004A1
FR2627004A1 FR8901481A FR8901481A FR2627004A1 FR 2627004 A1 FR2627004 A1 FR 2627004A1 FR 8901481 A FR8901481 A FR 8901481A FR 8901481 A FR8901481 A FR 8901481A FR 2627004 A1 FR2627004 A1 FR 2627004A1
Authority
FR
France
Prior art keywords
bit
memory
data bus
control
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8901481A
Other languages
English (en)
Other versions
FR2627004B1 (fr
Inventor
Shigeru Furuta
Kenichi Takahira
Atsuo Yamaguchi
Takesi Inoue
Toshiyuki Matsubara
Shuzo Fujioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2627004A1 publication Critical patent/FR2627004A1/fr
Application granted granted Critical
Publication of FR2627004B1 publication Critical patent/FR2627004B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

L'invention concerne un dispositif à mémoire ayant pour fonction de détecter et de corriger une erreur dans l'information stockée sous le contrôle d'un microprocesseur. Selon l'invention, il comprend un moyen de codage 30 produisant un code systématique composé d'un bit d'information et d'un bit de contrôle, une mémoire 10 pour stocker le code systématique, un moyen de lecture 12 du code systématique, un moyen de décodage 41 pour calculer un syndrome à partir du code, détecter et corriger une erreur contenue dans le bit d'information et décoder cette erreur, un moyen de sortie 50 du bit décodé et un moyen de lecture du bit de contrôle 60 pour l'introduire dans le bus de données, ainsi un contrôle fonctionnel du moyen de codage peut être immédiatement accompli sans être influencé par la mémoire. L'invention s'applique notamment aux mémoires non volatiles.

Description

La présente invention se rapporte à un dispositif à mémoire non volatile à
semiconducteur comme une mémoire morte programmable et effaçable électriquement ou E2PROM ayant une fonction de détection et de correction d'erreur La figure 1 donne un schéma-bloc montrant la construction d'une E2PROM d'un type conventionnel qui a un circuit de détection et de correction d'erreur. La E2PROM est incorporée en tant que section de mémoire dans un micro-ordinateur. On suppose qu'une méthode de détection et de correction d'une erreur emploie un code étendu de Hamming qui permet la correction d'erreurssimpleset la détection d'erreurs doubles. Comme le montre la figure 1, un moyen formant mémoire est constitué d'une série de cellules de mémoire E2PROM 10 et il est équipé d'un verrouillage de colonne 11 et d'un amplificateur de détection 12. Un circuit générateur de bit de contrôle-30 est disposé entre le verrouillage de colonne 11 et un bus de données 20 (le bit de contrôle constitue un code de vérification et de correction d'erreur que l'on appellera ci-après "code ECC"). L'amplificateur de détection 12 sert
à lire la donnée de la série de cellules de mémoire 10.
Le circuit illustré de type conventionnel comprend de plus un circuit générateur de syndrome 42, un décodeur de syndrome 41 et un circuit de correction binaire 40 qui sont prévus pour détecter et corriger une erreur dans la donnée lue de la série de cellules de mémoire 10, et un multiplexeur 50 pour émettre sélectivement un syndrome 42s ou une donnée corrigée 40d. Dans une telle construction, la donnée d'écriture 20d est fournie par une unité centrale de traitement (non représentée) par le bus de données 20 à la fois au verrouillage de colonne 11 et au circuit générateur de code ECC 30. Le circuit générateur de code ECC 30 produit un code ECC 30e à partir de la donnée d'écriture 20d sur la base d'une matrice de générateur et
émet le code ECC 30e pour le verrouillage de colonne 11.
En conséquence, un code systématique composé de la donnée d'écriture 20d et du code ECC 30equi lui est ajouté est fourni au verrouillage 11. Ensuite, le code systématique est maintenu dans le verrouillage 11 pendant la durée de l'écriture et ainsi des quantités prédéterminées de la donnée 20d et 30e sont collectivement inscrites dans la série de cellules de mémoire 10. L'écriture dans une telle E2PROM est couramment effectuée à la manière suivante: lorsqu'une période prédéterminée de temps s'est écoulée après inscription de la donnée d'écriture dans un verrouillage de colonne, la donnée retenue dans le verrouillage est automatiquement écrite dans les cellules de mémoire pendant un temps d'écriture d'environ plusieurs microsecondes. Pour la discrimination, l'écriture dans le verrouillage de colonne est appelée écriture externe et l'écriture dans la cellule de mémoire est appelée écriture interne. Dans le cas d'une E2PROM ayant un mode de réécriture par page, une séquence de données peut être inscrite dans le verrouillage de colonne pendant l'écriture externe et, quand l'intervalle d'écriture de donnée dépasse une période prédéterminée de temps, la transition de l'écriture externe à l'écriture interne s'effectue automatiquement. Ainsi, la donnée inscrite dans le verrouillage de colonne est collectivement
inscrite dans les cellules de mémoire.
Par ailleurs, pendant la lecture, la donnée de lecture 12d et un code ECC de la lecture 12e sont lus de la série de cellules de mémoire 10 puis émis vers le circuit générateur de syndrome 42. Selon une matrice de contrôle, le circuit générateur de syndrome 42 calcule
un syndrome de la donnée lue 12d et du code ECC lu 12e.
Le décodeur 41 décode le syndrome 42s et choisit une position binaire à laquelle existe une erreur. Cependant, dans le cas o il n'y a pas d'erreur, alors que des erreurs existent dans de nombreux bits, ou lorsqu'une erreur existe dans le bit de contrôle, aucun des bits n'est choisi. Le circuit de correction binaire 40 inverse le bit à la position choisie par le décodeur 41 et émet la donnée corrigée 42 vers le multiplexeur 50. Alors, l'unité centrale de traitement applique la donnée corrigée 40d au bus de données 20 par le multiplexeur 50, pour ainsi effectuer la lecture. Il est ainsi possible de corriger une erreur due au mauvais fonctionnement ou analogue d'une cellule de mémoire dans la série de cellules de mémoire
E2PROM 10 et de lire la donnée corrigée.
Les divulgations de brevets japonais N s 61-192099 et 62-120699 révèlent un moyen pour émettre le code ECC 12e de lecture vers le bus de données 20. Par ailleurs, il est également possible de produire un agencement ayant une struoture qui permet au syndrome 42s d'être lu. Comme le code 42s ci-dessus qui est ordinairement appelé syndrome est décrit par exemple dans la publication de brevet
japonais NI 62-32823, la description détaillée en est
omise.
Le type conventionnel de E PROM ayant un circuit de détection et de correction d'erreur est construit à la manière ci-dessus décrite et le code ECC 30 produit par le circuit générateur 30 est nécessairement introduit dans la série de cellules de mémoire E2PROM 10 (c'est-à-dire que l'écriture interne est exécutée). Pour cette raison, il est impossible de contrôler ou de vérifierindépendamment une seule fonction du circuit générateur de code ECC 30, donc la totalité de la E2PROM (le crcuit générateur de code ECC 30, le circuit générateur de syndrome 42, le décodeur 41, le circuit de correction binaire 40 et la série de cellules de mémoire E PROM 10) doit être contrôlée par vérification à la fois de la donnée d'écriture 20d et de la donnée corrigée 40d ou en lisant le code ECC des cellules de mémoire ou en lisant le syndrome. De plus, cette méthode nécessite de préparer une donnée d'écriture servant de nombreux schémas de test et,par ailleurs, la méthode nécessite obligatoirement l'écriture interne dans la série de cellules de mémoire E2PROM. En conséquence, cela pose un problème par le fait que le contrôle nécessite une longue période de temps et que l'efficacité de ce
contrôle est inférieure.
La présente invention a par conséquent pour objet de produire un dispositif à mémoire ayant une fonction-de détection et de correction d'erreur permettant de contrôler indépendamment une seule fonction d'un circuit générateur de code ECC sans inscrire une donnée dans une série de cellules de mémoire (sans effectuer l'écriture interne) pour ainsi améliorer l'efficacité du contrôle du dispositif
à mémoire.
Pour atteindre l'objectif ci-dessus, selon la présente invention, on prévoit un dispositif à mémoire ayant pour fonction de détecter et de corriger une erreur
dans l'information stockée sous le contrôle d'un micro-
processeur. Le dispositif à mémoire est pourvu d'un moyen de codage pour produire un code systématique composé d'un bit d'information et d'un bit de contrôle en réponse à l'information fournie par un bus de données pendant l'écriture de la donnée, un moyen formant mémoire pour stocker le code systématique, un moyen de lecture pour lire le code systématique du moyen formant mémoire, un moyen de décodage pour calculer un syndrome à partir du code systématique lu par le moyen de lecture, et détecter et corriger une erreur contenue dans le bit d'information, et décoder l'erreur, un moyen de sortie pour émettre le bit décodé d'information vers le bus de données et un moyen de lecture du bit de contrôle pour introduire le bit de contrôle produit par le moyen de codage directement dans le bus de données, le contrôle fonctionnel du moyen de codage pouvant être immédiatement accompli sans être
influencé par le moyen formant mémoire.
Le moyen de lecture du bit de contrôle (code ECC) utilisé dans la présente invention peut introduire le code ECC produit par le moyen de codage directement dans le bus de données. En conséquence, il est possible de contrôler la fonction d'une portion pour produire le bit de contrôle du moyen de décodage sans être influencé par
aucun autre moyen.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 est un schémabloc montrant la construction d'une E2PROM ayant un type conventionnel de fonction de détection et de correction d'erreur; - la figure 2 donne un schéma-bloc montrant la construction d'une E2PROM ayant une fonction de détection et de correction d'erreur selon un mode de réalisation de la présente invention; 15.- la figure 3 donne un sc.héma-bloc montrant'la construction d'une E2PROM ayant une fonction de détection et de correction d'erreur selon un autre mode de réalisation de la présente invention; - la figure 4 est une vue montrant schématiquement la. construction d'un circuit générateur de syndrome à utiliser dans la présente invention; - la figure 5 donne un schéma-bloc montrant la construction d'un autre mode de réalisation dans lequel la présente invention est appliquée à une E2PROM employant un seul circuit générateur de code ECC pendant l'écriture et la lecture; et - la figure 6 donne un schéma-bloc montrant la construction d'un autre mode de réalisation o la présente invention s'applique à une E2PROM employant un seul circuit
générateur de code!ECC pendant l'écriture et la lecture.
Des modes de réalisation préférés de la présente invention seront décrits en détail ci-dessous en se
référant aux dessins joints.
La figure 2 donne un schéma-bloc montrant la construction d'une E2PROM ayant une fonction de détection et de correction d'erreur selon un mode de réalisation de la présente invention. Comme cela est illustré, un registre de code ECC (registre de bits de contrôle) 60 est disposé entre le côté sortie d'un circuit générateur de code ECC 30 et un bus de données 20. Le registre de code ECC 60 stocke un code ECC30e qui est produit par le circuit générateur 30, et émet le code ECC 30e pour le bus de -données 20 selon la commande d'une unité centrale de traitement (non représentée). La construction de la portion restante est la'même que celle de l'exemple conventionnel
montré à la figure 1 et par conséquent sa description est
omise.
Dans la construction ci-dessus décrite, le contrôle d'une seule fonction du circuit générateur de code ECC 30 est exécuté à la manière suivante. La donnée d'écriture 20d
est fournie de l'unité centrale de traitement (non repré-
sentée) au bus de données 20 selon un schéma prédéterminé pour exécuter l'écriture externe. Pendant ce temps, la
donnée d'écriture 20d est fournie à la fois à un verrouil-
lage de colonne 11 et au circuit générateur de code ECC 30, et le code ECC 30e est émis par le circuit générateur 30, à la fois vers le verrouillage de colonne 11 et le registre du code ECC sur la base de la donnée d'écriture 20d,
le code ECC 30e étant retenu dans le registre 60.
A cet état, s'il y a accès au registre 60 par l'intermédiaire de l'unité centrale de traitement, le
code ECC 30e est extrait à travers le bus de données 20, le-
quela déjà été calculé. Le code ECC lu 30e est comparé avec un code ECC attendu, devant être produit sur la base de la donnée d'écriture 20d, pour ainsi décider si oui
ou non le code ECC 30e coïncide avec le code ECC attendu.
Ainsi, on vérifie si oui ou non le circuit générateur de
code ECC 30 accomplit une opération précise.
Comme on l'a décrit ci-dessus, comme le code ECC 30e qui est la sortie du circuit générateur de code ECC 30 peut être directement introduit dans le bus de données 20, il est possible de contrôler indépendamment une seule
fonction du circuit générateur de code ECC 30. En consé-
quence, comme le circuit générateur 30 peut être éliminé des articles à contrôler dans un contrôle de la E2PROM totale que l'on accomplissait jusqu'à maintenant, il est possible de réduire fortement le nombre de schémas de test ou de contrôle qu'il faut réellement inscrire dans les cellules de mémoire ( et qui nécessite l'écriture interne), donc la durée du contrôle peut être écourtée et son efficacité peut être améliorée. Le dispositif à mémoire ayant l'agencement ci-dessus décrit est efficace pour une
utilisation avec une mémoire morte programmable électrique-
ment et avec une mémoire morte programmable et effaçable électriquement nécessitant longtemps pour l'accomplissement
de l'écriture de données.
Dans le cas d'une E 2PROM ayant une fonction d'écriture en mode de par page,le registre de code ECC 60 peut être constitué par exemple, d'un registre à décalage à réinjection linéaire (LFSR). Dans un tel agencement, le code ECC 30e produit par le circuit générateur 30 sur la base d'un certain nombre de données d'écriture 20d est converti en une donnée comprimée selon une horloge de commande qui est fournie par un microprocesseur, puis est stocké dans le registre à décalage. Après avoir introduit tous les schémas de test (un certain nombre de schémas
de test), les contenus du registre sont extraits et compa-
rés à une valeur attendue, il est donc possible de contrôler immédiatement une seule fonction du circuit
générateur de code ECC 30.
Dans le mode de réalisation ci-dessus décrit, la lecture directe du code ECC 30e est réalisée en prévoyant le registre 60 du code ECC entre le circuit 30 générateur du code ECC et le bus de données 20. Cependant, afin de réaliser la lecture directe du code ECC 30e, comme le montre la figure 3, un verrouillage de données 70 peut être disposé entre le bus de données 20 et le circuit générateur de code ECC 30 pour produire une construction dans laquelle le code ECC 30e est émis vers le bus de données 20 par un multiplexeur 50. Dans cette construction, comme la donnée d'écriture 20d continue à être émise par le verrouillage de données 70 pendant un cycle d'écriture externe, le code ECC 30e continue à être émis par le
circuit générateur de code ECC 30 vers le multiplexeur 50.
En conséquence, comme le code ECC 30e est sélectivement émis vers le bus de données 20 par le multiplexeur 50, il
est possible de lire directement le code ECC 30e.
Dans le dispositif à mémoire ci-dessus décrit pourvu du circuit générateur de code ECC, un code ECC à 4 bits est calculé afin de détecter une erreur de 2 bits ou de détecter et de corriger une erreur de 1 bit dans la donnée d'écriture, comme une donnée de 8 bits, qui est fournie par le bus de données et une donnée (ou code Hamming étendu) ayant une longueur binaire qui atteint au total 12 bits est stockée (ou inscrite dans la série de cellules de mémoire 10). Pendant la lecture, la donnée de 8 bits qui est lue et le code ECC de 4 bits sont fournis par le circuit générateur de syndrome 42. Dans une telle méthode de détection et de correction d'une erreur par l'utilisation du code de Hamming étendu, le circuit générateur de syndrome 42 peut être construit, par
exemple, comme le montre la figure 4.
Le fonctionnement du circuit générateur de syndrome 42 sera expliqué cidessous. Une section génératrice de code ECC 31 produit un second code ECC 31e de la donnée 12d lue qui a été lue d'une cellule de mémoire correspondante, et un circuit OU exclusif 43 combine le code ECC 31e et le code ECC 12e lu de la cellule de mémoire pour produire le syndrome 42s de 4 bits. Si le second code ECC 31e est complètement identique au code ECC lu 12e, le syndrome 42s prend l'état "OH" qui indique qu'il n'y a pas de bit d'erreur. Si le second code ECC 31e diffère du code ECC lu 12e, un autre syndrome est émis qui correspond à la position du bit d'erreur ou qui indique qu'une erreur multiple s'est produite. Le décodeur de syndrome 41 décode le syndrome 42s et choisit, de 8 bits, un bit auquel une erreur s'est produite. Dans le cas de l'erreur multiple, aucun des bits n'est choisi. Le circuit de correction binaire 40 inverse le bit choisi par le décodeur 41 pour décoder la donnée
lue 12d et émet la donnée corrigée 40d.
Dans une telle méthode, le circuit générateur de code ECC est complètement identique à la portion de circuit pour la régénération du code ECC de la donnée à 8 bits qui a été lue de la série de cellules de mémoire. En conséquence, un seul circuit générateur de code ECC peut être prévu pour servir à la fois de circuit générateur de code ECC à partir de la donnée d'écriture et de circuit pour régénérer un
code ECC pour le circuit générateur de syndrome.
La figure 5 montre une construction dans laquelle la présente invention s'applique à une E2PROM pouvant servir également de circuit générateur de code ECC. Le mode de réalisation de la figure 5 correspond à celui de la figure 2. Sur la figure 5, pendant l'écriture externe, un interrupteur de changement 90 est commuté pour fournir la donnée d'écriture 20d au circuit générateur de code ECC tandis qu'un interrupteur de changement 91 est commuté pour fournir le code ECC 30e ainsi produit au verrouillage
de colonne 11. Pendant la lecture de la donnée, l'interrup-
teur 90 est commuté pour fournir la donnée de lecture 12d
au circuit générateur de code ECC 30 tandis que l'interrup-
teur de changement 91 est commuté pour fournir le code ECC e ainsi produit au circuit OU exclusif 43. Alors, le syndrome 42s est produit par combinaison dans le circuit OU exclusif
du code ECC produit 30e et du code ECC lu 12e. Le fonc-
tionnement de la portion restante est identique à ce qui a été précédemment décrit. Avec cette construction, la proportion d'une section logique qui peut être efficacement contrôlée par la présente invention peut être accrue et par conséquent l'invention est avantageuse en termes de
surface sur la pastille.
La figure 6 montre un autre mode de réalisation employant une E2PROM pouvant servir de circuit générateur de code ECC également. Le mode de réalisation de la figure 6 correspond à celui de la figure 3. D'une manière similaire à celle utilisée dans le mode de réalisation de la figure 3, le verrouillage de données 70 est disposé entre le bus de données 20 et le circuit générateur de code ECC 30 et le code ECC 30e est fourni au bus de données 20 par le multiplexeur 50. Ainsi, une lecture directe du code ECC 30e est réalisée. Dans cette construction, pendant l'écriture externe, l'interrupteur de changement 90 est commuté pour fournir la donnée d'écriture 20d du verrouillage de données au circuit générateur de code ECC 30 tandis que l'interrupteur de changement 91 est commuté pour fournir le code ECC 30e ainsi produit au verrouillage de colonne 11. Lorsque l'écriture de la donnée est exécutée, le verrouillage de données 70 continue à émettre la donnée
d'écriture 20d, jusqu'à ce que l'écriture suivante débute.
Par conséquent, le circuit générateur de code ECC 30
continue à émettre le code ECC 30e vers le multiplexeur 50.
En conséquence, comme le code ECC 30e est sélectivement émis par le multiplexeur 50 vers le bus de données 20, il
est possible d'extraire directement le code ECC 30e.
Pendant la lecture de la donnée, l'interrupteur de changement 90 est commuté pour fournir la donnée de lecture 12d au circuit générateur de code ECC 30 tandis que l'interrupteur de changement 91 est commuté pour
fournir le code ECC régénéré 30e au circuit OU exclusif 43.
Alors, le syndrome 42s est produit par combinaison dans
le circuit OU du code ECC produit 30e et du code ECC lu 12e.
La modification du mode de réalisation qui a été décrite en se référant à la figure 2 peut s'appliquer à la construction de la figure 5. Plus particulièrement, un registre à décalage à réinjection linéaire peut être
utilisé en tant que registre de code ECC pour collective-
ment contrôler les fonctions du circuit générateur de code ECC par rapport à un certain nombre de données d'écriture.

Claims (8)

R E V E N D I C A T I O N S
1.- Dispositif à mémoire ayant pour fonction de détecter et de corriger une erreur dans l'information stockée sous le contrôle d'un microprocesseur, caractérisé en ce qu'il comprend: un moyen de codage (30) pour produire un code systématique composé d'un bit d'information et d'un bit de contrôle en réponse à une information fournie par un bus de données pendant l'écriture de la donnée; un moyen formant mémoire (10) pour stocker ledit code systématique; un moyen de lecture (12) pour lire ledit code systématique dudit moyen formant mémoire; un moyen de décodage (41) pour calculer un syndrome dudit code systématique lu par ledit moyen de lecture, détecter et corriger une erreur contenue dans ledit bit d'information et décoder l'erreur; un moyen de sortie (50) pour émettre ledit bit décodé d'information vers ledit bus de données;et un moyen de lecture de bit de contrôle (60) pour lire le bit de contrôle produit par le moyen de codage directement dans le bus de données; ainsi un contrôle fonctionnel du moyen de codage peut être immédiatement accompli sans être influencé par
le moyen formant mémoire.
2.- Dispositif selon la revendication 1, caractérisé en ce que le moyen de lecture du bit de contrôle est constitué d'au moins un registre (60) qui est connecté entre le côté sortie du moyen de codage et le bus de données pour maintenir le bit de contrôle produit par le moyen de codage et émettre le bit de contrôle vers le bus de données sous
le contrôle du microprocesseur.
3.- Dispositif selon la revendication 2, caractérisé en ce que le moyen de décodage (41) pour détecter, corriger et décoder une erreur dans le bit d'information comprend un circuit pour fournir sélectivement le bit d'information lu du moyen formant mémoire du côté entrée du moyen de codage, le circuit étant agencé pour régénérer le bit de contrôle correspondant au bit d'information lu du moyen formant mémoire par le moyen de codage puis pour combiner dans une porte OU exclusif le bit régénéré de contrôle et le b.it de contrôle lu du moyen formant mémoire,
afin de produire un syndrome.
4.- Dispositif selon la revendication 2, caractérisé en ce que le registre (60) est un registre à décalage à réinjection linéaire (LFSR) commandé par le microprocesseur, de manière que le dispositif à mémoire soit commandé afin d'introduire séquentiellement un certain nombre de schémas de test dans le moyen de codage, comprimer le bit de contrôle à la sortie du moyen de codage selon les schémas de test et vérifier le moyen de codage sur la base
d'une décision faite suivant le résultat.
5.- Dispositif selonla revendication 1, caractérisé en ce que le moyen de lecture du bit de contrôle est constitué d'un circuit de verrouillage de données (60) qui est connecté entre le bus de données et le côté entrée du moyen de codage pour contenir l'information écrite dudit bus de données et introduire ladite information dans le moyen de codage; et un multiplexeur (50) qui est connecté entre le côté sortie du moyen de codage et le bus de données pour émettre sélectivement le bit de contrôle produit par le moyen de codage vers le bus de données
sous le contrôle du microprocesseur.
6.- Dispositif selon la revendication 5, -
caractérisé en ce que le moyen de décodage (41) pour détecter, corriger et décoder une erreur dans le bit d'information comprend un circuit pour fournir sélectivement le bit d'information lu du moyen formant mémoire au côté entrée du moyen de codage, le circuit étant agencé pour
régénérer le bit de contrôle correspondant au bit d'infor-
mation lu du moyen formant mémoire par le moyen de codage puis pour combiner dans une porte OU exclusif le bit régénéré de contrôle et le bit de contrôle lu du moyen
formant mémoire afin de produire ainsi un syndrome.
7.- Dispositif selon la revendication 5, caractérisé en ce que le registre est un registre à décalage à réinjection linéaire (LFSR) (60) commandé par le microprocesseur, de manière que ledit dispositif à mémoire soit commandé afin d'introduire séquentiellement un certain nombre de schémas de test dans le moyen de codage, de comprimer le bit de contrôle à la sortie du moyen de codage selon lesdits schémas de test et de contrôler le moyen de codage sur la base d'une décision
faite suivant le résultat.
8.- Dispositif selon la revendication 1, caractérisé en ce que le dispositif à mémoire (10) constitue une section de mémoire qui est incorporée dans
un micro-ordinateur.
FR898901481A 1988-02-08 1989-02-06 Dispositif a memoire ayant pour fonction de detecter et de corriger une erreur dans l'information stockee Expired - Fee Related FR2627004B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63026903A JPH01201736A (ja) 1988-02-08 1988-02-08 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
FR2627004A1 true FR2627004A1 (fr) 1989-08-11
FR2627004B1 FR2627004B1 (fr) 1993-01-15

Family

ID=12206189

Family Applications (1)

Application Number Title Priority Date Filing Date
FR898901481A Expired - Fee Related FR2627004B1 (fr) 1988-02-08 1989-02-06 Dispositif a memoire ayant pour fonction de detecter et de corriger une erreur dans l'information stockee

Country Status (4)

Country Link
US (1) US5056089A (fr)
JP (1) JPH01201736A (fr)
DE (1) DE3903496A1 (fr)
FR (1) FR2627004B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448970A2 (fr) * 1990-02-26 1991-10-02 Nec Corporation Un dispositif de traitement d'information ayant un circuit de vérification et de correction d'erreur
EP0505914A2 (fr) * 1991-03-27 1992-09-30 Nec Corporation Dispositif de mémoire fixe programmable ayant un moyen de test pour circuit de détection et de correction d'erreur
WO1992019046A1 (fr) * 1991-04-15 1992-10-29 Motorola Gmbh SYSTEMES DE MEMOIRE MORTE PROGRAMMABLE EFFAÇABLE ELECTRIQUEMENT (EEPROM) POUR CODES 'n SUR m'

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04141900A (ja) * 1990-10-01 1992-05-15 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH0614003A (ja) * 1991-07-31 1994-01-21 Nec Corp データ処理回路
KR940010838B1 (ko) * 1991-10-28 1994-11-17 삼성전자 주식회사 데이타 출력 콘트롤 회로
JP3070025B2 (ja) * 1992-02-04 2000-07-24 富士通株式会社 半導体記憶装置
KR950008789B1 (ko) * 1992-07-30 1995-08-08 삼성전자주식회사 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치
JPH0729395A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp Ｅｅｐｒｏｍ装置
US5502732A (en) * 1993-09-20 1996-03-26 International Business Machines Corporation Method for testing ECC logic
DE4413257A1 (de) * 1994-04-16 1995-10-19 Philips Patentverwaltung Integrierte Schaltungsanordnung mit einem EEPROM, Halbleiterscheibe mit solchen integrierten Schaltungen sowie Verfahren zur Verwendung einer solchen Halbleiterscheibe
JPH08203278A (ja) * 1995-01-25 1996-08-09 Sony Corp 半導体メモリ
US5878061A (en) * 1996-03-14 1999-03-02 Intel Corporation Providing serial data clock signal transitions with parity bits
EP0797147B1 (fr) * 1996-03-21 2002-07-03 STMicroelectronics S.r.l. Procédé pour la récupération de dispositifs mémoire défaillants
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
JPH10285146A (ja) * 1997-03-31 1998-10-23 Ando Electric Co Ltd ビット誤り測定回路
JPH11175362A (ja) * 1997-12-16 1999-07-02 Toshiba Ave Co Ltd 誤り訂正装置及びデータ再生装置
JP3230485B2 (ja) 1998-04-09 2001-11-19 日本電気株式会社 １チップマイクロコンピュータ
US6678854B1 (en) * 1999-10-12 2004-01-13 Ericsson, Inc. Methods and systems for providing a second data signal on a frame of bits including a first data signal and an error-correcting code
US6802036B2 (en) * 2001-11-19 2004-10-05 Sun Microsystems, Inc. High-speed first-in-first-out buffer
JP3935151B2 (ja) * 2004-01-26 2007-06-20 株式会社東芝 半導体集積回路装置
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US20060010339A1 (en) 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
JP2006179131A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd メモリシステム及び半導体記憶装置
DE602005020595D1 (de) * 2005-05-19 2010-05-27 St Microelectronics Srl Fehlerkorrigierender Kode (ECC) für einzelne 4-bit Symbol Korrektur von Wörtern mit 32 Symbolen basierend auf einer Matrix mit einem maximalen Höchstzeilengewicht von 21
US7996745B2 (en) 2005-05-19 2011-08-09 Stmicroelectronics S.R.L. ECC for single 4-bits symbol correction of 32 symbols words with 21 maximum row weight matrix
EP1724686B1 (fr) * 2005-05-19 2010-04-07 STMicroelectronics Srl Code de correction des erreurs (CCE) pour corriger un seul symbole de 4 bits dans des mots de 32 symboles reposant sur une matrice ayant un poid de ligne maximal de 22
US20060277444A1 (en) * 2005-06-03 2006-12-07 Nicholas Holian Recordation of error information
WO2007132456A2 (fr) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Dispositif de mémoire présentant une capacité adaptative
WO2007132453A2 (fr) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Procédé d'estimation et d'annulation de déformation mis en oeuvre dans des dispositifs de mémoire
WO2007132452A2 (fr) 2006-05-12 2007-11-22 Anobit Technologies Réduction des erreurs de programmation dans des dispositifs de mémoire
WO2007132457A2 (fr) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Procédé combiné de codage de correction d'erreur et d'estimation de déformation destiné à des dispositifs de mémoire
US7298152B1 (en) * 2006-05-19 2007-11-20 The Boeing Company Damage detection system
US8060806B2 (en) * 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US9201129B2 (en) * 2006-09-13 2015-12-01 Kabushiki Kaisha Toshiba Magnetic-resonance image diagnostic apparatus and method of controlling the same
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
WO2008053473A2 (fr) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Lecture de cellule de mémoire en utilisant une approximation successive
WO2008053472A2 (fr) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Lecture de cellules de mémoire à l'aide de seuils multiples
JP2008112522A (ja) * 2006-10-31 2008-05-15 Fujitsu Ltd 誤り検出装置および誤り検出方法
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
KR100850207B1 (ko) 2006-12-29 2008-08-04 삼성전자주식회사 시스터메틱 코드 발생을 위한 듀얼 클럭킹 방법을 채용한메모리 장치
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
WO2008139441A2 (fr) * 2007-05-12 2008-11-20 Anobit Technologies Ltd. Dispositif de mémoire à unité de traitement de signal interne
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) * 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
WO2009050703A2 (fr) 2007-10-19 2009-04-23 Anobit Technologies Stockage de données dans des groupes de cellules de mémoire analogique présentant des défaillances d'effacement
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) * 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
JP2010026896A (ja) * 2008-07-23 2010-02-04 Nec Electronics Corp メモリシステム、及び、メモリエラー要因特定方法
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8493781B1 (en) 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
JP2012128778A (ja) * 2010-12-17 2012-07-05 Sony Corp データ転送装置、メモリ制御装置、およびメモリシステム
US8612842B2 (en) * 2011-05-25 2013-12-17 Infineon Technologies Ag Apparatus for generating a checksum
CN102568605B (zh) * 2011-12-23 2014-12-24 青岛海信信芯科技有限公司 系统总线检错纠错方法和nand flash控制器
US11068341B2 (en) * 2019-09-05 2021-07-20 Microchip Technology Inc. Error tolerant memory array and method for performing error correction in a memory array
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
KR20220168737A (ko) * 2021-06-17 2022-12-26 삼성전자주식회사 반도체 메모리 장치
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0201907A2 (fr) * 1985-05-15 1986-11-20 Honeywell Inc. Appareil de vérification de l'opération d'un circuit détecteur d'erreur

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825894A (en) * 1973-09-24 1974-07-23 Ibm Self-checking parity checker for two or more independent parity coded data paths
JPS5248943A (en) * 1975-10-17 1977-04-19 Hitachi Ltd Testing function of electronic equipment
JPS5351938A (en) * 1976-10-20 1978-05-11 Fujitsu Ltd Error check circuit test system in data processing unit
JPS5362937A (en) * 1976-11-17 1978-06-05 Toshiba Corp Momory control device
US4327408A (en) * 1979-04-17 1982-04-27 Data General Corporation Controller device with diagnostic capability for use in interfacing a central processing unit with a peripheral storage device
JPS5693192A (en) * 1979-12-25 1981-07-28 Fujitsu Ltd Diagnosis system
US4531213A (en) * 1982-03-03 1985-07-23 Sperry Corporation Memory through checking system with comparison of data word parity before and after ECC processing
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
JPS59110010A (ja) * 1982-12-14 1984-06-25 Nec Corp デ−タ記憶装置の保守診断回路
US4527269A (en) * 1983-02-08 1985-07-02 Ampex Corporation Encoder verifier
US4601034A (en) * 1984-03-30 1986-07-15 Texas Instruments Incorporated Method and apparatus for testing very large scale integrated memory circuits
JPS60219700A (ja) * 1984-04-13 1985-11-02 Sharp Corp 誤り訂正機能内蔵半導体集積回路
JPS61102841A (ja) * 1984-10-24 1986-05-21 Nec Corp 回線品質監視装置
JPH0690879B2 (ja) * 1985-02-20 1994-11-14 三菱電機株式会社 半導体記憶装置
US4730320A (en) * 1985-02-07 1988-03-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JPH0646520B2 (ja) * 1985-02-07 1994-06-15 三菱電機株式会社 半導体記憶装置
JPS61226852A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 半導体メモリにおける誤り検出訂正機能不良点検回路
US4736376A (en) * 1985-10-25 1988-04-05 Sequoia Systems, Inc. Self-checking error correcting encoder/decoder
JPS62120699A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPS63129600A (ja) * 1986-11-19 1988-06-01 Nec Corp 誤り検出・訂正回路付半導体記憶装置
US4809273A (en) * 1987-01-29 1989-02-28 International Business Machines Corporation Device for verifying operation of a checking code generator
JP6232823B2 (ja) * 2013-08-08 2017-11-22 日清紡ケミカル株式会社 燃料電池セパレータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0201907A2 (fr) * 1985-05-15 1986-11-20 Honeywell Inc. Appareil de vérification de l'opération d'un circuit détecteur d'erreur

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EDN ELECTRICAL DESIGN NEWS. vol. 26, no. 5, 4 Mars 1981, NEWTON, MASSACHUSETTS US pages 31 - 40; W. TWADELL: 'Error-checking and -correcting ICs see wider use as memory size grows' *
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 22, no. 11, Avril 1980, NEW YORK US pages 4933 - 4934; F.J. AICHELMANN ET AL.: 'High data integrity scheme for memory reliability' *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448970A2 (fr) * 1990-02-26 1991-10-02 Nec Corporation Un dispositif de traitement d'information ayant un circuit de vérification et de correction d'erreur
EP0448970A3 (en) * 1990-02-26 1992-09-30 Nec Corporation An information processing device having an error check and correction circuit
EP0505914A2 (fr) * 1991-03-27 1992-09-30 Nec Corporation Dispositif de mémoire fixe programmable ayant un moyen de test pour circuit de détection et de correction d'erreur
EP0505914A3 (en) * 1991-03-27 1993-08-25 Nec Corporation Programmable read only memory device having test tool for error checking and correction circuit
WO1992019046A1 (fr) * 1991-04-15 1992-10-29 Motorola Gmbh SYSTEMES DE MEMOIRE MORTE PROGRAMMABLE EFFAÇABLE ELECTRIQUEMENT (EEPROM) POUR CODES 'n SUR m'

Also Published As

Publication number Publication date
US5056089A (en) 1991-10-08
FR2627004B1 (fr) 1993-01-15
JPH01201736A (ja) 1989-08-14
DE3903496A1 (de) 1989-08-17
DE3903496C2 (fr) 1991-01-31

Similar Documents

Publication Publication Date Title
FR2627004A1 (fr) Dispositif a memoire ayant pour fonction de detecter et de corriger une erreur dans l'information stockee
EP1161725B1 (fr) Procede de surveillance du deroulement d'un programme
EP2449468B1 (fr) Système et procédé de suivi de données d'erreur à l'intérieur d'un dispositif de stockage
CN100545817C (zh) 用于提高数据可靠性的数据管理技术
TWI360125B (en) Flash memory device, system and method with random
TW200912942A (en) Error recovery storage along a NAND-flash string
FR2626991A1 (fr) Carte intelligente tolerant des fautes
FR2489555A1 (fr) Systeme de traitement de donnees a commande par pipeline
KR20160024966A (ko) 데이터 에러 교정용 회로, 장치, 및 방법
EP0151653A1 (fr) Dispositif de sérialisation/désérialisation de configuration de bits de longueur variable
JP2003115197A5 (fr)
WO2002082241A1 (fr) Systeme et procede de controle d'acces a des donnees protegees stockees dans une memoire
FR2672709A1 (fr) Machine d'etat d'ordre.
CN106448726A (zh) 用于对sram存储器应用误差校正的集成电路器件及方法
FR2730833A1 (fr) Procede de mise a jour securisee de memoire eeprom
FR3055992A1 (fr) Gestion d'index dans une memoire flash
EP1573541A2 (fr) Procede de memorisation de donnees avec correction d'erreur
EP3712795A1 (fr) Procédé d'exécution, par un microprocesseur, d'un code binaire comportant une fonction appelante et une fonction appelee
EP3712794A1 (fr) Procédé d'exécution d'un code binaire d'une fonction sécurisée par un microprocesseur
FR2890202A1 (fr) Demonstration d'une modification des donnees d'un ensemble de donnees
EP3182286B1 (fr) Procede de verification de fonctionnalites d'un logiciel destine a etre embarque dans un composant cryptographique, systeme
FR2875352A1 (fr) Procede de detection et de correction d'erreurs pour une memoire et circuit integre correspondant
FR2531824A1 (fr) Circuit et procede de controle de circuits logiques sequentiels
FR2823364A1 (fr) Dispositif et procede de protection partielle en lecture d'une memoire non volatile
FR2596890A1 (fr) Systeme de traitement de l'information avec comparaison anticipee de la programmation

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse