JPS59110010A - デ−タ記憶装置の保守診断回路 - Google Patents
デ−タ記憶装置の保守診断回路Info
- Publication number
- JPS59110010A JPS59110010A JP21787182A JP21787182A JPS59110010A JP S59110010 A JPS59110010 A JP S59110010A JP 21787182 A JP21787182 A JP 21787182A JP 21787182 A JP21787182 A JP 21787182A JP S59110010 A JPS59110010 A JP S59110010A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- signal
- pseudo
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
- G11B20/182—Testing using test patterns
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ記憶袋ffff1の保守診断回路に関
し、特に記録媒体からの読出し41号を外生出力する外
生系に8けるデータ弁別、読出し情報デコード、゛エラ
ー訂正コード処理等の機能の正常性をチェックす4)た
めの回路に関する。
し、特に記録媒体からの読出し41号を外生出力する外
生系に8けるデータ弁別、読出し情報デコード、゛エラ
ー訂正コード処理等の機能の正常性をチェックす4)た
めの回路に関する。
従来、データ記憶装置のP」生糸の回路診断の方法とし
ては1、実際の記録媒体を使用して記録再生を行いつつ
、特殊測定器により記録再生波形を観察して故障探索を
行なう方法がとられているつじかし、このような従来方
法は、故障探索のために長時間を要し、かつ便1贋の技
術を持つ保守員が必要であるという欠点がある。また、
物理的な理由による探索の制限から正確かつ迅速な分解
能の高り故障探索が困難である。さらに、エラー訂正コ
ード処理回路罠故障がある場合は、故障発見が困難であ
り、特にデータ誤りが発生しているにもかかわらずエラ
ーが検出されないような場合は、上位装置は誤ったデー
タを正しいデータとして扱うため重大な障害を惹起し、
甚だしいとぎはシステムダウン等を発生する危険性があ
る。
ては1、実際の記録媒体を使用して記録再生を行いつつ
、特殊測定器により記録再生波形を観察して故障探索を
行なう方法がとられているつじかし、このような従来方
法は、故障探索のために長時間を要し、かつ便1贋の技
術を持つ保守員が必要であるという欠点がある。また、
物理的な理由による探索の制限から正確かつ迅速な分解
能の高り故障探索が困難である。さらに、エラー訂正コ
ード処理回路罠故障がある場合は、故障発見が困難であ
り、特にデータ誤りが発生しているにもかかわらずエラ
ーが検出されないような場合は、上位装置は誤ったデー
タを正しいデータとして扱うため重大な障害を惹起し、
甚だしいとぎはシステムダウン等を発生する危険性があ
る。
本発明の目的は、上述の従来の欠^鷺を51?を決し、
実際の記録媒体を介することなく擬似的なi続出し動作
によって迅速適格に1+生回路各部の機能の正常性を判
断することがでさるデータ記憶装dの保守診断回路を提
供することにある。
実際の記録媒体を介することなく擬似的なi続出し動作
によって迅速適格に1+生回路各部の機能の正常性を判
断することがでさるデータ記憶装dの保守診断回路を提
供することにある。
本発明の診断回路は、記録媒体から出力される読出し信
号およびクロックを入力しデータJP別を行なうデータ
弁別回路、該データ弁別回路の出力データをデコードす
るデコード回路、該デコード回路の出力信号を上位装置
に送出するデータ送信回路、前記デコード回路の出力に
よりエラー検出訂正等の処理を行ないエラー訂正情報を
上位装置uへ送出するエラー訂正コード処理回路等を備
えたデータ記憶装置において、擬似読出し信号および擬
似クロックを発生する擬似信号発生回路と、該擬似信号
発生回路の出力信号と記録媒体からの読出し4R号およ
びクロックとを入力し択一的に選択出力して前り己デー
タ弁別回路に供給する続出し信号切替回路と、前記デー
タ弁別回路、デコード回路、エラー訂正コード処JJi
回路等の出力を入力しそれヤれの期待1414と比較1
゛る判定回路と、これらの動作を制御する制御回路とを
備えたことを特徴とする。
号およびクロックを入力しデータJP別を行なうデータ
弁別回路、該データ弁別回路の出力データをデコードす
るデコード回路、該デコード回路の出力信号を上位装置
に送出するデータ送信回路、前記デコード回路の出力に
よりエラー検出訂正等の処理を行ないエラー訂正情報を
上位装置uへ送出するエラー訂正コード処理回路等を備
えたデータ記憶装置において、擬似読出し信号および擬
似クロックを発生する擬似信号発生回路と、該擬似信号
発生回路の出力信号と記録媒体からの読出し4R号およ
びクロックとを入力し択一的に選択出力して前り己デー
タ弁別回路に供給する続出し信号切替回路と、前記デー
タ弁別回路、デコード回路、エラー訂正コード処JJi
回路等の出力を入力しそれヤれの期待1414と比較1
゛る判定回路と、これらの動作を制御する制御回路とを
備えたことを特徴とする。
次に、本発明について、図rillをt照して許*II
iに鯖、明する。
iに鯖、明する。
第1図は、本発明により1,5断される代表的なデータ
i己1.依装置である磁気ディスク装jαの再生糸の回
路を示す。すなわち、記録媒体(ディスク)からの胱用
しくH号9と、読出し信号9に同期したクロック信号1
0とがデータ弁別回路1に入力される。データ弁別回路
1は入力信号をエンコードし”JP別データ11を出力
する。弁別データ11は読出し情報デコード回路2で%
4Wte、されシリアルデータ12として出力される。
i己1.依装置である磁気ディスク装jαの再生糸の回
路を示す。すなわち、記録媒体(ディスク)からの胱用
しくH号9と、読出し信号9に同期したクロック信号1
0とがデータ弁別回路1に入力される。データ弁別回路
1は入力信号をエンコードし”JP別データ11を出力
する。弁別データ11は読出し情報デコード回路2で%
4Wte、されシリアルデータ12として出力される。
シリアルデータ12はデータ送イコ回路3を通して読出
しデータ13として出力され上位装置aへ送イ6される
。一方、エラー訂正コード処理回路4は、シリアルデー
タ12のエラー訂正コードのチェックを行ない、読出し
データ13のエラーの有無、およびエラーが有る場合は
口」正位i&と訂正パターンをエラー訂正情報14とし
て上位装置へ送出する。本発明は、上述の各部機能をチ
ェックするために使用される。
しデータ13として出力され上位装置aへ送イ6される
。一方、エラー訂正コード処理回路4は、シリアルデー
タ12のエラー訂正コードのチェックを行ない、読出し
データ13のエラーの有無、およびエラーが有る場合は
口」正位i&と訂正パターンをエラー訂正情報14とし
て上位装置へ送出する。本発明は、上述の各部機能をチ
ェックするために使用される。
第2図は、上述の再生回路に本発明を適用した場合の一
実施例を示すブロック図である。すなわち、磁気ディス
クからの読出し信号9およびクロック信号10は、読出
し信号切替回路5を介してデータ弁別回路1に入力させ
る。胱出し何月切替回路5は、通常は読出し信号9およ
びクロック信号10を選択出力しているから、通常時に
おいては従来と同様に、データ弁別1.デコード、エラ
ー訂正コード処理等が行なわれる。一方、擬似信号発生
回路8は、制御回路7の制御により、擬似読出し信号1
7および擬似クロック信号18を発生して前記読出し信
号切替回路5に供給する。従って、試販時には、制御回
路7の出力する擬似読出し信号制御信号22によづてI
I制御された擬似読出し414号および擬似クロック信
号が読出し信号切替回路5に供給され、読出し信号切替
回路5は制御回路7から与えられる切替信号19により
上記擬似イg号を選択出力してデータ弁別回路1に送る
。
実施例を示すブロック図である。すなわち、磁気ディス
クからの読出し信号9およびクロック信号10は、読出
し信号切替回路5を介してデータ弁別回路1に入力させ
る。胱出し何月切替回路5は、通常は読出し信号9およ
びクロック信号10を選択出力しているから、通常時に
おいては従来と同様に、データ弁別1.デコード、エラ
ー訂正コード処理等が行なわれる。一方、擬似信号発生
回路8は、制御回路7の制御により、擬似読出し信号1
7および擬似クロック信号18を発生して前記読出し信
号切替回路5に供給する。従って、試販時には、制御回
路7の出力する擬似読出し信号制御信号22によづてI
I制御された擬似読出し414号および擬似クロック信
号が読出し信号切替回路5に供給され、読出し信号切替
回路5は制御回路7から与えられる切替信号19により
上記擬似イg号を選択出力してデータ弁別回路1に送る
。
データ弁別回路1.デコード回路2.エラー訂正コード
処理回路4寺は、それぞれ上記擬似信号のデータ弁別、
デコード、エラー訂正コード処理等を行なう。そして、
これらの出力信号は、それぞれ判建回路6に送られる。
処理回路4寺は、それぞれ上記擬似信号のデータ弁別、
デコード、エラー訂正コード処理等を行なう。そして、
これらの出力信号は、それぞれ判建回路6に送られる。
判定回路6は、制御回路7から供給された判定データ2
1と上記各回路の出力信号とを比較し、不一致を検出し
た部分によりエラーが何処で発生したかを知ることがで
きる。例えば、弁別データ11は利足データと一致し、
シリアルデータ12が判定データと不一致であればデコ
ード回路2でエラーが発生したことが検出される。判定
Wi来は、判定結果信号20として制イ叶回路7へ送ら
れ、診断異常情報23として上位装置へ送出される。い
ずれの信号にも不一致が検出されないときは、すべての
回路は正常に動作していることが保障される。例えば、
工2−を含んだ擬似4g号を発生させてエラー酊正コー
ド処理回路4の出力するエラー訂正情報が期待される判
定データ21と一致すれば、エラー訂正コード処理回路
4の正常動作が保障される。従って、データ誤りが発生
しているにもかかわらずエラーが検出されない障害や、
データ誤りが発生していないにもかかわらずエラーが検
出されて正しいデータが誤って訂正される等の東犬な障
害は未然に防止することができる。上述以外の機能要素
を含む場合であっても、その出力期待値を1511定デ
ータ21に含めることにより容易に枦1f−iの正常性
をチェックすることがでさることは勿、霜であり、また
、他の種類のデータ記憶装置ijに対しても回(Σ)で
な構成によって同様な試験を行なうことがrir 熊で
ある。
1と上記各回路の出力信号とを比較し、不一致を検出し
た部分によりエラーが何処で発生したかを知ることがで
きる。例えば、弁別データ11は利足データと一致し、
シリアルデータ12が判定データと不一致であればデコ
ード回路2でエラーが発生したことが検出される。判定
Wi来は、判定結果信号20として制イ叶回路7へ送ら
れ、診断異常情報23として上位装置へ送出される。い
ずれの信号にも不一致が検出されないときは、すべての
回路は正常に動作していることが保障される。例えば、
工2−を含んだ擬似4g号を発生させてエラー酊正コー
ド処理回路4の出力するエラー訂正情報が期待される判
定データ21と一致すれば、エラー訂正コード処理回路
4の正常動作が保障される。従って、データ誤りが発生
しているにもかかわらずエラーが検出されない障害や、
データ誤りが発生していないにもかかわらずエラーが検
出されて正しいデータが誤って訂正される等の東犬な障
害は未然に防止することができる。上述以外の機能要素
を含む場合であっても、その出力期待値を1511定デ
ータ21に含めることにより容易に枦1f−iの正常性
をチェックすることがでさることは勿、霜であり、また
、他の種類のデータ記憶装置ijに対しても回(Σ)で
な構成によって同様な試験を行なうことがrir 熊で
ある。
以上のように、本発明においては、擬似読出し信号およ
び擬似クロック信号を発生する擬似信号発生回路と、N
’L鹸I寺に鎖側1υ、信号発生回路の出力する擬■υ
、信号を再生系にL)J替供給する藺出し信号切替回路
とを設けて、上記影ノ似信°S+によるデータ弁別、デ
コード、エラー61正コード処J、jil笠のカ、1“
、釆を、期待する判定データと比較することによって各
部機能の正否を分離して侠出するように構成したから、
ヂ)生糸の各部a2能の正常性のチェックおよび故lI
ψ個所の発見が正確、迅速になされるという幼呆がある
。
び擬似クロック信号を発生する擬似信号発生回路と、N
’L鹸I寺に鎖側1υ、信号発生回路の出力する擬■υ
、信号を再生系にL)J替供給する藺出し信号切替回路
とを設けて、上記影ノ似信°S+によるデータ弁別、デ
コード、エラー61正コード処J、jil笠のカ、1“
、釆を、期待する判定データと比較することによって各
部機能の正否を分離して侠出するように構成したから、
ヂ)生糸の各部a2能の正常性のチェックおよび故lI
ψ個所の発見が正確、迅速になされるという幼呆がある
。
第1図は本開明が適用される代表的なデータ記1m+装
置+Thの杓生糸の一例を示すブロック図、第2図は本
発明の一実施・1クリを示すブロック図である。 図において、1・・・データラP別回路、2・・・デコ
ード回h1.3・・・データ送信回路、4・・・エラー
訂正コード処理回路、5・・・耽出し11−1号切賛回
路、6・・・判定[!11路、7・・・制御回路、8・
・・擬似信号発生回路、9・・・胱出し信号、10・・
・クロック信号、11・・・弁別データ、12・・・シ
リアルデータ、13・・・読出しデータ、14・・・エ
ラー訂正1#報、17・・・擬似読出しイ呂啼7.18
・・・擬似クロック信号、19・・・切替信号、20・
・・判定結果信号、21・・・11定データ、22・・
・擬似読出しt(号制御信号、23・・・診断異常情報
。 代理人 弁丹士 庄田俊宗
置+Thの杓生糸の一例を示すブロック図、第2図は本
発明の一実施・1クリを示すブロック図である。 図において、1・・・データラP別回路、2・・・デコ
ード回h1.3・・・データ送信回路、4・・・エラー
訂正コード処理回路、5・・・耽出し11−1号切賛回
路、6・・・判定[!11路、7・・・制御回路、8・
・・擬似信号発生回路、9・・・胱出し信号、10・・
・クロック信号、11・・・弁別データ、12・・・シ
リアルデータ、13・・・読出しデータ、14・・・エ
ラー訂正1#報、17・・・擬似読出しイ呂啼7.18
・・・擬似クロック信号、19・・・切替信号、20・
・・判定結果信号、21・・・11定データ、22・・
・擬似読出しt(号制御信号、23・・・診断異常情報
。 代理人 弁丹士 庄田俊宗
Claims (1)
- 【特許請求の範囲】 記録媒体から出力される続出し信号およびクロックを入
力しデータ弁別を行なうデータ弁別回路。 該データ弁別回路の出力データをデコードするデコード
回路、該デコード1φ1路の出力信号を上位装置に送出
するデータ送信N路、前記デコード回路の出力によりエ
ラー検出削正等の処理を行ないエラー訂正↑H報を上位
装(皺へ送出するエラー訂正コード処理回路等を備えた
データ記憶装置において、擬似読出し信号および擬似ク
ロックを発生する擬似信号発生回路と、該擬1v信号発
生回16の出力信号と記録媒体からの読出し信号および
クロックとを入力し択一的に選択出力して前記データ弁
別回路に供給する読出し信号切替1gI jI&と、前
記データ弁別回路1.デコード回路、エラー訂正コード
処理回路等の出力を入力しそれぞれの期待値と比較する
判定回路と、これらの動作を制御する制御回路とを備え
たことを特徴とするデータ記憶装置の保寸診断財1路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21787182A JPS59110010A (ja) | 1982-12-14 | 1982-12-14 | デ−タ記憶装置の保守診断回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21787182A JPS59110010A (ja) | 1982-12-14 | 1982-12-14 | デ−タ記憶装置の保守診断回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59110010A true JPS59110010A (ja) | 1984-06-25 |
Family
ID=16711070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21787182A Pending JPS59110010A (ja) | 1982-12-14 | 1982-12-14 | デ−タ記憶装置の保守診断回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59110010A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056089A (en) * | 1988-02-08 | 1991-10-08 | Mitsubishi Denki Kabushiki Kaisha | Memory device |
-
1982
- 1982-12-14 JP JP21787182A patent/JPS59110010A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056089A (en) * | 1988-02-08 | 1991-10-08 | Mitsubishi Denki Kabushiki Kaisha | Memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6010461A (ja) | 磁気記憶装置 | |
JPS648382B2 (ja) | ||
JP2000156095A (ja) | 半導体メモリ試験方法及びその装置 | |
JPS59110010A (ja) | デ−タ記憶装置の保守診断回路 | |
JPS5833579B2 (ja) | 情報処理装置 | |
JPH09204317A (ja) | 誤り検出訂正回路の診断装置 | |
JPH05108385A (ja) | エラー訂正回路診断方式 | |
KR20000000990A (ko) | 에러 검출장치 | |
KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
JPS59121552A (ja) | 障害検出方式 | |
JPH04341924A (ja) | 磁気ディスクのエラーテスト方式 | |
JP2871966B2 (ja) | 障害検出回路検査システム | |
JPH03268276A (ja) | 媒体欠陥検査装置 | |
SU1083138A1 (ru) | Устройство дл контрол неисправностей интегральных схем | |
JP2976621B2 (ja) | 半導体集積回路 | |
JPS63140342A (ja) | エラ−検出回路の試験方式 | |
JPH0553924A (ja) | 記憶装置の試験方式 | |
JPH0578106B2 (ja) | ||
JPH0646390B2 (ja) | シフトパス故障診断装置 | |
JPH04307500A (ja) | メモリic試験装置 | |
JPS6161427B2 (ja) | ||
JPH0336634A (ja) | レジスタフアイルを含む回路の故障検出方式 | |
JPH11219323A (ja) | データパス故障検出方法及び情報処理装置 | |
JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
JPH08263394A (ja) | バス試験システム |