DE19962422A1 - Verfahren zur Herstellung einer Leiterplatte - Google Patents

Verfahren zur Herstellung einer Leiterplatte

Info

Publication number
DE19962422A1
DE19962422A1 DE19962422A DE19962422A DE19962422A1 DE 19962422 A1 DE19962422 A1 DE 19962422A1 DE 19962422 A DE19962422 A DE 19962422A DE 19962422 A DE19962422 A DE 19962422A DE 19962422 A1 DE19962422 A1 DE 19962422A1
Authority
DE
Germany
Prior art keywords
circuit board
slots
printed circuit
circuit boards
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19962422A
Other languages
English (en)
Other versions
DE19962422C2 (de
Inventor
Kyung-Ro Yoon
Keon-Yang Park
Byung-Kook Sun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE19962422A1 publication Critical patent/DE19962422A1/de
Application granted granted Critical
Publication of DE19962422C2 publication Critical patent/DE19962422C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Ein Verfahren zur Herstellung einer Leiterplatte wird beschrieben. Beim Aufbringen eines Metallüberzugs auf eine obere Leiterplatte zur Herstellung eines Schaltkreises wird verhindert, dass Verbindungsfinger für die Verdrahtung mit einem Halbleiterchip einen galvanischen Metallüberzug erhalten. In allen Leiterplatten wird ein Schlitz mit einer darin angeordneten Farbschicht ausgebildet. Dann werden verschieden große Ausnehmungen ausgebildet, und ein Bearbeitungsschritt wird in denjenigen Bereichen durchgeführt, in denen keine Schlitze ausgebildet sind. Das heißt, die kupferkaschierten Leiterplatten werden einem Bearbeitungsschritt zur Ausbildung von Schlitzen unterzogen, und eine Farbschicht wird in allen Schlitzen ausgebildet. Auf diese Weise wird während des Aufbringens des Metallüberzugs auf die Oberseite der Leiterplatte verhindert, dass das Metall in den Bereich der Ausnehmung eindringt, wodurch Kurzschlüsse vermieden werden.

Description

Hintergrund der Erfindung 1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Leiterplatte. Insbesondere betrifft die vorliegende Erfindung ein Herstellungsverfahren für eine Mehrschichtleiterplatte vom Einbautyp, bei der eine Mehrschichtleiterplatte eine Ausnehmung zur Befestigung eines Halbleiterchips aufweist. Wenn eine Oberseite der Leiterplatte mit einem Metallüberzug versehen wird, damit eine Schaltung ent­ steht, wird verhindert, dass Verbindungsfinger, die mit dem Halbleiterchip verbun­ den werden, mit einem galvanischen Metallüberzug versehen werden.
2. Beschreibung des Standes der Technik
Die heutzutage eingesetzten hochintegrierten Schaltkreise besitzen eine hohe Geschwindigkeit. Daher müssen auch die Leiterplatten zur Befestigung der Halb­ leiterchips eine hohe Geschwindigkeit aufweisen. Wegen der hohen Geschwindig­ keit werden daher Leiterplatten vom Einbautyp eingesetzt, bei denen die Halblei­ terchips direkt auf der Leiterplatte befestigt werden. Von diesen Leiterplatten vom Einbautyp sind die sogenannten "chip-on-board"-Leiterplatten, bei denen Halblei­ terchips auf oder in der Leiterplatte angeordnet sind und die aus mehreren Schichten bestehen, besonders für hochintegrierte und dicht gepackte Schaltkrei­ se geeignet, so dass diese Leiterplatte besondere Aufmerksamkeit verdient.
Fig. 1 stellt eine herkömmliche Mehrschichtleiterplatte vom Einbautyp für die Be­ festigung von Halbleiterchips dar. Wie in dieser Figur gezeigt ist, besteht die Lei­ terplatte aus mehreren Schichten, auf denen Schaltkreise angeordnet sind. Abge­ sehen von einer ersten kupferkaschierten Leiterplatte 1a, die die Unterseite der Leiterplatte bildet, bilden weitere Leiterplatten 1b, 1c und 1d eine Ausnehmung 4, in der ein Halbleiterchip 7 befestigt werden kann.
Bei der zuvor beschriebenen Leiterplatte werden doppelseitig kupferkaschierte Leiterplatten (copper clad laminates CCL) benutzt. Die Kupferschichten auf beiden Seiten der CCLs 1a, 1b, 1c und 1d werden geätzt, um Schaltkreise zu erzeugen. Die CCLs 1a, 1b, 1c und 1d werden miteinander durch Klebeschichten 2a, 2b und 2c verbunden, die aus einem vorimprägnierten Material, einem sogenannten Prepreg bestehen. Die CCLs 1a, 1b, 1c und 1d weisen unterschiedliche Abmes­ sungen auf. Das heißt, dass die Breite der Ausnehmung zur Befestigung des Halbleiterchips in unterschiedlichen CCLs unterschiedlich ist. Dadurch besitzt die Ausnehmung eine mehrstufige Form, wenn die CCLs 1a, 1b, 1c und 1d miteinan­ der verbunden werden.
Im Allgemeinen wird die oben beschriebene Mehrschichtleiterplatte auf die folgen­ de Weise hergestellt. Die jeweiligen CCLs 1a, 1b, 1c und 1d werden getrennt von­ einander bearbeitet und die Ausnehmungen werden angebracht. Danach werden die CCLs durch die Klebeschichten miteinander verbunden. Dafür besitzen die Ausnehmungen der jeweiligen CCLs unterschiedliche Größen, wenn die Ausneh­ mung 4 wie in der Figur hergestellt werden soll.
In dieser Weise ist die Ausnehmung 4 in einer mehrstufigen Form ausgebildet. Demnach sind Teilbereiche der zweiten CCL 1b und der dritten CCL 1c der Au­ ßenseite ausgesetzt. Auf den der Außenseite ausgesetzten Bereichen der zweiten und dritten CCLs 1b und 1c sind Kupferlagen oder andere Metalllagen 3a und 3b aufgebracht. Diese Metalllagen 3a und 3b sind über einen Draht 10 mit einer Auf­ lage 9 des Halbleiterchips 7 verdrahtet. Die Metalllagen 3a und 3b werden daher als "Verbindungsfinger" bezeichnet.
Bei der zuvor beschriebenen Leiterplatte ist es vorteilhaft, dass die Verdrahtung zwischen der Leiterplatte für den Schaltkreis und dem Halbleiterchip innerhalb der Ausnehmung liegt. Die Verdrahtung ist daher nicht der Außenseite ausgesetzt, daher können keine Beschädigungen durch äußere Stöße oder dergleichen ent­ stehen.
In der Leiterplatte sind Durchgangslöcher 11 ausgebildet. Diese Durchgangslöcher 11 dienen zur elektrischen Verbindung der oberen Schichten mit der untersten Schicht. Das Innere der Durchgangslöcher 11 wird mit einem galvanischen Metall­ überzug versehen. Außerdem wird die Oberseite der untersten Schicht, das heißt die vierte CCL 1d, galvanisch mit einem Metallüberzug versehen, wodurch eine Schaltung entsteht. Wenn ein Metall galvanisch in das Innere des Durchgangs­ lochs 11 und auf die Oberseite der vierten CCL 1d aufgebracht wird, wird das Metall auch innerhalb der Ausnehmung 4 aufgebracht. Insbesondere werden die Verbindungsfinger 3a und 3b galvanisch überzogen. Die Schaltung neigt daher zu Kurzschlüssen und zu Fehlern.
Um das Kurzschließen durch den galvanischen Überzug der Verbindungsfinger 3a und 3b, der beim Galvanisieren der Oberseite der vierten CCL 1d zur Erzeugung einer Schaltung entsteht, zu verhindern, muss die Ausnehmung 4 abgedeckt wer­ den, so dass das Metall nicht in die Ausnehmung 4 eindringen kann.
Ein Verfahren, das das Eindringen von Metall in die Ausnehmung verhindert, ist in Fig. 2 dargestellt. Wie in Fig. 2 gezeigt ist, wird die vierte CCL 1d mit einem Tro­ ckenfilm 15 versehen, bevor der galvanische Überzug aufgebracht wird. Das Me­ tall wird daher in einem Zustand aufgebracht, bei dem die Ausnehmung abgedeckt ist, so dass die Verbindungsfinger nicht mit dem Metall überzogen werden. Der Trockenfilm 15 hat jedoch eine gewisse Masse, und in dem Fall, wenn der Tro­ ckenfilm eine Größe von 16,7 mm × 16,7 mm aufweist, und auf der Ausnehmung angebracht wird, wird der Trockenfilm durch sein Eigengewicht nach unten gezo­ gen, so dass er einreißt. Um dieses Einreißen zu verhindern, kann der Trockenfilm dicker gemacht werden. Dann ist es aufgrund der Dicke jedoch nicht möglich, fei­ ne Muster zu erzeugen.
Ein weiterer Vorschlag sieht vor, eine Kupferfolie auf den vierten CCL 1d anzu­ bringen, um die Ausnehmung abzudecken. In diesem Fall steigen jedoch die Be­ arbeitungskosten durch die komplizierte Handhabung der Kupferfolie und den Ätz­ vorgang, was zu einem Anstieg der Herstellungskosten führt.
Zusammenfassung der Erfindung
Die vorliegende Erfindung hat die Aufgabe, die zuvor beschriebenen Nachteile der herkömmlichen Technik zu überwinden.
Es ist daher ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Leiterplatte anzugeben, bei dem mehrere Leiterplatten in einem ersten Be­ arbeitungsschritt bearbeitet werden, um einen Schlitz in jeder von ihnen auszubil­ den, dann wird jeder Schlitz mit einer Farbschicht versehen, dann wird der galva­ nische Überzug aufgebracht, anschließend werden die Leiterplatten einem zwei­ ten Bearbeitungsschritt unterzogen, wobei verhindert wird, dass der galvanische Metallüberzug in dem Bereich aufgebracht wird, in dem der Halbleiter befestigt wird.
Um das obige Ziel zu erreichen, besteht das Verfahren zur Herstellung einer Lei­ terplatte nach der vorliegenden Erfindung aus den folgenden Schritten: Ausbildung eines Schaltkreises bei jeder Leiterplatte; Ausbildung eines Schlitzes bei jeder Leiterplatte, so dass Ausnehmungen mit verschiedenen Größen entstehen; Ein­ füllen einer Farbe in die Ausnehmungen, so dass Farbschichten entstehen; Ver­ binden der Leiterplatten miteinander, so dass eine Mehrschichtleiterplatte entsteht; Ausbilden von Durchgangslöchern in der Mehrschichtleiterplatte, Aufbringen eines galvanischen Metallüberzugs und Ätzen; Behandlung der Farbschicht mit einer Lösung, wie z. B. Natronlauge, um die Farbschicht zu entfernen; Entfernen derje­ nigen Bereiche der Leiterplatten, in denen keine Ausnehmungen ausgebildet sind, so dass eine mehrstufige Ausnehmung in der Mehrschichtleiterplatte entsteht.
Ein Halbleiterchip wird in der mehrstufigen Ausnehmung befestigt und Verbin­ dungsfinger werden an der Leiterplatte ausgebildet, um mit dem Halbleiterchip verdrahtet zu werden.
Kurze Beschreibung der Figuren
Das oben erwähnte Ziel und weitere Vorteile der vorliegenden Erfindung werden klarer durch die genaue Beschreibung eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen, in denen:
Fig. 1 eine herkömmliche Mehrschichtleiterplatte vom Einbautyp für die Befestigung von Halbleiterchips darstellt;
Fig. 2 den Aufbau einer herkömmlichen Mehrschichtleiterplatte darstellt;
Fig. 3a-3d das Herstellungsverfahren für die erfindungsgemäße Mehrschicht­ leiterplatte darstellen; und
Fig. 4 eine Draufsicht von Fig. 3b ist.
Beschreibung des bevorzugten Ausführungsbeispiels
Das Herstellungsverfahren der Mehrschichtleiterplatte gemäß der vorliegenden Erfindung wird genau unter Bezugnahme auf die beigefügten Figuren beschrie­ ben. Diejenigen Bezugszeichen, die mit denen der herkömmlichen Methode über­ einstimmen, sind identisch.
Fig. 3 zeigt das Herstellungsverfahren für die erfindungsgemäße Mehrschichtlei­ terplatte. In diesem Fall wird angenommen, dass eine kupferkaschierte Leiterplatte (CCL) benutzt wird, die vorliegende Erfindung ist jedoch nicht auf die CCL be­ schränkt, die CCL wird lediglich zur Vereinfachung der Beschreibung erwähnt.
Wie in Fig. 3a gezeigt ist, wird eine CCL 1 einem ersten Bearbeitungsschritt unter­ zogen, wobei ein Schlitz 17a ausgebildet wird. Wie in Fig. 3b gezeigt ist, wird eine Farbe in den Schlitz 17a der CCL 1 eingefüllt. Der Schlitz 17a wird in jeder der CCLs ausgebildet, die zusammen die Mehrschichtleiterplatte bilden.
Die Leiterplatte mit dem darin ausgebildeten Schlitz ist in Fig. 4 dargestellt. Wie in dieser Figur dargestellt ist, bilden die vier Schlitze annähernd ein Rechteck. Der Bereich 20, der von den Schlitzen umgeben ist, bildet eine Ausnehmung zur Be­ festigung eines Halbleiterchips, und dieser Bereich wird entfernt.
Wenn mehrere der CCLs 1 bearbeitet werden, werden die Bereiche 20 unter­ schiedlich ausgeführt, so dass eine mehrstufige Ausnehmung entsteht. In die CCL 1 wird der Schlitz 17a maschinell durch einen Meißel oder dergleichen ange­ bracht. Die Breite des Schlitzes 17a ist etwa 0,2-3,2 mm, und der Bereich der Ausnehmung, die entfernt wird, hat eine Fläche von etwa 16,7 mm × 16,7 mm. In Richtung der unteren Schichten der CCLs werden die Flächen des Bereichs 20 kleiner, so dass eine mehrstufige Ausnehmung ausgebildet wird. Der Bereich 20 jedes CCLs 1 wird an den vier Eckbereichen jedes CCLs gehalten, in denen keine Schlitze ausgebildet sind.
Eine Farbe wird in die Schlitze 17a eingefüllt, die bei einer Temperatur von 120-130°C 60-100 Minuten lang getrocknet wird, um die Farbe auszuhärten, so dass eine Farbschicht 17 entsteht. Wenn die Oberseite der Mehrschichtleiterplatte gal­ vanisch mit einem Metallüberzug versehen wird, wird aufgrund der Anwesenheit der Farbschicht 17 verhindert, dass das Metall in die Ausnehmung eindringt.
Wie in Fig. 3b gezeigt ist, wird die Kupferfolie des CCL 1 geätzt, so dass ein Schaltkreis 5 entsteht. Dieser Schaltkreis kann als elektrisch mit dem Halbleiter­ chip verbundene Unterlage dienen, wenn die Ausnehmung ausgebildet ist.
Nach der Bearbeitung des CCL 1 wie zuvor beschrieben, kann ein Metallüberzug aufgebracht werden, um den Schaltkreis 5 auszubilden. In Wirklichkeit wird die CCL 1 jedoch mit einem Metallüberzug versehen, dann wird ein Ätzvorgang durchgeführt, um den Schaltkreis 5 auszubilden. Anschließend wird der Schlitz 17a ausgebildet, was vorteilhafter ist. Der Grund dafür ist Folgender. In dem Fall, wenn der Metallüberzug nach dem Ausbilden des Schlitzes 17a auf der CCL 1 angebracht wird, ist das Innere des Schlitzes 17a mit dem Metallüberzug verse­ hen, daher muss das Metall des Schlitzes 17a beim Einfüllen der Farbe entfernt werden.
Wie in Fig. 3c gezeigt ist, werden die CCLs 1a, 1b, 1c und 1d, die wie in den Fig. 3a und 3b gezeigt bearbeitet wurden, miteinander verbunden, nachdem Klebe­ schichten 2a, 2b und 2c (bestehend aus Prepreg) zwischen ihnen angeordnet wurden. Unter dieser Voraussetzung bestehen die Klebeschichten 2a, 2b und 2c aus einem Prepreg mit hoher Viskosität, so dass verhindert wird, dass der Prepreg in den Bereich der Ausnehmung fließt.
Jede der CCLs 1a, 1b, 1c und 1d weist einen Schaltkreis und einen Schlitz 17a auf, der mit Farbe gefüllt ist. Wenn die CCLs 1a, 1b, 1c und 1d miteinander ver­ bunden werden, wird die auf die CCLs 1a, 1b, 1c und 1d ausgeübte Kraft gleich­ mäßig über die CCLs 1a, 1b, 1c und 1d verteilt, so dass die Verbindung mit einer gleichmäßigen Stärke erfolgt. Alternativ ist es möglich, dass der farbgefüllte Schlitz lediglich in dem äußersten CCL 1d ausgebildet ist, und dass die Ausneh­ mungen in den restlichen CCLs 1a, 1b und 1c entfernt sind.
Anschließend werden die CCLs 1a, 1b, 1c und 1d und die Klebeschichten 2a, 2b und 2c gebohrt durch ein mechanisches Mittel wie einen Bohrer, um ein Durch­ gangsloch 11 auszubilden. Anschließend wird ein Metallüberzug auf der Innen­ seite des Durchgangslochs 11 und an der Oberseite der vierten CCL 1d aufge­ bracht. Dann findet ein Ätzvorgang statt, durch den die Schaltung 5 ausgebildet wird. Danach wird die Farbschicht 17 entfernt, indem eine Lösung wie z. B. Nat­ ronlauge (NaOH) benutzt wird. Auf diese Weise werden die Schlitze 17a bei den CCLs 1a, 1b, 1c und 1d in einer in etwa rechteckigen Form ausgebildet, wie in Fig. 4 gezeigt ist.
Anschließend werden die Eckbereiche der Ausnehmung, das heißt diejenigen Be­ reiche der CCLs zwischen den Schlitzen, die bei dem ersten Bearbeitungsschritt nicht bearbeitet wurden, einem zweiten Bearbeitungsschritt mit einer mechani­ schen Vorrichtung, wie einer Schneideinrichtung, unterzogen, wobei die Ausneh­ mungen 20 der CCL 1 entfernt werden. Auf diese Weise wird eine Ausnehmung 4 ausgebildet, wie in Fig. 3d dargestellt ist. Anschließend wird ein Halbleiterchip in der Ausnehmung 4 befestigt und die Verbindungsfinger 3a und 3b werden durch Drähte mit der Unterlage des Halbleiterchips verbunden.
Wie zuvor beschrieben wurde, wird bei dem erfindungsgemäßen Herstellungs­ verfahren für die Leiterplatte ein Schlitz 17a mit einer Breite von 0,2-3,2 mm in jeder der CCLs 1a, 1b, 1c und 1d ausgebildet. In den Schlitz wird eine Farbe ein­ gefüllt, so dass eine Farbschicht 17 ausgebildet wird. Wenn ein Metallüberzug auf die Leiterplatte aufgebracht wird, wird daher verhindert, dass das Metall in die Ausnehmung eindringt. Die Breite des Schlitzes ist, wie zuvor beschrieben, etwa 0,2-3,2 mm und daher kann das Innere des Schlitzes vollständig mit Farbe ge­ füllt werden. Die Farbe wird bei einer Temperatur von 120-130°C 60-100 Mi­ nuten lang ausgehärtet, so dass sie nicht auslaufen kann.
Im Unterschied zu dem Verfahren der vorliegenden Erfindung ist es auch möglich, dass die CCLs mit den in ihnen ausgebildeten Ausnehmungen miteinander ver­ bunden werden, und dass die Farbe anschließend in die Ausnehmungen eingefüllt wird. Dann wird ein galvanischer Metallüberzug aufgebracht. Bei dieser unter­ schiedlichen Methode kann der Prepreg der CCLs 1a, 1b, 1c und 1d, obwohl es eine hohe Viskosität besitzt, in den Bereich der Ausnehmung laufen. Es kommt zu einer chemischen Reaktion zwischen der Farbe und dem Prepreg, die zu einer festen Verbindung führt. Beim Entfernen der Farbe kann die Farbe nicht vollstän­ dig entfernt werden, sondern bleibt an den Verbindungsfingern zurück. In der Fol­ ge entstehen Probleme bei der elektrischen Verbindung zwischen dem Halbleiter­ chip und der Leiterplatte. Das erfindungsgemäße Verfahren ist daher vorteilhafter. Dabei wird ein Schlitz in jeder der CCLs ausgebildet und auf diese Weise wird das Eindringen des Metalls während der Galvanisierung verhindert. Dieses ist die wir­ kungsvollste Methode.
Nach der vorliegenden, zuvor beschriebenen Erfindung, wird verhindert, dass die Verbindungsfinger zur Verbindung mit dem Haltleiterchip mit einem Metall überzo­ gen werden, wenn ein Metallüberzug an einer oberen Leiterplatte angebracht wird, um einen Schaltkreis auszubilden. Das heißt es wird verhindert, dass das Metall in die mehrstufige Ausnehmung eindringt. Die CCL wird also einem ersten Bearbei­ tungsschritt unterzogen, bei dem Schlitze ausgebildet werden und bei dem eine Farbschicht in jedem Schlitz ausgebildet wird. Bei dem Aufbringen des Metall­ überzugs auf die Oberseite der Leiterplatte wird verhindert, dass das Metall in die Ausnehmung eindringt. Danach wird die CCL einem zweiten Bearbeitungsschritt unterzogen um eine Ausnehmung auszubilden. Das Herstellungsverfahren ist da­ her einfach und die Herstellungskosten sind niedrig.

Claims (17)

1. Verfahren zur Herstellung einer Leiterplatte, umfassend die folgenden Schritte:
Ausbilden eines Schaltkreises (5) auf allen Leiterplatten (1);
Ausbilden eines Schlitzes (17a) in allen Leiterplatten (1), um Ausnehmun­ gen (20) mit verschiedenen Größen auszubilden;
Einfüllen einer Farbe in die Schlitze (17a), um Farbschichten (17) auszubil­ den;
Verbinden der Leiterplatten (1) miteinander, um eine Mehrschichtleiterplatte auszubilden;
Ausbilden von Durchgangslöchern (11) durch die Mehrschichtleiterplatte, Aufbringen eines Metallüberzugs und Ätzen des Metalls;
Entfernen der Farbschichten (17); und
Entfernen derjenigen Bereiche der Leiterplatten (1), in denen die Schlitze (17a) nicht ausgebildet sind, um eine mehrstufige Ausnehmung (4) in der Mehrschichtleiterplatte auszubilden.
2. Verfahren nach Anspruch 1, wobei die Leiterplatten (1) kupferkaschierte Leiterplatten sind.
3. Verfahren nach Anspruch 1, wobei der Schlitz (17a) eine Breite von etwa 0,2-3,2 mm aufweist.
4. Verfahren nach Anspruch 1, wobei der Schlitz (17a) durch eine Schneide­ maschine ausgebildet ist.
5. Verfahren nach Anspruch 1, wobei die Leiterplatten (1) durch ein Prepreg (2) miteinander verbunden werden.
6. Verfahren nach Anspruch 1, wobei der Schritt zum Ausbilden der Farb­ schicht (17) die folgenden Teilschritte umfasst:
Einfüllen der Farbe in die Schlitze (17a), und Aushärten der Farbe.
7. Verfahren nach Anspruch 6, wobei die Farbe bei einer Temperatur von 120-130°C 60-100 Minuten lang getrocknet wird, um sie auszuhärten.
8. Verfahren nach Anspruch 1, wobei die Farbschicht (17) mittels einer Lö­ sung entfernt wird, die Natronlauge enthält.
9. Verfahren zur Herstellung einer Mehrschichtleiterplatte, umfassend die Schritte:
Ausbilden eines Schaltkreises auf mehreren Leiterplatten (1);
Ausbilden einer Ausnehmung in einer ersten Leiterplatte (1b);
Ausbilden von Schlitzen in einer zweiten Leiterplatte (1c), um eine Aus­ nehmung auszubilden, die größer als die Ausnehmung der ersten Leiter­ platte (1b) ist;
Ausbilden einer Farbschicht (17) in allen Schlitzen (17a) der zweiten Leiter­ platte (1c);
Verbinden der ersten Leiterplatte (1b) mit der zweiten Leiterplatte (1c);
Ausbilden eines Durchgangslochs (11) in allen ersten und zweiten Leiter­ platten, und Aufbringen eines Metallüberzugs darin und Ätzen des Metalls;
Entfernen der Farbschichten (17) aus den Schlitzen (17a); und
Entfernen eines Bereichs der zweiten Leiterplatte (1c), in dem keine Schlit­ ze ausgebildet sind, so dass eine mehrstufige Ausnehmung (4) gebildet wird.
10. Verfahren nach Anspruch 9, wobei die ersten und zweiten Leiterplatten kupferkaschierte Leiterplatten sind.
11. Verfahren nach Anspruch 9, wobei der Schlitz (17a) der zweiten Leiterplatte (1c) eine Breite von etwa 0,2-3,2 mm aufweist.
12. Verfahren nach Anspruch 9, wobei der Schlitz (17a) durch eine Schneide­ maschine ausgebildet wird.
13. Verfahren nach Anspruch 9, wobei die ersten und zweiten Leiterplatten mit­ einander durch ein Prepreg (2) verbunden werden.
14. Verfahren nach Anspruch 9, wobei der Schritt zum Ausbilden der Farb­ schicht (17) die folgenden Teilschritte umfasst:
Einfüllen der Farbe in die Schlitze (17a); und
Aushärten der Farbe.
15. Verfahren nach Anspruch 14, wobei die Farbe bei einer Temperatur von 120-130°C 60-100 Minuten lang ausgehärtet wird.
16. Verfahren nach Anspruch 9, wobei die Farbschicht (17) durch eine Lösung entfernt wird, die Natronlauge enthält.
17. Verfahren zur Herstellung einer Leiterplatte, umfassend die Schritte:
Ausbilden eines Schaltkreises (5) auf mehreren Leiterplatten (1);
Ausbilden von Schlitzen (17a) in den Leiterplatten (1), um verschieden gro­ ße Ausnehmungen (20) auszubilden;
Verbinden der Leiterplatten (1) miteinander, um eine Mehrschichtleiterplatte auszubilden;
Ausbilden einer Farbschicht (17) in allen Schlitzen (17a) der Leiterplatten (1);
Ausbilden eines Durchgangslochs (11) in allen Leiterplatten (1), Einbringen eines Metalls darin und Ätzen des Metalls;
Entfernen der Farbschichten (17) aus den Schlitzen (17a); und
Entfernen von denjenigen Abschnitten (20) der Leiterplatten (1), in denen keine Schlitze (17a) ausgebildet sind, wodurch eine mehrstufige Ausneh­ mung (4) in der Mehrschichtleiterplatte ausgebildet wird.
DE19962422A 1998-12-23 1999-12-22 Verfahren zur Herstellung einer Mehrlagenleiterplatte Expired - Fee Related DE19962422C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057637A KR100298897B1 (ko) 1998-12-23 1998-12-23 인쇄회로기판제조방법

Publications (2)

Publication Number Publication Date
DE19962422A1 true DE19962422A1 (de) 2000-08-31
DE19962422C2 DE19962422C2 (de) 2003-10-02

Family

ID=19564925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19962422A Expired - Fee Related DE19962422C2 (de) 1998-12-23 1999-12-22 Verfahren zur Herstellung einer Mehrlagenleiterplatte

Country Status (5)

Country Link
US (1) US6393696B1 (de)
JP (1) JP2000196237A (de)
KR (1) KR100298897B1 (de)
CN (1) CN1203741C (de)
DE (1) DE19962422C2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
KR20030010887A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 비지에이 기판의 제조방법
KR100438612B1 (ko) * 2001-12-07 2004-07-02 엘지전자 주식회사 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP2007205908A (ja) * 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd 重量センサ
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
KR100772113B1 (ko) * 2006-09-28 2007-11-01 주식회사 하이닉스반도체 입체 인쇄회로 기판
CN101460018B (zh) * 2007-12-14 2011-02-16 华为技术有限公司 一种印制电路板及其制造方法、射频装置
WO2009155794A1 (zh) * 2008-06-23 2009-12-30 华为技术有限公司 一种多层电路板及其制作方法
CN102299081B (zh) * 2011-08-30 2013-12-04 深南电路有限公司 一种封装基板制造方法及封装基板
CN103037638B (zh) * 2011-09-30 2015-05-06 无锡江南计算技术研究所 带有芯片窗口的待压合多层板的压合方法
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
DE102013226683A1 (de) 2013-12-19 2015-06-25 Robert Bosch Gmbh Verfahren zur Herstellung von Hohlräumen bzw. Hinterschnitten in einer mehrlagigen Leiterplatte
CN103745932B (zh) * 2014-01-23 2016-04-13 无锡江南计算技术研究所 Wb型封装基板的制作方法
TWI572267B (zh) * 2014-09-29 2017-02-21 旭德科技股份有限公司 具有凹槽的多層線路板與其製作方法
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN108834336B (zh) * 2018-08-27 2019-11-29 生益电子股份有限公司 一种pcb的制作方法
CN110933872B (zh) * 2019-11-19 2021-09-21 广州广合科技股份有限公司 一种基于阶梯镀金插头式pcb电路板的分段制板方法
CN114096059B (zh) * 2020-08-25 2023-10-10 宏恒胜电子科技（淮安）有限公司 线路板及其制作方法
CN112672536A (zh) * 2020-12-29 2021-04-16 江苏恒宝智能系统技术有限公司 一种指纹识别卡及其制备方法
KR20220135800A (ko) 2021-03-31 2022-10-07 삼성전기주식회사 인쇄회로기판
CN114286507B (zh) * 2022-01-19 2024-03-29 瑞华高科技电子工业园(厦门)有限公司 一种双面fpc及其制作方法
CN114828407A (zh) * 2022-03-30 2022-07-29 青岛歌尔智能传感器有限公司 一种感光器件和电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
JPS59172295A (ja) * 1983-03-22 1984-09-28 株式会社日立製作所 セラミツク多層配線基板
JPS60257196A (ja) * 1984-06-01 1985-12-18 株式会社日立製作所 セラミツク多層配線基板
DE3535773C1 (en) * 1985-10-07 1987-04-23 Messerschmitt Boelkow Blohm Method for producing rigid-flexible multilayer circuits
US4680075A (en) * 1986-01-21 1987-07-14 Unisys Corporation Thermoplastic plug method of fabricating an integrated circuit package having bonding pads in a stepped cavity
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
JP3061059B2 (ja) * 1989-08-07 2000-07-10 ジャパンゴアテックス株式会社 Ｉｃパッケージ
JPH05275568A (ja) * 1992-01-22 1993-10-22 Hitachi Ltd 多層配線回路板及びその製法
US5695859A (en) * 1995-04-27 1997-12-09 Burgess; Lester E. Pressure activated switching device
EP0831528A3 (de) * 1996-09-10 1999-12-22 Hitachi Chemical Company, Ltd. Mehrschicht-Leiterplatte zum Montieren einer Halbleiteranordnung und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
CN1258190A (zh) 2000-06-28
US6393696B1 (en) 2002-05-28
CN1203741C (zh) 2005-05-25
JP2000196237A (ja) 2000-07-14
KR20000041683A (ko) 2000-07-15
KR100298897B1 (ko) 2001-09-22
DE19962422C2 (de) 2003-10-02

Similar Documents

Publication Publication Date Title
DE19962422C2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
DE69634597T2 (de) Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
DE10325550B4 (de) Elektrisches Kontaktierungsverfahren
DE60030743T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE112012003002T5 (de) Herstellungsverfahren einer starrflexiblen gedruckten Leiterplatte und starrflexible gedruckte Leiterplatte
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE2144137A1 (de) Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE3020196A1 (de) Mehrebenen-leiterplatte und verfahren zu deren herstellung
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE102006044368B4 (de) Verfahren zum Herstellen eines Substrats mit einem Hohlraum
DE102006056793B4 (de) Elektronikvorrichtung und Verfahren zum Herstellen derselben
DE60034948T2 (de) Wärmedurchgangslöcher in einer Leiterplatte, um Wärme von oberflächenmontierten elektronischen Bauteilen weg durch die Leiterplatte zu leiten
DE19650492A1 (de) Mehrschichtige Leiterplatte mit Anschlüssen zur Plattierung
DE4010899A1 (de) Mehrschicht-leiterplatte
DE102015001652A1 (de) Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE1811377A1 (de) Verfahren zur Herstellung gedruckter Leiterplatten
DE60031424T2 (de) Apparat und methode zur herstellung von mehrschichtigen leiterplatten
DE3639443C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee